[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102043560B1 - A current-reuse quadrature active mixing circuit - Google Patents

A current-reuse quadrature active mixing circuit Download PDF

Info

Publication number
KR102043560B1
KR102043560B1 KR1020180068183A KR20180068183A KR102043560B1 KR 102043560 B1 KR102043560 B1 KR 102043560B1 KR 1020180068183 A KR1020180068183 A KR 1020180068183A KR 20180068183 A KR20180068183 A KR 20180068183A KR 102043560 B1 KR102043560 B1 KR 102043560B1
Authority
KR
South Korea
Prior art keywords
signal generator
quadrature
mixing circuit
frequency mixing
phase signal
Prior art date
Application number
KR1020180068183A
Other languages
Korean (ko)
Inventor
권구덕
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020180068183A priority Critical patent/KR102043560B1/en
Application granted granted Critical
Publication of KR102043560B1 publication Critical patent/KR102043560B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1475Subharmonic mixer arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0066Mixing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0082Quadrature arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

A current reuse quadrature active frequency mixing circuit is disclosed. According to an embodiment of the present invention, an active frequency mixing circuit comprises: a quadrature signal generator; and a switch to which one end of the quadrature signal generator is connected so as to share current with the quadrature signal generator. The quadrature signal generator performs a voltage-to-current conversion.

Description

전류 재사용 쿼드러쳐 능동 주파수 혼합 회로{A CURRENT-REUSE QUADRATURE ACTIVE MIXING CIRCUIT}CURRENT-REUSE QUADRATURE ACTIVE MIXING CIRCUIT

아래 실시예들은 전류 재사용 쿼드러쳐 능동 주파수 혼합 회로에 관한 것이다.The embodiments below relate to a current reuse quadrature active frequency mixing circuit.

능동 혼합기(active mixer)의 경우 스위칭 스테이지(switching stage)로 DC(Direct Current)가 흐르기 때문에 1/f 노이즈(noise)가 크다는 단점이 발생한다. 이를 보완하기 위해 전류 출혈(current-bleeding) 회로를 추가하여 스위칭 스테이지에 흐르는 DC 전류를 줄일 수 있다.In the case of an active mixer, since a direct current (DC) flows to a switching stage, a 1 / f noise is large. To compensate for this, current-bleeding circuits can be added to reduce the DC current flowing through the switching stage.

아래 실시예들은 전류를 재사용하여 쿼드러쳐 능동 주파수 혼합 회로의 전력 소모를 낮추는 기술을 제공할 수 있다.The embodiments below can provide a technique for lowering power consumption of quadrature active frequency mixing circuits by reusing current.

일 실시예에 따른 능동 주파수 혼합 회로는, 쿼드러쳐 신호 발생기와, 상기 쿼드러쳐 신호 발생기와 일단이 접속되어 상기 쿼드러쳐 신호 발생기와 전류가 분배되는 스위치를 포함하고, 상기 쿼드러쳐 신호 발생기는 전압-전류 변환(conversion)을 수행한다.According to an exemplary embodiment, an active frequency mixing circuit includes a quadrature signal generator, a switch connected to one of the quadrature signal generators and configured to share a current between the quadrature signal generator and the quadrature signal generator. Perform a current conversion.

상기 쿼드러쳐 신호 발생기는, 인 페이즈(in phase) 신호 발생기 및 쿼드러쳐 페이즈(quadrature phase) 신호 발생기를 포함할 수 있다.The quadrature signal generator may include an in phase signal generator and a quadrature phase signal generator.

상기 인 페이즈 신호 발생기 및 상기 쿼드러쳐 페이즈 신호 발생기는, DC 전원에 일단이 접속된 제1 전류원과, 상기 제1 전류원과 병렬로 연결되고, 상기 DC 전원에 일단이 접속된 제1 캐패시터와, 상기 제1 전류원의 타단 및 상기 캐패시터의 타단과 소스가 접속된 PMOS FET(P type Metal Oxide Semiconductor Field Effect Transistor)와, 상기 PMOS FET의 드레인에 드레인이 접속된 NMOS(N type Metal Oxide Semiconductor) FET와, 상기 NMOS FET의 소스에 일단이 접속되고, 타단이 접지에 접속되는 제2 전류원과, 상기 제2 전류원과 병렬로 연결되고, 상기 NMOS FET의 소스에 일단이 접속되고, 타단이 접지에 접속되는 제2 캐패시터를 포함할 수 있다.The in phase signal generator and the quadrature phase signal generator may include a first current source having one end connected to a DC power supply, a first capacitor connected in parallel with the first current source, and connected at one end to the DC power source; A P type metal oxide semiconductor field effect transistor (PMOS FET) having a source connected to the other end of the first current source and the other end of the capacitor, an N type metal oxide semiconductor (NMOS) FET having a drain connected to the drain of the PMOS FET; A second current source having one end connected to the source of the NMOS FET, the other end connected to ground at the other end, and connected in parallel with the second current source, the one end connected to the source of the NMOS FET, and the other end connected to ground; It may include two capacitors.

상기 인 페이즈 신호 발생기의 PMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 PMOS FET의 게이트가 접속되고, 상기 인 페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 NMOS FET의 게이트가 접속될 수 있다.The source of the PMOS FET of the in phase signal generator and the gate of the PMOS FET of the quadrature phase signal generator are connected, and the source of the NMOS FET of the in phase signal generator and the gate of the NMOS FET of the quadrature phase signal generator are connected. Can be.

상기 능동 주파수 혼합 회로는, 상기 인 페이즈 신호 발생기의 PMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 PMOS FET의 게이트 사이에 연결되는 제1 DC 차단 캐패시터와, 상기 인 페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 NMOS FET의 게이트 사이에 연결되는 제2 DC 차단 캐패시터를 더 포함할 수 있다.The active frequency mixing circuit includes a first DC blocking capacitor connected between the source of the PMOS FET of the in phase signal generator and the gate of the PMOS FET of the quadrature phase signal generator, and the source of the NMOS FET of the in phase signal generator. And a second DC blocking capacitor connected between the gate of the NMOS FET of the quadrature phase signal generator.

상기 스위치는, MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 BJT(Bipolar Junction Transistor)로 구현될 수 있다.The switch may be implemented with a metal oxide semiconductor field effect transistor (MOSFET) or a bipolar junction transistor (BJT).

상기 스위치의 소스는 상기 NMOS FET의 드레인 및 상기 PMOS FET의 드레인에 함께 접속될 수 있다.The source of the switch may be connected together to the drain of the NMOS FET and the drain of the PMOS FET.

상기 스위치는, 게이트에 국부 발진기(Local Oscillator) 신호가 인가될 수 있다.In the switch, a local oscillator signal may be applied to a gate.

상기 능동 주파수 혼합 회로는, 일단이 DC 전원에 접속되는 로드(load)와, 상기 로드의 타단에 접속되는 필터를 더 포함할 수 있다.The active frequency mixing circuit may further include a load connected at one end to a DC power supply and a filter connected to the other end of the load.

상기 로드는, MOSFET 또는 저항으로 구현될 수 있다.The load may be implemented with a MOSFET or a resistor.

상기 MOSFET은, 피드백 저항을 이용하여 공통 모드(common-mode) 전압을 제공하거나, OP-AMP를 이용하여 공통 모드 전압을 제공할 수 있다.The MOSFET may provide a common mode voltage using a feedback resistor, or may provide a common mode voltage using an OP-AMP.

상기 필터는, 병렬 연결된 저항 및 캐패시터를 포함할 수 있다.The filter may include a resistor and a capacitor connected in parallel.

상기 필터는, 일단이 상기 MOSFET의 드레인에 접속되어 IF(Intermediate Frequency) 신호가 인가되고, 타단은 상기 MOSFET의 게이트에 접속될 수 있다.One end of the filter may be connected to the drain of the MOSFET, an IF signal may be applied thereto, and the other end thereof may be connected to a gate of the MOSFET.

도 1은 전류 출혈 회로를 포함하는 단일 평형 능동 혼합기의 예를 나타낸다.
도 2는 이중 평형 쿼드러쳐 능동 혼합기 회로의 예를 나타낸다.
도 3은 일 실시예에 따른 능동 주파수 혼합 회로의 개략적인 블록도를 나타낸다.
도 4는 도 3에 도시된 쿼드러쳐 신호 발생기의 개략적인 블록도를 나타낸다.
도 5는 도 3에 도시된 능동 주파수 혼합 회로의 회로도의 예를 나타낸다.
1 shows an example of a single balanced active mixer including a current bleeding circuit.
2 shows an example of a dual balanced quadrature active mixer circuit.
3 shows a schematic block diagram of an active frequency mixing circuit according to one embodiment.
4 shows a schematic block diagram of the quadrature signal generator shown in FIG. 3.
5 shows an example of a circuit diagram of the active frequency mixing circuit shown in FIG.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. However, various changes may be made to the embodiments so that the scope of the patent application is not limited or limited by these embodiments. It is to be understood that all changes, equivalents, and substitutes for the embodiments are included in the scope of rights.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of description and should not be construed as limiting. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, terms such as "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described on the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

제1 또는 제2등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해서 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 실시예의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but the components should not be limited by the terms. The terms are for the purpose of distinguishing one component from another component only, for example, without departing from the scope of the rights according to the concepts of the embodiment, the first component may be named a second component, and similarly The second component may also be referred to as the first component.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same components regardless of reference numerals will be given the same reference numerals and duplicate description thereof will be omitted. In the following description of the embodiment, when it is determined that the detailed description of the related known technology may unnecessarily obscure the gist of the embodiment, the detailed description thereof will be omitted.

도 1은 전류 출혈 회로를 포함하는 단일 평형 능동 혼합기의 예를 나타낸다.1 shows an example of a single balanced active mixer including a current bleeding circuit.

도 1을 참조하면, 단일 평형 능동 혼합기(single-balanced active mixer)는 스위칭 스테이지(switching stage) M2, M3로 DC(Direct Current)가 흐르기 때문에 1/f 노이즈(noise)가 클 수 있다. 따라서, M4와 같은 전류 출혈(current-bleeding) 회로를 추가함으로써 스위칭 스테이지에 흐르는 DC가 감소될 수 있다.Referring to FIG. 1, a single-balanced active mixer may have a large 1 / f noise because DC (direct current) flows to the switching stages M2 and M3. Thus, by adding a current-bleeding circuit such as M4, the DC flowing in the switching stage can be reduced.

전류 출혈 회로를 추가하여도 M1에 흐르는 DC는 유지될 수 있다. 따라서, 요구되는 M1의 gm(transconductunce) 값을 확보하면서 스위칭 스테이지의 1/f 노이즈를 줄일 수 있다. 이중 평형 혼합기(double-balanced active mixer)에도 전류 출혈 회로가 동일하게 적용될 수 있다.Even if a current bleeding circuit is added, DC flowing to M1 can be maintained. Therefore, it is possible to reduce the 1 / f noise of the switching stage while securing the required gm (transconductunce) value of M1. The same applies to current bleeding circuits in double-balanced active mixers.

도 2는 이중 평형 쿼드러쳐 능동 혼합기 회로의 예를 나타낸다.2 shows an example of a dual balanced quadrature active mixer circuit.

도 2를 참조하면, 이중 평형 쿼드러쳐(quadrature) 능동 혼합기는 쿼드러쳐 gm 스테이지를 이용하여 RF(Radio Frequency) 신호 경로에서 쿼드러쳐 신호를 생성할 수 있다. 따라서, LO(Local Oscillator) 경로에서 쿼드러쳐 신호를 생성하지 않을 수 있다. 도 2의 회로를 이용하면 LO 경로의 전류 소모를 감소시킬 수 있다.Referring to FIG. 2, a dual balanced quadrature active mixer may generate a quadrature signal in a radio frequency (RF) signal path using a quadrature gm stage. Therefore, the quadrature signal may not be generated in the LO path. Using the circuit of Figure 2 can reduce the current consumption of the LO path.

도 3은 일 실시예에 따른 능동 주파수 혼합 회로의 개략적인 블록도를 나타낸다.3 shows a schematic block diagram of an active frequency mixing circuit according to one embodiment.

도 3을 참조하면, 능동 주파수 혼합 회로(10)는 복수의 주파수들을 이용하여 새로운 주파수를 생성할 수 있다. 예를 들어, 복수의 주파수들을 더하거나 빼거나 곱하거나 나눔으로써 새로운 신호를 생성할 수 있다.Referring to FIG. 3, the active frequency mixing circuit 10 may generate a new frequency using a plurality of frequencies. For example, a new signal can be generated by adding, subtracting, multiplying, or dividing a plurality of frequencies.

능동 주파수 혼합 회로(10)는 전류 출혈 회로를 이용하여 스위칭 스테이지에 흐르는 DC를 줄일 수 있다. 능동 주파수 혼합 회로(10)는 전류 출혈 회로에 흐르는 전류를 재사용함으로써 회로 전체의 전류 소모를 감소시킬 수 있다.The active frequency mixing circuit 10 can reduce the DC flowing to the switching stage using a current bleeding circuit. The active frequency mixing circuit 10 may reduce current consumption of the entire circuit by reusing the current flowing in the current bleeding circuit.

능동 주파수 혼합 회로(10)는 전류 출혈 회로를 RF 전압-전류 변환(voltage to current conversion)에 재사용함으로써 gm 스테이지의 유효 gm을 높여 더 높은 이득과 낮은 잡음 지수를 얻을 수 있다.The active frequency mixing circuit 10 can increase the effective gm of the gm stage by reusing the current bleeding circuit for RF voltage to current conversion to achieve higher gain and lower noise figure.

능동 주파수 혼합 회로(10)는 바이오메디컬(MICS, MedRadio 응용분야), WPAN(Zigbee, Bluetooth), Wifi-ah, NB-IoT, LTE-M과 같이 저전력을 요구하는 IoT 응용분야에 적용될 수 있다.The active frequency mixing circuit 10 may be applied to IoT applications requiring low power, such as biomedical (MICS, MedRadio applications), WPAN (Zigbee, Bluetooth), Wifi-ah, NB-IoT, and LTE-M.

능동 주파수 혼합 회로(10)는 전류 출혈 회로를 RF 도메인에서는 쿼드러쳐 신호를 발생시키며 RF 전압-전류 변환 기능을 수행할 수 있도록 재사용할 수 있다. 능동 주파수 혼합 회로(10)는 동일한 전류소모로 능동 혼합기의 유효 gm을 증가시켜 높은 이득과 낮은 잡음지수를 얻을 수 있다. 그리고 RF 신호 경로에서 쿼드러쳐 신호를 생성할 수 있다.The active frequency mixing circuit 10 may reuse the current bleeding circuit to generate a quadrature signal in the RF domain and perform an RF voltage-to-current conversion function. The active frequency mixing circuit 10 can obtain a high gain and a low noise figure by increasing the effective gm of the active mixer with the same current consumption. In addition, quadrature signals may be generated in the RF signal path.

능동 주파수 혼합 회로(10)는 동일한 전류 소모로 향상된 전압이득, 잡음 지수와 1/f noise 성능을 가질 수 있다. IoT(Internet of Things)에서는 저전력 수신기 설계가 핵심적인데, 능동 주파수 혼합 회로(10)를 이용하면 저전력으로 고성능 쿼드러쳐 혼합기가 제작될 수 있어 IoT 응용 분야에 적합할 수 있다.The active frequency mixing circuit 10 may have improved voltage gain, noise figure and 1 / f noise performance with the same current consumption. In the Internet of Things (IoT), low-power receiver design is key. Using active frequency mixing circuits 10, high-performance quadrature mixers can be built at low power, making them suitable for IoT applications.

능동 주파수 혼합 회로(10)는 LO 경로에서 쿼드러쳐 신호를 제공할 필요가 없기 때문에 전체 송수신기(transceiver)의 전력소모를 낮출 수 있다.The active frequency mixing circuit 10 can lower the power consumption of the entire transceiver since it does not need to provide quadrature signals in the LO path.

능동 주파수 혼합 회로(10)는 DC 도메인에서 스위칭 스테이지의 DC를 줄여주는 역할을 하고, RF 도메인에서는 RF 전압-전류 변환을 수행할 수 있다.The active frequency mixing circuit 10 serves to reduce the DC of the switching stage in the DC domain, and may perform RF voltage-to-current conversion in the RF domain.

능동 주파수 혼합 회로(10)는 스위치(300) 및 쿼드러쳐 신호 발생기(400)를 포함한다. 능동 주파수 혼합 회로(10)는 로드(100) 및 필터(200)를 더 포함할 수 있다.The active frequency mixing circuit 10 includes a switch 300 and a quadrature signal generator 400. The active frequency mixing circuit 10 may further include a rod 100 and a filter 200.

로드(100)는 PMOS FET 또는 저항으로 구현될 수 있다. 로드(100)은 DC 전원에 접속될 수 있다.The load 100 may be implemented with a PMOS FET or resistor. The load 100 can be connected to a DC power source.

필터(200)는 의도치 않은 신호를 필터링 할 수 있다. 예를 들어, 필터(200)는 노이즈(noise)와 아웃오브밴드 블로커(out-of-band blocker)를 필터링 할 수 있다. 또한, 필터(200)는 채널 선택(channel selection)을 수행할 수 있다.The filter 200 may filter an unintended signal. For example, the filter 200 may filter noise and out-of-band blockers. In addition, the filter 200 may perform channel selection.

쿼드러쳐 신호 발생기(400)는 쿼드러쳐 신호를 생성할 수 있다. 쿼드러쳐 신호 발생기(400)는 전압-전류 변환(conversion)을 수행할 수 있다.The quadrature signal generator 400 may generate a quadrature signal. The quadrature signal generator 400 may perform voltage-to-current conversion.

스위치(300)는 쿼드러쳐 신호 발생기(400)와 일단이 접속되어 쿼드러쳐 신호 발생기(400)와 전류가 분배될 수 있다.The switch 300 may be connected to one end of the quadrature signal generator 400 so that current may be distributed with the quadrature signal generator 400.

스위치(300)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 BJT(Bipolar Junction Transistor)로 구현될 수 있다.The switch 300 may be implemented as a metal oxide semiconductor field effect transistor (MOSFET) or a bipolar junction transistor (BJT).

도 4는 도 3에 도시된 쿼드러쳐 신호 발생기의 개략적인 블록도를 나타낸다.4 shows a schematic block diagram of the quadrature signal generator shown in FIG. 3.

도 4를 참조하면, 쿼드러쳐 신호 발생기(400)는 인 페이즈(in phase) 신호 발생기(410) 및 쿼드러쳐 페이즈(quadrature phase) 신호 발생기(430)를 포함할 수 있다.Referring to FIG. 4, the quadrature signal generator 400 may include an in phase signal generator 410 and a quadrature phase signal generator 430.

인 페이즈 신호 발생기(410)는 인 페이즈 신호를 생성할 수 있고, 쿼드러쳐 페이즈 신호 발생기(430)는 쿼드러쳐 페이즈 신호를 생성할 수 있다.The in phase signal generator 410 may generate an in phase signal, and the quadrature phase signal generator 430 may generate a quadrature phase signal.

인 페이즈 신호 발생기(410) 및 쿼드러쳐 페이즈 신호 발생기(430)는 스위치(300)에 흐르는 전류를 분배함으로써, 스위치(300)에 흐르는 DC를 감소시킬 수 있다.The in phase signal generator 410 and the quadrature phase signal generator 430 may reduce the DC flowing through the switch 300 by distributing a current flowing through the switch 300.

도 5는 도 3에 도시된 능동 주파수 혼합 회로의 회로도의 예를 나타낸다.5 shows an example of a circuit diagram of the active frequency mixing circuit shown in FIG.

도 5를 참조하면, 스위치(300)의 소스는 NMOS FET의 드레인 및 PMOS FET의 드레인에 함께 접속될 수 있다. 스위치(300)의 게이트에 국부 발진기(Local Oscillator) 신호가 인가될 수 있다.Referring to FIG. 5, the source of the switch 300 may be connected together to the drain of the NMOS FET and the drain of the PMOS FET. A local oscillator signal may be applied to the gate of the switch 300.

로드(100)는 일단이 DC 전원에 접속될 수 있다. 로드(100)는 MOSFET 또는 저항으로 구현될 수 있다. 로드(100)의 MOSFET은 피드백 저항을 이용하여 공통 모드(common-mode) 전압을 제공하거나, OP-AMP(Operational Amplifier)를 이용하여 공통 모드 전압을 제공할 수 있다.One end of the load 100 may be connected to a DC power supply. The load 100 may be implemented with a MOSFET or a resistor. The MOSFET of the load 100 may provide a common mode voltage using a feedback resistor or provide a common mode voltage using an operational amplifier (OP-AMP).

필터(200)는 로드(100)의 타단에 접속될 수 있다. 필터(200)는 병렬 연결된 저항 및 캐패시터를 포함할 수 있다. 필터(200)는 일단이 로드(100)의 MOSFET의 드레인에 접속되어 IF(Intermediate Frequency) 신호가 인가되고, 타단은 로드(100)의 MOSFET의 게이트에 접속될 수 있다.The filter 200 may be connected to the other end of the rod 100. The filter 200 may include a resistor and a capacitor connected in parallel. One end of the filter 200 may be connected to the drain of the MOSFET of the load 100 to receive an IF signal, and the other end of the filter 200 may be connected to the gate of the MOSFET of the load 100.

도 5의 예시와 같이 필터(200)는 RL 및 CL로 구성될 수 있다. 도 5의 예시에서 필터는 LPF(Low Pass Filter)일 수 있다.As illustrated in FIG. 5, the filter 200 may include R L and C L. In the example of FIG. 5, the filter may be a low pass filter (LPF).

도 5의 예시에서 MN3, MN4, MN5, MN6은 스위칭 스테이지를 구성할 수 있고, MP3, MP4, MP5, MP6는 IF 스테이지를 구성할 수 있다.In the example of FIG. 5, M N3 , M N4 , M N5 , and M N6 may configure a switching stage, and M P3 , M P4 , M P5 , and M P6 may configure an IF stage.

인 페이즈 신호 발생기(410) 및 상기 쿼드러쳐 페이즈 신호 발생기(430)는, DC 전원에 일단이 접속된 제1 전류원, 제1 전류원과 병렬로 연결되고, DC 전원에 일단이 접속된 제1 캐패시터, 제1 전류원의 타단 및 상기 캐패시터의 타단과 소스가 접속된 PMOS FET(P type Metal Oxide Semiconductor Field Effect Transistor)를 포함할 수 있다. 제1 전류원은 저항으로 구현될 수 있다.The in phase signal generator 410 and the quadrature phase signal generator 430 may include a first current source having one end connected to a DC power supply, a first capacitor connected at one end with a first current source in parallel, And a P type metal oxide semiconductor field effect transistor (PMOS FET) connected to the other end of the first current source and the other end of the capacitor. The first current source may be implemented with a resistor.

인 페이즈 신호 발생기(410) 및 상기 쿼드러쳐 페이즈 신호 발생기(430)는, PMOS FET의 드레인에 드레인이 접속된 NMOS(N type Metal Oxide Semiconductor) FET, NMOS FET의 소스에 일단이 접속되고, 타단이 접지(ground)에 접속되는 제2 전류원 및 제2 전류원과 병렬로 연결되고, NMOS FET의 소스에 일단이 접속되고, 타단이 접지에 접속되는 제2 캐패시터를 포함할 수 있다. 제2 전류원은 저항으로 구현될 수 있다.The in phase signal generator 410 and the quadrature phase signal generator 430 have one end connected to a source of an NMOS (N type) metal oxide semiconductor (NMOS) FET and an NMOS FET having a drain connected to a drain of the PMOS FET. And a second capacitor connected in parallel with the second current source and the second current source connected to ground, one end connected to the source of the NMOS FET, and the other end connected to the ground. The second current source may be implemented with a resistor.

도 5의 예시에서, MN1, MP1은 인페이즈 신호 발생기(410)의 gm 스테이를 구성하고, MN2, MP2는 쿼드러처 페이즈 신호 발생기(430)의 gm 스테이지를 구성할 수 있다. MP1, MP2-는 gm 스테이지 역할을 하면서 동시에 전류 출혈 회로의 역할을 수행할 수 있다.In the example of FIG. 5, M N1 and M P1 may constitute a gm stay of the in-phase signal generator 410, and M N2 and M P2 may constitute a gm stage of the quadrature phase signal generator 430. M P1 , M P2 − may serve as gm stages and simultaneously serve as current bleeding circuits.

MP1, MP2- 및 IP는 RF 영역에서 전압-전류 변환을 수행하고, DC 영역에서는 스위칭 스테이지로 흘러가는 DC 전류를 감소시킬 수 있다.M P1 , M P2 -and IP may perform voltage-to-current conversion in the RF region, and reduce DC current flowing to the switching stage in the DC region.

인페이스 신호 발생기(410) 및 쿼드러쳐 페이즈 신호 발생기(430)는 전류 출혈 회로로서 MN1, MN2의 DC 전류를 제거하여 1/f 노이즈를 제거하고, 동시에 유효 gm을 증가시키면서 쿼드러쳐 신호를 생성할 수 있다.In-phase signal generator 410 and quadrature phase signal generator 430 are current bleeding circuits that remove DC currents of M N1 and M N2 to remove 1 / f noise and simultaneously increase quadrature signals while increasing effective gm. Can be generated.

MN1, MP1의 게이트에 입력되는 전압 Vin은 RF 전압 VRF 일 수 있다. MN1, MN2, MP1, MP2, CN1, CN2, CP1, CP2는 RF 전압을 입력 받아서 출력 신호로 쿼드러쳐 전류를 발생시킬 수 있다.The voltage V in input to the gates of M N1 and M P1 may be an RF voltage V RF . M N1 , M N2 , M P1 , M P2 , C N1 , C N2 , C P1 and C P2 can receive a RF voltage and generate quadrature current as an output signal.

gm 스테이지의 전류 출력이 쿼드러쳐이기 때문에, LO 경로에서 쿼드러쳐 신호를 만들어줄 필요가 없을 수 있다. 전류 출혈 회로가 gm 스테이지에서 전압-전류 변환 역할도 수행하기 때문에 유효 gm(effective gm)이 증가될 수 있다. 또한, 유효 gm이 증가되어 능동 주파수 혼합 회로(10)는 높은 이득과 낮은 잡음 지수를 달성할 수 있다.Since the current output of the gm stage is quadrature, it may not be necessary to create a quadrature signal in the LO path. Effective gm can be increased because the current bleeding circuit also plays a role of voltage-to-current conversion at the gm stage. In addition, the effective gm is increased so that the active frequency mixing circuit 10 can achieve high gain and low noise figure.

인 페이즈 신호 발생기(410) 및 쿼드러쳐 페이즈 신호 발생기(430)는 각각 전류원 IP, IN 및 캐패시터 CP1, CP2, CN1, CN2를 포함할 수 있다. 전류원 및 캐패시터는 쿼드러쳐 신호를 생성할 수 있다.In-phase signal generator 410 and quadrature phase signal generator 430 may include current sources I P , I N and capacitors C P1 , C P2 , C N1 , C N2 , respectively. Current sources and capacitors can generate quadrature signals.

IP, CP1, CP2의 일측은 DC 전원에 연결될 수 있고, IN 및 CN1, CN2의 일측은 접지에 연결될 수 있다.One side of I P , C P1 , C P2 may be connected to a DC power supply, and one side of IN and C N1 , C N2 may be connected to ground.

인 페이즈 신호 발생기(410)의 PMOS FET의 소스와 쿼드러쳐 페이즈 신호 발생기(430)의 PMOS FET의 게이트는 접속될 수 있다. 인 페이즈 신호 발생기(410)의 NMOS FET의 소스와 쿼드러쳐 페이즈 신호 발생기(430)의 NMOS FET의 게이트는 접속될 수 있다.The source of the PMOS FET of the in phase signal generator 410 and the gate of the PMOS FET of the quadrature phase signal generator 430 may be connected. The source of the NMOS FET of the in phase signal generator 410 and the gate of the NMOS FET of the quadrature phase signal generator 430 may be connected.

능동 주파수 혼합 회로(10)는 인 페이즈 신호 발생기(410)의 PMOS FET의 소스와 쿼드러쳐 페이즈 신호 발생기(430)의 PMOS FET의 게이트 사이에 연결되는 제1 DC 차단 캐패시터 및 인 페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 NMOS FET의 게이트 사이에 연결되는 제2 DC 차단 캐패시터를 더 포함할 수 있다.The active frequency mixing circuit 10 is coupled between the source of the PMOS FET of the in phase signal generator 410 and the gate of the PMOS FET of the quadrature phase signal generator 430 and the NMOS of the in phase signal generator. And a second DC blocking capacitor connected between the source of the FET and the gate of the NMOS FET of the quadrature phase signal generator.

제1 DC 차단 캐패시터 및 제2 DC 차단 캐패시터는 교류의 관점에서 단락된 배선과 같이 동작할 수 있다.The first DC blocking capacitor and the second DC blocking capacitor may operate like a shorted wiring in view of alternating current.

능동 주파수 혼합 회로(10)는 단일 종단 입력(single-ended input)을 수신하여 쿼드러쳐 IF 신호를 발생시키는 단일 평형 능동 혼합기일 수 있다. 능동 주파수 혼합 회로(10)는 쿼드러쳐 신호를 능동 혼합기의 gm 스테이지에서 만들어주기 때문에 쿼드러쳐 혼합을 위하여 LO 경로에서 쿼드러쳐 신호를 만들지 않을 수 있다.The active frequency mixing circuit 10 may be a single balanced active mixer that receives a single-ended input and generates a quadrature IF signal. Since the active frequency mixing circuit 10 generates the quadrature signal at the gm stage of the active mixer, the quadrature signal may not be generated in the LO path for quadrature mixing.

따라서, LO 경로에 디바이디드-바이-2(divide-by-2), 폴리페이즈 필터(polyphase filter) 또는 쿼드러쳐 VCO(Voltage Controlled Oscillator)와 같이 쿼드러쳐 신호를 생성해주는 블록이 필요 없기 때문에 LO 경로에서의 전류 소모를 최소화할 수 있다. Therefore, the LO path does not require a block to generate quadrature signals, such as a divide-by-2, polyphase filter, or quadrature voltage controlled oscillator (VCO). Minimize current consumption at.

도 5의 예시에서 단일 평형 능동 쿼드러쳐 혼합기(single-balanced active quadrature mixer)가 도시되어 있지만, 능동 주파수 혼합 회로(10)는 이중 평형 능동 쿼드러쳐 혼합기(double-balanced active quadrature mixer)로 확장될 수 있다.Although a single-balanced active quadrature mixer is shown in the example of FIG. 5, the active frequency mixing circuit 10 can be extended to a double-balanced active quadrature mixer. have.

또한, 능동 주파수 혼합 회로(10)는 고주파에서 기생 캐패시턴스에 의한 쿼드러쳐 신호의 크기와 위상 불일치를 보상하는 회로를 더 포함할 수 있다.In addition, the active frequency mixing circuit 10 may further include a circuit for compensating for the magnitude and phase mismatch of the quadrature signal due to parasitic capacitance at a high frequency.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.Method according to the embodiment is implemented in the form of program instructions that can be executed by various computer means may be recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the media may be those specially designed and constructed for the purposes of the embodiments, or they may be of the kind well-known and available to those having skill in the computer software arts. Examples of computer readable recording media include magnetic media such as hard disks, floppy disks and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks such as floppy disks. Magneto-optical media, and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine code, such as produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware device described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the above, and configure the processing device to operate as desired, or process independently or collectively. You can command the device. Software and / or data may be any type of machine, component, physical device, virtual equipment, computer storage medium or device in order to be interpreted by or to provide instructions or data to the processing device. Or may be permanently or temporarily embodied in a signal wave to be transmitted. The software may be distributed over networked computer systems so that they are stored or executed in a distributed manner. Software and data may be stored on one or more computer readable recording media.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described with reference to the accompanying drawings, those skilled in the art may apply various technical modifications and variations based on the above. For example, the described techniques may be performed in a different order than the described method, and / or components of the described systems, structures, devices, circuits, etc. may be combined or combined in a different form than the described method, or other components. Or even if replaced or substituted by equivalents, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are within the scope of the following claims.

Claims (13)

쿼드러쳐 신호 발생기;
상기 쿼드러쳐 신호 발생기의 출력단과 일단이 접속되어 상기 쿼드러쳐 신호 발생기와 전류가 분배되는 스위치;
를 포함하고,
상기 쿼드러쳐 신호 발생기는 전압-전류 변환(conversion)을 수행하고,
상기 스위치의 입력은 LO(Local Oscillator) 신호이고, 상기 쿼드러쳐 신호 발생기의 입력은 RF(Radio Frequency)인
능동 주파수 혼합 회로.
Quadrature signal generator;
A switch having one end connected to an output terminal of the quadrature signal generator such that current is shared with the quadrature signal generator;
Including,
The quadrature signal generator performs a voltage-to-current conversion,
The input of the switch is a local oscillator (LO) signal, and the input of the quadrature signal generator is a radio frequency (RF).
Active frequency mixing circuit.
제1항에 있어서,
상기 쿼드러쳐 신호 발생기는,
인 페이즈(in phase) 신호 발생기 및 쿼드러쳐 페이즈(quadrature phase) 신호 발생기를 포함하는
능동 주파수 혼합 회로.
The method of claim 1,
The quadrature signal generator,
Including an in phase signal generator and a quadrature phase signal generator
Active frequency mixing circuit.
제2항에 있어서,
상기 인 페이즈 신호 발생기 및 상기 쿼드러쳐 페이즈 신호 발생기는,
DC 전원에 일단이 접속된 제1 전류원;
상기 제1 전류원과 병렬로 연결되고, 상기 DC 전원에 일단이 접속된 제1 캐패시터;
상기 제1 전류원의 타단 및 상기 캐패시터의 타단과 소스가 접속된 PMOS FET(P type Metal Oxide Semiconductor Field Effect Transistor);
상기 PMOS FET의 드레인에 드레인이 접속된 NMOS(N type Metal Oxide Semiconductor) FET; 및
상기 NMOS FET의 소스에 일단이 접속되고, 타단이 접지에 접속되는 제2 전류원; 및
상기 제2 전류원과 병렬로 연결되고, 상기 NMOS FET의 소스에 일단이 접속되고, 타단이 접지에 접속되는 제2 캐패시터
를 포함하는 능동 주파수 혼합 회로.
The method of claim 2,
The in phase signal generator and the quadrature phase signal generator,
A first current source having one end connected to the DC power supply;
A first capacitor connected in parallel with the first current source and having one end connected to the DC power supply;
A P type metal oxide semiconductor field effect transistor (PMOS FET) having a source connected to the other end of the first current source and the other end of the capacitor;
An NMOS metal oxide semiconductor (NMOS) FET having a drain connected to a drain of the PMOS FET; And
A second current source having one end connected to a source of the NMOS FET and the other end connected to ground; And
A second capacitor connected in parallel with the second current source, one end of which is connected to a source of the NMOS FET, and the other end of which is connected to ground
Active frequency mixing circuit comprising a.
제3항에 있어서,
상기 인 페이즈 신호 발생기의 PMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 PMOS FET의 게이트가 접속되고,
상기 인 페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 NMOS FET의 게이트가 접속되는
능동 주파수 혼합 회로.
The method of claim 3,
A source of the PMOS FET of the in phase signal generator and a gate of the PMOS FET of the quadrature phase signal generator are connected,
The source of the NMOS FET of the in phase signal generator and the gate of the NMOS FET of the quadrature phase signal generator are connected.
Active frequency mixing circuit.
제4항에 있어서,
상기 인 페이즈 신호 발생기의 PMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 PMOS FET의 게이트 사이에 연결되는 제1 DC 차단 캐패시터; 및
상기 인 페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐 페이즈 신호 발생기의 NMOS FET의 게이트 사이에 연결되는 제2 DC 차단 캐패시터
를 더 포함하는 능동 주파수 혼합 회로.
The method of claim 4, wherein
A first DC blocking capacitor coupled between the source of the PMOS FET of the in phase signal generator and the gate of the PMOS FET of the quadrature phase signal generator; And
A second DC blocking capacitor connected between the source of the NMOS FET of the in phase signal generator and the gate of the NMOS FET of the quadrature phase signal generator
Active frequency mixing circuit further comprising.
제3항에 있어서,
상기 스위치는,
MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 BJT(Bipolar Junction Transistor)로 구현되는,
능동 주파수 혼합 회로
The method of claim 3,
The switch,
Implemented as a Metal Oxide Semiconductor Field Effect Transistor (MOSFET) or Bipolar Junction Transistor (BJT),
Active frequency mixing circuit
제6항에 있어서,
상기 스위치의 소스는 상기 NMOS FET의 드레인 및 상기 PMOS FET의 드레인에 함께 접속되는
능동 주파수 혼합 회로.
The method of claim 6,
The source of the switch is connected together to the drain of the NMOS FET and the drain of the PMOS FET.
Active frequency mixing circuit.
제6항에 있어서,
상기 스위치는,
게이트에 국부 발진기(Local Oscillator) 신호가 인가되는
능동 주파수 혼합 회로.
The method of claim 6,
The switch,
Local Oscillator signal is applied to the gate
Active frequency mixing circuit.
제1항에 있어서,
일단이 DC 전원에 접속되는 로드(load); 및
상기 로드의 타단에 접속되는 필터
를 더 포함하는 능동 주파수 혼합 회로.
The method of claim 1,
A load, one end of which is connected to a DC power supply; And
A filter connected to the other end of the rod
Active frequency mixing circuit further comprising.
제9항에 있어서,
상기 로드는,
MOSFET 또는 저항으로 구현되는
능동 주파수 혼합 회로.
The method of claim 9,
The rod is,
Implemented with MOSFET or resistor
Active frequency mixing circuit.
제10항에 있어서,
상기 MOSFET은,
피드백 저항을 이용하여 공통 모드(common-mode) 전압을 제공하거나,
OP-AMP를 이용하여 공통 모드 전압을 제공하는
능동 주파수 혼합 회로.
The method of claim 10,
The MOSFET,
Provide a common-mode voltage using a feedback resistor, or
Using OP-AMP to provide common mode voltage
Active frequency mixing circuit.
제9항에 있어서,
상기 필터는,
병렬 연결된 저항 및 캐패시터
를 포함하는 능동 주파수 혼합 회로.
The method of claim 9,
The filter,
Paralleled Resistors and Capacitors
Active frequency mixing circuit comprising a.
제10항에 있어서,
상기 필터는,
일단이 상기 MOSFET의 드레인에 접속되어 IF(Intermediate Frequency) 신호가 인가되고, 타단은 상기 MOSFET의 게이트에 접속되는
능동 주파수 혼합 회로.
The method of claim 10,
The filter,
One end is connected to the drain of the MOSFET, an IF signal is applied, and the other end is connected to the gate of the MOSFET.
Active frequency mixing circuit.
KR1020180068183A 2018-06-14 2018-06-14 A current-reuse quadrature active mixing circuit KR102043560B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180068183A KR102043560B1 (en) 2018-06-14 2018-06-14 A current-reuse quadrature active mixing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180068183A KR102043560B1 (en) 2018-06-14 2018-06-14 A current-reuse quadrature active mixing circuit

Publications (1)

Publication Number Publication Date
KR102043560B1 true KR102043560B1 (en) 2019-11-11

Family

ID=68535860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180068183A KR102043560B1 (en) 2018-06-14 2018-06-14 A current-reuse quadrature active mixing circuit

Country Status (1)

Country Link
KR (1) KR102043560B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661848B1 (en) * 2015-03-25 2016-09-30 강원대학교산학협력단 Circuit for generating quadrature signal in low power using complementary CMOS parallel push-pull

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661848B1 (en) * 2015-03-25 2016-09-30 강원대학교산학협력단 Circuit for generating quadrature signal in low power using complementary CMOS parallel push-pull

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T. Koivisto 외, "A Current Reused Oscillator-Mixer for DS-UWB," 2009 NORCHIP, 2009. 11.* *
김태종 외, "전류 재사용 gm-boosted 저잡음 증폭기를 사용한 의료기기용 MedRadio 대역 초저전력 수신기 RF 프런트-엔드," Journal of The Institute of Electronics and Information Engineers, vol. 54, no. 12, pp. 1837-1843, 2017. 12.* *

Similar Documents

Publication Publication Date Title
US11646697B2 (en) Resonator circuit
US6535037B2 (en) Injection locked frequency multiplier
JP2006121435A (en) Oscillator and communication equipment
US20180048264A1 (en) Bipolar junction transistor based switched capacitors
US7227392B2 (en) Frequency multiplier
KR102043560B1 (en) A current-reuse quadrature active mixing circuit
KR20170046432A (en) Receiver and operating method thereof
KR100770432B1 (en) Frequency conversion circuit using current mirroring
US9768728B2 (en) Regenerative frequency divider
JP5344890B2 (en) Frequency converter
US9374065B2 (en) Variable inductor circuit and high frequency circuit
US8543078B2 (en) Harmonic mixer circuit
US20140347117A1 (en) Impedance transformer for use with a quadrature passive cmos mixer
Biswas Dual-loop integer PLL for phase noise reduction
US20060006921A1 (en) Mixer
Amin et al. An I/Q mixer with an integrated differential quadrature all-pass filter for on-chip quadrature LO signal generation
KR101898810B1 (en) Double balanced frequency mixer
JP2013118623A (en) Splitter circuit and tuner system
KR102286754B1 (en) Single-side-band frequency mixer based on folded switching structure
WO2019203044A1 (en) Mixer
Ke et al. A Wide Tuning Range CMOS Oscillator Mixer Using A Push–Push Technique for V‐Band Applications
JP2007116247A (en) Orthogonal signal generation circuit and reception tuner having the same, and communication equipment
Shreepathi Bhat Software Defined Radio-Passive Mixer Based Receiver Designs for mmWave Bands.
Jiang et al. Low power saw‐less WCDMA transmitter with quadrature driver amplifier and injection‐locked frequency divider
KR20190141444A (en) An active quadrature signal generator with broadband quadrature characteristic

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant