[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101898810B1 - 주파수 혼합기 - Google Patents

주파수 혼합기 Download PDF

Info

Publication number
KR101898810B1
KR101898810B1 KR1020170064596A KR20170064596A KR101898810B1 KR 101898810 B1 KR101898810 B1 KR 101898810B1 KR 1020170064596 A KR1020170064596 A KR 1020170064596A KR 20170064596 A KR20170064596 A KR 20170064596A KR 101898810 B1 KR101898810 B1 KR 101898810B1
Authority
KR
South Korea
Prior art keywords
signal
unit
core circuit
input
transistor
Prior art date
Application number
KR1020170064596A
Other languages
English (en)
Inventor
윤태열
최수영
이지영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170064596A priority Critical patent/KR101898810B1/ko
Application granted granted Critical
Publication of KR101898810B1 publication Critical patent/KR101898810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

주파수 혼합기가 개시된다. 이중 평형 주파수 혼합기는 RF(Radio Frequency) 신호를 입력받는 입력부; 180도 위상 차이를 가지는 LO+ 신호와 LO- 신호를 입력받고, 상기 입력된 LO+ 신호, 상기 LO- 신호와 상기 입력로부터 제공된 상기 RF 신호를 이용하여 적어도 하나의 IF 신호를 생성하는 코어 회로부; 및 상기 LO+ 신호와 상기 LO- 신호가 만날 때 상기 코어 회로부와 상기 입력부 사이에 흐르는 전류를 차단시키는 전류 차단부를 포함한다.

Description

주파수 혼합기{Double balanced frequency mixer}
본 발명은 주파수 혼합기에 관한 것이다.
주파수 혼합기(frequency mixer)는 신호가 가지고 있는 정보를 그대로 유지한 채, 주파수를 변환하는 기능을 수행하는 회로로써, 각종 통신 송수신 시스템에 널리 활용되고 있다.
도 1 내지, 제3 내지 도 5는 종래의 주파수 혼합기들을 설명하기 위해 도시한 도면이다.
먼저, 도 1에 따른 종래의 이중 평형 주파수 혼합기는 RF 신호를 입력받는 제1 트랜지스터(M1)와 제2 트랜지스터(M1), LO 신호를 입력받아 RF 주파수를 하향 변환하여 IF 신호를 출력하는 제3 내지 제6 트랜지스터들(M3, M4, M5, M6), IF 신호를 출력하는 출력부 및 부하단을 구성하는 저항들(RL1, RL2)을 포함한다.
도 2는 종래의 이중 평형 주파수 혼합기에서 발생하는 다이렉트 플리커 잡음을 설명하기 위해 도시한 도면이다. 다이렉트 플리커 잡음은 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간에 나타나며, 제3 내지 제6 트랜지스터에 의한 전류의 크기에 비례하고, LO 신호에 반비례한다.
이와 관련된 내용은 Hooman Darabi 와 Asad A. Abidi 가 IEEE TRANSACTIONS ON SOLID STATE CIRCUITS, VOL. 35, NO. 1, JANUARY 2000 에 게시한 “Noise in RF-CMOS Mixers: A Simple Physical Model”을 통해 알 수 있다.
이러한 다이렉트 플리커 잡음을 제거하기 위해 도 3과 같이 current-bleeding에 스위치(301)를 추가하여 다이렉트 플리커 잡음이 발생하는 순간(203)에 LO 단의 전류를 안 흐르게 하여 잡음을 없앨 수 있는 방안이 제안되었다. 이에 대해서는 Hooman Darabi 와 Janice Chiu 가 IEEE JOURNAL OF SOLID-STATE CIRCUITS. VOL. 40, NO. 12, DECEMBER 2005 에 게시한 “ A Noise Cancellation Technique in Active RF-CMOS Mixers”에 상세히 설명되어 있다.
그러나, 도 3과 같은 경우, 스위치의 추가로 인해 기생 캐패시터가 증가하기 때문에 변환 이득이 낮은 문제점이 있다.
또 다른 종래 기술로, 도 4와 같이, RF 단(401)과 LO 단(402) 사이에 2배의 LO 신호로 동작하는 스위치 단(403)을 추가하여 다이렉트 플리커 잡음이 발생하는 순간에 LO 단의 전류를 안 흐르게 하여 잡음을 없애는 방안이 제안되었다. 이에 대해서는 Raja S Pullela, Tirdad Sowlati 와 Dmitriy Rozenblit 가 IEEE International Solid-State Circuits Conference (ISSCC) FEBRUARY 2006 에 게시한 “Low Flicker-Noise Quadrature Mixer Topology”에 상세히 기술되어 있다.
그러나, 도 4와 같은 종래 기술은 스위치 단(403)을 동작시키는 2배의 LO 신호를 생성하기 위한 버퍼(404)의 추가 때문에 추가적인 전력 소비가 발생하는 문제점이 있다.
또 다른 예로, 도 5와 같이, 기존의 LO 단(501)과 다른 주파수의 LO 신호로 동작하는 LO 단(502)을 추가하여 플리커 잡음의 주파수를 상향 변환 시켜 잡음을 없애는 기술이 존재한다. 이에 대해서는, Dongju Lee 와 Minjae Lee 가 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 50, NO. 10, OCTOBER 2015 에 게시한 “Low Flicker Noise, Odd-Phase Master LO Active Mixer Using a Low Switching Frequency Scheme”에 상세히 기재되어 잇다.
그러나, 도 5의 경우, 기존의 LO 단(501)과 추가된 LO 단(502)이 각기 다른 주파수의 LO 신호를 필요로 하기 때문에 신호 발생기(503)가 추가 되어, 추가적인 전력 소비가 발생하는 문제점이 있다.
본 발명은 주파수 혼합기를 제공하기 위한 것이다.
또한, 본 발명은 다이렉트 플리커 잡음을 제거할 수 있는 주파수 혼합기를 제공하기 위한 것이다.
또한, 본 발명은 추가적인 회로와 전력 소비 없이도 주파수 혼합기에 인가되는 LO 신호에 의해 동작되어 다이렉트 플리커 잡음을 효과적으로 제거할 수 있는 주파수 혼합기를 제공하기 위한 것이다.
본 발명의 일 측면에 따르면, 다이렉트 플리커 잡음을 제거할 수 있는 이중 평형 주파수 혼합기가 제공된다.
본 발명의 일 실시예에 따르면, RF(Radio Frequency) 신호를 입력받는 입력부; 180도 위상 차이를 가지는 LO+ 신호와 LO- 신호를 입력받고, 상기 입력된 LO+ 신호, 상기 LO- 신호와 상기 입력로부터 제공된 상기 RF 신호를 이용하여 적어도 하나의 IF 신호를 생성하는 코어 회로부; 및 상기 LO+ 신호와 상기 LO- 신호가 만날 때 상기 코어 회로부와 상기 입력부 사이에 흐르는 전류를 차단시키는 전류 차단부를 포함하는 것을 특징으로 하는 이중 평형 주파수 혼합기가 제공될 수 있다.
상기 전류 차단부는, 복수의 트랜지스터를 포함하되, 상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력될 수 있다.
상기 전류 차단부는, 캐패시터를 더 포함하되, 상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결될 수 있다.
상기 전류 차단부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, RF(Radio Frequency) 신호를 입력받는 입력부; LO(Local Oscillator) 신호를 입력받고, 상기 LO 신호와 상기 RF 신호를 이용하여 IF 신호를 생성하는 코어 회로부; 상기 입력부와 상기 코어 회로부 사이에 전기적으로 연결되며, 상기 LO 신호에 의해 스위칭되어 상기 코어 회로부로부터 상기 입력부로 흐르는 전류를 통과시키거나 차단하는 스위칭부; 및 상기 IF 신호를 출력하는 출력부를 포함하는 이중 평형 주파수 혼합기가 제공될 수 있다.
상기 스위칭부는, 복수의 트랜지스터를 포함하되, 상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력될 수 있다.
상기 복수의 트랜지스터의 DC는 오프(Off)되도록 설정된다.
상기 스위칭부는, 상기 복수의 트랜지스터의 게이트 전극을 통해 LO 신호가 입력됨에 따라 스위치 온(On)되며, 상기 복수의 트랜지스터의 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력시 오프(Off)된다.
상기 스위칭부는 캐패시터를 더 포함하되, 상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결될 수 있다.
상기 스위칭부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 다이렉트 플리커 잡음을 제거할 수 있는 주파수 혼합기를 제공함으로써, 다이렉트 플리커 잡음을 제거할 수 있다.
또한, 본 발명은 추가적인 회로와 전력 소비 없이도 주파수 혼합기에 인가되는 LO 신호에 의해 동작되어 다이렉트 플리커 잡음을 효과적으로 제거할 수 있다.
도 1은 종래의 이중 평형 주파수 혼합기를 나타낸 도면.
도 2는 이중 평형 주파수 혼합기에서 발생하는 다이렉트 플리커 잡음을 설명하기 위해 도시한 도면.
도 3 내지 도 5는 종래의 다이렉트 플리커 잡음을 제거할 수 있는 이중 평형 주파수 혼합기를 나타낸 도면.
도 6은 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기를 나타낸 도면.
도 7은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류를 도시한 그래프.
도 8은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류와 LO 신호에 의한 스위칭에 의해 나타내는 잡음 전류를 도시한 그래프.
도 9는 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기에서 인덕터와 스위칭부의 캐패시터 유무에 따른 성능을 비교한 표.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기의 개략적인 구성을 도시한 도면이고, 도 7은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류를 도시한 그래프이며, 도 8은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류와 LO 신호에 의한 스위칭에 의해 나타내는 잡음 전류를 도시한 그래프이고, 도 9는 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기에서 인덕터와 스위칭부의 캐패시터 유무에 따른 성능을 비교한 표이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기(600)는 전원부(610), 입력부(620), 전류 차단부(630), 코어 회로부(640) 및 출력부(650)를 포함하여 구성된다.
전원부(610)는 이중 평형 주파수 혼합기(600) 내의 구성 요소가 동작하기 위한 전원을 공급한다.
입력부(620)는 RF(Radio Frequency) 신호를 입력받기 위한 수단이다.
예를 들어, 입력부(620)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함한다. 여기서, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 예를 들어, 엔-모스 트랜지스터(N-MOS transistor)일 수 있다.
제1 트랜지스터(M1)의 소스 전극과 제2 트랜지스터(M2)의 소스 전극은 접지단과 연결되며, 제1 트랜지스터(M1)의 게이트 전극과 제2 트랜지스터(M2)는 스위칭부(630)의 캐패시터(C1, C2)와 각각 연결된다.
또한, 제1 트랜지스터(M1)의 제어 전극, 즉 게이트 전극으로는 RF+ 신호가 입력되고, 제2 트랜지스터(M2)의 제어 전극, 즉 게이트 전극으로는 RF- 신호가 입력된다.
전류 차단부(630)는 입력부(620)와 코어 회로부(640) 사이에 연결되며, LO+ 신호와 LO- 신호가 만날 때 코어 회로부(640)와 입력부(620) 사이에 흐르는 전류를 차단시키기 위한 수단이다.
전류 차단부(630)는 LO+ 신호와 LO- 신호가 만날 때 전류를 스위칭하는 스위칭부와 동일하게 동작하므로, 이하에서는 스위칭부로 통칭하여 설명하기로 한다. 따라서, 이하에서 설명되는 스위칭부의 구성 및 동작은 전류 차단부의 구성 및 동작과 동일하므로 전류 차단부로 확장 해석되어야 할 것이다.
스위칭부(630)는 입력부(620)와 코어 회로부(640) 사이에 배치된다. 스위칭부(630)는 LO 신호를 입력받아 동작되어 다이렉트 플리커 잡음을 제거하기 위한 수단이다.
이미 전술한 바와 같이, 주파수 혼합기에서 발생되는 다이렉트 플리커 잡음은 위상이 180도 다른 LO 신호가 서로 겹치는 순간이 발생한다. 이러한 다이렉트 플리커 잡음은 코어 회로부(640)의 전류 크기에 비례하며, LO 신호의 크기에 반비례하는 특성을 가지고 있다.
따라서, 스위칭부(630)는 위상이 180도 다른 LO 신호(LO+ 신호 및 LO- 신호)가 서로 겹치는 순간 코어 회로부(640)의 전류가 입력부(620)로 흐르지 않도록 차단하도록 구성되어야 한다.
본 발명의 일 실시예에 따른 스위칭부(630)는 이중 평형 주파수 혼합기이므로 복수의 스위치를 포함한다.
제1 스위치는 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 및 제1 캐패시터(C1)를 포함하며, 제2 스위치는 제5 트랜지스터(M5)와 제6 트랜지스터(M6) 및 제2 캐패시터(C2)를 포함한다. 여기서, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)는 예를 들어, 엔-모스 트랜지스터(N-MOS transistor)일 수 있다.
본 발명의 일 실시예에 따른 스위칭부(630)에 포함되는 트랜지스터의 DC는 오프(Off)상태로 설정될 수 있다. 이하 트랜지스터들의 연결 관계를 설명한 후 동작에 대해 설명하기로 한다.
이때, 제3 트랜지스터(M3)의 소스 전극과 제4 트랜지스터(M4)의 소스 전극은 서로 연결되며, 제3 트랜지스터(M3)의 제어 전극, 즉 게이트 전극으로는 LO+ 신호가 입력되며, 제4 트랜지스터(M4)의 제어 전극, 즉 게이트 전극으로는 LO- 신호가 입력된다. 또한, 제3 트랜지스터(M3)의 드레인 전극과 제4 트랜지스터(M4)의 드레인 전극은 코어 회로부(640)과 연결된다.
또한, 제5 트랜지스터(M5)의 소스 전극과 제6 트랜지스터(M6)의 소스 전극은 서로 연결되며, 제5 트랜지스터(M5)의 제어 전극, 즉 게이트 전극으로는 LO+ 신호가 입력되며, 제6 트랜지스터(M6)의 제어 전극, 즉 게이트 전극으로는 LO- 신호가 입력된다. 또한, 제5 트랜지스터(M5)의 드레인 전극과 제6 트랜지스터(M6)의 드레인 전극은 코어 회로부(640)과 연결된다.
본 발명의 일 실시예에 따른 스위칭부(630)는 다이렉트 플리커 잡음을 제거하기 위해 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간에 코어 회로부(640)의 전류가 흐르지 않도록 해야만 한다. 따라서, 스위칭부(630)를 구성하는 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)의 DC를 오프(Off) 상태가 되도록 설정한다. DC 상태에서 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)로의 LO 신호 입력됨에 따라 LO 신호가 증가하면 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 온(On) 상태가 되어 주파수 혼합기가 정상적으로 동작하게 된다. 또한, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 온(On) 상태에서 다시 LO 신호가 감소하여 DC 상태보다 더 감소하게 되면, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 오프(Off) 상태가 되어 코어 회로부(640)의 전류가 흐르지 않게 된다.
이와 같이 이중 평형 주파수 혼합기에서 기존에 이용하던 LO 신호에 의해 스위칭부(630)가 동작되도록 함으로써 스위칭부(630)를 동작시키기 위한 신호를 생성하는 회로가 별도로 필요치 않은 이점이 있으며, 이로 인해 추가적인 전력 소비가 필요치 않은 이점이 있다.
이와 같이, 스위칭부(630)의 DC와 AC를 설정함으로써 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)는 오프(Off) 상태가 되어 코어 회로부(640)의 전류가 흐르지 않게 되어 다이렉트 플리커 잡음이 없어지게 된다.
다시 정리하면, 본 발명의 일 실시예에 따른 스위칭부(630)에 포함되는 트랜지스터들(M3 내지 M6)의 DC가 오프(Off)된 상태에서, 트랜지스터들(M3 내지 M6)의 각 게이트 전극을 통해 LO 신호가 입력됨에 따라 온(On)되어 정상적으로 동작하게 된다. 이후, 트랜지스터들(M3 내지 M6)의 각 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력되면, 해당 스위칭부(630)는 오프(Off)됨으로써 코어 회로부(640)의 전류가 스위칭부(630)에서 차단되어 입력부(620)로 흐르지 않게 된다.
이와 같이, 스위칭부(630)이 오프(Off)되는 경우, 입력부(620)를 통해 입력되는 RF 신호 또한 차단되어 손실이 발생하게 되는 문제점이 있다. 이를 해결하기 위해, 본 발명의 일 실시예에 따른 스위칭부(630)는 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 통해 이를 방지할 수 있다.
제1 캐패시터(C1)의 일단은 입력부의 제1 트랜지스터(M1)의 드레인 전극과 연결되며, 타단은 코어 회로부(640)와 연결된다. 따라서, 제1 캐패시터(C1)가 고주파 신호 통과 필터 역할을 하며 이를 방지할 수 있다. 즉, 제1 캐패시터(C1)의 일단이 제1 트랜지스터(M1)의 드레인 전극과 연결되며 타단이 코어 회로부(640)에 포함되는 트랜지스터의 소스 전극과 연결되어 있으므로 스위칭부(630)가 오프(Off)되더라도 입력부(620)를 통해 입력되는 RF+ 신호는 코어 회로부(640)로 전달될 수 있다.
LO 주파수 대역에서의 잡음 전류가 코어 회로부(640)을 통해 하향 변화하게 되면 출력단 저주파대역의 잡음 전류가 나타나서 출력 신호에 영향을 미치게 된다. 그러나, 제1 캐패시터(C1)가 고주파 신호 통과 필터 역할을 하기 때문에, LO 주파수 대역에서의 잡음 전류는 제1 캐패시터(C1) 방향으로 진행하게 되며 LO 주파수 대역에서의 잡음 전류가 줄어들게 된다. 이로 인해, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)에 의한 잡음이 출력부의 저주파대역에서 나타나지 않게 된다.
또한, 제2 캐패시터(C2)의 일단은 입력부의 제2 트랜지스터(M2)의 드레인 전극과 연결되며, 타단은 코어 회로부(640)와 연결된다. 따라서, 제2 캐패시터(C2)가 고주파 신호 통과 필터 역할을 하며 이를 방지할 수 있다. 즉, 제2 캐패시터(C2)의 일단이 제2 트랜지스터(M2)의 드레인 전극과 연결되며 타단이 코어 회로부(640)에 포함되는 트랜지스터의 드레인 전극과 연결되어 있으므로 스위칭부(630)가 오프(Off)되더라도 입력부(620)를 통해 입력되는 RF- 신호는 코어 회로부(640)로 전달될 수 있다.
코어 회로부(640)는 LO 신호를 입력받고, LO 신호와 RF 신호를 이용하여 IF 신호를 생성하기 위한 수단이다.
코어 회로부(640)는 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9) 및 제10 트랜지스터(M10)를 포함한다.
이때, 제7 트랜지스터(M7)의 소스 전극과 제8 트랜지스터(M8)의 소스 전극은 상호간 연결되며, 제9 트랜지스터(M9)의 소스 전극과 제 10 트랜지스터(M10)의 소스 전극은 상호간 연결된다. 또한, 제7 트랜지스터(M7)의 드레인 전극과 제9 트랜지스터(M9)의 드레인 전극이 교차 연결되며 전원부(610)의 일단에 연결되며, 제8 트랜지스터(M8)의 드레인 전극과 제 10 트랜지스터(M10)의 드레인 전극이 교차 연결되며 전원부(610)의 타단과 연결된다.
또한, 제7 트랜지스터(M7)의 제어 전극, 즉 게이트 전극은 LO+ 신호가 입력되며, 제 8 트랜지스터(M8)의 제어 전극, 즉 게이트 전극은 LO- 신호가 입력되며, 제9 트랜지스터(M9)의 게이트 전극은 LO- 신호가 입력되며, 제10 트랜지스터(M10)은 LO+ 신호가 각각 입력된다.
코어 회로부(640)와 스위칭부(630) 사이에는 회로의 선형성과 변환 이득을 향상시키기 위해 인덕터(L1)이 구비될 수 있다.
즉, 코어 회로부(640)의 제7 트랜지스터(M7)과 제9 트랜지스터(M9)는 IF+ 신호 출력단으로 연결되며, 제8 트랜지스터(M8)과 제10 트랜지스터(M10)는 IF- 신호 출력단으로 연결된다.
또한, 출력부(650)과 전원부(610) 사이에는 저항(R1, R2)가 배치될 수 있다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기(600)에서 캐패시터(C1, C2)가 존재하지 않았다면, 도 8에서 LO 주파수 대역에서 잡음 전류(901)가 코어 회로부(640)을 거쳐 하향 변환하게 되어 출력부에서 저주파대역의 접음 전류가 나타나 출력 신호에 영향을 미치게 된다.
그러나, 스위칭부(630)에 포함된 캐패시터(C1, C2)가 고주파 신호 통과 필터 역할을 함으로써, LO 주파수 대역에서의 잡음 전류(901)는 캐패시터(C1, C2) 방향으로 진행하게 되어 LO 주파수 대역에서의 잡음 전류를 줄이므로 스위칭부(630)에 포힘된 복수의 트랜지스터들에 의한 잡음이 출력단의 저주파대역에서 나타나지 않을 수 있다.
도 9에는 스위치단의 캐패시터 유무에 따른 실험 결과가 도시되어 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
600: 이중 평형 주파수 혼합기
610: 전원부
620: 입력부
630: 전류 차단부, 스위칭부
640: 코어 회로부
650: 출력부

Claims (11)

  1. RF(Radio Frequency) 신호를 입력받는 입력부;
    180도 위상 차이를 가지는 LO+ 신호와 LO- 신호를 입력받고, 상기 입력된 LO+ 신호, 상기 LO- 신호와 상기 입력부로부터 제공된 상기 RF 신호를 이용하여 적어도 하나의 IF 신호를 생성하는 코어 회로부; 및
    상기 LO+ 신호와 상기 LO- 신호가 만날 때 상기 코어 회로부와 상기 입력부 사이에 흐르는 전류를 차단시키는 전류 차단부를 포함하되,
    상기 전류 차단부는,
    복수의 트랜지스터를 포함하되,
    상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 게이트 전극 중 일부를 통해 상기 LO+ 신호가 입력되며, 나머지 일부를 통해 상기 LO- 신호가 입력되는 것을 특징으로 하는 이중 평형 주파수 혼합기.
  2. 삭제
  3. 제1 항에 있어서,
    상기 복수의 트랜지스터의 DC는 오프(Off)되어 있는 것을 특징으로 하는 이중 평형 주파수 혼합기.
  4. 제1 항에 있어서,
    상기 전류 차단부는, 캐패시터를 더 포함하되,
    상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결되는 것을 특징으로 하는 이중 평형 주파수 혼합기.
  5. 제1 항에 있어서,
    상기 전류 차단부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함하는 것을 특징으로 하는 이중 평형 주파수 혼합기.
  6. RF(Radio Frequency) 신호를 입력받는 입력부;
    LO(Local Oscillator) 신호를 입력받고, 상기 LO 신호와 상기 RF 신호를 이용하여 IF 신호를 생성하는 코어 회로부;
    상기 입력부와 상기 코어 회로부 사이에 전기적으로 연결되며, 상기 LO 신호에 의해 스위칭되어 상기 코어 회로부로부터 상기 입력부로 흐르는 전류를 통과시키거나 차단하는 스위칭부; 및
    상기 IF 신호를 출력하는 출력부를 포함하는 주파수 혼합기.
  7. 제6 항에 있어서,
    상기 스위칭부는,
    복수의 트랜지스터를 포함하되,
    상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력되는 것을 특징으로 하는 주파수 혼합기.
  8. 제7 항에 있어서,
    상기 복수의 트랜지스터의 DC는 오프(Off)되어 있는 것을 특징으로 하는 주파수 혼합기.
  9. 제7 항에 있어서,
    상기 스위칭부는,
    상기 복수의 트랜지스터의 게이트 전극을 통해 LO 신호가 입력됨에 따라 온(On)되며, 상기 복수의 트랜지스터의 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력시 오프(Off)되는 것을 특징으로 하는 주파수 혼합기.
  10. 제7 항에 있어서,
    상기 스위칭부는 캐패시터를 더 포함하되,
    상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결되는 것을 특징으로 하는 주파수 혼합기.
  11. 제6 항에 있어서,
    상기 스위칭부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함하는 것을 특징으로 하는 주파수 혼합기.

KR1020170064596A 2017-05-25 2017-05-25 주파수 혼합기 KR101898810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170064596A KR101898810B1 (ko) 2017-05-25 2017-05-25 주파수 혼합기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170064596A KR101898810B1 (ko) 2017-05-25 2017-05-25 주파수 혼합기

Publications (1)

Publication Number Publication Date
KR101898810B1 true KR101898810B1 (ko) 2018-09-13

Family

ID=63593511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064596A KR101898810B1 (ko) 2017-05-25 2017-05-25 주파수 혼합기

Country Status (1)

Country Link
KR (1) KR101898810B1 (ko)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R. S. Pullela, "Low Flicker-Noise Quadrature Mixer Topology," 2006 IEEE International Solid-State Circuits Conference, 2006. 02.* *
S. S. K. Ho, "Low-Noise Mixing Circuits in CMOS Microwave Integrated Circuits," M.S. Thesis, Queen’s University, 2009. 08.* *

Similar Documents

Publication Publication Date Title
US7184739B2 (en) Quadrature mixer circuits and mobile terminal using the same
JP4138229B2 (ja) スイッチ半導体集積回路
US7449934B2 (en) CMOS mixer for use in direct conversion receiver
US7276979B2 (en) Oscillation device and mobile communication apparatus
KR20100014861A (ko) 다중―대역 저 잡음 증폭기 및 이것을 동작시키는 방법
JP2004534470A (ja) 低ノイズ増幅回路
JP2005136948A (ja) アンテナスイッチ回路
US7667541B2 (en) Amplifier circuit and wireless communication device
EP1187310A2 (en) Gilbert-cell Mixer
JP2012244236A (ja) ダウンコンバータ、ダウンコンバータｉｃ、およびダウンコンバータの制御方法
US9948238B2 (en) Harmonic mixer having two transistors driven complimentarily
KR101898810B1 (ko) 주파수 혼합기
US6400224B2 (en) Two stage low noise amplifier
KR100377427B1 (ko) 이중동조회로
EP2162986B1 (en) Tuner circuit with loop through function
JP2006510264A (ja) ３相ミキサーシステム
US20090003496A1 (en) Reception apparatus
US7075345B2 (en) Frequency converter having low supply voltage
JP5344890B2 (ja) 周波数変換器
US20220209757A1 (en) Radio frequency device and voltage generation and harmonic suppressor thereof
US20210143861A1 (en) Transceiver device
US9912293B2 (en) Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals
KR101197267B1 (ko) 직접확산 수신기에 사용하기 위한 혼합기
KR101663421B1 (ko) 저전력 특성을 가지는 자가 발진 주파수 혼합기
KR102043560B1 (ko) 전류 재사용 쿼드러쳐 능동 주파수 혼합 회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant