[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101853033B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101853033B1
KR101853033B1 KR1020110068594A KR20110068594A KR101853033B1 KR 101853033 B1 KR101853033 B1 KR 101853033B1 KR 1020110068594 A KR1020110068594 A KR 1020110068594A KR 20110068594 A KR20110068594 A KR 20110068594A KR 101853033 B1 KR101853033 B1 KR 101853033B1
Authority
KR
South Korea
Prior art keywords
electrode
protective
line
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110068594A
Other languages
English (en)
Other versions
KR20130007925A (ko
Inventor
정상헌
서동욱
이선정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110068594A priority Critical patent/KR101853033B1/ko
Priority to US13/419,154 priority patent/US9048143B2/en
Publication of KR20130007925A publication Critical patent/KR20130007925A/ko
Application granted granted Critical
Publication of KR101853033B1 publication Critical patent/KR101853033B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 위치하는 게이트선, 게이트선 위에 위치하는 게이트 절연막, 게이트 절연막 위에 위치하는 반도체, 반도체에 위치하고, 소스 전극을 포함하는 데이터선, 소스 전극과 마주하는 드레인 전극, 게이트 절연막 위에 위치하는 제1 전극, 데이터선 위에 위치하는 보호 전극, 제1 전극 및 보호 전극 위에 위치하는 보호막, 그리고 보호막 위에 위치하는 제2 전극을 포함하고, 보호 전극은 제1 전극과 동일한 물질로 이루어져 있다.

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 전기장 생성 전극을 모두 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.
한편, 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판은 배선을 포함하고 있는데, 이러한 배선은 사진 식각 공정을 통하여 형성한다. 배선을 사진 식각 공정을 형성할 시에는 배선이 끊어지는 불량이 발생할 수 있다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 두 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판에서, 데이터선의 끊어지는 불량을 방지하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 위치하는 게이트선, 게이트선 위에 위치하는 게이트 절연막, 게이트 절연막 위에 위치하는 반도체, 반도체에 위치하고, 소스 전극을 포함하는 데이터선, 소스 전극과 마주하는 드레인 전극, 게이트 절연막 위에 위치하는 제1 전극, 데이터선 위에 위치하는 보호 전극, 제1 전극 및 보호 전극 위에 위치하는 보호막, 그리고 보호막 위에 위치하는 제2 전극을 포함하고, 보호 전극은 제1 전극과 동일한 물질로 이루어져 있다.
제1 전극은 판 형태이고, 제2 전극은 복수의 가지 전극을 포함할 수 있다.
제1 전극은 화소 전극이고, 제2 전극은 기준 전극일 수 있다.
게이트선과 동일한 층에 위치하는 유지 전극선을 더 포함하고, 게이트 절연막 및 보호막은 유지 전극선을 노출하는 제1 접촉구를 포함할 수 있다.
제1 전극은 드레인 전극에 연결되어 있고, 제2 전극은 제1 접촉구를 통하여 상기 유지 전극선과 연결되어 있을 수 있다.
제1 전극은 기준 전극이고, 제2 전극은 화소 전극일 수 있다.
게이트선과 동일한 층에 위치하는 유지 전극선, 보호막과 게이트 절연막, 소스 전극 및 드레인 전극 사이에 위치하는 층간 절연막을 더 포함하고, 제1 전극은 층간 절연막 위에 위치하고, 게이트 절연막 및 층간 절연막은 유지 전극선을 노출하는 제2 접촉구를 포함하고, 보호막은 드레인 전극을 노출하는 제3 접촉구를 포함할 수 있다.
제1 전극은 제2 접촉구를 통하여 유지 전극선과 연결되어 있고, 제2 전극은 제3 접촉구를 통하여 드레인 전극에 연결되어 있을 수 있다.
제1 전극 및 제2 전극은 투명한 도전 물질로 이루어져 있을 수 있다.
제1 전극은 투명한 도전 물질로 이루어져 있고, 제2 전극은 불투명한 도전 물질로 이루어져 있을 수 있다.
보호 전극은 데이터선의 끝 부분 위에 연장되어 있을 수 있다.
제2 전극과 동일한 층에 위치하는 접촉 보조 부재를 더 포함하고, 보호막은 데이터선의 끝 부분 위에 위치한 보호 전극을 노출하는 제4 접촉구를 포함하고, 접촉 보조 부재는 제4 접촉구를 통하여 상기 보호 전극과 연결되어 있을 수 있다.
보호 전극 및 접촉 보조 부재는 투명한 도전 물질로 이루어져 있을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 게이트 절연막 위에 제1 전극을 형성하는 단계, 데이터선 위에 보호 전극을 형성하는 단계, 제1 전극 및 보호 전극 위에 보호막을 형성하는 단계, 그리고 보호막 위에 제2 전극을 형성하는 단계를 포함하고, 보호 전극은 제1 전극과 동일한 물질로 형성한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에서, 데이터선 위에 두 전기장 생성 전극 중 어느 하나와 동일한 물질로 이루어진 보호 전극을 형성하여 데이터선이 끊어지더라도 보호 전극을 통하여 데이터 신호를 전달할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 박막 트랜지스터 표시판을 III-III 선을 따라 자른 단면도이다.
도 4, 도 6 및 도 9은 도 1에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 자른 단면도이다.
도 7은 도 6의 박막 트랜지스터 표시판의 VII-VII 선을 따라 자른 단면도이다.
도 8는 도 6의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 자른 단면도이다.
도 10은 도 9의 박막 트랜지스터 표시판의 X-X 선을 따라 자른 단면도이다.
도 11은 도 9의 박막 트랜지스터 표시판의 XI-XI 선을 따라 자른 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이다.
도 15는 도 13의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 16, 도 18 및 도 21은 도 14에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII 선을 따라 잘라 도시한 단면도이다.
도 19는 도 18의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
도 20은 도 18의 박막 트랜지스터 표시판을 XX-XX 선을 따라 잘라 도시한 단면도이다.
도 22는 도 21의 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
도 23은 도 21의 박막 트랜지스터 표시판을 XXIII-XXIII 선을 따라 잘라 도시한 단면도이다.
도 24는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 박막 트랜지스터 표시판을 III-III 선을 따라 자른 단면도이다.
도 1 내지 도 3을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 기준 전압(reference voltage)를 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 각 유지 전극선(131)은 아래로 돌출한 복수의 돌출부(135)를 포함한다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체(151)가 형성되어 있다. 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 각 반도체(151)는 게이트 전극(124)을 향하여 뻗어 나온 돌출부(154)를 포함한다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 각 선형 저항성 접촉 부재(161)는 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 선형 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선 (171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 드레인 전극(175)은 막대형인 한 쪽 끝 부분과 면적이 넓은 확장부를 포함한다. 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(151)의 돌출부(154)에 형성된다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
드레인 전극(175) 및 게이트 절연막(140) 위에는 화소 전극(190)이 형성되고, 데이터선(171) 위에는 보호 전극(195)이 형성되어 있다. 보호 전극(195)은 데이터선(171)의 끝 부분(179)까지 연장되어 있다.
화소 전극(190)은 화소 영역을 덮고 있는 판 형태(plane shape)를 가지고, 드레인 전극(175)의 확장부와 직접 접촉하여 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
보호 전극(195)은 화소 전극(190)과 동일한 물질로 이루어져 있고, 데이터선(171) 위에 위치하여 데이터선(171)이 끊어질 경우, 데이터 신호를 전달한다.
화소 전극(190)과 보호 전극(195)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다.
소스 전극(173), 드레인 전극(175), 노출된 선형 반도체(151)의 돌출부(154) 부분 및 보호 전극(195) 위에는 보호막(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151)의 돌출부(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180) 및 게이트 절연막(140)에는 유지 전극선(131)의 돌출부(135)를 노출하는 제1 접촉구(187)가 형성되어 있고, 보호막(180)에는 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(195)을 노출하는 제4 접촉구(182)가 형성되어 있다.
보호막(180) 위에는 기준 전극(270) 및 접촉 보조 부재(82)가 형성되어 있다. 기준 전극(270) 및 접촉 보조 부재(82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다. 또한, 기준 전극(270) 및 접촉 보조 부재(82)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등의 불투명한 도전 물질로 이루어질 수 있다.
기준 전극(270)은 제1 접촉구(187)을 통하여 유지 전극선(131)의 돌출부(135)와 연결되어 있으며, 유지 전극선(131)으로부터 기준 전압(reference voltage)을 인가 받는다.
기준 전극(270)은 복수의 가지 전극(271)을 포함한다. 기준 전극(270)의 가지 전극(271)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5도 내지 약 20도의 각도를 이루도록 기울어질 수 있다.
데이터 전압이 인가된 화소 전극(190)은 기준 전압을 인가 받는 기준 전극(270)과 함께 전기장을 생성함으로써, 두 전극(190, 270) 위에 위치하는 액정층(도시하지 않음)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 실시예에서는 화소 전극이 판 형태이고, 기준 전극이 복수의 가지 전극을 포함함을 설명하고 있으나, 화소 전극이 복수의 가지 전극을 포함하고, 기준 전극이 판 형태일 수도 있다.
접촉 보조 부재(82)는 제4 접촉구(182)를 통하여 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(195)과 접촉한다. 또한, 보호 전극(195) 없이 데이터선(171)의 끝 부분(179)과 접촉 보조 부재(82)가 접촉할 수도 있다.
이와 같이, 데이터선(171) 위에 화소 전극(190)과 동일한 물질로 보호 전극(195)을 형성하여 데이터선(171)이 끊어지더라도 보호 전극(195)을 통하여 데이터 신호를 전달할 수 있다.
그러면, 도 1 내지 도 3과 함께, 도 4 내지 도 11 참고하여, 도 1에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
도 4, 도 6 및 도 9은 도 1에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 자른 단면도이고, 도 7은 도 6의 박막 트랜지스터 표시판의 VII-VII 선을 따라 자른 단면도이고, 도 8는 도 6의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 자른 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판의 X-X 선을 따라 자른 단면도이고, 도 11은 도 9의 박막 트랜지스터 표시판의 XI-XI 선을 따라 자른 단면도이다.
도 4 및 도 5를 참조하면, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)을 형성한다. 유지 전극선(131)은 아래로 돌출한 돌출부(135)를 포함한다.
도 6 내지 도 8을 참고하면, 게이트선(121)과 유지 전극선(131) 위에 게이트 절연막(140)을 적층하고, 그 위에 반도체(151), 저항성 접촉 부재(161, 165), 그리고 데이터선(171) 및 드레인 전극(175)을 하나의 마스크를 이용하여 동시에 형성한다. 이때, 위치에 따라 감광막의 두께를 달리하여, 그 위에 반도체(151), 저항성 접촉 부재(161, 165), 그리고 데이터선(171) 및 드레인 전극(175)을 하나의 마스크를 이용하여 동시에 형성한다. 이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
도 9 내지 도 11을 참고하면, 게이트 절연막(140) 및 드레인 전극(175) 위에 화소 전극(190)을 형성하고, 데이터선(171) 위에 보호 전극(195)을 형성한다.
화소 전극(190)은 화소 영역을 덮고 있는 판 형태이며, 드레인 전극(175)과 직접 접촉한다. 보호 전극(195)은 화소 전극(190)과 동일한 물질로 형성되며, 데이터선(171)과 접촉한다. 보호 전극(195)은 데이터선(171)의 끝 부분(179)까지 연장되어 있고, 데이터선(171)의 끝 부분(179)과 접촉한다.
화소 전극(190)과 보호 전극(195)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 형성한다.
그리고 나서, 화소 전극(190), 보호 전극(195), 소스 전극(173), 반도체(151)의 돌출부(154) 위에 보호막(180)을 형성한 후, 게이트 절연막(140)과 보호막(180)에 유지 전극선(131)의 돌출부(135)를 노출하는 제1 접촉구(187)를 형성하고, 보호막(180)에 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(195)을 노출하는 제4 접촉구(182)를 형성한다.
그 이후, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 제1 접촉구(187)를 통하여 유지 전극선(131)의 돌출부(135)와 연결되는 기준 전극(270) 및 제4 접촉구(182)를 통하여 보호 전극(195)과 연결되는 접촉 보조 부재(82)를 형성한다.
기준 전극(270) 및 접촉 보조 부재(82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다. 또한, 기준 전극(270) 및 접촉 보조 부재(82)는 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등의 불투명한 도전 물질로 이루어질 수 있다.
기준 전극(270)은 복수의 가지 전극(271)을 포함한다. 기준 전극(270)의 가지 전극(271)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5도 내지 약 20도의 각도를 이루도록 기울어질 수 있다.
한편, 화소 전극(190)과 드레인 전극(175) 사이에 층간 절연막(145)이 위치할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 12에 따른 박막 트랜지스터 표시판은 도 1 내지 도 3에 따른 박막 트랜지스터 표시판의 구조와 유사하다. 유사한 구조의 설명은 생략한다.
도 12를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 내지 도 3에 따른 박막 트랜지스터 표시판의 구조와 달리, 화소 전극(190)과 드레인 전극(175) 사이에 층간 절연막(145)이 형성되어 있다.
층간 절연막(145)은 게이트 절연막(140), 소스 전극(173) 및 드레인 전극(175) 위에 형성되어 있고, 드레인 전극(175)을 노출하는 제5 접촉구(146)를 포함한다. 층간 절연막(145)은 데이터선(171) 위에 위치하지 않고, 데이터선(171)을 노출한다.
데이터선(171) 위에는 보호 전극(195)이 형성되어 있다. 보호 전극(195)은 데이터선(171) 위에 위치하여 데이터선(171)이 끊어질 경우, 데이터 신호를 전달한다.
화소 전극(190)은 층간 절연막(145) 위에 형성되어 있고, 제5 접촉구(146)를 통하여 드레인 전극(175)과 연결되어 있다.
이하에서는, 도 13 내지 도 15를 참고하여, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 13은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고, 도 15는 도 13의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 13 내지 도 15를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다.
유지 전극선(131)은 기준 전압를 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 각 유지 전극선(131)은 아래로 돌출한 복수의 돌출부(135)를 포함한다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소 또는 산화규소 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 반도체(151)가 형성되어 있다. 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 각 반도체(151)는 게이트 전극(124)을 향하여 뻗어 나온 돌출부(154)를 포함한다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드로 만들어질 수 있다. 각 선형 저항성 접촉 부재(161)는 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선 (171)과 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 드레인 전극(175)은 막대형인 한 쪽 끝 부분과 면적이 넓은 확장부를 포함한다. 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
저항성 접촉 부재(161, 165)는 그 아래의 선형 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
게이트 절연막(140), 소스 전극(173) 및 드레인 전극(175) 위에는 층간 절연막(145)이 형성되어 있다. 층간 절연막(145) 및 게이트 절연막(140)에는 유지 전극선(131)의 돌출부(135)를 노출하는 제2 접촉구(148)이 형성되어 있다. 층간 절연막(145)은 데이터선(171) 위에 위치하지 않고, 데이터선(171)을 노출한다.
데이터선(171) 위에는 보호 전극(275)이 형성되어 있다. 보호 전극(275)은 데이터선(171) 위에 위치하여 데이터선(171)이 끊어질 경우, 데이터 신호를 전달한다. 보호 전극(275)은 데이터선(171)의 끝 부분(179)까지 연장되어 있다.
층간 절연막(145) 위에는 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 화소 영역을 덮고 있는 판 형태를 가진다. 기준 전극(270)은 제2 접촉구(148)을 통하여 유지 전극선(131)의 돌출부(135)와 연결되어 있으며, 유지 전극선(131)으로부터 기준 전압을 인가 받는다.
기준 전극(270)과 보호 전극(275)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 기준 전극(270)과 보호 전극(275)은 동일한 물질로 이루어져 있다.
기준 전극(270), 보호 전극(275) 및 층간 절연막(145) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175)을 노출하는 제3 접촉구(185) 및 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(275)을 노출하는 제4 접촉구(182)가 형성되어 있다.
보호막(180) 위에는 화소 전극(190) 및 접촉 보조 부재(82)가 형성되어 있다. 화소 전극(190)은 제3 접촉구(185)을 통하여 드레인 전극(175)과 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(82)는 제4 접촉구(182)를 통하여 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(275)과 접촉한다. 또한, 보호 전극(275) 없이 데이터선(171)의 끝 부분(179)과 접촉 보조 부재(82)가 접촉할 수도 있다.
화소 전극(190) 및 접촉 보조 부재(82)는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 또한, 화소 전극(190) 및 접촉 보조 부재(82)는 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등의 불투명한 도전 물질로 이루어질 수 있다.
화소 전극(190)은 복수의 가지 전극(191)을 포함한다. 화소 전극(190)의 가지 전극(191)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5도 내지 약 20도의 각도를 이루도록 기울어질 수 있다.
데이터 전압이 인가된 화소 전극(190)은 기준 전압을 인가 받는 기준 전극(270)과 함께 전기장을 생성함으로써, 두 전극(190, 270) 위에 위치하는 액정층(도시하지 않음)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 실시예에서는 기준 전극이 판 형태이고, 화소 전극이 복수의 가지 전극을 포함함을 설명하고 있으나, 기준 전극이 복수의 가지 전극을 포함하고, 화소 전극이 판 형태일 수도 있다.
이와 같이, 데이터선(171) 위에 기준 전극(270)과 동일한 물질로 보호 전극(275)을 형성하여 데이터선(171)이 끊어지더라도 보호 전극(275)을 통하여 데이터 신호를 전달할 수 있다.
그러면, 도 13 내지 도 15와 함께, 도 16 내지 도 23을 참고하여, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
도 16, 도 18 및 도 21은 도 14에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII 선을 따라 잘라 도시한 단면도이고, 도 19는 도 18의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고, 도 20은 도 18의 박막 트랜지스터 표시판을 XX-XX 선을 따라 잘라 도시한 단면도이고, 도 22는 도 21의 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 잘라 도시한 단면도이고, 도 23은 도 21의 박막 트랜지스터 표시판을 XXIII-XXIII 선을 따라 잘라 도시한 단면도이다.
도 16 및 도 17을 참고하면, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)을 형성한다. 유지 전극선(131)은 아래로 돌출한 돌출부(135)를 포함한다.
도 18 내지 도 20을 참고하면, 게이트선(121)과 유지 전극선(131) 위에 게이트 절연막(140)을 적층하고, 그 위에 반도체(151), 저항성 접촉 부재(161, 165), 그리고 데이터선(171) 및 드레인 전극(175)을 하나의 마스크를 이용하여 동시에 형성한다. 이때, 위치에 따라 감광막의 두께를 달리하여, 그 위에 반도체(151), 저항성 접촉 부재(161, 165), 그리고 데이터선(171) 및 드레인 전극(175)을 하나의 마스크를 이용하여 동시에 형성한다.
그리고 나서, 게이트 절연막(140), 데이터선(171), 드레인 전극(175) 위에 층간 절연막(145)을 형성한다.
도 21 및 도 23 참고하면, 층간 절연막(145)에 유지 전극선(131)의 돌출부(135)를 노출하는 제2 접촉구(148)을 형성하고, 데이터선(171) 위의 층간 절연막(145)을 식각하여 데이터선(171)을 노출한다. 이 때, 데이터선(171)의 끝 부분(179) 위의 층간 절연막(145) 또한 식각하여 데이터선(171)의 끝 부분(179)을 노출한다.
그리고 나서, 층간 절연막(145) 위에 기준 전극(270)을 형성하고, 데이터선(171) 위에 보호 전극(275)을 형성한다. 보호 전극(275)은 데이터선(171)의 끝 부분(179)까지 연장되어 있다.
기준 전극(270)은 화소 영역을 덮고 있는 판 형태이며 제2 접촉구(148)를 통하여 유지 전극선(131)의 돌출부(135)와 연결되고, 보호 전극(275)은 기준 전극(270)과 동일한 물질로 형성되며, 데이터선(171) 및 데이터선(171)의 끝 부분(179)과 접촉한다.
기준 전극(270)과 보호 전극(275)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 형성한다.
이어서, 기준 전극(270), 보호 전극(275) 및 층간 절연막(145) 위에 보호막(180)을 형성한 후, 보호막(180) 및 층간 절연막(145)에 드레인 전극(175)을 노출하는 제3 접촉구(185) 및 보호막(180)에 데이터선(171)의 끝 부분(179) 위에 위치한 보호 전극(275)을 노출하는 제4 접촉구(182)를 형성한다.
그 이후, 도 9 및 도 10에 도시한 바와 같이, 보호막(180) 위에 화소 전극(190) 및 접촉 보조 부재(82)를 형성한다.
화소 전극(190) 및 접촉 보조 부재(82)는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 또한, 화소 전극(190) 및 접촉 보조 부재(82)는 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등의 불투명한 도전 물질로 이루어질 수 있다.
접촉 보조 부재(82)는 제4 접촉구(182)를 통하여 보호 전극(275)과 연결된다.
화소 전극(190)은 제3 접촉구(185)를 통하여 드레인 전극(175)과 연결되고, 복수의 가지 전극(191)을 포함한다. 화소 전극(190)의 가지 전극(191)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5도 내지 약 20도의 각도를 이루도록 기울어질 수 있다.
한편, 기준 전극(270)과 게이트 절연막(140) 사이에 층간 절연막(145)이 위치하지 않을 수도 있다.
도 24는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 24에 따른 박막 트랜지스터 표시판은 도 13 내지 도 15에 따른 박막 트랜지스터 표시판의 구조와 유사하다. 유사한 구조의 설명은 생략한다.
도 24를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 13 내지 도 15에 따른 박막 트랜지스터 표시판의 구조와 달리, 기준 전극(270)과 게이트 절연막(140) 사이에 층간 절연막(145)이 존재하지 않는다.
기준 전극(270)은 게이트 절연막(140) 위에 형성되어 있고, 드레인 전극(175)을 노출하는 제3 접촉구(185)는 보호막(180)에만 형성되어 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.

Claims (26)

  1. 기판,
    상기 기판 위에 위치하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체,
    상기 반도체에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 게이트 절연막 위에 위치하는 제1 전극,
    상기 데이터선 위에 위치하는 보호 전극,
    상기 제1 전극 및 상기 보호 전극 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하는 제2 전극을 포함하고,
    상기 보호 전극은 상기 제1 전극과 동일한 물질로 이루어져 있고,
    상기 제1 전극은 화소 전극이고, 상기 제2 전극은 기준 전극인 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 전극은 판 형태이고, 상기 제2 전극은 복수의 가지 전극을 포함하는 박막 트랜지스터 표시판.
  3. 삭제
  4. 제2항에서,
    상기 게이트선과 동일한 층에 위치하는 유지 전극선을 더 포함하고,
    상기 게이트 절연막 및 상기 보호막은 상기 유지 전극선을 노출하는 제1 접촉구를 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 전극은 드레인 전극에 연결되어 있고, 상기 제2 전극은 상기 제1 접촉구를 통하여 상기 유지 전극선과 연결되어 있는 박막 트랜지스터 표시판.
  6. 삭제
  7. 기판,
    상기 기판 위에 위치하는 게이트선 및 유지 전극선,
    상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체,
    상기 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연막 위에 위치하는 층간 절연막,
    상기 층간 절연막 위에 위치하는 제1 전극,
    상기 데이터선 위에 위치하는 보호 전극,
    상기 층간 절연막, 상기 제1 전극 및 상기 보호 전극 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하는 제2 전극을 포함하고,
    상기 보호 전극은 상기 제1 전극과 동일한 물질로 이루어져 있고,
    상기 제1 전극은 기준 전극이고, 상기 제2 전극은 화소 전극이고,
    상기 게이트 절연막 및 상기 층간 절연막은 상기 유지 전극선을 노출하는 제2 접촉구를 포함하고,
    상기 보호막은 상기 드레인 전극을 노출하는 제3 접촉구를 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 전극은 상기 제2 접촉구를 통하여 상기 유지 전극선과 연결되어 있고, 상기 제2 전극은 상기 제3 접촉구를 통하여 드레인 전극에 연결되어 있는 박막 트랜지스터 표시판.
  9. 제2항에서,
    상기 제1 전극 및 상기 제2 전극은 투명한 도전 물질로 이루어져 있는 박막 트랜지스터 표시판.
  10. 제2항에서,
    상기 제1 전극은 투명한 도전 물질로 이루어져 있고, 상기 제2 전극은 불투명한 도전 물질로 이루어져 있는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 보호 전극은 상기 데이터선의 끝 부분 위에 연장되어 있는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 제2 전극과 동일한 층에 위치하는 접촉 보조 부재를 더 포함하고,
    상기 보호막은 상기 데이터선의 끝 부분 위에 위치한 상기 보호 전극을 노출하는 제4 접촉구를 포함하고,
    상기 접촉 보조 부재는 상기 제4 접촉구를 통하여 상기 보호 전극과 연결되어 있는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 보호 전극 및 상기 접촉 보조 부재는 투명한 도전 물질로 이루어져 있는 박막 트랜지스터 표시판.
  14. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 게이트 절연막 위에 제1 전극을 형성하는 단계,
    상기 데이터선 위에 보호 전극을 형성하는 단계,
    상기 제1 전극 및 상기 보호 전극 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 보호 전극은 상기 제1 전극과 동일한 물질로 형성하고,
    상기 제1 전극은 화소 전극이고, 상기 제2 전극은 기준 전극인 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제1 전극은 판 형태이고, 상기 제2 전극은 복수의 가지 전극을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 삭제
  17. 제15항에서,
    상기 게이트선과 동일한 층에 유지 전극선을 형성하는 단계를 더 포함하고,
    상기 게이트 절연막 및 상기 보호막은 상기 유지 전극선을 노출하는 제1 접촉구를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 제1 전극은 드레인 전극에 연결되어 있고, 상기 제2 전극은 상기 제1 접촉구를 통하여 상기 유지 전극선과 연결되어 있는 박막 트랜지스터 표시판의 제조 방법.
  19. 삭제
  20. 기판 위에 게이트선 및 유지 전극선을 형성하는 단계,
    상기 게이트선 및 상기 유지 전극선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연막 위에 위치하는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 제1 전극을 형성하는 단계,
    상기 데이터선 위에 보호 전극을 형성하는 단계,
    상기 제1 전극 및 상기 보호 전극 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 보호 전극은 상기 제1 전극과 동일한 물질로 형성하고,
    상기 제1 전극은 기준 전극이고, 상기 제2 전극은 화소 전극이고,
    상기 게이트 절연막 및 상기 층간 절연막은 상기 유지 전극선을 노출하는 제2 접촉구를 포함하고,
    상기 보호막은 드레인 전극을 노출하는 제3 접촉구를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제20항에서,
    상기 제1 전극은 상기 제2 접촉구를 통하여 상기 유지 전극선과 연결되고, 상기 제2 전극은 상기 제3 접촉구를 통하여 드레인 전극에 연결되는 박막 트랜지스터 표시판의 제조 방법.
  22. 제15항에서,
    상기 제1 전극 및 상기 제2 전극은 투명한 도전 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제15항에서,
    상기 제1 전극은 투명한 도전 물질로 형성하고, 상기 제2 전극은 불투명한 도전 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제14항에서,
    상기 보호 전극은 상기 데이터선의 끝 부분 위에 연장되어 있는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 제2 전극과 동일한 층에 접촉 보조 부재를 형성하는 단계를 더 포함하고,
    상기 보호막은 상기 데이터선의 끝 부분 위에 위치한 상기 보호 전극을 노출하는 제4 접촉구를 포함하고,
    상기 접촉 보조 부재는 상기 제4 접촉구를 통하여 상기 보호 전극과 연결되어 있는 박막 트랜지스터 표시판의 제조 방법.
  26. 제25항에서,
    상기 보호 전극 및 상기 접촉 보조 부재는 투명한 도전 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020110068594A 2011-07-11 2011-07-11 박막 트랜지스터 표시판 및 그 제조 방법 Active KR101853033B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110068594A KR101853033B1 (ko) 2011-07-11 2011-07-11 박막 트랜지스터 표시판 및 그 제조 방법
US13/419,154 US9048143B2 (en) 2011-07-11 2012-03-13 Defect-resistant thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068594A KR101853033B1 (ko) 2011-07-11 2011-07-11 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130007925A KR20130007925A (ko) 2013-01-21
KR101853033B1 true KR101853033B1 (ko) 2018-04-30

Family

ID=47518438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068594A Active KR101853033B1 (ko) 2011-07-11 2011-07-11 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9048143B2 (ko)
KR (1) KR101853033B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088462B1 (ko) * 2013-07-03 2020-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US10416323B2 (en) 2016-03-29 2019-09-17 Canon Kabushiki Kaisha Radiation imaging apparatus, radiation imaging system, and method of operating radiation imaging apparatus
JP2021027199A (ja) * 2019-08-06 2021-02-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181781B1 (ko) 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3235540B2 (ja) 1997-10-08 2001-12-04 日本電気株式会社 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
KR100577782B1 (ko) 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시 소자
KR20010046328A (ko) 1999-11-11 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010063301A (ko) 1999-12-22 2001-07-09 박종섭 액정표시장치의 데이터 라인 오픈 방지용 리던던시 라인의형성방법
KR100920022B1 (ko) 2001-12-29 2009-10-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR100909421B1 (ko) 2002-12-28 2009-07-28 엘지디스플레이 주식회사 액정표시장치
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100955772B1 (ko) 2003-06-20 2010-04-30 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101058455B1 (ko) 2004-06-11 2011-08-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070088044A (ko) 2006-02-24 2007-08-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 및 그 제조방법
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101288116B1 (ko) 2006-12-19 2013-07-18 엘지디스플레이 주식회사 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101413578B1 (ko) * 2007-12-04 2014-07-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101525801B1 (ko) * 2008-11-14 2015-06-08 삼성디스플레이 주식회사 어레이 기판 및 그 제조 방법
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판

Also Published As

Publication number Publication date
KR20130007925A (ko) 2013-01-21
US20130015447A1 (en) 2013-01-17
US9048143B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101909139B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101592011B1 (ko) 액정 표시 장치
KR102074424B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101382481B1 (ko) 표시 장치
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR101981593B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101163622B1 (ko) 박막 트랜지스터 표시판
KR101535810B1 (ko) 액정 표시 장치
KR20080019398A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101853033B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
CN100422830C (zh) 薄膜晶体管阵列面板
JP2006058894A (ja) 液晶表示装置
US9595542B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20070052173A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR102087197B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101938627B1 (ko) 박막트랜지스터 기판 및 그 제조방법
KR20070060260A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150079258A (ko) 박막 트랜지스터 표시판
KR20140102983A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110711

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160527

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110711

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240321

Start annual number: 7

End annual number: 7