[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101163622B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101163622B1
KR101163622B1 KR1020050061359A KR20050061359A KR101163622B1 KR 101163622 B1 KR101163622 B1 KR 101163622B1 KR 1020050061359 A KR1020050061359 A KR 1020050061359A KR 20050061359 A KR20050061359 A KR 20050061359A KR 101163622 B1 KR101163622 B1 KR 101163622B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
line
contact hole
drain electrode
Prior art date
Application number
KR1020050061359A
Other languages
English (en)
Other versions
KR20070006223A (ko
Inventor
김혁진
김경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061359A priority Critical patent/KR101163622B1/ko
Priority to US11/428,980 priority patent/US7910931B2/en
Publication of KR20070006223A publication Critical patent/KR20070006223A/ko
Priority to US13/043,267 priority patent/US8350268B2/en
Application granted granted Critical
Publication of KR101163622B1 publication Critical patent/KR101163622B1/ko
Priority to US13/735,501 priority patent/US8716715B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

세정액 침투에 의한 불량 화소 발생을 방지할 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선과, 게이트선과 동일층에 형성된 유지 전극을 가지는 유지 전극선과, 게이트선 위에 형성된 게이트 절연막과, 게이트 절연막 위에 형성된 반도체층과, 게이트선과 교차하고, 반도체층과 중첩되는 전극부 및 상기 전극부로부터 연장된 확장부를 포함하는 드레인 전극과, 드레인 전극 상에 형성된 보호막으로서, 드레인 전극 확장부를 일부 노출시키고 유지 전극과 완전히 중첩하는 접촉 구멍이 형성된　보호막, 및 보호막 상에 형성되어 접촉 구멍을 통해 드레인 전극 확장부와 연결되는 화소 전극을 포함한다.
액정 표시 장치, 불량 화소, 단차, 침식, 접촉 구멍(contact hole)

Description

박막 트랜지스터 표시판{Thin Film Transistor substrate}
삭제
삭제
삭제
도 1은 본 발명의 일실시예에 따른 액정 표시 장치의 일부영역을 도시한 사시도이다.
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 표시판의 일부 영역을 도시한 배치도다.
도 3은 도 2의 B-B' 선을 따라 절개한 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 표시판의 일부 영역을 도시한 배치도다.
도 5는 도 4의 C-C' 선을 따라 절개한 단면도이다.
도 6은 본 발명의 제 3 실시예에 따른 박막 트랜지스터 표시판의 일부 영역을 도시한 배치도다.
도 7a는 도 6의 D-D' 선을 따라 절개한 단면도이다.
도 7b는 도 6의 F-F' 선을 따라 절개한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 액정 표시 장치 2: 박막 트랜지스터 표시판
3: 공통전극 표시판 4: 액정층
10, 90: 절연 기판 22: 게이트선
24: 게이트선 끝단 26: 게이트 전극
28, 281: 유지 전극선 29: 유지 전극
30: 게이트 절연막 40: 반도체층
45, 46: 저항성 접촉층 52: 데이터선
54: 데이터선 끝단 55: 소스 전극
56: 드레인 전극 56b, 561b: 드레인 전극 확장부
70: 보호막 72, 74, 76: 접촉 구멍
86: 보조 게이트선 끝단 88: 보조 데이터선 끝단
93: 컬러필터 94: 공통 전극
본 발명은 액정표시장치 등에 사용되는 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 세정액 침투에 의한 불량 화소 발생을 방지할 수 있는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치(Liquid Crystal Display: LCD)는 액정 패널 내부에 주입된 액정의 전기, 광학적 성질을 이용하여 영상 정보를 표시하는 디스플레이 장치로서, 음극선관(Cathode Ray Tube: CRT)으로 이루어진 전자 제품에 비해 소비전력이 낮고 무게가 가벼우며, 부피가 작다는 장점을 갖는다. 때문에 액정 표시 장치는 휴대용 컴퓨터의 디스플레이 장치, 데스크 탑 컴퓨터의 모니터 및 고화질 영상 기기의 모니터 등과 같이 다양한 분야에 걸쳐 폭넓게 적용되고 있다.
액정 표시 장치는 일반적으로 액정 패널 어셈블리와 백라이트 어셈블리로 구분되는데, 액정 패널 어셈블리는 박막 트랜지스터 표시판과 컬러필터 표시판 사이에 이방성 유전율을 갖는 액정 물질이 주입되어 형성된 액정 패널과, COG(chip on glass) 방식에 의해 액정 패널 상에 실장되며 액정 패널에 형성된 게이트선 및 데이터선에 각각 구동 신호를 인가하는 구동 IC와, 구동 IC에 소정의 데이터 및 제어 신호를 전송하는 인쇄 회로 기판과 구동 IC를 서로 연결하기 위한 연성 인쇄 회로 기판 등을 포함할 수 있다. 이러한 액정 패널 어셈블리는 램프 어셈블리 및 각종 광학 시트들을 포함하는 백라이트 어셈블리와 결합되어 액정 표시 장치를 구성하게 된다.
박막 트랜지스터 표시판은 게이트선 끝단, 게이트선, 게이트 전극 및 유지 전극선을 포함하는 게이트 배선과, 데이터 끝단, 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선과, 데이터선을 통해 전달된 신호를 화소 영역에 전달하여 액정층에 전계를 형성하기 위한 화소 전극을 포함한다.
유지 전극선 상의 일부 영역에는 드레인 전극이 중첩되어 형성되는데, 유지 전극선과 드레인 전극이 중첩되는 영역은 유지 용량(storage capacity)을 형성하여 다음 신호가 인가될 때까지 화소 전극에 공급된 신호를 유지시키는 역할을 한다.
그리고 게이트 배선 및 데이터 배선 상부에는 이들을 보호하기 위한 보호막이 형성되고, 이 보호막 상에는 드레인 전극과 화소 전극을 전기적으로 접촉시키기 위한 접촉 구멍이 드레인 전극 상의 소정 영역에 형성된다. 이 때, 접촉 구멍에 의해 유지 전극선의 단차부가 노출된다.
그런데 단차부는 막형성에 불리하기 때문에 데이터 배선 형성에 필요한 금속 물질 증착시, 금속 물질이 증착되지 못해 틈새가 형성될 수 있다. 특히, 게이트 배선 및 데이터 배선이 이중막 이상의 구조로 형성되는 경우는 단일막으로 이루어지는 경우에 비해 단차부의 막형성이 더욱 불리하다. 이렇게 단차부에 틈새가 형성되면, 후속으로 각종 세정 공정을 거치는 과정에서 세정액이 틈새에 정체되고, 데이터 배선 및 게이트 배선에 침식을 유발한다.
이와 같이, 데이터 배선 침식 또는 게이트 배선의 침식은 불량 화소를 발생시키는 원인이 된다.
삭제
때문에 세정액 침투에 의한 불량 화소 발생을 방지하여 액정 표시 장치의 수율을 높일 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 세정액 침투에 의한 불량 화소 발생을 방지할 수 있는 박막 트랜지스터 표시판을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 제공하는데 있다.
그러나 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선, 상기 게이트선과 동일층에 형성된 유지 전극을 가지는 유지 전극선과, 상기 게이트선 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 반도체층과, 상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선과, 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 적어도 일부분이 중첩되는 전극부 및 상기 전극부로부터 연장되고 상기 유지 전극과 중첩되는 영역을 갖는 확장부를 포함하는 드레인 전극과, 상기 드레인 전극 상에 형성된 보호막으로서, 상기　드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극과 완전히 중첩하는 접촉 구멍이 형성된　보호막, 및 상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극 확장부와 연결되는 화소 전극을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선과, 상기 게이트선과 동일층에 형성된 유지 전극선과, 상기 게이트선 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 반도체층과, 상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선과, 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 중첩되는 전극부 및 상기 전극부로부터 연장되고 상기 유지 전극과 중첩되는 영역을 갖는 확장부를 포함하는 드레인 전극과, 상기 드레인 전극 상에 형성된 보호막으로서, 상기　드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극선과　완전히 중첩하지 않는　접촉 구멍이 형성된　보호막, 및 상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극 확장부와 연결되는 화소 전극을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선과, 상기 게이트선과 동일층에 형성된 유지 전극선과, 상기 게이트선 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 반도체층과, 상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선과, 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며, 상기 반도체층 및 상기 유지전극선과 중첩되는 영역을 갖는 전극부 및 상기 전극부로부터 연장되는 확장부를 포함하는 드레인 전극과, 상기 드레인 전극 상에 형성된 보호막으로서, 상기　드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극선과　완전히 중첩하지 않는　접촉 구멍이 형성된　보호막, 및 상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극 확장부와 연결되는 화소 전극을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
먼저, 도 1을 참조하여 본 발명의 제 1 실시예에 따른 박막 트랜지스터 표시판(2) 및 이를 포함하는 액정 표시 장치(1)에 대하여 설명한다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 액정 표시 장치(1)는 박막 트랜지스터 표시판(2), 박막 트랜지스터 표시판(2)과 일정 간격 이격되어 마주보는 공통전극 표시판(3) 및 박막 트랜지스터 표시판(2)과 공통전극 표시판(3) 사이에 개재되어 일정한 방향으로 배향되어 있는 액정층(4)으로 이루어진다.
박막 트랜지스터 표시판(2)에는 가로 방향으로 다수의 게이트선(22)이 형성되어 있고, 게이트선(22)과 절연되어 교차되는 방향으로 다수의 데이터선(52)이 형성되어 있으며, 게이트선(22)과 데이터선(52) 상에는 각 화소마다 화소 전극(82)이 형성되어 있다. 그리고 각 화소(P)마다 게이트선(22), 데이터선(52) 및 화소 전극(82)과 연결된 박막 트랜지스터(T)가 형성되어 있는데 보다 구체적인 설명은 도 2 및 도 3을 참조하여 후술하기로 한다.
한편, 공통전극 표시판(3)의 일면에는 컬러필터층(93), 오버코트층(미도시) 및 공통 전극(94)이 차례로 형성되어 있다. 컬러필터층(93)은 특정한 파장대의 빛만을 통과시키는 컬러 필터 및 컬러 필터의 경계부에 위치하여 액정층(4)의 배열이 제어되지 않는 영역의 빛을 차단하는 블랙 매트릭스(Black Matrix, BM)(미도시)로 구성된다. 오버코트층(미도시)은 컬러필터층(93)을 평탄화하고, 공통 전극(94)과의 접착력을 향상시키기 위해 형성된다.
그리고 박막 트랜지스터 표시판(2)과 공통전극 표시판(3)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 하부 편광판(11) 및 상부 편광판(12)이 위치하고, 하부 편광판(11)의 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치된다.
여기서, 도 1, 도 2 및 도 3을 참조하여 본 발명의 제 1 실시예에 따른 박막 트랜지스터 표시판(2)에 대해여 좀 더 상세히 설명하기로 한다. 도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 표시판(2)의 배치도이고, 도 3은 도 2의 B-B'선을 따라 절개한 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선(22, 24, 26)이라고 한다.
또한, 절연 기판(10) 위에는 유지 전극선(28)과 유지 전극(29)이 형성되어 있다. 유지 전극선(28)은 화소 영역의 둘레를 따라 뻗어 있다. 유지 전극선(28)의 일부에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성된다. 이 때, 유지 전극(29)은 후술될 드레인 전극의 확장부(56b)와 일부 중첩되며, 드레인 전극의 확장부(56b)의 일부를 노출시키는 접촉 구멍(72)의 크기를 커버할 수 있도록 형성되는 것이 바람직하다. 즉, 유지 전극(29)의 너비(W2)는 드레인 전극의 확장부(56b)의 일부를 노출시키는 접촉 구멍(72)의 너비(W1)보다 크게 형성되는 것이 바람직하다. 좀 더 구체적으로, 유지 전극(29)은 드레인 전극의 확장부(56b)와 중첩하는 유지 전극(29)의 측벽과 접촉 구멍(72)이 소정 임계값(D1) 이상의 거리를 유지하도록 형성되는 것이 바람직하다. 더욱 바람직하게는 1.5 ㎛ 이상의 거리를 유 지하는 것이 바람직하다. 전술한 임계값은 식각 공정 이후의 임계값을 예로 든 것으로서, 최초 유지 전극선(28)을 패터닝할 때에는 드레인 전극의 확장부(56b)와 중첩하는 유지 전극(29)의 측벽과 접촉 구멍(72)이 2 ㎛ 정도의 거리를 유지할 수 있도록 유지 전극(29)을 패터닝한다. 왜냐하면, 식각(etching) 공정을 거치면서 유지 전극(29)의 폭이 전체적으로 0.5 ㎛ 감소되기 때문이다.
유지 전극(29) 크기에 대한 패텅닝의 예를 들면, 가로ｘ세로의 크기가 6㎛ｘ8㎛ 또는 6㎛ｘ6㎛ 의 크기로 패터닝할 수 있다.
이와 같이 유지 전극(29)이 형성되면, 후술될 보호막(70)의 상부에 드레인 전극의 확장부(56b)의 일부를 노출시키는 접촉 구멍(72)을 형성하는 경우, 이 접촉 구멍(72)은 도 3에 도시된 바와 같이, 유지 전극(29)과 완전히 중첩되어 형성된다. 다시 말해, 접촉 구멍(72)이 형성된 부분으로 유지 전극선(28)의 단차부가 노출되지 않는다. 이와 같은 경우, 보호막(70) 상에 접촉 구멍(72)을 형성한 후, 후속으로 각종 세정 공정을 거치더라도 이들 세정 공정에 의해 단차부에 틈새가 형성되는 것을 방지할 수 있따. 그리고 그 결과, 단차부의 틈새로 세정액이 침투하여 데이터선(52) 및 게이트선(22)이 침식되는 것을 방지할 수 있다.
전술한 바와 같은, 유지 전극선(28) 및 유지 전극(29)을 유지 전극 배선(28, 29)이라고 한다. 유지 전극 배선(28, 29)에는 공통전극 표시판(3)의 공통 전극(94)과 동일한 전압이 인가되며, 유지 전극 배선(28, 29)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 알루미늄(Al)과 알루 미늄 합금 등과 같은 알루미늄 계열의 금속, 은(Ag)과 은 합금 등과 같은 은 계열의 금속, 구리(Cu)와 구리 합금 등과 같은 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등과 같은 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다.
또한, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 위에는 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있는데, 예를 들 어 본 실시예에서와 같이 반도체층(40)이 선형으로 형성되는 경우, 반도체층(40)은 데이터선(52) 아래에 위치하여 게이트 전극(26)까지 연장된 형상을 가질 수 있다.
반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(45, 46)이 형성되어 있다. 저항성 접촉층(45, 46)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(55) 및 드레인 전극(56) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(45, 46)은 섬형 또는 선형으로 형성될 수 있는데, 선형의 저항성 접촉층의 경우, 데이터선(52)의 아래까지 연장되어 형성된다.
저항성 접촉층(45, 46) 및 게이트 절연막(30) 위에는 데이터선(52) 및 드레인 전극(56)이 형성되어 있다. 데이터선(52)은 세로 방향으로 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다.
데이터선(52)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가받아 데이터선(52)에 전달하는 데이터선 끝단(54)이 형성되어 있고, 데이터선 끝단(54)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
그리고, 화소 길이를 주기로 하여 데이터선(52)으로부터 'ㄷ'자 형상으로 돌출된 소스 전극이 저항성 접촉층(45)의 상부까지 연장되어 형성되어 있다. 즉, 소스 전극(55)은 게이트 전극(26) 및 반도체층(40)의 일부와 교차하도록 형성된다.
드레인 전극(56)은 소스 전극(55)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(55)의 반대쪽 저항성 접촉층(46) 상부에 위치한다. 드레인 전극(56)은 게이트 전극(26) 및 반도체층(40)과 중첩되는 전극부(56a)와 이로부터 연장 되어 유지 전극(29)과 중첩하는 넓은 면적의 확장부(56b)를 가진다. 드레인 전극의 확장부(56b)는 유지 전극(29)과 중첩하도록 형성되어, 유지 전극(29)과 게이트 절연막(30)을 사이에 두고 중첩함으로써 유지 용량(storage capacity)을 형성한다.
이러한 데이터선(52), 데이터선 끝단(54), 소스 전극(55) 및 드레인 전극(56)을 데이터 배선(52, 54, 55, 56)이라고 한다. 데이터선(52)은 다양한 모양으로 형성될 수 있는데, 예를 들면, 세로 방향으로 뻗은 직선 모양으로 형성되거나 화소 길이를 주기로 하여 굽은 부분과 세로로 뻗은 부분이 반복적으로 나타나도록 형성될 수 있다.
따라서, 게이트선(22)과 데이터선(52)이 교차하여 정의되는 화소는 데이터선(52)의 모양에 따라 사각형 모양 또는 꺽인 띠 모양 등으로 형성될 수 있으나 본 발명은 이에 한정되지는 않는다.
데이터선(52), 소스 전극(55) 및 드레인 전극(56)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 단일막 또는 내화성 금속 등의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 예를 들면, 크롬(Cr) 하부막과 알루미늄(Al) 상부막 또는 알루미늄(Al) 하부막과 몰리브덴(Mo) 상부막의 이중막 외에도 몰리브덴막(Mo)-알루미늄막(Al)-몰리브덴막(Mo)의 삼중막을 들 수 있다.
이와 같은 게이트 전극(26), 반도체층(40), 소스 전극(55) 및 드레인 전극(56)은 박막 트랜지스터(T)를 구성하며, 이 박막 트랜지스터(T)는 스위칭 소자로 동작한다.
한편, 데이터선(52), 드레인 전극(56) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다.
보호막(70)에는 데이터선 끝단(54)을 드러내는 접촉 구멍(contact hole)(74) 및 드레인 전극의 확장부(56b)를 드러내는 접촉 구멍(contact hole)(72)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(76)이 형성되어 있다. 이 때, 드레인 전극의 확장부(56b)의 일부를 노출시키는 접촉 구멍(72)은 드레인 전극의 확장부(56b) 하부의 유지 전극(29)과 드레인 전극의 확장부(56b)가 중첩되는 영역 내에 형성되는 것이 바람직하다. 좀 더 구체적으로, 유지 전극(29)은 드레인 전극의 확장부(56b)와 중첩하는 유지 전극(29)의 측벽과 접촉 구멍(72)이 소정 임계값(D1) 이상의 거리를 유지하도록 형성되는 것이 바람직하다. 더욱 바람직하게는 1.5 ㎛ 이상의 거리를 유지하는 것이 바람직하다.
또한, 보호막(70) 위에는 드레인 전극의 확장부(56b)를 드러내는 접촉 구멍(72)을 통하여 드레인 전극(56)과 전기적으로 연결되는 화소 전극(82)이 화소의 모양을 따라 형성되어 있다.
또한, 보호막(70) 위에는 접촉 구멍(74, 76)을 통하여 데이터선 끝단(86) 및 게이트선 끝단(24)과 각각 연결되어 있는 보조 데이터선 끝단(88) 및 보조 게이트 선 끝단(86)이 형성되어 있다. 여기서, 화소 전극(82), 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)은 ITO 또는 IZO 등의 투명 도전체 또는 알루미늄과 같은 반사성 도전체로 이루어진다. 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)은 게이트선 끝단(24) 및 데이터선 끝단(54)과 외부 장치를 접합하는 역할을 한다.
화소 전극(82)은 접촉 구멍(72)을 통하여 드레인 전극(56)과 물리적?전기적으로 연결되어 드레인 전극(56)으로부터 데이터 전압을 인가받는다. 데이터 전압이 인가된 화소 전극(82)은 공통 전극 표시판(3)의 공통 전극(94)과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극(94) 사이의 액정층(4)의 액정 분자들의 배열을 결정한다.
다음으로, 도 4 및 도 5를 참조하여 본 발명의 제 2 실시예에 의한 박막 트랜지스터 표시판(2)을 설명한다. 도 4는 본 발명의 제 2 실시예에 의한 박막 트랜지스터 표시판(2)을 도시한 배치도이고, 도 5는 도 4의 C-C' 선을 따라 절개한 단면도이다. 설명의 편의상, 상기 제 1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내었으므로 그 설명은 생략한다.
본 실시예에 의한 박막 트랜지스터 표시판(2)은 도 2에 나타낸 바와 같이, 제 1 실시예의 박막 트랜지스터 표시판(2)과 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 4에 도시된 바와 같이, 본 실시예의 유지 전극선(281)은 드레인 전극의 확장부(56b)의 모양을 따라 소정 방향으로 꺽여 형성되는데, 이 꺽인 부분은 그 폭의 일부가 상부의 드레인 전극의 확장부(56b)와 중첩되어 유지 용량을 형성한다. 후속으로 드레인 전극의 확장부(56b)를 노출시키는 접촉 구멍(72)을 보호막(70) 상에 형성하는 경우, 이 접촉 구멍(72)은 드레인 전극의 전극부(56a)와 유지 전극선(281) 사이에 형성된다. 이 때, 접촉 구멍(72)은, 드레인 전극의 확장부(56b)와 중첩하는 유지 전극선(281)의 측벽과 소정 임계값 이상의 거리(D5)를 유지하는 것이 바람직하다. 예를 들면, 1.5 ㎛ 이상의 거리를 유지하는 것이 바람직하다.
이와 같이, 유지 전극선(281)이 형성되면, 보호막(70) 상부에 드레인 전극의 확장부(56b)의 일부를 노출시키는 접촉 구멍(72)을 형성하는 경우, 이 접촉 구멍(72)은 도 5에 도시된 바와 같이, 유지 전극선(281)과 완전히 중첩하지 않는다. 다시 말해, 접촉 구멍(72)이 형성된 부분으로 유지 전극선(281)의 단차부가 노출되지 않는다. 이와 같은 경우, 보호막(70) 상에 접촉 구멍(72)을 형성한 후, 후속으로 각종 세정 공정을 거치더라도 이들 세정 공정에 의해 단차부에 틈새가 형성되는 것을 방지할 수 있다. 그리고 그 결과, 단차부의 틈새로 세정액이 침투하여 데이터선(52) 및 게이트선(22)이 침식되는 것을 방지할 수 있다.
다음으로, 도 6, 도 7a 및 도 7b를 참조하여 본 발명의 제 3 실시예에 의한 박막 트랜지스터 표시판(2)을 설명한다. 도 6은 본 발명의 제 3 실시예에 의한 박막 트랜지스터 표시판(2)을 도시한 배치도이고, 도 7a는 도 6의 D-D' 선을 따라 절개한 단면도이며, 도 7b는 도 6의 F-F' 선을 따라 절개한 단면도이다. 설명의 편의상, 상기 제 1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내었으므로 그 설명은 생략한다.
본 실시예에 의한 박막 트랜지스터 표시판(2)은 도 2에 나타낸 바와 같이, 제 1 실시예의 박막 트랜지스터 표시판(2)과 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 6에 도시된 바와 같이, 본 실시예에서는 드레인 전극의 전극부(561a)가 게이트 절열막(30)을 사이에 두고 유지 전극선(28)을 통과하도록 소정 방향으로 꺽여 형성된다. 이 때, 드레인 전극의 전극부(561a)와 유지 전극선(28)의 중첩 영역은 유지 용량을 형성한다.
그리고 드레인 전극의 전극부(561a) 끝에는 전극부(561a)으로부터 연장되어 넓은 면적을 갖는 확장부(561b)가 형성된다.
한편, 이러한 드레인 전극(56), 데이터선(52) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다.
보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(76)이 형성되어 있으며, 보호막(70)에는 데이터선 끝단(54)을 드러내는 접촉 구멍(contact hole)(74) 및 드레인 전극의 확장부(561b)의 일부를 드러내는 접촉 구멍(contact hole)(72)이 형성되어 있다. 이 때, 확장부(561b)의 일부를 노출시키는 접촉 구멍(72)은 도 7a에 도시된 바와 같이, 확장부(561b)의 외측벽과 소정 임계값 이상의 거리(D3)를 유지하는 것이 바람직하다. 예를 들면, 1.5㎛ 이상의 거리를 유지하는 것이 바람직하다.
또한 드레인 전극의 확장부(561b)를 노출시키는 접촉 구멍(72)은 도 7a에 도시된 바와 같이, 드레인 전극의 전극부(561a)와 중첩되는 유지 전극선(28)의 외측벽과 소정 임계값 이상의 거리(D2)를 유지하는 것이 바람직하다. 예를 들면, 1.5㎛ 이상의 거리를 유지하는 것이 바람직하다.
한편, 드레인 전극의 확장부(561b)는 주변의 유지 전극선(28)과 일부 영역이 중첩될 수 있다. 드레인 전극의 확장부(561b)가 주변의 유지 전극선(28)과 일부 중첩되는 경우, 확장부(561b)의 일부 영역을 노출시키는 접촉 구멍(72)은 도 7b에 도시된 바와 같이, 드레인 전극의 확장부(561b)와 중첩되는 유지 전극선(28)의 외측벽과 소정 임계값 이상의 거리(D4)를 유지하는 것이 바람직하다. 예를 들면, 1.5㎛ 이상의 거리를 유지하는 것이 바람직하다.
이와 같이 드레인 전극(561a, 561b)이 형성되면, 보호막(70) 상부에 드레인 전극 확장부(561b)의 일부를 노출시키는 접촉 구멍(72)을 형성하는 경우, 이 접촉 구멍(72)은 도 7a에 도시된 바와 같이, 유지 전극선(28)과 완전히 중첩하지 않는다. 다시 말해, 접촉 구멍(72)이 형성된 부분으로 유지 전극선(28)의 단차부가 노출되지 않는다. 이와 같은 경우, 보호막(70) 상에 접촉 구멍(72)을 형성한 후 후속으로 각종 세정 공정을 거치더라도 이들 세정 공정에 의해 단차부에 틈새가 형성되는 것을 방지할 수 있다. 그리고 그 결과, 단차부의 틈새로 세정액이 침투하여 데이터선(52) 및 게이트선(22)이 침식되는 것을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 의하면, 유지 전극선 상에 유지 전극을 형성하거나 유지 전극선의 위치 또는 드레인 전극의 위치를 변경하여 접촉 구멍이 형성된 부분으로 유지 전극선의 단차부가 노출되는 것을 방지함으로써, 유지 전극선의 단차부에 형성된 틈새로 세정액이 침투하여 데이터선 또는 게이트선이 침식되는 것을 방지하고, 이로 인한 액정 패널의 픽셀 불량을 방지하여 액정 표시 장치의 수율을 높일 수 있다.

Claims (9)

  1. 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선;
    상기 게이트선과 동일층에 형성된 유지 전극을 가지는 유지 전극선;
    상기 게이트선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체층;
    상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선;
    상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 중첩되는 전극부 및 상기 전극부로부터 연장되고 상기 유지전극과 중첩되는 영역을 갖는 확장부를 포함하는 드레인 전극;
    상기 드레인 전극 상에 형성된 보호막으로서, 상기 드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극과 완전히 중첩하는 접촉 구멍이 형성된 보호막; 및
    상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극의 확장부와 연결되는 화소 전극을 포함하되,
    상기 유지 전극선은 상기 게이트선을 따라 뻗어 있는 제1 영역 및 상기 데이터선을 따라 뻗어 있는 제2 영역을 포함하는 박막 트랜지스터 표시판.
  2. 제 1 항에 있어서,
    상기 유지 전극의 외부 측벽과 상기 접촉 구멍은 이격되어 있는 박막 트랜지스터 표시판.
  3. 제 2 항에 있어서,
    상기 유지 전극의 외부 측멱과 상기 접촉 구멍이 이격되어 있는 거리는 1.5㎛ 인 박막 트랜지스터 표시판.
  4. 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선;
    상기 게이트선과 동일층에 형성된 유지 전극선;
    상기 게이트선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체층;
    상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선;
    상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 중첩되는 전극부 및 상기 전극부로부터 연장되고 상기 유지전극과 중첩되는 영역을 갖는 확장부를 포함하는 드레인 전극;
    상기 드레인 전극 상에 형성된 보호막으로서, 상기　드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극선과　완전히 중첩하지 않는　접촉 구멍이 형성된　보호막; 및
    상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극 확장부와 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  5. 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선;
    상기 게이트선과 동일층에 형성된 유지 전극선;
    상기 게이트선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체층;
    상기 게이트선과 교차하고, 상기 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선;
    상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층 및 상기 유지전극선과 중첩되는 영역을 갖는 전극부 및 상기 전극부로부터 연장되는 확장부를 포함하는 드레인 전극;
    상기 드레인 전극 상에 형성된 보호막으로서, 상기　드레인 전극의 확장부를 일부 노출시키고 상기 유지 전극선과　완전히 중첩하지 않는　접촉 구멍이 형성된　보호막; 및
    상기 보호막 상에 형성되어 상기 접촉 구멍을 통해 상기 드레인 전극 확장부와 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 유지 전극선의 측벽과 상기 접촉 구멍은 이격되어 있는 박막 트랜지스터 표시판.
  7. 제 6 항에 있어서,
    상기 유지 전극의 외부 측멱과 상기 접촉 구멍이 이격되어 있는 거리는 1.5 ㎛ 인 박막 트랜지스터 표시판.
  8. 제 5 항에 있어서,
    상기 확장부의 외측벽과 상기 접촉 구멍은 이격되어 있는 박막 트랜지스터 표시판.
  9. 제 8 항에 있어서,
    상기 유지 전극의 외부 측멱과 상기 접촉 구멍이 이격되어 있는 거리는 1.5 ㎛ 인 박막 트랜지스터 표시판.
KR1020050061359A 2005-07-07 2005-07-07 박막 트랜지스터 표시판 KR101163622B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050061359A KR101163622B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판
US11/428,980 US7910931B2 (en) 2005-07-07 2006-07-06 Thin film transistor substrate having a contact hole that does not expose a step portion
US13/043,267 US8350268B2 (en) 2005-07-07 2011-03-08 Thin film transistor substrate
US13/735,501 US8716715B2 (en) 2005-07-07 2013-01-07 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061359A KR101163622B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20070006223A KR20070006223A (ko) 2007-01-11
KR101163622B1 true KR101163622B1 (ko) 2012-07-09

Family

ID=37693342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061359A KR101163622B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (3) US7910931B2 (ko)
KR (1) KR101163622B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5848248B2 (ja) * 2009-10-09 2016-01-27 サノフィ−アベンティス・ドイチュラント・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 滅菌装置及び滅菌装置を制御する方法
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
KR101396943B1 (ko) * 2012-06-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 제조방법
JP2014048339A (ja) * 2012-08-29 2014-03-17 Japan Display Inc 液晶表示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102128394B1 (ko) * 2013-09-11 2020-07-01 삼성디스플레이 주식회사 터치 감지 표시 장치
KR102100766B1 (ko) * 2013-09-30 2020-04-14 엘지디스플레이 주식회사 디스플레이 장치
KR102296294B1 (ko) * 2013-11-05 2021-09-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150078308A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 표시 장치 및 그 리페어 방법
KR102206377B1 (ko) * 2014-01-24 2021-01-22 삼성디스플레이 주식회사 액정 표시 장치
CN104241296B (zh) 2014-08-21 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN204065626U (zh) * 2014-10-27 2014-12-31 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102054001B1 (ko) * 2018-05-03 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100984348B1 (ko) 2003-07-31 2010-09-30 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 표시판
KR20050068539A (ko) 2003-12-30 2005-07-05 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Also Published As

Publication number Publication date
KR20070006223A (ko) 2007-01-11
US7910931B2 (en) 2011-03-22
US8350268B2 (en) 2013-01-08
US8716715B2 (en) 2014-05-06
US20110156037A1 (en) 2011-06-30
US20070023760A1 (en) 2007-02-01
US20130119390A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN1858911B (zh) Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8716715B2 (en) Thin film transistor substrate
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
JP5317399B2 (ja) 液晶表示装置
KR20100022797A (ko) 액정 표시 장치 및 그의 제조 방법
US9472579B2 (en) Array substrate with improved pad region
CN1963649B (zh) 用于液晶显示器的薄膜晶体管阵列板及其制造方法
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR102065764B1 (ko) 박막 트랜지스터 표시판
KR101938627B1 (ko) 박막트랜지스터 기판 및 그 제조방법
KR20070080107A (ko) 빛샘 방지를 위한 액정 표시 장치
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR20060132264A (ko) 액정 표시 장치 및 그의 불량 화소 복구 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20050035684A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20080043446A (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR20070018291A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050707

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100618

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050707

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110921

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120402

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120703

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160629

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200701

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 13

End annual number: 13