KR101831621B1 - 전도성 스택 구조를 포함하는 장치 - Google Patents
전도성 스택 구조를 포함하는 장치 Download PDFInfo
- Publication number
- KR101831621B1 KR101831621B1 KR1020177011589A KR20177011589A KR101831621B1 KR 101831621 B1 KR101831621 B1 KR 101831621B1 KR 1020177011589 A KR1020177011589 A KR 1020177011589A KR 20177011589 A KR20177011589 A KR 20177011589A KR 101831621 B1 KR101831621 B1 KR 101831621B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- interconnect
- vias
- track
- layer interconnect
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 230000035699 permeability Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
전도성 스택 구조를 포함하는 장치는 Mx 층 상에 있고 제 1 트랙 상에서 제 1 방향으로 연장되는 Mx 층 상호연결, My 층 상의 My 층 상호연결 ― 상기 My 층은 Mx 층보다 더 낮은 층임 ― , Mx 층 상호연결과 My 층 상호연결 사이에 커플링된 제 1 비아 스택, Mx 층 상호연결과 My 층 상호연결 사이에 커플링된 제 2 비아 스택, 제 1 트랙에 바로 인접한 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결, 및 제 1 트랙에 바로 인접한 트랙 상에서 제 1 방향으로 연장되는 제 3 Mx 층 상호연결을 포함한다. Mx 층 상호연결은 제 2 Mx 층 상호연결과 제 3 Mx 층 상호연결 사이에 있다. 제 2 Mx 층 상호연결 및 제 3 Mx 층 상호연결은 서로 커플링되지 않는다.
Description
관련 출원(들)에 대한 상호-참조
[0001] 본 출원은 2014년 10월 30일 출원되고 발명의 명칭이 “VIA STRUCTURE FOR OPTIMIZING SIGNAL POROSITY”인 미국 가출원 일련 번호 제62/072,966호 및 2015년 6월 19일 출원되고 발명의 명칭이 “VIA STRUCTURE FOR OPTIMIZING SIGNAL POROSITY”인 미국 특허 출원 번호 제14/744,634호를 우선권으로 주장하며, 이들은 그 전체가 인용에 의해 본원에 명시적으로 포함된다.
[0002] 본 개시는 일반적으로, 레이아웃 구성에 관한 것으로서, 보다 구체적으로, 신호 투과성(signal porosity)을 최적화하기 위한 비아 구조에 관한 것이다.
[0003] 표준 셀은 디지털 로직으로 구현될 수 있는 집적 회로이다. SoC(System-on-a-Chip) 디바이스와 같은 ASIC(Application-Specific Integrated Circuit)는 수천 내지 수백만 개의 표준 셀들을 포함할 수 있다. ASIC들의 크기/면적 풋프린트를 감소시키는 것이 유익하다. 신호 투과성/라우팅성(routability)을 개선하는 것은 ASIC들의 크기/면적 풋프린트가 감소되게 할 수 있다. 따라서, 신호 투과성/라우팅성을 개선할 필요가 있다.
[0004] 본 개시의 양상에서, 장치는 전도성 스택 구조를 포함하며, 이 장치는 제 1 트랙 상에서 제 1 방향으로 연장되는 금속 x(Mx) 층 상의 Mx 층 상호연결, 금속 y(My) 층 상의 My 층 상호연결 ― My 층은 Mx 층보다 더 낮은 층임 ― , 제 1 비아 스택 및 제 2 비아 스택을 포함할 수 있다. 제 1 비아 스택은 Mx 층 상호연결과 My 층 상호연결 사이에 커플링된다. 제 1 비아 스택은 금속 x-1(MMx -1) 층 상의 제 1 Mx - 1 층 상호연결을 포함하고 복수의 비아들을 포함한다. 제 1 Mx - 1 층 상호연결은 My 층 상호연결보다 더 높은 층이다. 제 1 Mx - 1 층 상호연결은 제 2 트랙 상에서 제 2 방향으로 연장된다. 제 2 방향은 제 1 방향에 직교한다. 복수의 비아들은 제 1 트랙 및 제 2 트랙의 중첩 부분 내에서 Mx 층 상호연결 및 제 1 Mx - 1 층 상호연결에 연결된 제 1 비아를 포함한다. 복수의 비아들은 My 층 상호연결과 제 1 Mx - 1 층 상호연결 사이에 커플링된 제 2 비아를 포함한다. 제 2 비아는 제 1 트랙 및 제 2 트랙의 중첩 부분 내에 있다. 제 2 비아 스택은 Mx 층 상호연결과 My 층 상호연결 사이에 커플링된다. 제 2 비아 스택은 제 2 Mx - 1 층 상호연결 및 제 2 복수의 비아들을 포함한다. 제 2 Mx - 1 층 상호연결은 제 3 트랙 상에서 제 2 방향으로 연장된다. 제 2 복수의 비아들은 제 1 트랙 및 제 3 트랙의 중첩 부분 내에서 Mx 층 상호연결 및 제 2 Mx - 1 층 상호연결에 연결된 제 3 비아를 포함한다. 제 2 복수의 비아들은 My 층 상호연결과 제 2 Mx - 1 층 상호연결 사이에 커플링된 제 4 비아를 포함한다. 제 4 비아는 제 1 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 장치는 제 1 트랙에 바로 인접한 제 4 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결을 더 포함한다. 장치는 제 1 트랙에 바로 인접한 제 5 트랙 상에서 제 1 방향으로 연장되는 제 3 Mx 층 상호연결을 더 포함할 수 있다. Mx 층 상호연결은 제 2 Mx 층 상호연결과 제 3 Mx 층 상호연결 사이에 있다. 제 2 Mx 층 상호연결 및 제 3 Mx 층 상호연결은 서로 커플링되지 않는다.
[0005] 본 개시의 양상에서, 장치는 전도성 스택 구조를 포함하며, 이 장치는 제 1 트랙 상에서 제 1 방향으로 연장되는 제 1 Mx 층 상호연결, 제 2 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결, My 층 상호연결 ― My 층은 Mx 층보다 더 낮은 층임 ― , 제 1 비아 스택 및 제 2 비아 스택을 포함할 수 있다. 제 1 비아 스택은 제 1 Mx 층 상호연결과 My 층 상호연결 사이에 커플링된다. 제 1 비아 스택은 Mx - 1 층 상호연결 및 복수의 비아들을 포함한다. Mx - 1 층 상호연결은 My 층 상호연결보다 더 높은 층이다. Mx - 1 층 상호연결은 제 3 트랙 상에서 제 2 방향으로 연장된다. 제 2 방향은 제 1 방향에 직교한다. 복수의 비아들은 제 1 트랙 및 제 3 트랙의 중첩 부분 내에서 제 1 Mx 층 상호연결 및 Mx - 1 층 상호연결에 연결된 제 1 비아를 포함한다. 복수의 비아들은 My 층 상호연결과 Mx - 1 층 상호연결 사이에 커플링된 제 2 비아를 포함한다. 제 2 비아는 제 1 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 제 2 비아 스택은 제 2 Mx 층 상호연결과 My 층 상호연결 사이에 커플링된다. 제 2 비아 스택은 Mx - 1 층 상호연결 및 제 2 복수의 비아들을 포함한다. 제 2 복수의 비아들은 제 2 트랙 및 제 3 트랙의 중첩 부분 내에서 제 2 Mx 층 상호연결 및 Mx - 1 층 상호연결에 연결된 제 3 비아를 포함한다. 제 2 복수의 비아들은 My 층 상호연결과 Mx - 1 층 상호연결 사이에 커플링된 제 4 비아를 포함한다. 제 4 비아는 제 2 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 장치는 제 1 트랙 및 제 2 트랙에 바로 인접한 제 4 트랙 상에서 제 1 방향으로 연장되는 제 3 Mx 층 상호연결을 더 포함할 수 있다. 제 3 Mx 층 상호연결은 제 1 Mx 층 상호연결 및 제 2 Mx 층 상호연결 사이에서 연장된다. 제 3 Mx 층 상호연결은 제 1 Mx 층 상호연결 및 제 2 Mx 층 상호연결에 커플링되지 않는다.
[0006] 도 1a는 바 타입 비아 구조의 평면도를 예시하는 도면이다.
[0007] 도 1b는 스퀘어 타입 비아 구조의 평면도를 예시하는 도면이다.
[0008] 도 2는 제 1 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0009] 도 3a는 제 1 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0010] 도 3b는 제 1 예시적인 비아 구조의 측면도를 예시하는 도면이다.
[0011] 도 4는 제 2 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0012] 도 5a는 제 2 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0013] 도 5b는 제 2 예시적인 비아 구조의 측면도를 예시하는 도면이다.
[0014] 도 6은 제 3 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0007] 도 1b는 스퀘어 타입 비아 구조의 평면도를 예시하는 도면이다.
[0008] 도 2는 제 1 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0009] 도 3a는 제 1 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0010] 도 3b는 제 1 예시적인 비아 구조의 측면도를 예시하는 도면이다.
[0011] 도 4는 제 2 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0012] 도 5a는 제 2 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0013] 도 5b는 제 2 예시적인 비아 구조의 측면도를 예시하는 도면이다.
[0014] 도 6은 제 3 예시적인 비아 구조의 평면도를 예시하는 도면이다.
[0015] 첨부된 도면들과 관련하여 아래에서 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며 본원에서 설명되는 개념들이 실시될 수 있는 유일한 구성들만을 나타내도록 의도되는 것은 아니다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하기 위해서 특정 세부사항들을 포함한다. 그러나 이들 개념들이 이러한 특정 세부사항들 없이 실시될 수 있다는 것은 당업자들에게 명백할 것이다. 일부 경우들에서, 잘 알려진 구조들 및 컴포넌트들은 그와 같은 개념들을 모호하게 하는 것을 방지하기 위해 블록도 형태로 도시된다. 장치들 및 방법들은 다음의 상세한 설명에서 설명될 것이며 첨부 도면들에서 다양한 블록들, 모듈들, 컴포넌트들, 회로들, 단계들, 프로세스들, 알고리즘들, 엘리먼트들 등에 의해 예시될 것이다.
[0016] 신호 투과성/라우팅성 및 PG(power/ground) 강도는 반비례한다. 비아 전력/접지 스택들의 세트의 PG 강도를 감소시키는 것(즉, 비아 전력/접지 스택들의 세트의 저항을 증가시키는 것)은 비아 전력/접지 스택들이 보다 적은 라우팅 트랙들을 차단하는 경우 신호 투과성/라우팅성을 증가시킬 수 있다. 비아 전력/접지 스택들이 더 작거나(예를 들어, 보다 작은 비아들을 가짐), 및/또는 비아 전력/접지 스택들의 수가 비아 전력/접지 스택들의 세트 내에서 감소되는 경우, 비아 전력/접지 스택들은 더 적은 라우팅 트랙들을 차단할 수 있다. 비아 전력/접지 스택들의 세트의 PG 강도를 증가시키는 것(즉, 비아 전력/접지 스택들의 세트의 저항을 감소시키는 것)은 비아 전력/접지 스택들이 보다 많은 라우팅 트랙들을 차단하는 경우 신호 투과성/라우팅성을 감소시킬 수 있다. 비아 전력/접지 스택들이 더 크거나(예를 들어, 보다 넓은/보다 긴 비아들을 가짐), 및/또는 비아 전력/접지 스택들의 수가 비아 전력/접지 스택들의 세트 내에서 증가되는 경우, 비아 전력/접지 스택들은 더 많은 라우팅 트랙들을 차단할 수 있다. 더 높은 신호 투과성/라우팅성은 더 작은 다이 크기 및 다이 상의 ASIC들의 잠재적으로 더 적은 전력 소비로 이어진다. 전력 무결성을 보장하기 위해 IR(즉, 전압) 드롭 타겟/요건을 충족시키기 위해서 PG 강도가 요구된다. 따라서, 현재, 필요한 다이 크기를 유지하기 위해 양호한 신호 투과성/라우팅성을 제공(delivering)하면서 PG 강도를 보장할 필요가 있다.
[0017] 도 1a는 바 타입(bar type) 비아 구조(138)를 예시하는 도면(100)이다. 바 타입 비아 구조(138)는 하위 금속 층들에 전력(예를 들어, Vdd)/접지(예를 들어, Vss)를 제공하는데 사용될 수 있는 비아 스택이다. 바 타입 비아 구조(138)는 금속 x(Mx) 층 상호연결(144), 금속 x-1(Mx -1) 층 상호연결(140) 및 Mx 층 상호연결(144)을 Mx - 1 층 상호연결(140)에 연결하는 비아(142)를 포함한다. Mx 층 상호연결(144)은 제 1 방향으로 연장되고, Mx - 1 층 상호연결(140)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아 스택이 하위 금속 층들에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다. Mx 층 상호연결들(114 및 116) 및 Mx-1 층 상호연결들(118 및 120)은 단지 바 타입 비아 구조(138)의 경계들을 예시하는 것을 돕기 위해 도시되며, 바 타입 비아 구조(138)의 일부가 아니다. 또한, 상호 연결들(114, 116, 118, 및 120)은 반드시 바 타입 비아 구조(138) 주위에 있는 것은 아니다. 상호연결들(114, 116, 118, 및 120)의 교차는 직사각형 인클로저(146)를 정의한다. 제조 제약들/설계 규칙 제한들로 인해, 바 타입 비아 구조(138)의 일부가 아닌 상호연결들은 반드시 인클로저(146) 외부에 있어야 한다. Mx 및 Mx - 1 층 상호연결들(144, 140)은, 제 1 방향으로 연장되는 수직 트랙들(102-112)(Mx 층 상에 도시됨; 이들 모두는 대략 동일한 폭을 가짐) 및 제 2 방향으로 연장되는 수평 트랙들(122-136)(Mx - 1 층 상에 도시됨; 이들 모두는 대략 동일한 폭을 가짐)과 같은 트랙들(트랙들은 M2 층 및 상위 층 상호연결들이 라우팅될 수 있는 위치들임) 각각 보다 더 넓다. 비아(142)는 트랙들(102-112) 각각의 폭보다 큰 폭(w)을 가지며 트랙들(122-136) 각각의 폭보다 큰 길이(l)를 갖는다. 인클로저(146)와 트랙들을 비교함으로써, 바 타입 비아 구조(138)가 3개의 수직 트랙들(106, 108, 110) 및 4개의 수평 트랙들(126, 128, 130 및 132)을 차단한다는 것이 결정될 수 있다. 이와 같이, 수직 트랙들(106, 108, 110) 및 수평 트랙들(126, 128, 130, 132) 중 어느 것도 바 타입 비아 구조(138)의 인클로저(146) 내에서 이용될 수 없다. 이는, 수직 트랙들(106, 108 또는 110) 상의 금속 와이어가 인클로저(146) 내에서 연장된 경우, 그러한 금속 와이어들이 상호연결(144)에 너무 가깝게 될 것이고 설계 규칙들/제조 제약들을 위반할 것이기 때문이다. 유사하게, 수평 트랙들(126, 128, 130, 또는 132) 상의 금속 와이어가 인클로저(146) 내에서 연장된 경우, 그러한 금속 와이어들이 상호연결(140)에 너무 가깝게 될 것이고 설계 규칙들/제조 제약들을 위반할 것이다.
[0018] 도 1b는 스퀘어 타입(square type) 비아 구조(188)를 예시하는 도면(150)이다. 스퀘어 타입 비아 구조(188)는 하위 금속 층들에 전력(예를 들어, Vdd)/접지(예를 들어, Vss)를 제공하는데 사용될 수 있는 2x1 비아 스택(2개의 스퀘어 비아들을 포함함)이다. 스퀘어 타입 비아 구조(188)는 Mx 층 상호연결(196), Mx-1 층 상호연결(190) 및 Mx 층 상호연결(196)을 Mx - 1 층 상호연결(190)에 연결하는 비아들(192 및 194)을 포함한다. Mx 층 상호연결(196)은 제 1 방향으로 연장되고, Mx-1 층 상호연결(190)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아 스택이 하위 금속 층들에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다. Mx 층 상호연결들(164 및 166) 및 Mx - 1 층 상호연결들(168 및 170)은 단지 스퀘어 타입 비아 구조(188)의 경계들을 예시하는 것을 돕기 위해 도시되며, 스퀘어 타입 비아 구조(188)의 일부가 아니다. 또한, 상호연결들(164, 166, 168 및 170)은 반드시 스퀘어 타입 비아 구조(188) 주위에 있는 것은 아니다. 상호연결들(164, 166, 168, 및 170)의 교차는 직사각형 인클로저(198)를 정의한다. 제조 제약들/설계 규칙 제한들로 인해, 스퀘어 타입 비아 구조(188)의 일부가 아닌 상호연결들은 반드시 인클로저(198) 외부에 있어야 한다. Mx 및 Mx - 1 층 상호연결들(196, 190)은, 제 1 방향으로 연장되는 수직 트랙들(152-160)(Mx 층 상에 도시됨; 이들 모두는 대략 동일한 폭을 가짐) 및 제 2 방향으로 연장되는 수평 트랙들(172-186)(Mx-1 층 상에 도시됨; 이들 모두는 대략 동일한 폭을 가짐)과 같은 트랙들 각각보다 더 넓다. 비아들(192, 194)은 각각 트랙들(102-112) 각각의 폭보다 큰 폭(w)을 가지며 트랙들(122-136) 각각의 폭보다 큰 길이(l)를 갖는다. 인클로저(198)와 트랙들을 비교함으로써, 스퀘어 타입 비아 구조(188)는 2개의 수직 트랙들(156 및 158)과 5개의 수평 트랙들(176, 178, 180, 182 및 184)을 차단한다는 것이 결정될 수 있다. 이와 같이, 수직 트랙들(156, 158) 및 수평 트랙들(176, 178, 180, 182, 184) 중 어느 것도 스퀘어 타입 비아 구조(188)의 인클로저(198) 내에서 이용될 수 없다. 이는, 수직 트랙들(156 또는 158) 상의 금속 와이어들이 인클로저(198) 내에서 연장된 경우, 그러한 금속 와이어들이 상호연결(196)에 너무 가깝게 될 것이고 설계 규칙들/제조 제약들을 위반할 것이기 때문이다. 유사하게, 수평 트랙들(176, 178, 180, 182, 또는 184) 상의 금속 와이어가 인클로저(198) 내에서 연장된 경우, 그러한 금속 와이어들이 상호연결(190)에 너무 가깝게 될 것이고 설계 규칙들/제조 제약들을 위반할 것이다.
[0019] 도 2는 제 1 예시적인 비아 구조(230)를 예시하는 도면(200)이다. 비아 구조(230)는 수직 트랙들(216-224) 중 수직 트랙(220) 상에 그리고 수평 트랙(202-214) 중 수평 트랙(206 및 210) 상에 형성된다. 비아 구조(230)는 트랙(220) 상에서 연장되는 Mx 층 상호연결(244), 트랙(206) 상에서 연장되는 Mx - 1 층 상호연결(234), 트랙(210) 상에서 연장되는 Mx - 1 층 상호연결(238), Mx 층 상호연결(244)을 Mx - 1 층 상호연결(234)에 연결하는 비아(248) 및 Mx 층 상호연결(244)을 Mx - 1 층 상호연결(238)에 연결하는 비아(250)를 포함한다. Mx 층 상호연결(244)은 제 1 방향으로 연장되고, Mx - 1 층 상호연결들(234 및 238)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아들(248 및 250)은 각각 대응하는 트랙들의 중첩 부분 내에 있다. 도 2에 도시된 바와 같이, 비아(248)는 트랙(220)과 트랙(206)의 중첩 부분 내에 있고, 비아(250)는 트랙(220)과 트랙(210)의 중첩 부분 내에 있다. 트랙(208)이 트랙들(206 및 210)의 개재 트랙이기 때문에 비아들(248 및 250)은 하나의 트랙에 의해 분리된다. 일 구성에서, 비아들(248 및 250)은 정확히 하나의 트랙에 의해 분리된다. 다른 구성에서, 비아들(248 및 250)은 2개 또는 그 초과의 트랙들에 의해 분리된다. Mx - 1 층 상호연결들(234, 238)이 특정 제조 프로세스 기술에 대한 설계 규칙들에 따라 최소 폭을 갖는다고 가정하면, Mx - 1 층 상호연결들(234, 238)은 설계 규칙들에 의해 부과된 최소 면적 제약들을 유지하기 위해 적어도 3개의 수직 트랙들의 폭을 가로질러 연장될 수 있다. 구체적으로, Mx -1 상호연결들(234 및 238)의 폭들은 수평 트랙의 폭일 수 있고, Mx -1 상호연결들(234 및 238)의 길이들은 특정 제조 프로세스 기술에 대한 설계 규칙들에 의해 부과된 최소 면적 요건을 충족시키도록 선택될 수 있다. 도 2에서, Mx - 1 층 상호연결들(234, 238)은 각각 수직 트랙들(218, 220 및 222)을 가로질러 연장된다. 비아 스택이 하위 금속 층들에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다.
[0020] 도 2에 도시된 바와 같이, 비아 구조(230)는 Mx -1의 2개의 수평 트랙들(즉, 수평 트랙들(206 및 210)) 및 Mx의 하나의 수직 트랙(즉, 수직 트랙(220))을 차단한다. 상호연결들(242, 246, 232, 236 및 240)은 비아 구조(230)로부터의 상호연결들의 허용 가능한 간격을 예시하는 것을 돕는다. 이러한 상호연결들(242, 246, 232, 236 및/또는 240)은 비아 구조(230)에 인접하거나 인접하지 않을 수 있다. 상호연결들(242, 246, 232, 236 및/또는 240)과 같은 상호연결들은 비아 구조(230)를 통해(예를 들어, 상호연결(236)) 또는 인접하게(예를 들어, 상호연결들(242,246,232,240)) 연장될 수 있다. 그러한 상호연결들(242, 246, 232, 236 및/또는 240) 중 하나 또는 그 초과가 비아 구조(230)를 통해/인접하게 연장될 때, 하나 또는 그 초과의 상호연결들은 서로 그리고 비아 구조(230)에 커플링되지 않을(uncoupling) 수 있고 상이한 신호들을 전달할 수 있다. 예를 들어, 상호연결들(242 및 246)은 비아 구조(230)에 인접하게 연장될 수 있고, 서로 및 비아 구조(230)에 커플링되지 않을 수 있다. 다른 예로서, 상호연결(236)은 (248의 비아 스택과 250의 비아 스택 사이에서) 비아 구조(230)를 통해 연장될 수 있고 비아 구조(230)에 커플링되지 않을 수 있다. 또 다른 예로서, 상호연결들(232 및 240)은 비아 구조(230)에 인접하게 연장될 수 있고, 서로 커플링되지 않고, 비아 구조(230)에 커플링되지 않고, 상호연결들(242, 246 및 236)과 같은 다른 상호연결들에 커플링되지 않을 수 있다.
[0021] 상호연결들(244, 234 및 238)은 동일한 금속 층 상의 다른 상호연결들과 단절(unconnect)될 수 있다. 예를 들어, 상호연결(244)은 상호연결(244)과 동일한 금속 층 상의 어떠한 다른 상호연결에도 커플링되지 않을 수 있다. 이와 같이, 상호연결(244)은 비아들(248 및 250)에만 그리고 상호연결(244)에 전력 또는 접지를 제공하기 위해 상호연결(244) 위의 임의의 다른 비아들에 연결될 수 있다. 다른 예로서, 상호연결들(234, 238)은 각각, 상호연결들(234, 238)과 동일한 금속 층 상의 임의의 다른 상호연결과 단절될 수 있다. 이와 같이, 상호연결(234)은 상호연결(234) 아래의 비아 및 오직 비아(248)에만 연결될 수 있고, 오직 동일한 금속 층 상의 상호연결(238)에만 (비아들을 통해) 커플링될 수 있다. 추가로, 상호연결(238)은 상호연결(238) 아래의 비아 및 오직 비아(250)에만 연결될 수 있고, 오직 동일한 금속 층 상의 상호연결(234)에만 (비아들을 통해) 커플링될 수 있다.
[0022] 비아 구조(230)는 도 1a 및 도 1b의 비아 구조들과 비교하면 거의 동일한 PG 강도를 갖지만, 비아 구조(230)가 비아 구조들(138 및 188)보다 적은 수의 트랙들을 차단하기 때문에, 신호 투과성/라우팅성이 더 높다. 이와 같이, 비아 구조(230)의 사용은 신호의 투과성/라우팅성을 개선하면서, 도 1a 및 도 1b의 비아 구조들과 비견되는 PG 강도를 유지한다. 개선된 신호 투과성/라우팅성은 보다 간결한 라우팅을 허용하고 그 결과, 다이 크기가 더 작아진다.
[0023] 도 3a는 제 1 예시적인 비아 구조(320)를 예시하는 도면(300)이다. 도 3b는 제 1 예시적인 비아 구조(320)의 측면도를 예시하는 도면(350)이다. 도면(350)은 제 2 방향으로부터의 비아 구조(320)의 측면도이다. 비아 구조(320)는 도 2의 비아 구조(230)에 대응한다. 비아 구조(320)는 Mx 층 상호연결(302), Mx-1 층 상호연결(304), Mx - 1 층 상호연결(306), Mx 층 상호연결(302)을 Mx - 1 층 상호연결(304)에 연결하는 비아(308) 및 Mx 층 상호연결(302)을 Mx - 1 층 상호연결(306)에 연결하는 비아(310)를 포함한다. Mx 층 상호연결(302)은 제 1 방향으로 연장되고, Mx-1 층 상호연결들(304 및 306)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아들(308 및 310)은 각각 대응하는 트랙들의 중첩 부분 내에 있다. 비아들(308 및 310) 각각의 길이(l)는 Mx - 1 층 상호연결들(304 및 306)의 폭(wh) 이하이고 비아들(308 및 310) 각각의 폭(w)은 Mx 층 상호연결(302)의 폭(wv) 이하이다. 비아들(308 및 310)은 하나의 트랙에 의해 분리된다(도 2 참조). Mx - 1 층 상호연결들(304 및 306)은 적어도 3개의 수직 트랙들의 폭을 가로질러 연장될 수 있다(도 2 참조). 특히, Mx - 1 층 상호연결들(304 및 306)은, 비아들(308 및 310)을 지나 각각 적어도 3개의 비아 폭(w) 만큼 연장될 수 있다(lh으로 표시됨). 따라서 lh ≥ 3w이다.
[0024] 비아 스택 구조가 하위 금속 층에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다. 예를 들어, 도 3b를 참조하면, 비아 구조(320)는 제 1 비아 스택(352) 및 제 2 비아 스택(354)을 포함한다. 제 1 비아 스택(352)은, 비아3(374) 및 M3 층 상호연결(376)에 도달할 때까지, 비아x -2(362), Mx - 2 층 상호연결(364), 비아x -3(366), Mx - 3 층 상호연결(368), 비아x -4(370), Mx - 4 층 상호연결(372) 등을 더 포함한다. 제 2 비아 스택(354)은, 비아3(390) 및 M3 층 상호연결(376)에 도달할 때까지, 비아x -2(382), Mx - 2 층 상호연결(364), 비아x -3(384), Mx - 3 층 상호연결(386), 비아x -4(388), Mx - 4 층 상호연결(372) 등을 더 포함한다. Mx - 3 층 상호연결들(368 및 386)은 또한 적어도 3개의 수직 트랙들의 폭을 가로질러 연장될 수 있다(도 2 참조). 특히, Mx - 3 층 상호연결(368)은 비아들(비아x-3(366) 및 비아x-4(370))을 지나 적어도 3개의 비아 폭들(w)만큼 연장될 수 있고(lh으로 표시됨), Mx -3층 상호연결(386)은 비아들(비아x-3(384) 및 비아x- 4(388))을 지나 적어도 3개의 비아 폭들(w)만큼 연장될 수 있다(lh으로 표시됨). 비아 구조(320)는 Mx 층 상호연결(302)로부터 M3 층 상호연결(376)로 전력(예를 들어, Vdd)/접지(예를 들어, Vss)를 제공한다. 일 예에서, Mx 층은 M9 층일 수 있다. M3 층 상호연결(376)에서의 전력/접지는 M3 층 상호연결(376) 아래에 로케이팅된 금속 산화물 반도체(MOS)(예를 들어, n-타입 MOS(nMOS), p-타입 MOS(pMOS)) 트랜지스터들에 제공된다. 이와 같이, M3 층 상호연결(376)은 M3 층 상호연결(376) 아래에 로케이팅된 MOS 트랜지스터들 중 적어도 하나의 소스에 커플링된다.
[0025] 도 2와 관련하여 논의된 바와 같이, 비아 구조(320)는 2개의 수평 트랙들 및 하나의 수직 트랙을 차단한다. 비아 구조(320)는 도 1a 및 도 1b의 비아 구조들과 비교하면 거의 동일한 PG 강도를 갖지만, 신호 투과성/라우팅성이 더 높다. 이와 같이, 비아 구조(320)의 사용은 신호의 투과성/라우팅성을 개선하면서, 도 1a 및 도 1b의 비아 구조들과 비견되는 PG 강도를 유지한다. 개선된 신호 투과성/라우팅성은 보다 간결한 라우팅을 허용하고 그 결과, 다이 크기가 더 작아진다.
[0026] 도 4는 제 2 예시적인 비아 구조(430)의 평면도를 예시하는 도면(400)이다. 비아 구조(430)는 수직 트랙들(416-424) 중 수직 트랙(420) 상에 그리고 수평 트랙(402-414) 중 수평 트랙(406 및 410) 상에 형성된다. 비아 구조(430)는 트랙(406) 상에서 연장되는 Mx 층 상호연결(434), 트랙(410) 상에서 연장되는 Mx 층 상호연결(438), 트랙(420) 상에서 연장되는 Mx - 1 층 상호연결(444), Mx 층 상호연결(434)을 Mx - 1 층 상호연결(444)에 연결하는 비아(448) 및 Mx 층 상호연결(438)을 Mx - 1 층 상호연결(444)에 연결하는 비아(450)를 포함한다. Mx 층 상호연결들(434 및 438)은 제 1 방향으로 연장되고, Mx - 1 층 상호연결(444)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아들(448 및 450)은 각각 대응하는 트랙들의 중첩 부분 내에 있다. 도 4에 도시된 바와 같이, 비아(448)는 트랙(420)과 트랙(406)의 중첩 부분 내에 있고, 비아(450)는 트랙(420)과 트랙(410)의 중첩 부분 내에 있다. 비아들(448 및 450)은 트랙(408)이 트랙들(406 및 410)의 개재 트랙이기 때문에 하나의 트랙에 의해 분리된다. 일 구성에서, 비아들(448 및 450)은 정확히 하나의 트랙에 의해 분리된다. 다른 구성에서, 비아들(448 및 450)은 2개 또는 그 초과의 트랙들에 의해 분리된다. Mx 층 상호연결들(434 및 438)이 특정 제조 프로세스 기술에 대한 설계 규칙들에 따라 최소 폭을 갖는다고 가정하면, Mx 층 상호연결들(434 및 438)은 설계 규칙에 의해 부과된 최소 면적 제약들을 유지하기 위해 적어도 3개의 수직 트랙들의 폭을 가로질러 연장될 수 있다. 구체적으로, Mx 상호연결들(434 및 438)의 폭들은 수평 트랙의 폭일 수 있고, Mx 상호연결들(434 및 438)의 길이들은 특정 제조 프로세스 기술에 대한 설계 규칙들에 의해 부과된 최소 면적 요건을 충족시키도록 선택될 수 있다. 도 4에서, Mx 층 상호연결들(434 및 438)은 각각 수직 트랙들(418, 420 및 422)을 가로질러 연장된다. 비아 스택이 하위 금속 층들에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다.
[0027] 도 4에 도시된 바와 같이, 비아 구조(430)는 Mx의 2개의 수평 트랙들(즉, 수평 트랙들(406 및 410)) 및 Mx -1의 하나의 수직 트랙(즉, 수직 트랙(420))을 차단한다. 상호연결들(442, 446, 432, 436 및 440)은 비아 구조(430)로부터의 상호연결들의 허용 가능한 간격을 예시하는 것을 돕는다. 이러한 상호연결들(442, 446, 432, 436, 및/또는 440)은 비아 구조(430)에 인접하거나 인접하지 않을 수 있다. 상호연결들(442, 446, 432, 436 및/또는 440)과 같은 상호연결들은 비아 구조(430)에 인접(예를 들어, 상호연결들(442, 446, 432, 440))하거나 이를 통해(예를 들어 상호연결(436)) 연장될 수 있다. 그러한 상호연결들(442, 446, 432, 436 및/또는 440) 중 하나 또는 그 초과가 비아 구조(430)를 통해/인접하게 연장될 때, 하나 또는 그 초과의 상호연결들은 서로 그리고 비아 구조(430)에 커플링되지 않을 수 있고 상이한 신호들을 전달할 수 있다. 예를 들어, 상호연결들(442 및 446)은 비아 구조(430)에 인접하게 연장될 수 있고, 서로 및 비아 구조(430)에 커플링되지 않을 수 있다. 다른 예로서, 상호연결(436)은 (448의 비아 스택과 450의 비아 스택 사이에서) 비아 구조(430)를 통해 연장될 수 있고 비아 구조(430)에 커플링되지 않을 수 있다. 또 다른 예로서, 상호연결들(432 및 440)은 비아 구조(430)에 인접하게 연장될 수 있고, 서로 커플링되지 않고, 비아 구조(430)에 커플링되지 않고, 상호연결들(442, 446 및 436)과 같은 다른 상호연결들에 커플링되지 않을 수 있다.
[0028] 상호연결들(444, 434 및 438)은 동일한 금속 층 상의 다른 상호연결들에 커플링되지 않을 수 있다. 예를 들어, 상호연결(444)은 상호연결(444)과 동일한 금속 층 상의 어떠한 다른 상호연결에도 커플링되지 않을 수 있다. 이와 같이, 상호연결(444)은 비아들(448 및 450)에만 그리고 상호연결(444) 아래의 비아들에 연결될 수 있다. 다른 예로서, 상호연결들(434, 438)은 각각, 상호연결들(434, 438)과 동일한 금속 층 상의 어떠한 다른 상호연결에도 커플링되지 않을 수 있다. 따라서, 상호연결(434)은 비아(448)에만 그리고 상호연결(434)에 전력/접지를 제공하기 위해 상호연결(434) 위의 비아에 연결될 수 있고, 동일한 금속 층 상의 상호연결(438)에만 (비아들을 통해) 커플링될 수 있다. 또한, 상호연결(438)은 비아(250)에만 그리고 상호연결(438)에 전력/접지를 제공하기 위해 상호연결(438) 위의 비아에 연결될 수 있고, 동일한 금속 층 상의 상호연결(434)에만 (비아들을 통해) 커플링될 수 있다.
[0029] 비아 구조(430)는 도 1a 및 도 1b의 비아 구조들과 비교하면 거의 동일한 PG 강도를 갖지만, 비아 구조(430)가 비아 구조들(138 및 188)보다 적은 수의 트랙들을 차단하기 때문에, 신호 투과성/라우팅성이 더 높다. 이와 같이, 비아 구조(430)의 사용은 신호의 투과성/라우팅성을 개선하면서, 도 1a 및 도 1b의 비아 구조들과 비견되는 PG 강도를 유지한다. 개선된 신호 투과성/라우팅성은 보다 간결한 라우팅을 허용하고 그 결과, 다이 크기가 더 작아진다.
[0030] 도 5a는 제 2 예시적인 비아 구조(520)를 예시하는 도면(500)이다. 도 5b는 제 2 예시적인 비아 구조(520)의 측면도를 예시하는 도면(550)이다. 도면(550)은 제 1 방향으로부터의 비아 구조(520)의 측면도이다. 비아 구조(520)는 Mx 층 상호연결(502), Mx 층 상호연결(504), Mx - 1 층 상호연결(506), Mx 층 상호연결(502)을 Mx - 1 층 상호연결(506)에 연결하는 비아(508) 및 Mx 층 상호연결(504)을 Mx -1 층 상호연결(506)에 연결하는 비아(510)를 포함한다. Mx 층 상호연결들(502 및 504)은 제 1 방향으로 연장되고, Mx - 1 층 상호연결(506)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아들(508 및 510)은 각각 대응하는 트랙들의 중첩 부분 내에 있다. 비아들(508 및 510) 각각의 길이(l)는 Mx - 1 층 상호연결(506)의 폭(wh) 이하이고 비아들(508 및 510) 각각의 폭(w)은 Mx 층 상호연결들(502 및 504)의 폭(wv) 이하이다. 비아들(508 및 510)은 하나의 트랙에 의해 분리된다. Mx 층 상호연결들(502, 504)은 적어도 3개의 수평 트랙들의 폭을 가로질러 연장될 수 있다. 특히, Mx 층 상호연결들(502 및 504)은, 비아들(508 및 510)을 지나 각각 적어도 3개의 비아 폭(w) 만큼 연장될 수 있다(lv으로 표시됨). 따라서 lv ≥ 3w이다.
[0031] 비아 스택 구조가 하위 금속 층에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다. 예를 들어, 도 5b를 참조하면, 비아 구조(520)는 제 1 비아 스택(552) 및 제 2 비아 스택(554)을 포함한다. 제 1 비아 스택(552)은, 비아3(574) 및 M3 층 상호연결(576)에 도달할 때까지, 비아x -2(562), Mx - 2 층 상호연결(564), 비아x -3(566), Mx - 3 층 상호연결(568), 비아x -4(570), Mx - 4 층 상호연결(572) 등을 더 포함한다. 제 2 비아 스택(554)은, 비아3(592) 및 M3 층 상호연결(576)에 도달할 때까지, 비아x -2(582), Mx - 2 층 상호연결(584), 비아x -3(386), Mx -3 층 상호연결(568), 비아x -4(588), Mx - 4 층 상호연결(590) 등을 더 포함한다. Mx -2/Mx-4 층 상호연결들(564, 584, 572, 590)은 각각 적어도 3개의 수평 트랙들의 폭을 가로질러 연장될 수 있다. 특히, Mx -2/Mx - 4 층 상호연결들(564, 584, 572, 590)은, 연결된 비아들을 지나 적어도 3개의 비아 폭(w) 만큼 연장될 수 있다(lv으로 표시됨). 비아 구조(520)는 Mx 층 상호연결들(502 및 504)로부터 M3 층 상호연결(576)로 전력(예를 들어, Vdd)/접지(예를 들어, Vss)를 제공한다. 일 예에서, Mx 층은 M9 층일 수 있다. M3 층 상호연결(576)에서의 전력/접지는 M3 층 상호연결(576) 아래에 로케이팅된 MOS(예를 들어, nMOS, pMOS) 트랜지스터들에 제공된다. 이와 같이, M3 층 상호연결(576)은 M3 층 상호연결(576) 아래에 로케이팅된 MOS 트랜지스터들 중 적어도 하나의 소스에 커플링된다.
[0032] 도 3a 및 도 3b의 비아 구조(320)와 유사하게, 비아 구조(520)는 3개의 트랙들을 차단한다. 특히, 비아 구조(520)는 2개의 수직 트랙들 및 1개의 수평 트랙을 차단한다. 비아 구조(520)는 비아 구조(320)보다 더 많은 수직 트랙들을 차단하고 비아 구조(320)보다 더 적은 수평 트랙들을 차단한다. 이에 따라, 더 많은 수평 신호 라우팅 트랙들이 요구될 때 비아 구조(520)가 사용될 수 있고, 더 많은 수직 신호 라우팅 트랙들이 요구될 때 비아 구조(320)가 사용될 수 있다. 비아 구조들(320, 520)은 동일한 PG 강도를 갖는다. 비아 구조(520)는 도 1a 및 도 1b의 비아 구조들과 비교하면 거의 동일한 PG 강도를 갖지만, 신호 투과성/라우팅성이 더 높다. 이와 같이, 비아 구조(520)의 사용은 신호 투과성/라우팅성을 개선하면서, 도 1a 및 도 1b의 비아 구조들과 비견되는 PG 강도를 유지한다. 개선된 신호 투과성/라우팅성은 보다 간결한 라우팅을 허용하고 그 결과, 다이 크기가 더 작아진다.
[0033] 도 6은 제 3 예시적인 비아 구조(620)를 예시하는 도면(600)이다. 비아 구조(620)는 Mx 층 상호연결(602), Mx 층 상호연결(604), Mx - 1 층 상호연결(606), Mx - 1 층 상호연결(608), Mx 층 상호연결(602)을 Mx - 1 층 상호연결(606)에 연결하는 비아(610), Mx 층 상호연결(604)을 Mx - 1 층 상호연결(606)에 연결하는 비아(612), Mx 층 상호연결(602)을 Mx - 1 층 상호연결(608)에 연결하는 비아(614), 및 Mx 층 상호연결(604)을 Mx - 1 층 상호연결(608)에 연결하는 비아(616)를 포함한다. Mx 층 상호연결들(602 및 604)은 제 1 방향으로 연장되고, Mx - 1 층 상호연결들(606 및 608)은 제 1 방향에 직교하는 제 2 방향으로 연장된다. 비아들(610, 612, 614, 및 616)은 각각 대응하는 트랙들의 중첩 부분 내에 있다. 비아들(610, 612, 614, 및 616) 각각의 길이(l)는 Mx - 1 층 상호연결들(606 및 608)의 폭(wh) 이하이고 비아들(610, 612, 614, 및 616) 각각의 폭(w)은 Mx 층 상호연결들(602 및 604)의 폭(wv) 이하이다. 비아들(610 및 612) 및 비아들(614 및 616)은 (도 5a 및 도 5b의 비아 구조(520)와 유사하게) 하나의 트랙에 의해 분리되고, 비아들(610 및 614) 및 비아들(612 및 616)은 (도 3a 및 도 3b의 비아 구조(320)와 유사하게) 하나의 트랙에 의해 분리된다. Mx 층 상호연결들(602 및 604)은 각각 적어도 3개의 수평 트랙들의 폭을 가로질러 연장될 수 있고, Mx - 1 층 상호연결들(606 및 608)은 각각 적어도 3개의 수직 트랙들의 폭을 가로질러 연장될 수 있다.
[0034] 비아 스택 구조가 하위 금속 층에 도달할 때까지 상호연결들 및 비아들의 패턴이 반복될 수 있다. 비아 구조(620)는 Mx 층 상호연결들(602 및 604)로부터 하위 금속 My 층 상호연결로 전력(예를 들어, Vdd)/접지(예를 들어, Vss)를 제공하며, 여기서 My 층은 Mx 층보다 더 낮다. 방향 A로부터의 측면도는 도 3b의 측면도와 유사하고 방향 B으로부터의 측면도는 도 5b의 측면도와 유사하다. 비아 구조(620)는 4개의 트랙들을 차단한다. 특히, 비아 구조(620)는 2개의 수직 트랙들 및 2개의 수평 트랙을 차단한다. 비아 구조(620)는 비아 구조들(320 및 520)과 비교하여 하나의 추가 트랙을 차단하고, 이에 따라 비아 구조들(320 및 520)보다 낮은 신호 투과성/라우팅성을 갖는다. 그러나 비아 구조(620)는 비아 구조들(320 및 520)의 저항의 1/2을 갖고 이에 따라 PG 강도가 2배이다. 비아 구조(620)는 더 높은 PG 강도를 요구하는 애플리케이션들에 대해 사용될 수 있다.
[0035] 장치는 비아 구조(620) 및 도 2 및 도 4에 예시된 것들과 유사한 추가 상호연결들을 포함할 수 있다. 예를 들어, 제 1 상호연결은, 제 1 상호연결이 상호연결들(602, 604) 사이에 있도록 비아 구조(620)를 통해 연장될 수 있다. 제 1 상호연결은 비아 구조(620)에 커플링되지 않을 수 있다. 다른 예로서, 제 2 상호연결은, 제 2 상호연결이 상호연결들(606, 608) 사이에 있도록 비아 구조(620)를 통해 연장될 수 있다. 제 2 상호연결은 비아 구조(620)에 커플링되지 않을 수 있다. 이러한 장치는 비아 구조(620) 및 제 1 및 제 2 상호연결들 중 적어도 하나를 포함할 수 있다. 상호연결들(602, 604, 606, 608) 각각은 동일한 금속 층 상의 비아 구조(620) 외부의 상호연결에 커플링되지 않을 수 있다. 예를 들어, 상호연결(602)은, 동일한 금속 층상의 상호연결(604)에 (비아를 통해) 커플링되지만, 상호연결(604)을 제외하고는 동일한 금속 층 상의 어떠한 다른 상호연결에도 커플링되지 않을 수 있다. 다른 예로서, 상호연결(606)은, 동일한 금속 층상의 상호연결(608)에 (비아를 통해) 커플링되지만, 상호연결(608)을 제외하고는 동일한 금속 층 상의 어떠한 다른 상호연결에도 커플링되지 않을 수 있다. 또한, 상호연결들(602, 604, 606, 608) 각각은 상호연결들(602 및 604)에 전력/접지를 제공하기 위해 상호연결들(602 및 604)에 커플링되는 비아를 제외하고는, 비아 구조(620) 외부의 비아들에 커플링되지 않을 수 있다. 최고 층 상호연결들은 M9 층 상에 있을 수 있고 최저 층 상호연결들은 M3 층 상에 있을 수 있다. M3 층 상호연결들에서의 전력/접지는 M3 층 상호연결들 아래에 로케이팅된 MOS(예를 들어, nMOS, pMOS) 트랜지스터들에 제공될 수 있다. 이와 같이, M3 층 상호연결들은 M3 층 상호연결들 아래에 로케이팅된 MOS 트랜지스터들 중 적어도 하나의 소스에 커플링될 수 있다.
[0036] 도 2, 도 3a 및 도 3b를 재차 참조하면, 전도성 스택 구조(320)를 포함하는 장치(230)는 Mx 층 상에 있고 제 1 트랙 상에서 제 1 방향으로 연장되는 Mx 층 상호연결(302/244) 및 My 층 상의 금속 My 층 상호연결(376)을 포함한다. My 층(예를 들어, M3 층)은 Mx 층 보다 더 낮은 층이다. 장치(230)는 Mx 층 상호연결(302/244)과 My 층 상호연결(376) 사이에 커플링되는 제 1 비아 스택(352)을 더 포함한다. 제 1 비아 스택(352)은 Mx - 1 층 상의 제 1 Mx - 1 층 상호연결(304/234)을 포함하고, 복수의 비아들을 포함한다. 제 1 Mx - 1 층 상호연결(304/234)은 My 층 상호연결보다 더 높은 층이다. 제 1 Mx - 1 층 상호연결(304/234)은 제 2 트랙 상에서 제 2 방향으로 연장된다. 제 2 방향은 제 1 방향에 직교한다. 복수의 비아들은 제 1 트랙 및 제 2 트랙의 중첩 부분 내에서 Mx 층 상호연결(302/244) 및 제 1 Mx -1 층 상호연결(304/234)에 연결된 제 1 비아(308/248)를 포함한다. 복수의 비아들은 My 층 상호연결(376)과 제 1 Mx - 1 층 상호연결(304/234) 사이에 커플링된 제 2 비아(비아들(374, 370, 366, 또는 362) 중 임의의 하나)를 포함한다. 제 2 비아(비아들(374, 370, 366, 또는 362) 중 임의의 하나)는 제 1 트랙 및 제 2 트랙의 중첩 부분 내에 있다. 장치(230)는 Mx 층 상호연결(302/244)과 My 층 상호연결(376) 사이에 커플링되는 제 2 비아 스택(354)을 더 포함한다. 제 2 비아 스택(354)은 제 2 Mx - 1 층 상호연결(306/238) 및 제 2 복수의 비아들을 포함한다. 제 2 Mx - 1 층 상호연결(306/238)은 제 3 트랙 상에서 제 2 방향으로 연장된다. 제 2 복수의 비아들은 제 1 트랙 및 제 3 트랙의 중첩 부분 내에서 Mx 층 상호연결(302/244) 및 제 2 Mx - 1 층 상호연결(306/238)에 연결된 제 3 비아(310/250)를 포함한다. 제 2 복수의 비아들은 My 층 상호연결(376)과 제 2 Mx - 1 층 상호연결(306/238) 사이에 커플링된 제 4 비아(비아들(390, 388, 384 또는 382) 중 임의의 하나)를 포함한다. 제 4 비아(비아들(390, 388, 384, 또는 382) 중 임의의 하나)는 제 1 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 장치(230)는 제 1 트랙에 바로 인접한 제 4 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결(242)을 더 포함한다. 장치(230)는 제 1 트랙에 바로 인접한 제 5 트랙 상에서 제 1 방향으로 연장되는 제 3 Mx 층 상호연결(246)을 더 포함한다. Mx 층 상호연결(244)은 제 2 Mx 층 상호연결(242)과 제 3 Mx 층 상호연결(246) 사이에 있다. 제 2 Mx 층 상호연결(242) 및 제 3 Mx 층 상호연결(246)은 서로 커플링되지 않는다.
[0037] 일 구성에서, 제 1 비아(308/248) 및 제 2 비아(비아들(374, 370, 366 또는 362) 중 임의의 하나)는 각각, 대략 w의 폭을 갖고, 제 1 Mx - 1 층 상호연결(304/234)은 제 1 비아(308/248) 및 제 2 비아(비아들(374, 370, 366 또는 362) 중 임의의 하나)를 지나 적어도 길이(3w) 만큼 연장된다. 또한, 제 3 비아(310/250) 및 제 4 비아(비아들(390, 388, 384, 또는 382) 중 임의의 하나)는 각각, 대략 w의 폭을 갖고, 제 2 Mx - 1 층 상호연결(306/238)은 제 3 비아(310/250) 및 제 4 비아(비아들(390, 388, 384, 또는 382) 중 임의의 하나)를 지나 적어도 길이(3w)만큼 연장된다. 일 구성에서, 장치(230)는 제 1 Mx - 1 층 상호연결(304/234)과 제 2 Mx - 1 층 상호연결(306/238) 사이에서 제 2 방향으로 연장되는 제 3 Mx - 1 층 상호연결(236)을 더 포함한다. 제 3 Mx - 1 층 상호연결(236)은 제 1 Mx - 1 층 상호연결(304/234) 및 제 2 Mx -1 층 상호연결(306/238)에 커플링되지 않는다.
[0038] 일 구성에서, Mx 층 상호연결(302/244)은 Mx 층 상의 어떠한 상호연결에도 커플링되지 않는다. 일 구성에서, 제 1 Mx - 1 층 상호연결(304/234)은 제 2 Mx - 1 층 상호연결(306/238) 이외의 Mx -1 층상의 어떠한 상호연결에도 커플링되지 않는다. 일 구성에서, 제 1 Mx - 1 층 상호연결(304/234)은 제 1 비아(308/248)를 제외하고는 Mx 층과 Mx - 1 층 사이의 어떠한 비아에도 커플링되지 않는다. 일 구성에서, 제 2 Mx - 1 층 상호연결(306/238)은 제 1 Mx - 1 층 상호연결(304/234) 이외의 Mx -1 층상의 어떠한 상호연결에도 커플링되지 않는다. 일 구성에서, 제 2 Mx - 1 층 상호연결(306/238)은 제 3 비아(310/250)를 제외하고는 Mx 층과 Mx - 1 층 사이의 어떠한 비아에도 커플링되지 않는다. 일 구성에서, My 층은 M3 층이다. 일 구성에서, 장치(230)는 My 층 상호연결 아래에 로케이팅된 복수의 MOS 트랜지스터들을 포함한다. My 층 상호연결은 MOS 트랜지스터들 중 적어도 하나의 소스에 커플링된다.
[0039] 도 2에 도시된 구조와 유사하게, 제 1 및 제 3 비아들(308/248, 310/250)은 적어도 하나의 트랙에 의해 분리되고, 제 2 및 제 4 비아들은 적어도 하나의 트랙에 의해 분리된다. 일 구성에서, 제 1 및 제 3 비아들(308/248, 310/250)은 각각 정확히 하나의 트랙에 의해 분리되고(하나의 개재 트랙을 가짐), 제 2 및 제 4 비아들은 정확히 하나의 트랙에 의해 분리된다(하나의 개재 트랙을 가짐). 도 2에 도시된 구조와 유사하게, 제 1 Mx - 1 층 상호연결(304/234)은 적어도 3개의 트랙들을 가로질러 연장된다. 제 1 및 제 2 비아 스택들(352, 354)은 Mx 층 상호연결(302/244)로부터 My 층 상호연결(376)로 전력(예를 들어, Vdd) 또는 접지(예를 들어, Vss)를 제공할 수 있다(일반적으로, 전압을 제공할 수 있음).
[0040] 도 6을 재차 참조하면, 전도성 스택 구조 장치(620)는 제 1 트랙 상에서 제 1 방향으로 연장되는 Mx 층 상호연결(602) 및 금속 My 층 상호연결을 포함한다(방향 A로부터 도 6의 측면도가 도 3b와 유사하고 B 방향으로부터 도 6의 측면도가 도 5b와 유사하기 때문에, 도 3b 및 도 5b를 참조). My 층(예를 들어, M3 층)은 Mx 층 보다 더 낮은 층이다. 전도성 스택 구조 장치(620)는 Mx 층 상호연결(602)과 My 층 상호연결 사이에 커플링된 (610에) 제 1 비아 스택을 더 포함한다. 제 1 비아 스택은 제 1 Mx - 1 층 상호연결(606) 및 복수의 비아들을 포함한다. 제 1 Mx -1 층 상호연결(606)은 My 층 상호연결보다 더 높은 층이다. 제 1 Mx - 1 층 상호연결(606)은 제 2 트랙 상에서 제 2 방향으로 연장된다. 제 2 방향은 제 1 방향에 직교한다. 복수의 비아들은 제 1 트랙 및 제 2 트랙의 중첩 부분 내에서 Mx 층 상호연결(602) 및 제 1 Mx - 1 층 상호연결(606)에 연결된 제 1 비아(610)를 포함한다. 복수의 비아들은 My 층 상호연결과 제 1 Mx - 1 층 상호연결(606) 사이에 커플링된 제 2 비아를 포함한다. 제 2 비아는 제 1 트랙 및 제 2 트랙의 중첩 부분 내에 있다. 전도성 스택 구조 장치(620)는 Mx 층 상호연결(602)과 My 층 상호연결 사이에 커플링된 (614에) 제 2 비아 스택을 더 포함한다. 제 2 비아 스택은 제 2 Mx - 1 층 상호연결(608) 및 제 2 복수의 비아들을 포함한다. 제 2 Mx - 1 층 상호연결(608)은 제 3 트랙 상에서 제 2 방향으로 연장된다. 제 2 복수의 비아들은 제 1 트랙 및 제 3 트랙의 중첩 부분 내에서 Mx 층 상호연결(602) 및 제 2 Mx - 1 층 상호연결(608)에 연결된 제 3 비아(614)를 포함한다. 제 2 복수의 비아들은 My 층 상호연결과 제 2 Mx - 1 층 상호연결(608) 사이에 커플링된 제 4 비아를 포함한다. 제 4 비아는 제 1 트랙 및 제 3 트랙의 중첩 부분 내에 있다.
[0041] 전도성 스택 구조 장치(620)는 제 4 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결(604)을 더 포함한다. 전도성 스택 구조 장치(620)는 제 2 Mx 층 상호연결(604)과 My 층 상호연결 사이에 커플링된 (612에) 제 3 비아 스택을 더 포함한다. 제 3 비아 스택은 제 1 Mx - 1 층 상호연결(606) 및 제 3 복수의 비아들을 포함한다. 제 3 복수의 비아들은 제 4 트랙 및 제 2 트랙의 중첩 부분 내에서 제 2 Mx 층 상호연결(604) 및 제 1 Mx - 1 층 상호연결(606)에 연결된 제 5 비아(612)를 포함한다. 제 3 복수의 비아들은 My 층 상호연결과 제 1 Mx - 1 층 상호연결(606) 사이에 커플링된 제 6 비아를 포함한다. 제 6 비아는 제 4 트랙 및 제 2 트랙의 중첩 부분 내에 있다. 전도성 스택 구조 장치(620)는 제 2 Mx 층 상호연결(604)과 My 층 상호연결 사이에 커플링된 (616에) 제 4 비아 스택을 더 포함한다. 제 4 비아 스택은 제 2 Mx - 1 층 상호연결(608) 및 제 4 복수의 비아들을 포함한다. 제 4 복수의 비아들은 제 4 트랙 및 제 3 트랙의 중첩 부분 내에서 제 2 Mx 층 상호연결(604) 및 제 2 Mx - 1 층 상호연결(608)에 연결된 제 7 비아(616)를 포함한다. 제 4 복수의 비아들은 My 층 상호연결과 제 2 Mx - 1 층 상호연결(608) 사이에 커플링된 제 8 비아를 포함한다. 제 8 비아는 제 4 트랙 및 제 3 트랙의 중첩 부분 내에 있다.
[0042] 도 2에 도시된 구조와 유사하게, 제 1 및 제 3 비아들(610, 614)은 적어도 하나의 트랙에 의해 분리되고, 제 2 및 제 4 비아들은 적어도 하나의 트랙에 의해 분리되고, 제 5 및 제 7 비아들(612, 616)은 적어도 하나의 트랙에 의해 분리되고, 제 6 및 제 8 비아들은 적어도 하나의 트랙에 의해 분리된다. 일 구성에서, 제 1 및 제 3 비아들(610, 614)은 정확히 하나의 트랙에 의해 분리되고(하나의 개재 트랙을 가짐), 제 2 및 제 4 비아들은 정확히 하나의 트랙에 분리되고(하나의 개재 트랙을 가짐), 제 5 및 제 7 비아들(612, 616)은 정확히 하나의 트랙에 의해 분리되고(하나의 개재 트랙을 가짐), 제 6 및 제 8 비아들은 정확하게 하나의 트랙에 의해 분리된다(하나의 개재 트랙을 가짐). 도 2에 도시된 구조와 유사하게, 제 1 Mx - 1 층 상호연결(606)은 적어도 3개의 트랙들을 가로질러 연장되고, 제 2 Mx-1 층 상호연결(608)은 적어도 3개의 트랙들을 가로질러 연장된다.
[0043] 도 5를 재차 참조하면, 전도성 스택 구조(520)를 포함하는 장치(430)는, Mx 층 상에 있고 제 1 트랙 상에서 제 1 방향으로 연장되는 제 1 Mx 층 상호연결(502/434), Mx 층 상에 있고 제 2 트랙 상에서 제 1 방향으로 연장되는 제 2 Mx 층 상호연결(504/438) 및 My 층 상의 My 층 상호연결(576)을 포함한다. My 층(예를 들어, M3 층)은 Mx 층 보다 더 낮은 층이다. 장치(430)는 제 1 Mx 층 상호연결(502/434)과 My 층 상호연결(576) 사이에 커플링되는 제 1 비아 스택(552)을 더 포함한다. 제 1 비아 스택(552)은 Mx - 1 층 상의 Mx - 1 층 상호연결(506/444)을 포함하고, 복수의 비아들을 포함한다. Mx - 1 층 상호연결(506/444)은 My 층 상호연결(576)보다 더 높은 층이다. Mx - 1 층 상호연결(506/444)은 제 3 트랙 상에서 제 2 방향으로 연장된다. 제 2 방향은 제 1 방향에 직교한다. 복수의 비아들은 제 1 트랙 및 제 3 트랙의 중첩 부분 내에서 제 1 Mx 층 상호연결(502/434) 및 Mx - 1 층 상호연결(506/444)에 연결된 제 1 비아(508/448)를 포함한다. 복수의 비아들은 My 층 상호연결(576)과 Mx - 1 층 상호연결(506/444) 사이에 커플링된 제 2 비아(비아들(574, 570, 566, 또는 562) 중 임의의 하나)를 포함한다. 제 2 비아(비아들(574, 570, 566, 또는 562) 중 임의의 하나)는 제 1 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 장치(430)는 제 2 Mx 층 상호연결(504/438)과 My 층 상호연결(576) 사이에 커플링되는 제 2 비아 스택(554)을 더 포함한다. 제 2 비아 스택(554)은 Mx - 1 층 상호연결(506/444) 및 제 2 복수의 비아들을 포함한다. 제 2 복수의 비아들은 제 2 트랙 및 제 3 트랙의 중첩 부분 내에서 제 2 Mx 층 상호연결(504/438) 및 Mx - 1 층 상호연결(506/444)에 연결된 제 3 비아(510/450)를 포함한다. 제 2 복수의 비아들은 My 층 상호연결(576)과 Mx - 1 층 상호연결(506/444) 사이에 커플링된 제 4 비아(비아들(592, 588, 586, 582) 중 임의의 하나)를 포함한다. 제 4 비아(비아들(592, 588, 586, 582) 중 임의의 하나)는 제 2 트랙 및 제 3 트랙의 중첩 부분 내에 있다. 장치는 제 1 트랙 및 제 2 트랙에 바로 인접한 제 4 트랙 상에서 제 1 방향으로 연장되는 제 3 Mx 층 상호연결(436)을 더 포함한다. 제 3 Mx 층 상호연결(436)은 제 1 Mx 층 상호연결(502/434)과 제 2 Mx 층 상호연결(504/438) 사이에서 연장된다. 제 3 Mx 층 상호연결(436)은 제 1 Mx 층 상호연결(502/434) 및 제 2 Mx 층 상호연결(504/438)에 커플링되지 않는다.
[0044] 일 구성에서, 제 1 비아(508/448)는 대략 w의 폭을 갖고, 제 1 Mx 층 상호연결(502/434)은 제 1 비아(508/448)를 지나 적어도 길이 3w만큼 연장된다. 또한, 제 3 비아(510/450)는 대략 w의 폭을 갖고, 제 2 Mx 층 상호연결(504/438)은 제 3 비아(510/450)를 지나 적어도 길이 3w만큼 연장된다. 일 구성에서, 장치는 제 3 트랙에 바로 인접한 제 5 트랙 상에서 제 2 방향으로 연장되는 제 2 Mx - 1 층 상호연결(442) 및 제 3 트랙에 바로 인접한 제 6 트랙 상에서 제 2 방향으로 연장되는 제 3 Mx - 1 층 상호연결(446)을 더 포함한다. Mx - 1 층 상호연결(506/444)은 제 2 Mx - 1 층 상호연결(442)과 제 3 Mx - 1 층 상호연결(446) 사이에 있다. Mx - 1 층 상호연결(506/444)은 제 2 Mx - 1 층 상호연결(442) 및 제 3 Mx - 1 층 상호연결(446)에 커플링되지 않고, 제 2 Mx - 1 층 상호연결(442) 및 제 3 Mx - 1 층 상호연결(446)은 서로 커플링되지 않는다. 일 구성에서, 제 1 Mx 층 상호연결(502/434)은 제 2 Mx 층 상호연결(504/438) 이외의 Mx 층 상의 어떠한 상호연결에도 커플링되지 않으며, 제 2 Mx 층 상호연결(504/438)은 제 1 Mx 층 상호연결(502/434) 이외의 Mx 층 상의 어떠한 상호연결에도 커플링되지 않는다.
[0045] 일 구성에서, Mx - 1 층 상호연결(506/444)은 Mx - 1 층 상의 어떠한 상호연결에도 커플링되지 않는다. 일 구성에서, Mx - 1 층 상호연결(506/444)은 제 1 비아(508/448) 및 제 3 비아(510/450)를 제외하고는 Mx 층과 Mx - 1 층 사이의 어떠한 비아에도 커플링되지 않는다. 일 구성에서, My 층은 M3 층이다. 일 구성에서, 장치는 My 층 상호연결 아래에 로케이팅된 복수의 MOS 트랜지스터들을 더 포함한다. My 층 상호연결(576)은 MOS 트랜지스터들 중 적어도 하나의 MOS 트랜지스터의 소스에 커플링된다.
[0046] 제 1 및 제 3 비아들(508/448, 510/450)은 각각, 적어도 하나의 트랙에 의해 분리되고, 제 2 및 제 4 비아들은 적어도 하나의 트랙에 의해 분리된다. 일 구성에서, 제 1 및 제 3 비아들(508/448, 510/450)은 정확히 하나의 트랙에 의해 분리되고(하나의 개재 트랙을 가짐), 제 2 및 제 4 비아들은 정확히 하나의 트랙에 의해 분리된다(하나의 개재 트랙을 가짐). 제 1 및 제 2 Mx 층 상호연결들(502/434, 504/438)은 각각, 적어도 3개의 트랙들을 가로질러 각자 연장된다. 제 1 및 제 2 비아 스택들(552, 554)은 제 1 및 제 2 Mx 층 상호연결들(502/434, 504/438)로부터 My 층 상호연결(576)로 전력(예를 들어, Vdd) 또는 접지(예를 들어, Vss)를 제공한다(일반적으로, 전압을 제공할 수 있음).
[0047] 개시된 프로세스들에서의 단계들의 특정 순서 또는 계층은 예시적인 접근방식들의 예시임이 이해된다. 설계 선호도들에 기초하여, 프로세스들의 단계들의 특정 순서 또는 계층이 재배열될 수 있음을 이해된다. 또한, 일부 단계들은 조합되거나 생략될 수 있다. 첨부되는 방법 청구항들은 샘플 순서로 다양한 단계들의 엘리먼트들을 제시하며, 제시되는 특정 순서 또는 계층에 제한되는 것을 의미하지 않는다.
[0048] 이전의 설명은 임의의 당업자가 본원에서 설명되는 다양한 양상들을 실시하는 것을 가능케 하도록 제공된다. 이들 양상들에 대한 다양한 변형들은 당업자에게 쉽게 명백하게 될 것이며, 본원에서 정의되는 일반적인 원리들은 다른 양상들에 적용될 수 있다. 따라서 청구항들은 본 명세서에 도시된 양상들로 한정되는 것으로 의도되는 것이 아니라 청구항 문언과 일치하는 전체 범위에 따르는 것이며, 여기서 엘리먼트에 대한 단수 언급은 구체적으로 그렇게 언급하지 않는 한 "하나 및 단 하나"를 의미하는 것으로 의도되는 것이 아니라, 그보다는 "하나 또는 그 초과"을 의미하는 것이다. "예시적인"인 이란 단어는, “예, 경우 또는 예시로서 기능하는” 것을 의미하도록 본원에서 사용된다. 본원에서 "예시적인" 것으로 설명되는 임의의 양상은 반드시 다른 양상들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 구체적으로 달리 언급되지 않는 한, "일부"라는 용어는 하나 또는 그 초과를 의미한다. "A, B 또는 C 중 적어도 하나", "A, B 및 C 중 적어도 하나" 및 "A, B, C 또는 이들의 임의의 조합"과 같은 조합들은 A, B 및/또는 C의 임의의 조합을 포함하고, 여러 개의 A, 여러 개의 B 또는 여러 개의 C를 포함할 수 있다. 구체적으로는, "A, B 또는 C 중 적어도 하나," "A, B 및 C 중 적어도 하나," 그리고 "A, B, C, 또는 이들의 임의의 조합"과 같은 조합들은 A만, B만, C만, A와 B, A와 C, B와 C, 또는 A와 B와 C일 수 있으며, 여기서 이러한 임의의 조합들은 A, B 또는 C 중 하나 또는 그 초과의 멤버 또는 멤버들을 포함할 수 있다. "연결됨"이라는 용어는 "직접 연결됨"을 의미한다. "커플링됨"이라는 용어는 다른 엘리먼트들을 통해 "간접적으로 연결됨" 또는 "연결됨"을 의미한다. 당업자에게 알려지거나 이후에 알려지게 될, 개시 전반에 걸쳐 설명되는 다양한 양상들의 엘리먼트들에 대한 모든 구조적 및 기능적 등가물들은 명시적으로 본원에 인용에 의해 통합되며 청구범위에 의해 포함되도록 의도된다. 더욱이, 본원에서 개시되는 내용은, 청구항들에 이러한 개시가 명시적으로 기재되어 있는지 여부에 관계없이, 공중이 사용하도록 의도되는 것은 아니다. 청구항 엘리먼트가 명백히 "~을 위한 수단"이라는 문구를 사용하여 언급되지 않는 한, 어떠한 청구항 엘리먼트도 수단 + 기능으로서 해석되어야 하는 것은 아니다.
Claims (14)
- 전도성 스택(stack) 구조를 포함하는 장치로서,
금속 x(Mx) 층 상에 있고 제 1 트랙 상에서 제 1 방향으로 연장되는 Mx 층 상호연결(interconnect);
금속 y(My) 층 상의 My 층 상호연결 ― 상기 My 층은 상기 Mx 층보다 더 낮은 층임 ―;
상기 Mx 층 상호연결과 상기 My 층 상호연결 사이에 커플링된 제 1 비아 스택(via stack) ― 상기 제 1 비아 스택은 금속 x-1(Mx-1) 층 상의 제 1 Mx-1 층 상호연결을 포함하고 그리고 복수의 비아들을 포함하고, 상기 제 1 Mx-1 층 상호연결은 상기 My 층 상호연결보다 더 높은 층이고, 상기 제 1 Mx-1 층 상호연결은 제 2 트랙 상에서 제 2 방향으로 연장되고, 상기 제 2 방향은 상기 제 1 방향에 직교하고, 상기 복수의 비아들은 상기 제 1 트랙 및 상기 제 2 트랙의 중첩(overlapping) 부분 내에서 상기 Mx 층 상호연결 및 상기 제 1 Mx-1층 상호연결에 연결된 제 1 비아를 포함하고, 상기 복수의 비아들은 상기 My 층 상호연결과 상기 제 1 Mx-1 층 상호연결 사이에 커플링된 제 2 비아를 포함하고, 상기 제 2 비아는 상기 제 1 트랙 및 상기 제 2 트랙의 상기 중첩 부분 내에 있음 ―;
상기 Mx 층 상호연결과 상기 My 층 상호연결 사이에 커플링된 제 2 비아 스택 ― 상기 제 2 비아 스택은 제 2 Mx-1 층 상호연결 및 제 2 복수의 비아들을 포함하고, 상기 제 2 Mx-1 층 상호연결은 제 3 트랙 상에서 상기 제 2 방향으로 연장되고 상기 제 2 복수의 비아들은 상기 제 1 트랙 및 상기 제 3 트랙의 중첩 부분 내에서 상기 Mx 층 상호연결 및 상기 제 2 Mx-1 층 상호연결에 연결된 제 3 비아를 포함하고, 상기 제 2 복수의 비아들은 상기 My 층 상호연결 및 상기 제 2 Mx-1 층 상호연결 사이에 커플링된 제 4 비아를 포함하고, 상기 제 4 비아는 상기 제 1 트랙 및 상기 제 3 트랙의 상기 중첩 부분 내에 있음 ―;
상기 제 1 트랙에 바로 인접한 제 4 트랙 상에서 상기 제 1 방향으로 연장되는 제 2 Mx 층 상호연결; 및
상기 제 1 트랙에 바로 인접한 제 5 트랙 상에서 상기 제 1 방향으로 연장되는 제 3 Mx 층 상호연결을 포함하고,
상기 Mx 층 상호연결은 상기 제 2 Mx 층 상호연결과 상기 제 3 Mx 층 상호연결 사이에 있고, 상기 제 2 Mx 층 상호연결 및 상기 제 3 Mx 층 상호연결은 서로 커플링되지 않는(uncoupled),
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 비아 및 상기 제 2 비아 각각은 w의 폭을 갖고, 그리고 상기 제 1 Mx-1 층 상호연결은 상기 제 1 비아 및 상기 제 2 비아를 지나 적어도 길이 3w 만큼 연장되고; 그리고
상기 제 3 비아 및 상기 제 4 비아 각각은 w의 폭을 갖고, 그리고 상기 제 2 Mx-1 층 상호연결은 상기 제 3 비아 및 상기 제 4 비아를 지나 적어도 길이 3w 만큼 연장되는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 Mx - 1 층 상호연결과 상기 제 2 Mx - 1 층 상호연결 사이에서 상기 제 2 방향으로 연장되는 제 3 Mx - 1 층 상호연결을 더 포함하고, 상기 제 3 Mx - 1 층 상호연결은 상기 제 1 Mx-1 층 상호연결 및 상기 제 2 Mx-1 층 상호연결에 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 Mx 층 상호연결은 상기 Mx 층 상의 어떠한 상호연결에도 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 Mx - 1 층 상호연결은 상기 제 2 Mx - 1 층 상호연결 이외의 상기 Mx -1 층상의 어떠한 상호연결에도 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 5 항에 있어서,
상기 제 1 Mx - 1 층 상호연결은 상기 제 1 비아를 제외하고는 상기 Mx 층과 상기 Mx - 1 층 사이의 어떠한 비아에도 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 2 Mx - 1 층 상호연결은 상기 제 1 Mx - 1 층 상호연결 이외의 Mx -1 층상의 어떠한 상호연결에도 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 7 항에 있어서,
상기 제 2 Mx - 1 층 상호연결은 상기 제 3 비아를 제외하고는 상기 Mx 층과 상기 Mx - 1 층 사이의 어떠한 비아에도 커플링되지 않는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 My 층은 M3 층인,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 My 층 상호연결 아래에 로케이팅되는(located) 복수의 금속 산화물 반도체(MOS) 트랜지스터들을 더 포함하고, 상기 My 층 상호연결은 상기 복수의 MOS 트랜지스터들 중 적어도 하나의 MOS 트랜지스터의 소스에 커플링되는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 및 제 3 비아들은 적어도 하나의 트랙에 의해 분리되고, 그리고 상기 제 2 및 제 4 비아들은 적어도 하나의 트랙에 의해 분리되는,
전도성 스택 구조를 포함하는 장치.
- 제 11 항에 있어서,
상기 제 1 및 제 3 비아들은 하나의 트랙에 의해 분리되고, 그리고 상기 제 2 및 제 4 비아들은 하나의 트랙에 의해 분리되는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 Mx - 1 층 상호연결은 적어도 3개의 트랙들을 가로질러 연장되는,
전도성 스택 구조를 포함하는 장치.
- 제 1 항에 있어서,
상기 제 1 및 제 2 비아 스택들은 상기 Mx 층 상호연결로부터 상기 My 층 상호연결로 전력 또는 접지 중 하나를 제공하는,
전도성 스택 구조를 포함하는 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462072966P | 2014-10-30 | 2014-10-30 | |
| US62/072,966 | 2014-10-30 | ||
| US14/744,634 US9520358B2 (en) | 2014-10-30 | 2015-06-19 | Via structure for optimizing signal porosity |
| US14/744,634 | 2015-06-19 | ||
| PCT/US2015/053937 WO2016069205A1 (en) | 2014-10-30 | 2015-10-05 | Via structure for optimizing signal porosity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170053732A KR20170053732A (ko) | 2017-05-16 |
| KR101831621B1 true KR101831621B1 (ko) | 2018-02-23 |
Family
ID=55853502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177011589A KR101831621B1 (ko) | 2014-10-30 | 2015-10-05 | 전도성 스택 구조를 포함하는 장치 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US9520358B2 (ko) |
| EP (1) | EP3213346A1 (ko) |
| JP (1) | JP6266845B2 (ko) |
| KR (1) | KR101831621B1 (ko) |
| CN (1) | CN107148670B (ko) |
| BR (1) | BR112017008729B1 (ko) |
| CA (1) | CA2962779A1 (ko) |
| WO (1) | WO2016069205A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520358B2 (en) | 2014-10-30 | 2016-12-13 | Qualcomm Incorporated | Via structure for optimizing signal porosity |
| US11239154B2 (en) * | 2015-01-20 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Fishbone structure enhancing spacing with adjacent conductive line in power network |
| US9859891B1 (en) * | 2016-06-24 | 2018-01-02 | Qualcomm Incorporated | Standard cell architecture for reduced parasitic resistance and improved datapath speed |
| US9947680B2 (en) * | 2016-09-16 | 2018-04-17 | Toshiba Memory Corporation | Semiconductor memory device |
| JP6966686B2 (ja) * | 2016-10-21 | 2021-11-17 | 株式会社ソシオネクスト | 半導体装置 |
| US10964639B2 (en) * | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
| KR102636096B1 (ko) * | 2017-10-20 | 2024-02-14 | 삼성전자주식회사 | 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법 |
| US10380308B2 (en) * | 2018-01-10 | 2019-08-13 | Qualcomm Incorporated | Power distribution networks (PDNs) using hybrid grid and pillar arrangements |
| US10879202B1 (en) * | 2019-07-26 | 2020-12-29 | International Business Machines Corporation | System and method for forming solder bumps |
| US12009295B2 (en) * | 2021-11-09 | 2024-06-11 | Qualcomm Incorporated | Comb / fishbone metal stack |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339047A (ja) | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2014175493A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522144B2 (ja) * | 1999-02-25 | 2004-04-26 | 富士通株式会社 | 容量回路および半導体集積回路装置 |
| US6696712B1 (en) * | 2000-08-11 | 2004-02-24 | Seiko Epson Corporation | Semicustom IC having adjacent macrocells |
| JP3578065B2 (ja) * | 1999-08-20 | 2004-10-20 | セイコーエプソン株式会社 | セミカスタムｉｃ |
| JP2002329783A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体 |
| JP4377342B2 (ja) * | 2005-01-18 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム |
| JP2008066371A (ja) * | 2006-09-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路における電源配線構造 |
| JP2008091722A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| WO2009044464A1 (ja) | 2007-10-03 | 2009-04-09 | Fujitsu Microelectronics Limited | 容量素子及び半導体装置 |
| JP5097096B2 (ja) * | 2007-12-28 | 2012-12-12 | パナソニック株式会社 | 半導体集積回路 |
| US8014124B2 (en) | 2009-06-03 | 2011-09-06 | Mediatek Inc. | Three-terminal metal-oxide-metal capacitor |
| US9496217B2 (en) * | 2009-06-04 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of forming a via |
| US8378450B2 (en) | 2009-08-27 | 2013-02-19 | International Business Machines Corporation | Interdigitated vertical parallel capacitor |
| JP5097997B2 (ja) * | 2009-10-19 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 配線素子ブロックとそれを含む半導体チップ |
| US8963286B2 (en) | 2011-05-09 | 2015-02-24 | Marvell International Ltd. | Finger metal oxide metal capacitor structures |
| JP5554303B2 (ja) * | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
| US9070684B2 (en) * | 2012-04-30 | 2015-06-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit power grid with improved routing resources and bypass capacitance |
| US8741763B2 (en) * | 2012-05-07 | 2014-06-03 | Globalfoundries Inc. | Layout designs with via routing structures |
| US20130334657A1 (en) | 2012-06-15 | 2013-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Planar interdigitated capacitor structures and methods of forming the same |
| US9111591B2 (en) * | 2013-02-22 | 2015-08-18 | Micron Technology, Inc. | Interconnections for 3D memory |
| US9235674B2 (en) * | 2013-03-05 | 2016-01-12 | Oracle International Corporation | Mitigating electromigration effects using parallel pillars |
| JP6264170B2 (ja) * | 2014-04-16 | 2018-01-24 | 富士通株式会社 | 半導体装置 |
| US9520358B2 (en) | 2014-10-30 | 2016-12-13 | Qualcomm Incorporated | Via structure for optimizing signal porosity |
-
2015
- 2015-06-19 US US14/744,634 patent/US9520358B2/en active Active
- 2015-10-05 BR BR112017008729-4A patent/BR112017008729B1/pt active IP Right Grant
- 2015-10-05 CA CA2962779A patent/CA2962779A1/en not_active Abandoned
- 2015-10-05 WO PCT/US2015/053937 patent/WO2016069205A1/en active Application Filing
- 2015-10-05 CN CN201580058627.5A patent/CN107148670B/zh active Active
- 2015-10-05 EP EP15779164.1A patent/EP3213346A1/en active Pending
- 2015-10-05 JP JP2017523322A patent/JP6266845B2/ja active Active
- 2015-10-05 KR KR1020177011589A patent/KR101831621B1/ko active IP Right Grant
-
2016
- 2016-11-08 US US15/346,693 patent/US9620452B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339047A (ja) | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2014175493A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6266845B2 (ja) | 2018-01-24 |
| US9520358B2 (en) | 2016-12-13 |
| EP3213346A1 (en) | 2017-09-06 |
| KR20170053732A (ko) | 2017-05-16 |
| BR112017008729A2 (pt) | 2017-12-19 |
| CN107148670B (zh) | 2019-04-12 |
| US20170053866A1 (en) | 2017-02-23 |
| JP2017533592A (ja) | 2017-11-09 |
| US9620452B2 (en) | 2017-04-11 |
| CA2962779A1 (en) | 2016-05-06 |
| CN107148670A (zh) | 2017-09-08 |
| WO2016069205A1 (en) | 2016-05-06 |
| BR112017008729B1 (pt) | 2022-10-25 |
| US20160126180A1 (en) | 2016-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101831621B1 (ko) | 전도성 스택 구조를 포함하는 장치 | |
| US10886224B2 (en) | Power distribution network using buried power rail | |
| KR101690170B1 (ko) | 커스텀 집적 회로 | |
| US9502351B1 (en) | Multiple split rail standard cell library architecture | |
| KR101552024B1 (ko) | 다층 구조물을 사용하여 제조된 반도체 로직 회로 | |
| KR20170002398A (ko) | 저 면적 디지털 soc를 위한 적응형 표준 셀 아키텍처 및 레이아웃 기술들 | |
| US20090212327A1 (en) | Standard cell libraries and integrated circuit including standard cells | |
| US9483600B2 (en) | Multi supply cell arrays for low power designs | |
| JP5969143B2 (ja) | 高密度用ローカルインターコネクト構造 | |
| KR101820813B1 (ko) | Soc 장치 및 soc 장치를 동작시키는 방법 | |
| US9035389B2 (en) | Layout schemes for cascade MOS transistors | |
| TWI680562B (zh) | 具有備用電路單元的積體電路 | |
| CN112086432B (zh) | 用于高性能标准单元的多过孔结构 | |
| JP2009094201A (ja) | 半導体集積回路装置 | |
| CN107210304A (zh) | 连续扩散可配置标准单元架构 | |
| CN110945655B (zh) | 具有内在去耦电容器的单元架构 | |
| US20170346485A1 (en) | Switch Cell Structure and Method | |
| US20180145071A1 (en) | Decoupling capacitor with metal programmable knee frequency | |
| CN111987064B (zh) | 抽头单元和半导体单元 | |
| US7247894B2 (en) | Very fine-grain voltage island integrated circuit | |
| US20220014197A1 (en) | Circuits And Methods For Routing Crossbars With Programmable Vias | |
| CN108028252A (zh) | 源极分开的单元 | |
| JP2007208120A (ja) | 集積回路装置及び集積回路装置のレイアウト方法 | |
| JP5177951B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |