[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107148670A - 用于优化信号孔隙度的通孔结构 - Google Patents

用于优化信号孔隙度的通孔结构 Download PDF

Info

Publication number
CN107148670A
CN107148670A CN201580058627.5A CN201580058627A CN107148670A CN 107148670 A CN107148670 A CN 107148670A CN 201580058627 A CN201580058627 A CN 201580058627A CN 107148670 A CN107148670 A CN 107148670A
Authority
CN
China
Prior art keywords
layer
hole
interconnection
trace
layer interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580058627.5A
Other languages
English (en)
Other versions
CN107148670B (zh
Inventor
X·孟
J·H·郑
Y·C·潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107148670A publication Critical patent/CN107148670A/zh
Application granted granted Critical
Publication of CN107148670B publication Critical patent/CN107148670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种包括导电栈结构的装置，包括在Mx层上并且在第一迹线上的在第一方向上延伸的Mx层互连、在My层上的My层互连(其中My层是比Mx层低的层)、耦合在Mx层互连与My层互连之间的第一通孔栈、耦合在Mx层互连与My层互连之间的第二通孔栈、在紧邻第一迹线的一迹线上的在第一方向上延伸的第二Mx层互连、以及在紧邻第一迹线的一迹线上的在第一方向上延伸的第三Mx层互连。该Mx层互连在第二Mx层互连与第三Mx层互连之间。第二Mx层互连和第三Mx层互连彼此解耦。

Description

用于优化信号孔隙度的通孔结构
相关申请的交叉引用
本申请要求于2014年10月30日提交的题为“via structure for optimizingsignal porosity(用于优化信号孔隙度的通孔结构)”的美国临时申请S/N.62/072,966以及于2015年6月19日提交的题为“via structure for optimizing signal porosity(用于优化信号孔隙度的通孔结构)”的美国专利申请No.14/744,634的权益，这两篇申请通过援引被整体明确纳入于此。
背景技术
领域
本公开一般涉及布局构造，并且尤其涉及用于优化信号孔隙度的通孔结构。
背景
标准单元是可以用数字逻辑来实现的集成电路。专用集成电路(ASIC)(诸如片上系统(SoC)器件)可包含数千至数百万的标准单元。减小ASIC的大小/面积占用台面是有益的。改善信号孔隙度/可布线性可允许ASIC的大小/面积占用台面被减小。相应地，存在对改善信号孔隙度/可布线性的需要。
概览
在本公开的一方面，一种装置包括导电栈结构，并且该装置可包括金属x(Mx)层上的在第一迹线上的在第一方向上延伸的Mx层互连、金属y(My)层(其中My层比Mx层低)上的My层互连、第一通孔栈、以及第二通孔栈。第一通孔栈被耦合在Mx层互连与My层互连之间。第一通孔栈包括在金属x-1(Mx-1)层上的第一Mx-1层互连，并且包括多个通孔。第一Mx-1层互连是比My层互连高的层。第一Mx-1层互连在第二迹线上在第二方向上延伸。第二方向与第一方向正交。该多个通孔包括在第一迹线与第二迹线的交叠部分内连接到Mx层互连和第一Mx-1层互连的第一通孔。该多个通孔包括耦合在My层互连与第一Mx-1层互连之间的第二通孔。第二通孔在第一迹线与第二迹线的交叠部分内。第二通孔栈被耦合在Mx层互连与My层互连之间。第二通孔栈包括第二Mx-1层互连和第二多个通孔。第二Mx-1层互连在第三迹线上在第二方向上延伸。该第二多个通孔包括在第一迹线与第三迹线的交叠部分内连接到Mx层互连和第二Mx-1层互连的第三通孔。该第二多个通孔包括耦合在My层互连与第二Mx-1层互连之间的第四通孔。第四通孔在第一迹线与第三迹线的交叠部分内。该装置可进一步包括在与第一迹线紧邻的第四迹线上的在第一方向上延伸的第二Mx层互连。该装置可进一步包括在与第一迹线紧邻的第五迹线上的在第一方向上延伸的第三Mx层互连。该Mx层互连在第二Mx层互连与第三Mx层互连之间。第二Mx层互连和第三Mx层互连彼此解耦。
在本公开的一方面，一种装置包括导电栈结构，并且该装置可包括在第一迹线上的在第一方向上延伸的第一Mx层互连、在第二迹线上的在第一方向上延伸的第二Mx层互连、My层互连(其中My层互连是比Mx层低的层)、第一通孔栈、以及第二通孔栈。第一通孔栈被耦合在第一Mx层互连与My层互连之间。第一通孔栈包括Mx-1层互连和多个通孔。Mx-1层互连是比My层互连高的层。Mx-1层互连在第三迹线上在第二方向上延伸。第二方向与第一方向正交。该多个通孔包括在第一迹线与第二迹线的交叠部分内连接到第一Mx层互连和Mx-1层互连的第一通孔。该多个通孔包括耦合在My层互连与Mx-1层互连之间的第二通孔。第二通孔在第一迹线与第三迹线的交叠部分内。第二通孔栈被耦合在第二Mx层互连与My层互连之间。第二通孔栈包括Mx-1层互连和第二多个通孔。第二多个通孔包括在第二迹线与第三迹线的交叠部分内连接到第二Mx层互连和Mx-1层互连的第三通孔。第二多个通孔包括耦合在My层互连与Mx-1层互连之间的第四通孔。第四通孔在第二迹线与第三迹线的交叠部分内。该装置可进一步包括在与第一迹线和第二迹线紧邻的第四迹线上的在第一方向上延伸的第三Mx层互连。第三Mx层互连在第一Mx层互连与第二Mx层互连之间延伸。第三Mx层互连与第一Mx层互连和第二Mx层互连解耦。
附图简述
图1A是解说条型通孔结构的俯视图的图示。
图1B是解说方型通孔结构的俯视图的图示。
图2是解说第一示例性通孔结构的俯视图的图示。
图3A是解说第一示例性通孔结构的俯视图的图示。
图3B是解说第一示例性通孔结构的侧视图的图示。
图4是解说第二示例性通孔结构的俯视图的图示。
图5A是解说第二示例性通孔结构的俯视图的图示。
图5B是解说第二示例性通孔结构的侧视图的图示。
图6是解说第三示例性通孔结构的俯视图的图示。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免淡化此类概念。装置和方法将在以下详细描述中进行描述并可以在附图中由各种框、模块、组件、电路、步骤、过程、算法、元件等来解说。
信号孔隙度/可布线性以及功率/接地(PG)强度是反比相关的。减小一组通孔功率/接地栈的PG强度(即，增大该组通孔功率/接地栈的电阻)可增大信号孔隙度/可布线性，如果通孔功率/接地栈阻塞较少的布线迹线的话。如果通孔功率/接地栈较小(例如，具有较小通孔)和/或该组通孔功率/接地栈内的通孔功率/接地栈的数目被减少，则通孔功率/接地栈可阻塞较少布线迹线。增大一组通孔功率/接地栈的PG强度(即，减小该组通孔功率/接地栈的电阻)可降低信号孔隙度/可布线性——如果通孔功率/接地栈阻塞更多布线迹线的话。如果通孔功率/接地栈较大(例如，具有较宽/较长的通孔)和/或该组通孔功率/接地栈内的通孔功率/接地栈的数目被增加，则通孔功率/接地栈可阻塞更多布线迹线。较高的信号孔隙度/可布线性导致较小的管芯尺寸以及潜在地在管芯上的ASIC有较小功耗。PG强度被要求满足IR(即，电压)下降目标/要求以确保功率完好性。相应地，当前存在确保PG强度同时递送良好的信号孔隙度/可布线性以维持必需的管芯尺寸的需要。
图1A是解说条型通孔结构138的图示100。条型通孔结构138是可被用于向诸较低金属层提供功率(例如，Vdd)/接地(例如，Vss)的通孔栈。条型通孔结构138包括金属x(Mx)层互连144、金属x-1(Mx-1)层互连140、以及将Mx层互连144连接到Mx-1层互连140的通孔142。Mx层互连144在第一方向上延伸，而Mx-1层互连140在与第一方向正交的第二方向上延伸。互连和通孔图案可重复，直到通孔栈抵达诸较低金属层。Mx层互连114和116以及Mx-1层互连118和120被示出仅仅是为了帮助解说条型通孔结构138的边界，并且不是条型通孔结构138的一部分。此外，互连114、116、118和120不必围绕条型通孔结构138。互连114、116、118和120的交点定义了矩形封闭146。由于制造约束/设计规则限制，不是条型通孔结构138的一部分的互连必须在封闭146之外。Mx和Mx-1层互连144、140比这些迹线中的每一者更宽(迹线是M2层和较高层互连可以沿其布线的位置)，诸如在第一方向上延伸的垂直迹线102-112(被示出在Mx层上；所有这些迹线具有大致相同的宽度)以及在第二方向上延伸的水平迹线122-136(被示出在Mx-1层上；所有这些迹线具有大致相同的宽度)。通孔142具有比迹线102-112中的每一者的宽度更大的宽度w，并且具有比迹线122-136中的每一者的宽度更大的长度l。通过将迹线与封闭146比较，可以确定条型通孔结构138阻塞三条垂直迹线106、108、110以及四条水平迹线126、128、130和132。由此，垂直迹线106、108、110与水平迹线126、128、130、132中没有一条迹线能在条型通孔结构138的封闭146内被使用。这是因为假使垂直迹线106、108、110上的金属线要在封闭146内延伸，则此类金属线将太靠近互连144并且将违反设计规则/制造约束。类似地，假使水平迹线126、128、130或132上的金属线要在封闭146内延伸，则此类金属线将太靠近互连140并且将违反设计规则/制造约束。
图1B是解说方型通孔结构188的图示150。方型通孔结构188是可被用于向较低金属层提供功率(例如，Vdd)/接地(例如，Vss)的2x1通孔栈(包括两个方形通孔)。方型通孔结构188包括Mx层互连196、Mx-1层互连190、以及将Mx层互连196连接到Mx-1层互连190的通孔192和194。Mx层互连196在第一方向上延伸，而Mx-1层互连190在与第一方向正交的第二方向上延伸。互连和通孔的图案可重复，直到通孔栈抵达诸较低金属层。Mx层互连164和166以及Mx-1层互连168和170被示出仅仅是为了帮助解说方型通孔结构188的边界，并且不是方型通孔结构188的一部分。此外，互连164、166、168和170不必围绕方型通孔结构188。互连164、166、168和170的交点定义了矩形封闭198。由于制造约束/设计规则限制，不是方型通孔结构188的一部分的互连必须在封闭198之外。Mx和Mx-1层互连196、190比这些迹线中的每一者更宽，诸如在第一方向上延伸的垂直迹线152-160(被示出在Mx层上，所有这些迹线具有大致相同的宽度)以及在第二方向上延伸的水平迹线172-186(被示出在Mx-1层上；所有这些迹线具有大致相同的宽度)。通孔192、194各自具有比迹线102-112中的每一者的宽度更大的宽度w，并且具有比迹线122-136中的每一者的宽度更大的长度l。通过将这些迹线与封闭198比较，可以确定方型通孔结构188阻塞两条垂直迹线156和158以及五条水平迹线176、178、180、182和184。由此，垂直迹线156、158与水平迹线176、178、180、182、184中没有一条迹线可在方型通孔结构188的封闭198内被使用。这是因为假使垂直迹线156或158上的金属线要在封闭198内延伸，则此类金属线将太靠近互连196并且将违反设计规则/制造约束。类似地，假使水平迹线176、178、180、182或184上的金属线要在封闭198内延伸，则此类金属线将太靠近互连190并且将违反设计规则/制造约束。
图2是解说第一示例性通孔结构230的图示200。通孔结构230被形成在垂直迹线216-224之中的垂直迹线220上以及在水平迹线202-214之中的水平迹线206和210上。通孔结构230包括在迹线220上延伸的Mx层互连244、在迹线206上延伸的Mx-1层互连234、在迹线210上延伸的Mx-1层互连238、将Mx层互连244连接到Mx-1层互连234的通孔248、以及将Mx层互连244连接到Mx-1层互连238的通孔250。Mx层互连244在第一方向上延伸，而Mx-1层互连234和238在与第一方向正交的第二方向上延伸。通孔248和250各自在对应迹线的交叠部分内。如图2所示，通孔248在迹线220与迹线206的交叠部分内，而通孔250在迹线220与迹线210的交叠部分内。通孔248和250被一条迹线隔开，因为迹线209是迹线206与210的居间迹线。在一种配置中，通孔248和250正好被一条迹线隔开。在另一配置中，通孔248和250被两条或更多条迹线隔开。假定Mx-1层互连234和238具有根据用于特定制造工艺技术的设计规则的最小宽度，则Mx-1层互连234和238可跨至少三条垂直迹线的宽度而延伸以维持由设计规则施加的最小面积约束。具体地，Mx-1互连234和238的宽度可以是水平迹线的宽度，并且Mx-1互连234和238的长度可以被选择成满足由用于特定制造工艺技术的设计规则所施加的最小面积要求。在图2中，Mx-1层互连234和238各自跨垂直迹线218、220和222延伸。互连和通孔的图案可重复，直到通孔栈抵达较低金属层。
如图2所示，通孔结构230阻塞Mx-1的两条水平迹线(即，水平迹线206和210)以及Mx的一条垂直迹线(即，垂直迹线220)。互连242、246、232、236和240帮助解说互连离通孔结构230的可允许间隔。此类互连242、246、232、236和/或240可以毗邻或可以不毗邻通孔结构230。互连(诸如互连242、246、232、236和/或240)可以毗邻于通孔结构230延伸(例如，互连242、246、232、240)或穿过通孔结构230延伸(例如，互连236)。当此类互连242、246、232、236和/或240中的一者或多者毗邻/穿过通孔结构230延伸时，该一个或多个互连可以彼此解耦并且与通孔结构230解耦，并且可以携带不同信号。例如，互连242和246可以毗邻于通孔结构230延伸，并且可以彼此解耦并且与通孔结构230解耦。对于另一示例，互连236可以通过通孔结构230延伸(在248处的通孔栈与250处的通孔栈之间)，并且可以与通孔结构230解耦。对于又一示例，互连232和240可以毗邻于通孔结构230延伸，并且可以彼此解耦并且与通孔结构230解耦，并且与其他互连(诸如互连242、246和236)解耦。
互连244、234和238可以与同一金属层上的其他互连不相连。例如，互连244可以与和互连244在同一金属层上的任何其他互连解耦。由此，互连244可仅连接到通孔248和250，以及互连244上用于向互连244提供功率或接地的任何其他通孔。对于另一示例，互连234和238可以各自与和互连234和238在同一金属层上的任何其他互连不相连。由此，互连234可以仅连接到通孔248以及连接到互连234之下的通孔，并且可以仅耦合到(通过通孔)同一金属层上的互连238。此外，互连238可以仅连接到通孔250以及连接到互连238之下的通孔，并且可以仅耦合到(通过通孔)同一金属层上的互连234。
通孔结构230具有与图1A、1B的通孔结构相比大致相同的PG强度，但具有更高的信号孔隙度/可布线性，因为通孔结构230比通孔结构138和188阻塞的迹线要少。由此，对通孔结构230的使用与图1A、1B的通孔结构相比维持了PG强度，同时改善了信号孔隙度/可布线性。改善的信号孔隙度/可布线性允许更紧凑的布线，以及结果允许更小的管芯尺寸。
图3A是解说第一示例性通孔结构320的图示300。图3B是解说第一示例性通孔结构320的侧视图的图示350。图示350是通孔结构320的从第二方向的侧透视。通孔结构320对应于图2的通孔结构230。通孔结构320包括Mx层互连302、Mx-1层互连304、Mx-1层互连306、将Mx层互连302连接到Mx-1层互连304的通孔308、以及将Mx层互连302连接到Mx-1层互连306的通孔310。M x层互连302在第一方向上延伸，而Mx-1层互连304和306在与第一方向正交的第二方向上延伸。通孔308和310各自在对应迹线的交叠部分内。通孔308和310中的每一者的长度l小于或等于Mx-1层互连304和306的宽度wh，并且通孔308和310中的每一者的宽度w小于或等于Mx层互连302的宽度wv。通孔308和310被一条迹线隔开(参见图2)。Mx-1层互连304和306可以跨至少三条垂直迹线的宽度延伸(参见图2)。具体地，Mx-1层互连304和306可以延伸分别经过通孔308和310(由lh指示)达至少三个通孔宽度w。由此，lh≥3w。
互连和通孔的图案可重复，直到通孔栈结构抵达较低金属层。例如，参考图3B，通孔结构320包括第一通孔栈352和第二通孔栈354。第一通孔栈352进一步包括通孔x-2 362、Mx-2层互连364、通孔x-3 366、Mx-3层互连368、通孔x-4 370、Mx-4层互连372，以此类推，直到抵达通孔3 374和M3层互连376。第二通孔栈354进一步包括通孔x-2 382、Mx-2层互连364、通孔x-3384、Mx-3层互连386、通孔x-4 388、Mx-4层互连372，以此类推，直到抵达通孔3 390和M3层互连376。Mx-3层互连368和386也可以跨至少三条垂直迹线的宽度延伸(参见图2)。具体地，Mx-3层互连368可以延伸过通孔x-3 366和通孔x-4 370(由lh指示)达至少三个通孔宽度w，并且Mx-3层互连386可以延伸过通孔x-3 384和通孔x-4 388(由lh指示)达至少三个通孔宽度w。通孔结构320将功率(例如，Vdd)/接地(例如，Vss)从Mx层互连302提供到M3层互连376。在一个示例中，Mx层可以是M9层。M3层互连376处的功率/接地被提供到位于M3层互连376之下的金属氧化物半导体(MOS)(例如，n型MOS(nMOS)、p型MOS(pMOS))晶体管。由此，M3层互连376被耦合到位于M3层互连376之下的至少一个MOS晶体管的源极。
如关于图2所讨论的，通孔结构320阻塞两条水平迹线以及一条垂直迹线。通孔结构320具有与图1A、1B的通孔结构相比大致相同的PG强度，但具有更高的信号孔隙度/可布线性。由此，对通孔结构320的使用与图1A、1B的通孔结构相比维持了PG强度，同时改善了信号孔隙度/可布线性。改善的信号孔隙度/可布线性允许更紧凑的布线，以及结果允许更小的管芯尺寸。
图4是解说第二示例性通孔结构430的俯视图的图示400。通孔结构430被形成在垂直迹线416-424的垂直迹线420上以及在水平迹线402-214的水平迹线406和410上。通孔结构430包括在迹线406上延伸的Mx层互连434、在迹线410上延伸的Mx层互连438、在迹线420上延伸的Mx-1层互连444、将Mx层互连434连接到Mx-1层互连444的通孔448、以及将Mx层互连438连接到Mx-1层互连444的通孔450。Mx层互连434和438在第一方向上延伸，而Mx-1层互连444在与第一方向正交的第二方向上延伸。通孔448和450各自在对应迹线的交叠部分内。如图4所示，通孔448在迹线420与迹线406的交叠部分内，而通孔450在迹线420与迹线410的交叠部分内。通孔448和450被一条迹线隔开，因为迹线408是迹线406与410的居间迹线。在一种配置中，通孔448和450正好被一条迹线隔开。在另一配置中，通孔448和450被两条或更多条迹线隔开。假定Mx层互连434和438具有根据用于特定制造工艺技术的设计规则的最小宽度，则Mx层互连434和438可跨至少三条垂直迹线的宽度而延伸以维持由设计规则施加的最小面积约束。具体地，Mx互连434和438的宽度可以是水平迹线的宽度，并且Mx互连434和438的长度可以被选择成满足由用于特定制造工艺技术的设计规则所施加的最小面积要求。在图4中，Mx层互连434和438各自跨垂直迹线418、420和422延伸。互连和通孔的图案可重复，直到通孔栈抵达各较低金属层。
如图4所示，通孔结构430阻塞Mx的两条水平迹线(即，水平迹线406和410)以及Mx-1的一条垂直迹线(即，垂直迹线420)。互连442、446、432、436和440帮助解说互连离通孔结构430的允许间隔。此类互连442、446、432、436和/或440可以毗邻或可以不毗邻通孔结构430。互连(诸如互连442、446、432、436和/或440)可以毗邻于通孔结构430延伸(例如，互连442、446、432、440)或穿过通孔结构430延伸(例如，互连436)。当此类互连442、446、432、436和/或440中的一者或多者毗邻/穿过通孔结构430延伸时，该一个或多个互连可以彼此解耦并且与通孔结构430解耦，并且可以携带不同信号。例如，互连442和446可以毗邻于通孔结构430延伸，并且可以彼此解耦并且与通孔结构430解耦。对于另一示例，互连436可以穿过通孔结构430延伸(在448处的通孔栈与450处的通孔栈之间)，并且可以与通孔结构430解耦。对于又一示例，互连432和440可以毗邻于通孔结构430延伸，并且可以彼此解耦并且与通孔结构430解耦，并且与其他互连(诸如互连442、446和436)解耦。
互连444、434和438可以与同一金属层上的其他互连解耦。例如，互连444可以与和互连444在同一金属层上的任何其他互连解耦。由此，互连444可以仅连接到通孔448和450，以及连接到互连444之下的通孔。对于另一示例，互连434和438可以各自与和互连434和438在同一金属层上的任何其他互连解耦。由此，互连434可以仅连接到通孔448以及连接到互连434之上用于向互连434提供功率/接地的通孔，并且可以仅耦合(通过通孔)到同一金属层上的互连438。另外，互连438可以仅连接到通孔250以及连接到互连438之上用于向互连438提供功率/接地的通孔，并且可以仅耦合(通过通孔)到同一金属层上的互连434。
通孔结构430具有与图1A、1B的通孔结构相比大致相同的PG强度，但具有更高的信号孔隙度/可布线性，因为通孔结构430比通孔结构138和188阻塞的迹线要少。由此，对通孔结构430的使用与图1A、1B的通孔结构相比维持了PG强度，同时改善了信号孔隙度/可布线性。改善的信号孔隙度/可布线性允许更紧凑的布线，以及结果允许更小的管芯尺寸。
图5A是解说第二示例性通孔结构520的图示500。图5B是解说第二示例性通孔结构520的侧透视的图示550。图示550是通孔结构520的从第一方向的侧透视。通孔结构520包括Mx层互连502、Mx层互连504、Mx-1层互连506、将Mx层互连502连接到Mx-1层互连506的通孔508、以及将Mx层互连504连接到Mx-1层互连506的通孔510。Mx层互连502和504在第一方向上延伸，而Mx-1层互连506在与第一方向正交的第二方向上延伸。通孔508和510各自在对应迹线的交叠部分内。通孔508和510中的每一者的长度l小于或等于Mx-1层互连506的宽度wh，并且通孔508和510中的每一者的宽度w小于或等于Mx层互连502和504的宽度wv。通孔508和510被一条迹线隔开。Mx层互连502和504可以跨至少三条水平迹线的宽度延伸。具体地，Mx层互连502和504可以分别延伸过通孔508和510(由lv指示)达至少三个通孔宽度w。由此，lv≥3w。
互连和通孔的图案可重复，直到通孔栈结构抵达较低金属层。例如，参考图5B，通孔结构520包括第一通孔栈552和第二通孔栈554。第一通孔栈552进一步包括通孔x-2 562、Mx-2层互连564、通孔x-3 566、Mx-3层互连568、通孔x-4 570、Mx-4层互连572，以此类推，直到抵达通孔3 574和M3层互连576。第二通孔栈554进一步包括通孔x-2 582、Mx-2层互连584、通孔x-3386、Mx-3层互连568、通孔x-4 588、Mx-4层互连590，以此类推，直到抵达通孔3 592和M3层互连576。Mx-2/Mx-4层互连564、584、572、590可以各自跨至少三条水平迹线的宽度延伸。具体地，Mx-2/Mx-4层互连564、584、572、590可以延伸过所连接通孔(由lv指示)达至少三个通孔宽度w。通孔结构520将功率(例如，Vdd)/接地(例如，Vss)从Mx层互连502和504提供到M3层互连576。在一个示例中，Mx层可以是M9层。M3层互连576处的功率/接地被提供到位于M3层互连576之下的MOS(例如，nMOS、pMOS)晶体管。由此，M3层互连576被耦合到位于M3层互连576之下的至少一个MOS晶体管的源极。
类似于图3A、3B的通孔结构320，通孔结构520阻塞三条迹线。具体地，通孔结构520阻塞两条垂直迹线和一条水平迹线。通孔结构520比通孔结构320阻塞的垂直迹线要多，但比通孔结构320阻塞的水平迹线要少。相应地，通孔结构520可以在期望有更多水平信号布线迹线时被使用，而通孔结构320可以在期望有更多垂直信号布线迹线时被使用。通孔结构320、520具有相同的PG强度。通孔结构520具有与图1A、1B的通孔结构相比大致相同的PG强度，但具有更高的信号孔隙度/可布线性。由此，对通孔结构520的使用与图1A、1B的通孔结构相比维持了PG强度，同时改善了信号孔隙度/可布线性。改善的信号孔隙度/可布线性允许更紧凑的布线，以及结果允许更小的管芯尺寸。
图6是解说第三示例性通孔结构620的图示600。通孔结构620包括Mx层互连602、Mx层互连604、Mx-1层互连606、Mx-1层互连608、将Mx层互连602连接到Mx-1层互连606的通孔610、将Mx层互连604连接到Mx-1层互连606的通孔612、将Mx层互连602连接到Mx-1层互连608的通孔614、以及将Mx层互连604连接到Mx-1层互连608的通孔616。Mx层互连602和604在第一方向上延伸，而Mx-1层互连606和608在与第一方向正交的第二方向上延伸。通孔610、612、614和616各自在对应迹线的交叠部分内。通孔610、612、614和616中的每一者的长度l小于或等于Mx-1层互连606和608的宽度wh，并且通孔610、612、614和616中的每一者的宽度w小于或等于Mx层互连602和604的宽度wv。通孔610和612以及通孔614和616被一条迹线隔开(类似于图5A、5B的通孔结构520)，而通孔610和614以及通孔612和616被一条迹线隔开(类似于图3A、3B的通孔结构320)。Mx层互连602和604可以各自跨至少三条水平迹线的宽度延伸，并且Mx-1层互连606和608可以各自跨至少三条垂直迹线的宽度延伸。
互连和通孔的图案可重复，直到通孔栈结构抵达较低金属层。通孔结构620将功率(例如，Vdd)/接地(例如，Vss)从Mx层互连602和604提供到较低金属My层互连，其中My层比Mx层低。从方向A的侧透视类似于图3B的侧透视，而从方向B的侧透视类似于图5B的侧透视。通孔结构620阻塞四条迹线。具体地，通孔结构620阻塞两条垂直迹线和两条水平迹线。通孔结构620与通孔结构320和520相比多阻塞一条附加迹线，并且因此具有比通孔结构320和520低的信号孔隙度/可布线性。然而，通孔结构620具有通孔结构320和520的电阻的一半，并且相应地有两倍的PG强度。通孔结构620可以被用于要求较高PG强度的应用。
一种装置可包括通孔结构620和附加互连，类似于图2、4中解说的那些。例如，第一互连可以延伸穿过通孔结构620，以使得第一互连在互连602、604之间。第一互连可以与通孔结构620解耦。对于另一示例，第二互连可以延伸穿过通孔结构620，以使得第二互连在互连606、608之间。第二互连可以与通孔结构620解耦。此装置可包括通孔结构620以及第一和第二互连中的至少一者。互连602、604、606、608中的每一者可以与同一金属层上的通孔结构620之外的互连解耦。例如，互连602在耦合至(通过通孔)同一金属层上的互连604的同时，可以与同一金属层上除了互连604之外的任何其他互连解耦。对于另一示例，互连606在耦合至(通过通孔)同一金属层上的互连608的同时，可以与同一金属层上除了互连608之外的任何其他互连解耦。此外，互连602、604、606、608中的每一者可以与通孔结构620之外的通孔解耦，耦合至互连602和604以向互连602和604提供功率/接地的通孔除外。最高层互连可以在M9层上而最低层互连可以在M3层上。M3层互连处的功率/接地可被提供到位于M3层互连之下的MOS(例如，nMOS、pMOS)晶体管。由此，M3层互连可被耦合到位于M3层互连之下的至少一个MOS晶体管的源极。
再次参考图2、3A、3B，包括导电栈结构320的装置230包括在Mx层上并且在第一迹线上在第一方向上延伸的Mx层互连302/244，以及在金属My层上的My层互连376。My层(例如，M3层)是比Mx层低的层。装置230进一步包括耦合在Mx层互连302/244与My层互连376之间的第一通孔栈352。第一通孔栈352包括在Mx-1层上的第一Mx-1层互连304/234，并且包括多个通孔。第一Mx-1层互连304/234是比My层互连更高的层。第一Mx-1层互连304/234在第二迹线上在第二方向上延伸。第二方向与第一方向正交。该多个通孔包括在第一迹线与第二迹线的交叠部分内连接到Mx层互连302/244和第一Mx-1层互连304/234的第一通孔308/248。该多个通孔包括耦合在My层互连376与第一Mx-1层互连304/234之间的第二通孔(通孔374、370、366或362中的任一者)。第二通孔(通孔374、370、366或362中的任一者)在第一迹线与第二迹线的交叠部分内。装置230进一步包括耦合在Mx层互连302/244与My层互连376之间的第二通孔栈354。第二通孔栈354包括第二Mx-1层互连306/238和第二多个通孔。第二Mx-1层互连306/238在第三迹线上在第二方向上延伸。第二多个通孔包括在第一迹线与第三迹线的交叠部分内连接到Mx层互连302/244和第二Mx-1层互连306/238的第三通孔310/250。第二多个通孔包括耦合在My层互连376与第二Mx-1层互连306/238之间的第四通孔(通孔390、388、384或382中的任一者)。第四通孔(通孔390、388、384或382中的任一者)在第一迹线与第三迹线的交叠部分内。装置230进一步包括在与第一迹线紧邻的第四迹线上的在第一方向上延伸的第二Mx层互连242。装置230进一步包括在与第一迹线紧邻的第五迹线上的在第一方向上延伸的第三Mx层互连246。Mx层互连244在第二Mx层互连242与第三Mx层互连246之间。第二Mx层互连242和第三Mx层互连246彼此解耦。
在一种配置中，第一通孔308/248和第二通孔(通孔374、370、366或362中的任一者)各自具有大致为w的宽度，并且第一Mx-1层互连304/234延伸过第一通孔308/248和第二通孔(通孔374、370、366或362中的任一者)达至少长度3w。另外，第三通孔310/250和第四通孔(通孔390、388、384或382中的任一者)各自具有大致为w的宽度，并且第二Mx-1层互连306/238延伸过第三通孔310/250和第四通孔(通孔390、388、384或382中的任一者)达至少长度3w。在一种配置中，装置230进一步包括在第一Mx-1层互连304/234与第二Mx-1层互连306/238之间的在第二方向上延伸的第三Mx-1层互连236。第三Mx-1层互连236与第一Mx-1层互连304/234和第二Mx-1层互连306/238解耦。
在一种配置中，Mx层互连302/244与Mx层上的任何互连解耦。在一种配置中，第一Mx-1层互连304/234与Mx-1层上除了第二Mx-1层互连306/238之外的任何互连解耦。在一种配置中，第一Mx-1层互连304/234与Mx层与Mx-1层之间除了第一通孔308/248之外的任何通孔解耦。在一种配置中，第二Mx-1层互连306/238与Mx-1层上除了第一Mx-1层互连304/234之外的任何互连解耦。在一种配置中，第二Mx-1层互连306/238与Mx层与Mx-1层之间除了第三通孔310/250之外的任何通孔解耦。在一种配置中，My层是M3层。在一种配置中，装置230包括位于My层互连之下的多个MOS晶体管。My层互连耦合到至少一个MOS晶体管的源极。
类似于图2中示出的结构，第一和第三通孔308/248、310/250被至少一条迹线隔开，而第二和第四通孔被至少一条迹线隔开。在一种配置中，第一和第三通孔308/248、310/250分别被正好一条迹线(通过一条居间迹线)隔开，而第二和第四通孔正好被一条迹线隔开(通过一条居间迹线)。类似于图2中示出的结构，第一Mx-1层互连304/234跨至少三条迹线延伸。第一和第二通孔栈352、354可以将功率(例如，Vdd)或接地(例如，Vss)(一般地可提供电压)从Mx层互连302/244提供到My层互连376。
再次参考图6，导电栈结构装置620包括在第一迹线上的在第一方向上延伸的Mx层互连602、以及金属My层互连(参见图3B、5B，因为图6的从方向A的侧透视类似于图3B而图6的从方向B的侧透视类似于图5B)。My层(例如，M3层)是比Mx层低的层。导电栈结构装置620进一步包括耦合在Mx层互连602与My层互连之间的第一通孔栈(610处)。第一通孔栈包括第一Mx-1层互连606和多个通孔。第一Mx-1层互连606是比My层互连高的层。第一Mx-1层互连606在第二迹线上在第二方向上延伸。第二方向与第一方向正交。该多个通孔包括在第一迹线与第二迹线的交叠部分内连接到Mx层互连602和第一Mx-1层互连606的第一通孔610。该多个通孔包括耦合在My层互连与第一Mx-1层互连606之间的第二通孔。第二通孔在第一迹线与第二迹线的交叠部分内。导电栈结构装置620进一步包括耦合在Mx层互连602与My层互连之间的第二通孔栈(614处)。第二通孔栈包括第二Mx-1层互连608和第二多个通孔。第二Mx-1层互连608在第三迹线上在第二方向上延伸。第二多个通孔包括在第一迹线与第三迹线的交叠部分内连接到Mx层互连602和第二Mx-1层互连608的第三通孔614。第二多个通孔包括耦合在My层互连与第二Mx-1层互连608之间的第四通孔。第四通孔在第一迹线与第三迹线的交叠部分内。
导电栈结构装置620进一步包括在第四迹线上的在第一方向上延伸的第二Mx层互连604。导电栈结构装置620进一步包括耦合在第二Mx层互连604与My层互连之间的第三通孔栈(612处)。第三通孔栈包括第一Mx-1层互连606和第三多个通孔。第三多个通孔包括在第四迹线与第二迹线的交叠部分内连接到第二Mx层互连604和第一Mx-1层互连606的第五通孔612。第三多个通孔包括耦合在My层互连与第一Mx-1层互连606之间的第六通孔。第六通孔在第四迹线与第二迹线的交叠部分内。导电栈结构装置620进一步包括耦合在第二Mx层互连604与My层互连之间的第四通孔栈(616处)。第四通孔栈包括第二Mx-1层互连608和第四多个通孔。第四多个通孔包括在第四迹线与第三迹线的交叠部分内连接到第二Mx层互连604和第二Mx-1层互连608的第七通孔616。第四多个通孔包括耦合在My层互连与第二Mx-1层互连608之间的第八通孔。第八通孔在第四迹线与第三迹线的交叠部分内。
类似于图2中示出的结构，第一和第三通孔610、614被至少一条迹线隔开，第二和第四通孔被至少一条迹线隔开，第五和第七通孔612、616被至少一条迹线隔开，而第六和第八通孔被至少一条迹线隔开。在一种配置中，第一和第三通孔610、614正好被一条迹线隔开(通过一条居间迹线)，第二和第四通孔正好被一条迹线隔开(通过一条居间迹线)，第五和第七通孔612、616正好被一条迹线隔开(通过一条居间迹线)，而第六和第八通孔正好被一条迹线隔开(通过一条居间迹线)。类似于图2中示出的结构，第一Mx-1层互连606跨至少三条迹线延伸，而第二Mx-1层互连608跨至少三条迹线延伸。
再次参考图5，包括导电栈结构520的装置430包括在Mx层上并且在第一迹线上在第一方向上延伸的第一Mx层互连502/434，在Mx层上并且在第二迹线上在第一方向上延伸的第二Mx层互连504/438，以及My层上的My层互连576。My层(例如，M3层)是比Mx层低的层。装置430进一步包括耦合在第一Mx层互连502/434与My层互连576之间的第一通孔栈552。第一通孔栈552包括在Mx-1层上的Mx-1层互连506/444，并且包括多个通孔。Mx-1层互连506/444是比My层互连576高的层。Mx-1层互连506/444在第三迹线上在第二方向上延伸。第二方向与第一方向正交。该多个通孔包括在第一迹线与第三迹线的交叠部分内连接到第一Mx层互连502/434和Mx-1层互连506/444的第一通孔508/448。该多个通孔包括耦合在My层互连576与Mx-1层互连506/444之间的第二通孔(通孔574、570、566或562中的任一者)。第二通孔(通孔574、570、566或562中的任一者)在第一迹线与第三迹线的交叠部分内。装置430进一步包括耦合在第二Mx层互连504/438与My层互连576之间的第二通孔栈554。第二通孔栈554包括Mx-1层互连506/444和第二多个通孔。第二多个通孔包括在第二迹线与第三迹线的交叠部分内连接到第二Mx层互连504/438和Mx-1层互连506/444的第三通孔510/450。第二多个通孔包括耦合在My层互连576与Mx-1层互连506/444之间的第四通孔(通孔592、588、586或582中的任一者)。第四通孔(通孔592、588、586或582中的任一者)在第二迹线与第三迹线的交叠部分内。该装置进一步包括在与第一迹线和第二迹线紧邻的第四迹线上的在第一方向上延伸的第三Mx层互连436。第三Mx层互连436在第一Mx层互连502/434与第二Mx层互连504/438之间延伸。第三Mx层互连436与第一Mx层互连502/434和第二Mx层互连504/438解耦。
在一种配置中，第一通孔508/448具有大致为w的宽度，而第一Mx层互连502/434延伸过第一通孔508/448达至少长度3w。另外，第三通孔510/450具有大致为w的宽度，而第二Mx层互连504/438延伸过第三通孔510/450达至少长度3w。在一种配置中，该装置进一步包括在紧邻第三迹线的第五迹线上的在第二方向上延伸的第二Mx-1层互连442，以及在紧邻第三迹线的第六迹线上的在第二方向上延伸的第三Mx-1层互连446。Mx-1层互连506/444在第二Mx-1层互连442与第三Mx-1层互连446之间。Mx-1层互连506/444与第二Mx-1层互连442和第三Mx-1层互连446解耦，而第二Mx-1层互连442和第三Mx-1层互连446彼此解耦。在一种配置中，第一Mx层互连502/434与Mx层上除了第二Mx层互连504/438之外的任何互连解耦，而第二Mx层互连504/438与Mx层上除了第一Mx层互连502/434之外的任何互连解耦。
在一种配置中，Mx-1层互连506/444与Mx-1层上的任何互连解耦。在一种配置中，Mx-1层互连506/444与Mx层与Mx-1层之间除了第一通孔508/448和第三通孔510/450之外的任何通孔解耦。在一种配置中，My层是M3层。在一种配置中，该装置进一步包括位于My层互连之下的多个MOS晶体管。My层互连576耦合到至少一个MOS晶体管的源极。
第一和第三通孔508/448、510/450分别被至少一条迹线隔开，而第二和第四通孔被至少一条迹线隔开。在一种配置中，第一和第三通孔508/448、510/450正好被一条迹线(通过一条居间迹线)隔开，而第二和第四通孔正好被一条迹线隔开(通过一条居间迹线)。第一和第二Mx层互连502/434、504/438分别各自跨至少三条迹线延伸。第一和第二通孔栈552、554将功率(例如，Vdd)或接地(例如，Vss)(一般地可提供电压)从第一和第二Mx层互连502/434、504/438提供到My层互连576。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。此外，一些步骤可被组合或被略去。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必然被解释为优于或胜过其他方面。除非特别另外声明，否则术语“一些”指的是一个或多个。诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”以及“A、B、C或其任何组合”之类的组合包括A、B和/或C的任何组合，并可包括多个A、多个B或多个C。具体地，诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”以及“A、B、C或其任何组合”之类的组合可以是仅有A、仅有B、仅有C、A和B、A和C、B和C，或A和B和C，其中任何这种组合可包含A、B或C的一个或多个成员。术语“连接”意思是“直接连接”。术语“耦合”意思是“连接”或通过其他元件的“间接连接”。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。

Claims (30)

1.一种包括导电栈结构的装置，包括：
在金属x(Mx)层上并且在第一迹线上在第一方向上延伸的Mx层互连；
在金属y(My)层上的My层互连，所述My层是比所述Mx层低的层；
耦合在所述Mx层互连与所述My层互连之间的第一通孔栈，所述第一通孔栈包括在金属x-1(Mx-1)层上的第一Mx-1层互连并且包括多个通孔，所述第一Mx-1层互连是比所述My层互连高的层，所述第一Mx-1层互连在第二迹线上在第二方向上延伸，所述第二方向与所述第一方向正交，所述多个通孔包括在所述第一迹线与所述第二迹线的交叠部分内连接到所述Mx层互连和所述第一Mx-1层互连的第一通孔，所述多个通孔包括耦合在所述My层互连与所述第一Mx-1层互连之间的第二通孔，所述第二通孔在所述第一迹线与所述第二迹线的交叠部分内；
耦合在所述Mx层互连与所述My层互连之间的第二通孔栈，所述第二通孔栈包括第二Mx-1层互连和第二多个通孔，所述第二Mx-1层互连在第三迹线上在第二方向上延伸，所述第二多个通孔包括在所述第一迹线与所述第三迹线的交叠部分内连接到所述Mx层互连和所述第二Mx-1层互连的第三通孔，所述第二多个通孔包括耦合在所述My层互连与所述第二Mx-1层互连之间的第四通孔，所述第四通孔在所述第一迹线与所述第三迹线的交叠部分内；
在紧邻所述第一迹线的第四迹线上在第一方向上延伸的第二Mx层互连；以及
在紧邻所述第一迹线的第五迹线上在第一方向上延伸的第三Mx层互连，所述Mx层互连在所述第二Mx层互连与所述第三Mx层互连之间，所述第二Mx层互连和所述第三Mx层互连彼此解耦。
2.如权利要求1所述的装置，其特征在于：
所述第一通孔和所述第二通孔各自具有大致为w的宽度，并且所述第一Mx-1层互连延伸过所述第一通孔和所述第二通孔达至少长度3w；以及
所述第三通孔和所述第四通孔各自具有大致为w的宽度，并且所述第二Mx-1层互连延伸过所述第三通孔和所述第四通孔达至少长度3w。
3.如权利要求1所述的装置，其特征在于，进一步包括在所述第一Mx-1层互连和所述第二Mx-1层互连之间在第二方向上延伸的第三Mx-1层互连，所述第三Mx-1层互连与所述第一Mx-1层互连和第二Mx-1层互连解耦。
4.如权利要求1所述的装置，其特征在于，所述Mx层互连与所述Mx层上的任何互连解耦。
5.如权利要求1所述的装置，其特征在于，所述第一Mx-1层互连与所述Mx-1层上除了所述第二Mx-1层互连之外的任何互连解耦。
6.如权利要求5所述的装置，其特征在于，所述第一Mx-1层互连与所述Mx层与Mx-1层之间除了所述第一通孔之外的任何通孔解耦。
7.如权利要求1所述的装置，其特征在于，所述第二Mx-1层互连与所述Mx-1层上除了所述第一Mx-1层互连之外的任何互连解耦。
8.如权利要求7所述的装置，其特征在于，所述第二Mx-1层互连与所述Mx层与所述Mx-1层之间除了所述第三通孔之外的任何通孔解耦。
9.如权利要求1所述的装置，其特征在于，所述My层是M3层。
10.如权利要求1所述的装置，其特征在于，进一步包括位于所述My层互连之下的多个金属氧化物半导体(MOS)晶体管，其中所述My层互连被耦合至这些MOS晶体管中的至少一者的源极。
11.如权利要求1所述的装置，其特征在于，所述第一和第三通孔被至少一条迹线隔开，而所述第二和第四通孔被至少一条迹线隔开。
12.如权利要求11所述的装置，其特征在于，所述第一和第三通孔被一条迹线隔开，而所述第二和第四通孔被一条迹线隔开。
13.如权利要求1所述的装置，其特征在于，所述第一Mx-1层互连跨至少三条迹线延伸。
14.如权利要求1所述的装置，其特征在于，进一步包括：
在第四迹线上的在第一方向上延伸的第二Mx层互连；
耦合在所述第二Mx层互连与所述My层互连之间的第三通孔栈，所述第三通孔栈包括所述第一Mx-1层互连和第三多个通孔，所述第三多个通孔包括在所述第四迹线与所述第二迹线的交叠部分内连接到所述第二Mx层互连和所述第一Mx-1层互连的第五通孔，所述第三多个通孔包括耦合在所述My层互连与所述第一Mx-1层互连之间的第六通孔，所述第六通孔在所述第四迹线与所述第二迹线的交叠部分内；以及
耦合在所述第二Mx层互连与所述My层互连之间的第四通孔栈，所述第四通孔栈包括所述第二Mx-1层互连和第四多个通孔，所述第四多个通孔包括在所述第四迹线与所述第三迹线的交叠部分内连接到所述第二Mx层互连和所述第二Mx-1层互连的第七通孔，所述第四多个通孔包括耦合在所述My层互连与所述第二Mx-1层互连之间的第八通孔，所述第八通孔在所述第四迹线与所述第三迹线的交叠部分内。
15.如权利要求14所述的栈结构，其特征在于，所述第一和第三通孔被至少一条迹线隔开，所述第二和第四通孔被至少一条迹线隔开，所述第五和第七通孔被至少一条迹线隔开，而所述第六和第八通孔被至少一条迹线隔开。
16.如权利要求15所述的栈结构，其特征在于，所述第一和第三通孔被一条迹线隔开，所述第二和第四通孔被一条迹线隔开，所述第五和第七通孔被一条迹线隔开，而所述第六和第八通孔被一条迹线隔开。
17.如权利要求14所述的装置，其特征在于，所述第一Mx-1层互连跨至少三条迹线延伸，而所述第二Mx-1层互连跨至少三条迹线延伸。
18.如权利要求1所述的装置，其特征在于，所述第一和第二通孔栈将功率或接地中的一者从所述Mx层互连提供到所述My层互连。
19.一种包括导电栈结构的装置，包括：
在金属x(Mx)层上并且在第一迹线上在第一方向上延伸的第一Mx层互连；
在所述Mx层上并且在第二迹线上在第一方向上延伸的第二Mx层互连；
在金属y(My)层上的My层互连，所述My层是比所述Mx层低的层；
耦合在所述第一Mx层互连与所述My层互连之间的第一通孔栈，所述第一通孔栈包括在金属x-1(Mx-1)层上的Mx-1层互连并且包括多个通孔，所述Mx-1层互连是比所述My层互连高的层，所述Mx-1层互连在第三迹线上在第二方向上延伸，所述第二方向与所述第一方向正交，所述多个通孔包括在所述第一迹线与所述第三迹线的交叠部分内连接到所述第一Mx层互连和所述Mx-1层互连的第一通孔，所述多个通孔包括耦合在所述My层互连与所述Mx-1层互连之间的第二通孔，所述第二通孔在所述第一迹线与所述第三迹线的交叠部分内；
耦合在所述第二Mx层互连与所述My层互连之间的第二通孔栈，所述第二通孔栈包括所述Mx-1层互连和第二多个通孔，所述第二多个通孔包括在所述第二迹线与所述第三迹线的交叠部分内连接到所述第二Mx层互连和所述Mx-1层互连的第三通孔，所述第二多个通孔包括耦合在所述My层互连与所述Mx-1层互连之间的第四通孔，所述第四通孔在所述第二迹线与所述第三迹线的交叠部分内；以及
在紧邻所述第一迹线和所述第二迹线的第四迹线上的在第一方向上延伸的第三Mx层互连，所述第三Mx层互连在所述第一Mx层互连与所述第二Mx层互连之间延伸，所述第三Mx层互连与所述第一Mx层互连和所述第二Mx层互连解耦。
20.如权利要求19所述的装置，其特征在于：
所述第一通孔具有大致为w的宽度，并且所述第一Mx层互连延伸过所述第一通孔达至少3w长度；以及
所述第三通孔具有大致为w的宽度，并且所述第二Mx层互连延伸过所述第三通孔达至少3w长度。
21.如权利要求19所述的装置，其特征在于，进一步包括：
在紧邻所述第三迹线的第五迹线上在第二方向上延伸的第二Mx-1层互连；以及
在紧邻所述第三迹线的第六迹线上在第二方向上延伸的第三Mx-1层互连，
其中所述Mx-1层互连在所述第二Mx-1层互连与所述第三Mx-1层互连之间，所述Mx-1层互连与所述第二Mx-1层互连和所述第三Mx-1层互连解耦，并且所述第二Mx-1层互连与所述第三Mx-1层互连彼此解耦。
22.如权利要求19所述的装置，其特征在于，所述第一Mx层互连与所述Mx层上除了所述第二Mx层互连之外的任何互连解耦，而所述第二Mx层互连与所述Mx层上除了所述第一Mx层互连之外的任何互连解耦。
23.如权利要求19所述的装置，其特征在于，所述Mx-1层互连与所述Mx-1层上的任何互连解耦。
24.如权利要求23所述的装置，其特征在于，所述Mx-1层互连与所述Mx层与所述Mx-1层之间除了所述第一通孔和所述第三通孔之外的任何通孔解耦。
25.如权利要求19所述的装置，其特征在于，所述My层是M3层。
26.如权利要求19所述的装置，其特征在于，进一步包括位于所述My层互连之下的多个金属氧化物半导体(MOS)晶体管，其中所述My层互连被耦合至所述MOS晶体管中的至少一者的源极。
27.如权利要求19所述的装置，其特征在于，所述第一和第三通孔被至少一条迹线隔开，而所述第二和第四通孔被至少一条迹线隔开。
28.如权利要求27所述的装置，其特征在于，所述第一和第三通孔被一条迹线隔开，而所述第二和第四通孔被一条迹线隔开。
29.如权利要求19所述的装置，其特征在于，所述第一和第二Mx层互连各自跨至少三条迹线延伸。
30.如权利要求19所述的装置，其特征在于，所述第一和第二通孔栈将功率或接地中的一者从所述第一和第二Mx层互连提供到所述My层互连。
CN201580058627.5A 2014-10-30 2015-10-05 用于优化信号孔隙度的通孔结构 Active CN107148670B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462072966P 2014-10-30 2014-10-30
US62/072,966 2014-10-30
US14/744,634 US9520358B2 (en) 2014-10-30 2015-06-19 Via structure for optimizing signal porosity
US14/744,634 2015-06-19
PCT/US2015/053937 WO2016069205A1 (en) 2014-10-30 2015-10-05 Via structure for optimizing signal porosity

Publications (2)

Publication Number Publication Date
CN107148670A true CN107148670A (zh) 2017-09-08
CN107148670B CN107148670B (zh) 2019-04-12

Family

ID=55853502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058627.5A Active CN107148670B (zh) 2014-10-30 2015-10-05 用于优化信号孔隙度的通孔结构

Country Status (8)

Country Link
US (2) US9520358B2 (zh)
EP (1) EP3213346A1 (zh)
JP (1) JP6266845B2 (zh)
KR (1) KR101831621B1 (zh)
CN (1) CN107148670B (zh)
BR (1) BR112017008729B1 (zh)
CA (1) CA2962779A1 (zh)
WO (1) WO2016069205A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698158A (zh) * 2017-10-20 2019-04-30 三星电子株式会社 包括通孔阵列的集成电路及其制造方法
CN111602243A (zh) * 2018-01-10 2020-08-28 高通股份有限公司 使用混合网格和支柱布置的配电网络(pdn)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520358B2 (en) 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
US11239154B2 (en) * 2015-01-20 2022-02-01 Taiwan Semiconductor Manufacturing Company Ltd. Fishbone structure enhancing spacing with adjacent conductive line in power network
US9859891B1 (en) * 2016-06-24 2018-01-02 Qualcomm Incorporated Standard cell architecture for reduced parasitic resistance and improved datapath speed
US9947680B2 (en) * 2016-09-16 2018-04-17 Toshiba Memory Corporation Semiconductor memory device
JP6966686B2 (ja) * 2016-10-21 2021-11-17 株式会社ソシオネクスト 半導体装置
KR102636096B1 (ko) * 2017-10-20 2024-02-14 삼성전자주식회사 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10879202B1 (en) * 2019-07-26 2020-12-29 International Business Machines Corporation System and method for forming solder bumps
US12009295B2 (en) * 2021-11-09 2024-06-11 Qualcomm Incorporated Comb / fishbone metal stack

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135727A (ja) * 1999-08-20 2001-05-18 Seiko Epson Corp セミカスタムｉｃ
US20010045670A1 (en) * 2000-05-29 2001-11-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20060157739A1 (en) * 2005-01-18 2006-07-20 Nec Electronics Corporation Semiconductor integrated circuit, layout method, layout apparatus and layout program
CN101471340A (zh) * 2007-12-28 2009-07-01 松下电器产业株式会社 半导体集成电路
US20140241026A1 (en) * 2013-02-22 2014-08-28 Micron Technology, Inc. Interconnections for 3d memory
US20140252650A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522144B2 (ja) * 1999-02-25 2004-04-26 富士通株式会社 容量回路および半導体集積回路装置
US6696712B1 (en) * 2000-08-11 2004-02-24 Seiko Epson Corporation Semicustom IC having adjacent macrocells
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
JP2008066371A (ja) * 2006-09-05 2008-03-21 Matsushita Electric Ind Co Ltd 半導体集積回路における電源配線構造
JP2008091722A (ja) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 半導体集積回路
WO2009044464A1 (ja) 2007-10-03 2009-04-09 Fujitsu Microelectronics Limited 容量素子及び半導体装置
US8014124B2 (en) 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
US9496217B2 (en) * 2009-06-04 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a via
US8378450B2 (en) 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
JP5097997B2 (ja) * 2009-10-19 2012-12-12 ルネサスエレクトロニクス株式会社 配線素子ブロックとそれを含む半導体チップ
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
JP5554303B2 (ja) * 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
US9070684B2 (en) * 2012-04-30 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit power grid with improved routing resources and bypass capacitance
US8741763B2 (en) * 2012-05-07 2014-06-03 Globalfoundries Inc. Layout designs with via routing structures
US20130334657A1 (en) 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US9235674B2 (en) * 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
JP6264170B2 (ja) * 2014-04-16 2018-01-24 富士通株式会社 半導体装置
US9520358B2 (en) 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135727A (ja) * 1999-08-20 2001-05-18 Seiko Epson Corp セミカスタムｉｃ
US20010045670A1 (en) * 2000-05-29 2001-11-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20060157739A1 (en) * 2005-01-18 2006-07-20 Nec Electronics Corporation Semiconductor integrated circuit, layout method, layout apparatus and layout program
CN101471340A (zh) * 2007-12-28 2009-07-01 松下电器产业株式会社 半导体集成电路
US20140241026A1 (en) * 2013-02-22 2014-08-28 Micron Technology, Inc. Interconnections for 3d memory
US20140252650A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698158A (zh) * 2017-10-20 2019-04-30 三星电子株式会社 包括通孔阵列的集成电路及其制造方法
CN109698158B (zh) * 2017-10-20 2023-10-31 三星电子株式会社 包括通孔阵列的集成电路及其制造方法
CN111602243A (zh) * 2018-01-10 2020-08-28 高通股份有限公司 使用混合网格和支柱布置的配电网络(pdn)
CN111602243B (zh) * 2018-01-10 2024-06-11 高通股份有限公司 使用混合网格和支柱布置的配电网络(pdn)

Also Published As

Publication number Publication date
JP6266845B2 (ja) 2018-01-24
US9520358B2 (en) 2016-12-13
EP3213346A1 (en) 2017-09-06
KR20170053732A (ko) 2017-05-16
BR112017008729A2 (pt) 2017-12-19
CN107148670B (zh) 2019-04-12
KR101831621B1 (ko) 2018-02-23
US20170053866A1 (en) 2017-02-23
JP2017533592A (ja) 2017-11-09
US9620452B2 (en) 2017-04-11
CA2962779A1 (en) 2016-05-06
WO2016069205A1 (en) 2016-05-06
BR112017008729B1 (pt) 2022-10-25
US20160126180A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
CN107148670A (zh) 用于优化信号孔隙度的通孔结构
CN106165097A (zh) 用于小面积数字soc的自适应标准单元架构和布局技术
US7423472B2 (en) Power switching circuit
US7500211B2 (en) Unit cell of semiconductor integrated circuit and wiring method and wiring program using unit cell
US20090212327A1 (en) Standard cell libraries and integrated circuit including standard cells
US11862568B2 (en) Standard cell layout for better routability
KR20150024756A (ko) 다층 구조물을 사용하여 제조된 반도체 로직 회로
CN109155284A (zh) 半导体集成电路装置
US11133803B2 (en) Multiple via structure for high performance standard cells
TW201705371A (zh) 半導體裝置
US20150243643A1 (en) 3d ic with serial gate mos device, and method of making the 3d ic
KR101243890B1 (ko) 유효 채널 길이를 증가시키기 위한 ｃｍｏｓ 인버터 레이아웃
US9035464B2 (en) 3D IC with serial gate MOS device, and method of making the 3D IC
US20230141245A1 (en) Comb / fishbone metal stack
CN110945655B (zh) 具有内在去耦电容器的单元架构
CN110024122A (zh) 具有金属可编程拐点频率的去耦电容器
US9900005B2 (en) Switch cell structure and method
CN105162423B (zh) 放大器及其放大方法
US20060279329A1 (en) Mask-programmable logic macro and method for programming a logic macro
CN108028252A (zh) 源极分开的单元
US7449731B2 (en) Semiconductor gate circuit and delay circuit comprising series connected CMOS transistors
JP2004327540A (ja) 半導体装置及びその製造方法
JP2008263109A (ja) ゲートアレイ半導体回路装置
KR100909134B1 (ko) 기준 전압 발생 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant