KR101450904B1

KR101450904B1 - Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치

Info

Publication number: KR101450904B1
Application number: KR1020080052896A
Authority: KR
Inventors: 마사끼 사까끼바라
Original assignee: 소니 주식회사
Priority date: 2007-06-06
Filing date: 2008-06-05
Publication date: 2014-10-14
Anticipated expiration: 2028-06-05
Also published as: CN101320974A; JP2008306325A; TW200915732A; CN101320974B; JP4353281B2; US20080303705A1; US7616146B2; TWI360953B; KR20080107295A

Abstract

A/D 변환 회로를 갖는 컬럼 회로(판독 회로)가 차지하는 면적의 삭감을 가능하게 한다. 적분형 A/D 변환의 동작에 필요한 연산 증폭기 OP, 귀환 용량 C2 및 스위치 SW6, SW8 외에, 적어도 입력 용량 C1 및 스위치 SW3∼SW5,　SW7, SW9, SW10을 갖고, 이들 스위치 SW3∼SW4, SW7, SW9, SW10을 적절한 타이밍에서 온/오프 제어하도록 함으로써, 신호 증폭 기능을 갖는 A/D 변환 회로(30)를 실현함과 함께, 점유 면적의 삭감을 가능하게 한다.

연산 증폭기, 입력 용량, 귀환 용량, 스위치, 기준 신호, 참조 전압, 화소 신호

Description

Ａ/Ｄ 변환 회로, Ａ/Ｄ 변환 회로의 제어 방법, 고체 촬상 장치 및 촬상 장치{A/D CONVERSION CIRCUIT, CONTROL METHOD THEREOF, SOLID-STATE IMAGING DEVICE, AND IMAGING APPARATUS}

본 발명은, A(아날로그)/D(디지털) 변환 회로, A/D 변환 회로의 제어 방법, 고체 촬상 장치 및 촬상 장치에 관한 것으로, 특히 비교기를 갖는 A/D 변환 회로, 그 A/D 변환 회로의 제어 방법, 그 A/D 변환 회로를 이용한 고체 촬상 장치 및 그 고체 촬상 장치를 갖는 촬상 장치에 관한 것이다.

고체 촬상 장치, 예를 들면 CMOS(Complementary　Metal　Oxide　Semiconductor)에서는, 회로 부분의 소면적화와 노이즈 저감이라고 하는 양립이 곤란한 과제가 있다. 종래, CMOS 이미지 센서의 노이즈 저감 기술로서는, 화소 어레이부의 화소 배열의 열마다 배치되어 화소로부터의 신호를 판독하는 판독 회로(컬럼 회로)에서, 노이즈 대역이 좁은 신호를, 스위치드 캐패시터 회로를 이용하여 용량비에 의해 연산함으로써 신호를 증폭하고, 증폭 후의 신호를 입력 환산함으로써 노이즈 저감을 행하는 기술이 있다(예를 들면, 특허 문헌 1 참조).

이 신호 증폭 회로에, 면적의 점에서 유리한 적분형 A/D 변환 회로를 단순히 조합함으로써, 노이즈의 저감을 도모하면서, A/D 변환을 행할 수 있는 판독 회로의 실현이 가능하게 된다.

[특허 문헌 1] 일본 특개 2005-269471호 공보

상기 종래 기술에서는, 화소 어레이부의 화소 배열의 열마다 배치되어 화소로부터의 신호를 판독하는 판독 회로의 회로 부분이 신호 증폭부와 A/D 변환부로 나누어져 있기 때문에, 판독 회로로서의 토탈의 면적은, 각각의 회로에서 면적의 최적화를 도모하였다고 해도, 신호 증폭 회로와 A/D 변환 회로의 단순한 조합 이하의 면적으로는 되지 않는다.

구체적으로는, 스위치드 캐패시터 회로에 의한 신호 증폭 회로가 신호 증폭으로서 기능하고, A/D 변환 회로를 구성하는 비교기가 화소 신호와 1개 이상의 참조 직류 전압의 신호 비교로서 기능하는 각각 독립된 기능 회로에 의해 판독 회로가 구성되어 있기 때문에, 그 판독 회로가 차지하는 면적이 커지지 않을 수 없다.

따라서, 본 발명은, 판독 회로(컬럼 회로)가 차지하는 면적의 삭감을 가능하게 한 A/D 변환 회로, 그 A/D 변환 회로의 제어 방법, 그 A/D 변환 회로를 이용한 고체 촬상 장치 및 그 고체 촬상 장치를 갖는 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 A/D 변환 회로는, 입력 신호와 기준 신호가 순서대로 일단에 공급되는 입력 용량과, 연산 증폭기와, 상기 입력 용량의 타단과 상기 연산 증폭기의 제1 입력단 사이에 접속되며, 신호 증폭 동작 시에 온 상태로 되는 제1 스위치와, 상기 연산 증폭기의 제1 입력단에 일단이 접속된 귀환 용량과, 상기 귀환 용량의 타단과 상기 연산 증폭기의 출력단 사이에 접속되며, 상기 입력 용량에 축적된 전하를 상기 귀환 용량에 전송할 때에 온 상태로 되는 제2 스위치와, 상기 입력 신호가 상기 입력 용량의 일단에 공급될 때, 또는 A/D 변환 동작 시에, 온 상태로 되어, 상기 귀환 용량의 타단측에 소정의 전압을 공급하는 제3 스위치와, 상기 입력 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 연산 증폭기의 제1 입력단과 출력단 사이를 단락하는 제4 스위치와, 상기 입력 신호 및 상기 기준 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 소정의 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제5 스위치와, A/D 변환 동작 시에 온 상태로 되어 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제6 스위치를 구비한 구성으로 되어 있다.

상기 구성 A/D 변환 회로에서, 우선, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 온 상태로 하여 입력 신호를 상기 입력 용량에 샘플링 및 홀딩하고, 계속해서 상기 제2 스위치를 온 상태, 상기 제3 스위치 및 상기 제4 스위치를 오프 상태로 하여 상기 입력 용량의 일단에 기준 신호를 공급함으로써 상기 입력 용량의 축적 전하를 상기 귀환 용량에 전송함으로써 신호 증폭 동작을 행한다. 그리고, 상기 신호 증폭 동작 후에 상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 제5 스위치를 오프 상태로 하고, 상기 제3 스위치 및 상기 제6 스위치를 온 상태로 하여 상기 제6 스위치를 통해서 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급함으로써 A/D 변환 동작을 행한다.

본 발명에 따르면, A/D 변환 회로의 회로 구성 소자를 사용하여, 서로 다른 시간에서 신호 증폭의 동작을 실행시킴으로써, 회로 구성 소자를 A/D 변환과 신호 증폭에서 공통화할 수 있기 때문에, A/D　변환 회로에 신호 증폭 회로를 단순히 조합하는 경우에 비해, A/D 변환 회로가 차지하는 면적을 삭감할 수 있다.

이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다.

도 1은, 본 발명이 적용되는 고체 촬상 소자, 예를 들면 CMOS 이미지 센서의 구성예를 도시하는 시스템 구성도이다.

도 1에 도시한 바와 같이, 본 적용예에 따른 CMOS 이미지 센서(10)는, 광전변환 소자를 포함하는 단위 화소(이하, 간단히 「화소」로 기술하는 경우도 있음)(20)가 행렬 형상으로 2차원 배치되어 이루어지는 화소 어레이부(11)와 그 주변회로를 갖는 구성으로 되어 있다.

화소 어레이부(11)의 주변 회로는, 예를 들면, 수직 주사 회로(12), 컬럼 회로(13), 수평 주사 회로(14) 및 출력 회로(15) 등이며, 화소 어레이부(11)와 동일한 칩(반도체 기판) 상에 집적되어 있다.

화소 어레이부(11)의 행렬 형상의 화소 배열에 대하여, 화소열마다 수직 신호선(111)이 배선되고, 화소행마다 구동 제어선, 예를 들면 전송 제어선(112), 리 세트 제어선(113) 및 선택 제어선(114)이 배선되어 있다(도 2를 참조).

수직 주사 회로(12)는, 시프트 레지스터 혹은 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(11)의 각 화소(20)를 전자 셔터행과 판독행 각각에 대해서 행 단위로 수직 방향(상하 방향)으로 주사하면서, 전자 셔터행에 대해서는 그 행의 화소(20)의 신호를 폐기하기 위한 전자 셔터 동작을 행함과 함께, 판독행에 대해서는 그 행의 화소(20)의 신호 판독을 행하기 위한 판독 동작을 행한다.

여기서는, 도시를 생략하지만, 수직 주사 회로(12)는, 화소(20)를 행 단위로 순서대로 선택하면서, 판독행의 각 화소(20)의 신호를 판독하는 판독 동작을 행하기 위한 판독 주사계와, 그 판독 주사계에 의한 판독 주사보다도 셔터 속도에 대응한 시간분만큼 전에 동일한 행(전자 셔터행)에 대하여 전자 셔터 동작을 행하기 위한 전자 셔터 주사계를 갖는 구성으로 되어 있다.

그리고, 전자 셔터 주사계에 의한 셔터 주사에 의해 광전 변환부의 불필요한 전하가 리세트된 타이밍부터, 판독 주사계에 의한 판독 주사에 의해 화소(20)의 신호가 판독되는 타이밍까지의 기간이, 화소(20)에서의 신호 전하의 1단위의 축적 기간(노광 기간)으로 된다. 즉, 전자 셔터 동작이란, 광전 변환부에 축적된 신호 전하의 리세트(폐기)를 행하고, 그 리세트 후부터 새롭게 신호 전하의 축적을 개시하는 동작이다.

컬럼 회로(13)는, 화소 어레이부(11)의 화소 배열의 예를 들면 화소열마다, 즉 화소열에 대하여 일대일의 대응 관계로서 배치되고, 수직 주사 회로(12)에 의한 수직 주사에 의해 선택된 판독행(선택행)의 각 화소(20)로부터 수직 신호선(111)을 통하여 출력되는 신호를 판독하는 판독 회로이며, 이 판독한 화소 신호에 대하여 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.

보다 구체적으로는, 컬럼 회로(13)는, 예를 들면, 선택행의 각 화소(20)로부터 수직 신호선(111)을 통하여 출력되는 화소 신호에 대하여, CDS(Correlated Double Sampling; 상관 이중 샘플링) 처리에 의해 리세트 노이즈나 증폭 트랜지스터(24)(도 2 참조)의 임계값 변동 등의 화소 고유의 고정 패턴 노이즈를 저감하는 노이즈 저감 처리 등의 각종 신호 처리를 실행한다.

컬럼 회로(13)는 또한, 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A(아날로그)/D(디지털) 변환 회로를 갖고 있다. 본 실시 형태에서는，이 컬럼 회로(13)에 이용되는 A/D 변환 회로의 구체적인 구성 및 동작을 특징으로 하고 있으며, 그 상세에 대해서는 후술한다.

또한, 여기서는, 컬럼 회로(13)를 화소 어레이부(11)의 화소 배열의 단위열마다 설치하는 것으로 하였지만, 복수 열마다 1개씩 설치하고, 복수 열간에서 1개의 컬럼 회로(13)를 시분할로 사용하는 구성을 채용하는 것도 가능하다.

수평 주사 회로(14)는, 시프트 레지스터 혹은 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(11)의 화소열마다 배치된 컬럼 회로(13)를, 수평 선택 펄스 φH1∼φHn을 순차적으로 출력함으로써, 예를 들면 컬럼 회로(13)의 출력단에 설치된 수평 선택 스위치(도시 생략)를 순서 구동하고, 컬럼 회로(13)에 일시적으로 유지되어 있는 화소 신호를 수평 신호선(16)에 판독한다.

출력 회로(15)는, 수평 신호선(16)에 의해 전송되는 화소 신호에 대하여 다양한 신호 처리를 행한다. 일례로서, 출력 회로(15)에서는, 흑 레벨 조정, 열 변동 보정, 색 관계 처리 등의 신호 처리가 행해진다. 또한, 버퍼링 처리만이 행해지는 경우도 있다.

수직 주사 회로(12), 컬럼 회로(13), 수평 주사 회로(14) 및 출력 회로(15) 등의 동작의 기준으로 되는 타이밍 신호나 제어 신호는, 도시하지 않은 타이밍 제어 회로(타이밍 제너레이터)에서 생성된다.

(화소 회로)

도 2는 단위 화소(20)의 회로 구성의 일례를 도시하는 회로도이다.

본 회로예에 따른 단위 화소(20)는, 광전 변환 소자, 예를 들면 포토다이오드(21) 외에, 예를 들면 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 4개의 트랜지스터를 갖는 화소 회로로 되어 있다. 여기서는, 이들 트랜지스터(22∼25)로서, 예를 들면 N채널의 MOS 트랜지스터를 이용하고 있지만, 이에 한정되는 것은 아니다.

전송 트랜지스터(22)는, 포토다이오드(21)의 캐소드 전극과 플로팅 디퓨전부(이하, FD부로 기술함)(26) 사이에 접속되고, 포토다이오드(21)에서 광전 변환되어, 여기에 축적된 신호 전하(여기서는, 전자)를, 게이트 전극(제어 전극)에 전송 펄스 TRG가 공급됨으로써 FD부(26)에 전송한다. FD부(26)는, 신호 전하를 전압 신호로 변환하는 전하 전압 변환부로서 기능한다.

리세트 트랜지스터(23)는, 전원 전압 VDD의 화소 전원에 드레인 전극이, FD 부(26)에 소스 전극이 각각 접속되고, 포토다이오드(21)로부터 FD부(26)에의 신호 전하의 전송에 앞서서, 게이트 전극에 리세트 펄스 RST가 공급됨으로써 FD부(26)의 전위를 전원 전압 VDD로 리세트한다.

증폭 트랜지스터(24)는, FD부(26)에 게이트 전극이, 전원 전압 VDD의 화소 전원에 드레인 전극이 각각 접속되고, 리세트 트랜지스터(23)에 의해 리세트된 후의 FD부(26)의 전위를 리세트 레벨(P상 신호)로서 출력하고, 또한 전송 트랜지스터(22)에 의해 신호 전하가 전송된 후의 FD부(26)의 전위를 신호 레벨(D상 신호)로서 출력한다.

선택 트랜지스터(25)는, 예를 들면, 드레인 전극이 증폭 트랜지스터(24)의 소스 전극에, 소스 전극이 수직 신호선(111)에 각각 접속되고, 게이트 전극에 선택 펄스 SEL이 공급됨으로써 화소(20)를 선택 상태로 하여 증폭 트랜지스터(24)로부터 출력되는 신호를 수직 신호선(111)에 출력한다. 선택 트랜지스터(25)에 대해서는, 화소 전원과 증폭 트랜지스터(24)의 드레인 전극 사이에 접속한 구성을 채용하는 것도 가능하다.

또한, 여기서는, 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 갖는 4트랜지스터 구성의 단위 화소(20)를 갖는 CMOS 이미지 센서에 적용하는 경우를 예로 들었지만, 이 적용예에 한정되는 것은 아니다.

구체적으로는, 선택 트랜지스터(25)를 생략하고, 전원 전압 VDD의 전압값을 절환 가능한 구성으로 함으로써, 증폭 트랜지스터(24)에 선택 트랜지스터(25)의 기 능을 갖게 한 3트랜지스터 구성의 단위 화소를 갖는 CMOS 이미지 센서 등에도 적용가능하다.

[A/D 변환 회로]

계속해서, 본 실시 형태의 특징으로 하는 A/D 변환 회로에 대해서, 도 3을 이용하여 구체적으로 설명한다. 도 3은 본 발명의 일 실시 형태에 따른 A/D 변환 회로(30)의 회로 구성을 도시하는 회로도이다.

(A/D 변환 회로의 회로 구성)

본 실시 형태에 따른 A/D 변환 회로(30)는, 10개의 스위치 SW1∼SW10, 2개의 용량 C1, C2 및 1개의 연산 증폭기 OP에 의해 구성되어 있다. 이 A/D 변환 회로(30)에는 입력 신호 Vin으로서, 선택행의 각 화소(20)로부터 수직 신호선(111)을 통하여 화소 신호가 공급된다.

스위치 SW1은, 제어 신호 Φin1에 따라서 온(닫힘)/오프(열림) 동작을 행함으로써 입력 신호 Vin을 선택적으로 취득한다. 스위치 SW2는, 제어 신호 Φin2에 따라서 온/오프 동작을 행함으로써 기준 신호 Vref를 선택적으로 취득한다. 용량 C1은 입력 용량이며, 그 일단이 스위치 SW1, SW2의 각 출력단에 공통으로 접속되어 있다.

스위치 SW3(제1 스위치)은, 그 일단이 입력 용량 C1의 타단에 접속되고, 그 타단이 연산 증폭기 OP의 반전(-) 입력단(제1 입력단)에 접속되고, 제어 신호 Φi에 따라서 온/오프 동작을 행함으로써 스위치 SW3의 타단과 연산 증폭기 OP의 반전 입력단을 적절히 접속한다. 스위치 SW4는, 제어 신호 Φin3에 따라서 온/오프 동 작을 행함으로써 커먼 신호 Vcom을 선택적으로 스위치 SW3의 입력단측에 공급한다.

용량 C2는 귀환 용량이며, 그 일단이 연산 증폭기 OP의 반전 입력단에 접속되어 있다. 스위치(제2 스위치) SW5는, 그 일단이 귀환 용량 C2의 타단에 접속되고, 그 타단이 연산 증폭기 OP의 출력단에 접속되며, 제어 신호 Φb에 따라서 온/오프 동작을 행함으로써 귀환 용량 C2를 연산 증폭기 OP의 반전 입력단과 출력단 사이에 선택적으로 접속한다.

스위치 SW6(제3 스위치)은, 제어 신호 Φbcom에 따라서 온/오프 동작을 행함으로써 귀환 용량 C2의 타단측에 소정의 전압, 예를 들면 커먼 신호 Vcom의 전압을 선택적으로 공급한다. 스위치(제4 스위치) SW7은, 제어 신호 Φs에 따라서 온/오프 동작을 행함으로써 연산 증폭기 OP의 반전 입력단과 출력단 사이를 선택적으로 단락한다.

스위치(제6 스위치) SW8은, 제어 신호 Φgref에 따라서 온/오프 동작을 행함으로써, 참조 전압 발생원(41)으로부터 공급되는 램프(Ramp; 경사 형상) 파형의 참조 전압 Vsw를 선택적으로 취득하여 연산 증폭기 OP의 비반전 (+) 입력단(제2 입력단)에 공급한다.

스위치(제5 스위치) SW9는, 제어 신호 Φgcom에 따라서 온/오프 동작을 행함으로써 커먼 신호 Vcom을 선택적으로 취득하여 연산 증폭기 OP의 비반전 입력단에 공급한다. 스위치 SW10은, 제어 신호 Φcmp에 따라서 온/오프 동작을 행함으로써 비교 기준 전압 Vcmp를 선택적으로 취득하여 연산 증폭기 OP의 비반전 입력단에 공급한다.

상기 구성의 본 실시 형태에 따른 A/D 변환 회로(30)는, 입력 신호 Vin을 증폭한 후에, A/D 변환을 행하는, 즉 A/D 변환 기능 외에 신호 증폭 기능을 갖는 것을 특징으로 한다.

(A/D 변환 회로의 회로 동작)

이하에, 본 실시 형태에 따른 A/D 변환 회로(30)의 회로 동작에 대해서, 신호 증폭의 경우와 A/D 변환의 경우로 경우를 나누어 구체적으로 설명한다.

<신호 증폭의 경우>

우선, 신호 증폭의 경우에 대해, 도 4, 도 5의 동작 설명도 및 도 6의 타이밍차트를 이용하여 설명한다. 도 4, 도 5에서는, 신호 증폭의 동작에 관계없는 스위치 SW4, SW8에 대해서는 생략하고 있다.

·샘플 페이즈

도 6의 타이밍차트에서, 시각 t11에서 제어 신호 Φin1이 고레벨(이하, "H" 레벨로 기록함)로 되어, 스위치 SW1이 온 상태로 됨으로써, 입력 신호 Vin이 입력 용량 C1의 일단측에 입력되어, 연산 증폭기 OP의 가상 접지점(반전 입력단)에서의 전압과 입력 신호 Vin과의 차분의 전압이 전하로서 입력 용량 C1에 축적(샘플링 및 홀딩)된다.

이 때 동시에, 제어 신호 Φi, Φbcom, Φs, Φgcom이 "H" 레벨로 되기 때문에, 도 4에 도시한 바와 같이, 스위치 SW3, SW6, SW7, SW9도 온 상태로 된다. 스위치 SW6, SW9가 온 상태로 됨으로써, 귀환 용량 C2의 양단의 전위가 모두 커먼 신호 Vcom의 전압으로 되기 때문에, 귀환 용량 C2에 축적되어 있던 전하가 제로로 초 기화된다.

시각 t12에서 제어 신호 Φs가 저레벨(이하, "L" 레벨로 기재함)로 되고, 시각 t13에서 제어 신호 Φbcom이 "L" 레벨이 되어, 스위치 SW6, SW7이 오프 상태로 되면, 연산 증폭기 OP에는 귀환 용량 C2를 통하여 부귀환이 걸리기 때문에, 연산 증폭기 OP의 반전 입력단의 전위는 커먼 신호 Vcom의 전압으로 된다.

·전송 페이즈

그 후, 시각 t14에서 제어 신호 Φb가 "H" 레벨로 되고, 계속해서 시각 t15에서 제어 신호 Φin1이 "L" 레벨로 되고, 대신에 시각 t16에서 제어 신호 Φin2가 "H" 레벨로 됨으로써, 도 5에 도시한 바와 같이, 스위치 SW2, SW5가 온 상태, 스위치 SW1이 오프 상태로 된다.

스위치 SW2가 온 상태로 되어, 기준 신호 Vref가 입력 용량 C1의 일단측에 공급됨으로써, 입력 용량 C1에 축적된 전하가 스위치 SW3을 통해서 귀환 용량 C2에 전송된다. 그리고, 최종적으로 용량 C1, C2의 용량비 C1/C2와 입력 전압차와 커먼 신호 Vcom의 전압으로 표현되는 (C1/C2)·(Vin-Vref)+Vcom인 전압이 연산 증폭기 OP의 출력단에 나타난다.

이와 같이 하여, 입력 신호 Vin은, 용량 C1, C2의 용량비 C1/C2로 신호 증폭되게 된다. 그리고, 연산 증폭기 OP의 출력 전압, 즉 (C1/C2)·(Vin－　Vref)+Vcom인 전압을 발생시키는 전하는 귀환 용량 C2에 축적되어 있다.

또한, 여기서는, 신호 입력에서, 스위치 SW1, SW2의 절환에 의해 입력 신호Vin과 기준 신호 Vref를 순서대로 입력하는 것으로 하였지만, 스위치 SW1, SW2의 절환이 아니라, 시간적으로 변화되는 신호, 구체적으로는 전술한 P상 신호(리세트 레벨)와 D상 신호(신호 레벨)를 순서대로 입력하도록 해도 된다.

<적분 연산을 행하는 경우>

전술한 신호 증폭을 위한 적분 동작을 원하는 횟수 반복하는 적분 연산을 행함으로써, 더욱 신호를 증폭할 수 있다. 이 적분 연산의 동작을 도 7의 타이밍차트를 이용하여 설명한다. 여기서는, 원하는 횟수, 즉 적분 횟수를 N회로 하여 설명을 행한다. 이 적분 횟수 N에 대해서는 설계자가 임의로 결정한다.

도 7의 타이밍차트에서, 시각 t21∼t26은, 도 6의 타이밍차트에서의 시각 t11∼t16에 상당한다. 즉, 전술한 샘플 페이즈 및 전송 페이즈의 각 동작에 의한 신호 증폭 후의 전압, 즉 (C1/C2)·(Vin-Vref)+Vcom인 전압을 발생시키는 전하는 귀환 용량 C2에 축적된다.

시각 t27에서 제어 신호 Φb가 "L" 레벨로 되어, 스위치 SW5가 오프 상태로 됨으로써, 귀환 용량 C2의 타단측이 하이 임피던스 상태로 된다.

다음으로, 시각 t28에서 제어 신호 Φin2가 "L" 레벨로 되어, 스위치 SW2가 오프 상태로 된 후, 시각 t29에서 제어 신호 Φs가 "H" 레벨로 되어, 스위치 SW7이 온 상태로 되어 연산 증폭기 OP의 반전 입력단과 출력단 사이를 쇼트하고, 동시에, 제어 신호 Φin1이 "H" 레벨로 되어, 스위치 SW1이 온 상태로 되어 입력 신호 Vin을 취득한다. 연산 증폭기 OP의 반전 입력단과 출력단 사이가 쇼트되면，이 쇼트 전압과 입력 신호 Vin의 전압에 의해 정해지는 전하가 입력 용량 C1에 축적된다.

그 후, 시각 t30에서 제어 신호 Φs가, 시각 t31에서 제어 신호 Φin1이 순 서대로 "L" 레벨로 되어, 스위치 SW7, SW1이 순서대로 오프 상태로 되고, 계속해서, 시각 t32에서 제어 신호 Φb, Φin2가 모두 "H" 레벨로 되어, 스위치 SW5, SW2가 모두 온 상태로 되어, 전술한 전송 페이즈의 동작에 의해 입력 용량 C1에 축적된 전하가 귀환 용량 C2에 전송된다.

그렇게 하면, 금회 귀환 용량 C2에 전송된 전하가 전회 귀환 용량 C2에 전송된 전하와 합성되기 때문에, 연산 증폭기 OP의 출력 전압은, 2(C1/C2)·(Vin-Vref)+Vcom으로 된다. 이와 같은 적분 연산의 동작이 N회 반복됨으로써, 최종적으로, N(C1/C2)·(Vin-Vref)+Vcom인 전압이 연산 증폭기 OP로부터 출력된다.

N회의 적분 연산의 종료에서는, 제어 신호 Φb가 "L" 레벨로 되어 스위치 SW5가 오프 상태로 되고, 제어 신호 Φbcom이 "H" 레벨로 되어 스위치 SW6이 온 상태로 됨으로써, 연산 증폭기 OP의 반전 입력단의 전압이 N(C1/C2)·(Vin-Vref)+Vcom의 전압으로 된다.

이와 같이 하여, 입력 신호 Vin을 용량비 C1/C2로 신호 증폭하는 적분 연산의 동작을 N회 반복함으로써, 이해를 쉽게 하기 위해서 C1=C2로 하면, 입력 신호 Vin을 N배로 증폭할 수 있다.

여기서, 화소(20)로부터 수직 신호선(111)을 통하여 컬럼 회로(13)에 입력되는 랜덤 노이즈에 주목하면, A/D 변환 회로(30)에서, 입력되는 랜덤 노이즈 VinN을 입력 용량 C1에서 N회 샘플링 및 홀딩하고 귀환 용량 C2에서 서로 더하고 있기 때문에, 노이즈의 분산이 N배로 되어, A/D 변환 회로(30)로부터 출력되는 VoutN은 약 √N·VinN으로 된다. 따라서, 입력 신호 Vin이 N배로 되어도, 랜덤 노이즈는 약 √N배로 밖에 되지 않기 때문에 S/N이 양호한 화소 신호를 얻을 수 있다.

다음으로，A/D 변환의 경우에 대해, 도 8, 도 9의 동작 설명도 및 도 10의 타이밍차트를 이용하여 설명한다. 도 9에서는，A/D 변환의 동작에 관계없는 스위치 SW1∼SW3, SW5, SW7, SW9 및 입력 용량 C1에 대해서는 생략하고 있다.

도 10의 타이밍차트에서, 제어 신호 Φb가 "L" 레벨로 되어, 스위치　SW5가 오프 상태로 된 시점 t41에서, 전술한 용량비 C1/C2에 의한 신호 증폭의 동작으로부터 A/D 변환의 동작으로 이행하고, 연산 증폭기 OP는 비교기로서 동작한다.

이하에서는, 이해를 용이하게 하기 위해서, 연산 증폭기 OP의 반전 입력단의 전압이 (C1/C2)·(Vin-Vref)+Vcom의 전압으로 되어 있는 경우를 예로 들어 설명하는 것으로 한다.

·비교 페이즈

신호 증폭 후에는 마지막으로 시각 t41에서 스위치 SW5가 오프하고, 계속해서, 시각 t42에서 제어 신호 Φi가 "L" 레벨로 됨으로써, 스위치 SW3이 오프 상태로 된다. 그 후, 시각 t43에서 제어 신호 Φbcom, Φcmp가 "H" 레벨로 됨으로써, 스위치 SW6,　SW10이 온 상태로 된다.

스위치 SW6이 온 상태로 됨으로써, 귀환 용량 C2의 출력측(타단측)에 커먼 신호 Vcom의 전압이 공급된다. 이 때, 귀환 용량 C2의 출력측의 전압 Vcom은 초기화 시의 전압과 상이해도 된다. 이 전압 Vcom은, 비교기(연산 증폭기 OP)의 동작 전압으로 조정된다.

또한, 스위치 SW10이 온 상태로 됨으로써, 비교 기준 전압 Vcmp가 연산 증폭기 OP의 비반전 입력단에 공급된다. 이에 의해, 연산 증폭기 OP는 비교기로서 동작하여, 전압 (C1/C2)·(Vin-Vref)와 비교 기준 전압 Vcmp를 비교한다.

이 비교 동작에서，(C1/C2)·(Vin-Vref)>Vcmp이면, 신호 증폭을 위한 적분 연산의 동작을 중지하고, (C1/C2)·(Vin-Vref)≤Vcmp이면, 샘플 페이즈로 되돌아가서 다시 한번 적분 연산의 동작을 행한다(적응 적분 동작).

·A/D 변환 페이즈

그 후, 시각 t44에서 제어 신호 Φgref가 "H" 레벨로 되어, 스위치 SW8이 온 상태로 됨으로써, 램프 파형의 참조 전압 Vsw가 연산 증폭기 OP의 비반전 입력단에 공급된다. 이 참조 전압 Vsw는, A/D 변환에 필요한, 시간적으로 임의의 일정한 기울기로 변화하는 전압이다.

그리고, 이 참조 전압 Vsw를 비교 기준 전압으로 하고, 그 참조 전압 Vsw와 입력 전압 (C1/C2)·(Vin-Vref)를 비교하는 비교기(연산 증폭기 OP)와, 도 9에 도시한 바와 같이, 비교기의 출력측에 접속된 카운터(42)에 의해, 본 실시 형태에 따른 A/D 변환 회로(30), 즉 적분형 A/D 변환 회로가 구성된다.

이 적분형 A/D 변환 회로(30)에서, 카운터(42)는, 소정 주기의 클럭 CK에 동기하여 카운트 동작을 행함과 함께, 연산 증폭기 OP의 비반전 입력단에 참조 전압Vsw가 공급되는 타이밍(시각 t44)에서 카운트 동작을 개시한다. 그리고, 카운터(42)는, 입력 전압 (C1/C2)·(Vin-Vref)가 참조 전압 Vsw를 초과하였을 때의 연산 증폭기 OP의 출력(비교 출력)에 응답하여 카운트 동작을 정지한다.

즉, 비교기로서 동작하는 연산 증폭기 OP는, 입력 전압 (C1/C2)·(Vin-Vref)를 램프 파형의 참조 전압 Vsw와 비교함으로써, 입력 전압 (C1/C2)·(Vin-Vref)를 시간축 방향의 정보로 변환하는 작용을 행한다.

그리고, 카운터(42)는, 연산 증폭기 OP의 비교 동작의 개시 시각부터 종료 시각까지의 기간에서 클럭 CK에 동기하여 카운트 동작을 행함으로써, 시간축 방향의 정보를 카운트값(디지털값)으로 변환하는 작용을 행한다. 그 결과, 입력 전압 (C1/C2)·(Vin-Vref)이 디지털값으로 변환된다.

<적분 연산 후에 A/D 변환을 행하는 경우>

도 11에, 적분 연산의 동작에 의해 신호를 증폭한 후에 A/D 변환을 행하는 경우의 타이밍 관계를 도시한다.

도 11의 타이밍차트에서의 시각 t28∼t32는 도 7의 타이밍차트에서의 시각t28∼t32에 대응하고, 도 11의 타이밍차트에서의 시각 t41∼t44는 도 10의 타이밍차트에서의 시각 t41∼t44에 대응하고 있다.

즉, 적분 기간에서는 도 7의 타이밍차트에 기초하는 전술한 적분 연산의 동작과 동일한 동작이 행해지고, A/D 변환 기간에서는 도 10의 타이밍차트에 기초하는 전술한 A/D 변환의 동작과 동일한 동작이 행해진다.

또한, 전술한 회로 동작의 설명에서는, 최초로 용량비 C1/C2에 의한 신호 증폭, 혹은 적분 연산에 의한 신호 증폭을 행하는 것으로 하였지만, 용량비 C1/C2에 의한 신호 증폭, 혹은 적분 연산에 의한 신호 증폭을 행하기 전에, 회로를 비교기로서 동작시켜 입력 신호 Vin의 크기를 판단하고, 입력 신호 Vin의 크기에 따른 증 폭율로 신호 증폭을 행하도록 하는 것도 가능하다.

구체적으로는, 입력 신호 Vin의 크기를 판단하고, 입력 신호 Vin이 소정의 임계값 이상인 경우에는 상대적으로 낮은 증폭율로 증폭하고, 입력 신호 Vin이 소정의 임계값보다도 작은 경우에는 상대적으로 큰 증폭율로 증폭함으로써, 입력 신호 Vin의 크기에 따른 적절한 신호 증폭을 행할 수 있다.

신호 증폭의 증폭율은 용량비 C1/C2로 정해진다. 따라서, 용량 C1, C2 중 적어도 한쪽의 용량값을 입력 신호 Vin의 크기에 따라서 변화시킴으로써, 입력 신호 Vin의 크기에 따른 증폭율을 설정할 수 있다.

(본 실시 형태의 작용 효과)

이상 설명한 바와 같이, 적분형 A/D 변환의 동작에 필요한 연산 증폭기 OP, 귀환 용량 C2 및 스위치 SW6, SW8(도 9 참조) 외에, 적어도, 입력 용량 C1 및 스위치 SW3∼SW4, SW7, SW9, SW10을 갖고, 이들 스위치 SW3∼SW4, SW7, SW9, SW10을 적절한 타이밍에서 온/오프 제어하는 구성을 채용함으로써, 입력 신호 Vin을 증폭한 후 A/D 변환을 행할 수 있기 때문에, 신호 증폭 기능을 갖는 A/D 변환 회로(30)를 실현할 수 있다.

이와 같이, A/D 변환 회로(30)의 회로 구성 소자를 사용하여, 서로 다른 시간에서 신호 증폭의 동작을 실행시킴으로써, 회로 구성 소자를 A/D 변환과 신호 증폭에서 공통화할 수 있기 때문에, 적분형 A/D 변환 회로에 신호 증폭 회로를 단순히 조합하는 경우에 비해, A/D 변환 회로가 차지하는 면적을 삭감할 수 있다.

　또한, 입력 신호 Vin이 소진폭이면 적분 연산의 효과에 의해, 입력 신호 Vin의 노이즈에 대해서는 입력 환산에서 저감 가능하게 되기 때문에, S/N이 양호한 적분형 A/D 변환 회로를 실현할 수 있다.

또한, 입력 신호 Vin이 소진폭인 경우, 신호 증폭 기능에 의해 입력 신호 Vin이 증폭되기 때문에, 참조 전압 Vsw의 시간적인 기울기를 성기게 할 수 있고, 그 결과, A/D　변환의 고속화와 저소비 전력화가 가능하게 된다. 참조 전압 Vsw의 시간적인 기울기를 성기게 하지 않은 경우에는, 적분 연산의 효과로 소진폭일 때의 분해능의 향상을 도모할 수 있다.

또한, 상기 실시 형태에서는，A/D 변환 회로(30)를 컬럼 회로(13) 내에 배치 하는 경우를 예로 들어 설명하였지만, 출력 회로(15) 혹은 그 후단에 배치하는 경우에도 마찬가지로 적용 가능하다.

단, 컬럼 회로(13) 내에 배치되는 A/D 변환 회로로서 이용한 경우에는, 예를 들면 컬럼 회로(13)를 화소열마다 배치하는 경우에는, 화소열마다 A/D 변환 회로가 차지하는 면적을 삭감할 수 있게 되기 때문에, 컬럼 회로부 전체의 점유 면적을 대폭 삭감할 수 있고, 그 효과는 매우 크다.

또한, 본 실시 형태에 따른 A/D 변환 회로(30)는, 가시광의 광량에 따른 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬 형상으로 배치되어 이루어지는 CMOS 이미지 센서(10) 등의 고체 촬상 장치에의 적용에 한정되는 것이 아니라, 신호 증폭 기능을 갖는 일반적인 적분형 A/D 변환 회로로서 이용하는 것이 가능하다.

단，CMOS 이미지 센서(10) 등의 고체 촬상 장치에 적용함으로써, 다음과 같은 작용 효과를 얻을 수 있다. 즉, 고체 촬상 장치에 적용하는 경우에는, 화소마 다 증폭율을 변화시켜 A/D 변환을 행하는 것이 가능하게 된다. 이 경우, 도 3의 커먼 전압 Vcom을 비교 기준 전압 Vcmp로 절환함으로써 비교의 임계값으로 한다.

고체 촬상 장치에서는, 소진폭의 화소 신호(입력 신호)가 저조도일 때의 신호로 된다. 따라서, 전술한 작용 효과의 설명으로부터 명백해지는 바와 같이, 저조도 영역에서, 화소 신호의 노이즈를 저감할 수 있음과 함께，A/D 변환의 고속화와 저소비 전력화, 또는 분해능의 향상을 도모할 수 있다.

또한，대진폭의 화소 신호가 고조도일 때의 신호로 된다. 이 고조도 영역은 샷 노이즈가 지배적인 영역으로, 높은 분해능은 불필요하다. 따라서, 고조도 시에는 분해능을 성기게 함으로써, A/D 변환 동작의 고속화가 가능하게 된다.

[변형예]

본 발명은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용에 한하지 않고, 적외선이나 X선, 혹은 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치나, 광의의 의미로서, 압력이나 정전 용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대하여 적용 가능하다.

또한, 고체 촬상 장치는 원칩으로서 형성된 형태이어도 되고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 패키징된 촬상 기능을 갖는 모듈 형상의 형태 이어도 된다.

또한, 본 발명은, 고체 촬상 장치에의 적용에 한정되는 것이 아니라, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카 메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기를 말한다. 또한, 전자 기기에 탑재되는 상기 모듈 형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.

[촬상 장치]

도 12는 본 발명에 따른 촬상 장치의 구성의 일례를 도시하는 블록도이다. 도 12에 도시한 바와 같이, 본 발명에 따른 촬상 장치(50)는, 렌즈군(51)을 포함하는 광학계, 고체 촬상 장치(52), 카메라 신호 처리 회로인 DSP 회로(53), 프레임 메모리(54), 표시 장치(55), 기록 장치(56), 조작계(57) 및 전원계(58) 등을 갖고, DSP 회로(53), 프레임 메모리(54), 표시 장치(55), 기록 장치(56), 조작계(57) 및 전원계(58)가 버스 라인(59)을 통해서 서로 접속된 구성으로 되어 있다.

렌즈군(51)은, 피사체로부터의 입사광(상광)을 취득하여 고체 촬상 장치(52)의 촬상면 상에 결상한다. 고체 촬상 장치(52)는, 렌즈군(51)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 장치(52)로서, 전술한 실시 형태에 따른 CMOS 이미지 센서(10)가 이용된다.

표시 장치(55)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 고체 촬상 장치(52)에 의해 촬상된 동화상 또는 정지 화상을 표시한다. 기록 장치(56)는, 고체 촬상 장치(52)에 의해 촬상된 동화상 또는 정지 화상을, 비디오 테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.

조작계(57)는, 유저에 의한 조작 하에, 본 촬상 장치가 갖는 다양한 기능에 대해서 조작 명령을 발한다. 전원계(58)는, DSP 회로(53), 프레임 메모리(54), 표시 장치(55), 기록 장치(56) 및 조작계(57)의 동작 전원으로 되는 각종 전원을, 이들 공급 대상에 대하여 적절하게 공급한다.

전술한 바와 같이, 비디오 카메라나 디지털 스틸 카메라, 또한 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에서, 그 고체 촬상 장치(52)로서 전술한 실시 형태에 따른 CMOS 이미지 센서(10)를 이용함으로써, 그 CMOS 이미지 센서(10)에서는，A/D 변환 회로를 갖는 컬럼 회로가 차지하는 면적을 삭감할 수 있기 때문에, 촬상 장치의 소형화에 기여할 수 있다.

도 1은 본 발명이 적용되는 CMOS 이미지 센서의 구성예를 도시하는 시스템 구성도.

도 2는 단위 화소의 회로 구성의 일례를 도시하는 회로도.

도 3은 본 발명의 일 실시 형태에 따른 A/D 변환 회로의 회로 구성을 도시하는 회로도.

도 4는 A/D 변환 회로에서의 신호 증폭의 경우에 대한 동작 설명도(그 1).

도 5는 A/D 변환 회로에서의 신호 증폭의 경우에 대한 동작 설명도(그 2).

도 6은 A/D 변환 회로에서의 신호 증폭의 경우에 대한 동작 설명에 이용하는 타이밍차트.

도 7은 A/D 변환 회로에서의 적분 연산의 동작의 설명에 이용하는 타이밍차트.

도 8은 A/D 변환 회로에서의 A/D 변환의 경우에 대한 동작 설명도(그 1).

도 9는 A/D 변환 회로에서의 A/D 변환의 경우에 대한 동작 설명도(그 2).

도 10은 A/D 변환 회로에서의 A/D 변환의 경우에 대한 동작 설명에 이용하는 타이밍차트.

도 11은 적분 연산의 동작에 의해 신호를 증폭한 후에 A/D 변환을 행하는 경우의 타이밍 관계를 도시하는 타이밍차트.

도 12는 본 발명에 따른 촬상 장치의 구성의 일례를 도시하는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

10 : CMOS 이미지 센서

11 : 화소 어레이부

12 : 수직 주사 회로

13 : 컬럼 회로

14 : 수평 주사 회로

15 : 출력 회로

20 : 단위 화소

21 : 포토다이오드

22 : 전송 트랜지스터

23 : 리세트 트랜지스터

24 : 증폭 트랜지스터

25 : 선택 트랜지스터

26 : 플로팅 디퓨전부(FD부)

30 : A/D 변환 회로

41 : 참조 전압 발생원

42 : 카운터

C1 : 입력 용량

C2 : 귀환 용량

OP…연산 증폭기

SW1∼SW10 : 스위치

Claims

A/D 변환 회로로서,

입력 신호와 기준 신호가 순서대로 일단에 공급되는 입력 용량과,

연산 증폭기와,

상기 입력 용량의 타단과 상기 연산 증폭기의 제1 입력단 사이에 접속되며, 신호 증폭 동작 시에 온 상태로 되는 제1 스위치와,

상기 연산 증폭기의 제1 입력단에 일단이 접속된 귀환 용량과,

상기 귀환 용량의 타단과 상기 연산 증폭기의 출력단 사이에 접속되며, 상기 입력 용량에 축적된 전하를 상기 귀환 용량에 전송할 때에 온 상태로 되는 제2 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때, 또는 A/D 변환 동작 시에, 온 상태로 되어, 상기 귀환 용량의 타단측에 소정의 전압을 공급하는 제3 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 연산 증폭기의 제1 입력단과 출력단 사이를 단락하는 제4 스위치와,

상기 입력 신호 및 상기 기준 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 소정의 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제5 스위치와,

A/D 변환 동작 시에 온 상태로 되어 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제6 스위치

를 구비하고,

우선, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 온 상태로 하여 입력 신호를 상기 입력 용량에 샘플링 및 홀딩하고,

계속해서 상기 제2 스위치를 온 상태, 상기 제3 스위치 및 상기 제4 스위치를 오프 상태로 하여 상기 입력 용량의 일단에 기준 신호를 공급함으로써 상기 입력 용량의 축적 전하를 상기 귀환 용량에 전송함으로써 신호 증폭 동작을 행하고,

상기 신호 증폭 동작 후에 상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치를 오프 상태로 하고, 상기 제3 스위치 및 상기 제6 스위치를 온 상태로 하여 상기 제6 스위치를 통해서 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급함으로써 A/D　변환 동작을 행하는

것을 특징으로 하는 A/D 변환 회로.
입력 신호와 기준 신호가 순서대로 일단에 공급되는 입력 용량과,

연산 증폭기와,

상기 입력 용량의 타단과 상기 연산 증폭기의 제1 입력단 사이에 접속되며, 신호 증폭 동작 시에 온 상태로 되는 제1 스위치와,

상기 연산 증폭기의 제1 입력단에 일단이 접속된 귀환 용량과,

상기 귀환 용량의 타단과 상기 연산 증폭기의 출력단 사이에 접속되며, 상기 입력 용량에 축적된 전하를 상기 귀환 용량에 전송할 때에 온 상태로 되는 제2 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때, 또는 A/D 변환 동작 시에, 온 상태로 되어, 상기 귀환 용량의 타단측에 소정의 전압을 공급하는 제3 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 연산 증폭기의 제1 입력단과 출력단 사이를 단락하는 제4 스위치와,

상기 입력 신호 및 상기 기준 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 소정의 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제5 스위치와,

A/D 변환 동작 시에 온 상태로 되어 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제6 스위치

를 구비한 것을 특징으로 하는 A/D 변환 회로의 제어 방법으로서,

우선, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 온 상태로 하여 입력 신호를 상기 입력 용량에 샘플링 및 홀딩하고,

계속해서 상기 제2 스위치를 온 상태, 상기 제3 스위치 및 상기 제4 스위치를 오프 상태로 하여 상기 입력 용량의 일단에 기준 신호를 공급함으로써 상기 입력 용량의 축적 전하를 상기 귀환 용량에 전송함으로써 신호 증폭 동작을 행하고,

상기 신호 증폭 동작 후에 상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치를 오프 상태로 하고, 상기 제3 스위치 및 상기 제6 스위치를 온 상태로 하여 상기 제6 스위치를 통해서 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급함으로써 A/D　변환 동작을 행하는

것을 특징으로 하는 A/D 변환 회로의 제어 방법.
제2항에 있어서,

상기 신호 증폭 동작을 소정 횟수 반복하여 실행하는 것을 특징으로 하는 A/D 변환 회로의 제어 방법.
제3항에 있어서,

상기 신호 증폭 동작 후에, 상기 연산 증폭기의 제1 입력단의 전압을 기준 전압과 비교하여, 상기 제1 입력단의 전압이 상기 기준 전압보다도 크면 상기 A/D 변환 동작으로 이행하고, 상기 제1 입력단의 전압이 상기 기준 전압 이하이면 상기 신호 증폭 동작을 반복하는 것을 특징으로 하는 A/D 변환 회로의 제어 방법.
제2항에 있어서,

상기 신호 증폭 동작 전에, 상기 입력 신호의 크기를 판정하고, 그 입력 신호의 크기에 따라서 상기 신호 증폭 동작 시의 증폭율을, 상기 입력 용량과 상기 귀환 용량간의 비, 상기 귀환 용량에의 전하의 반복 전송, 또는 이들 2개의 조합에 의해 설정하는 것을 특징으로 하는 A/D 변환 회로의 제어 방법.
고체 촬상 장치로서,

광전 변환 소자를 포함하는 단위 화소가 배치되어 이루어지는 화소 어레이부와,

상기 화소 어레이부의 각 화소로부터 출력되는 화소 신호를 디지털 신호로 변환하는 A/D 변환 회로를 구비하고,

상기 A/D 변환 회로는,

입력 신호와 기준 신호가 순서대로 일단에 공급되는 입력 용량과,

연산 증폭기와,

상기 입력 용량의 타단과 상기 연산 증폭기의 제1 입력단 사이에 접속되며, 신호 증폭 동작 시에 온 상태로 되는 제1 스위치와,

상기 연산 증폭기의 제1 입력단에 일단이 접속된 귀환 용량과,

상기 귀환 용량의 타단과 상기 연산 증폭기의 출력단 사이에 접속되며, 상기 입력 용량에 축적된 전하를 상기 귀환 용량에 전송할 때에 온 상태로 되는 제2 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때, 또는 A/D 변환 동작 시에, 온 상태로 되어, 상기 귀환 용량의 타단측에 소정의 전압을 공급하는 제3 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 연산 증폭기의 제1 입력단과 출력단 사이를 단락하는 제4 스위치와,

상기 입력 신호 및 상기 기준 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 소정의 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제5 스위치와,

A/D 변환 동작 시에 온 상태로 되어 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제6 스위치

를 구비하고,

우선, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 온 상태로 하여 입력 신호를 상기 입력 용량에 샘플링 및 홀딩하고,

계속해서 상기 제2 스위치를 온 상태, 상기 제3 스위치 및 상기 제4 스위치를 오프 상태로 하여 상기 입력 용량의 일단에 기준 신호를 공급함으로써 상기 입력 용량의 축적 전하를 상기 귀환 용량에 전송함으로써 신호 증폭 동작을 행하고,

상기 신호 증폭 동작 후에 상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치를 오프 상태로 하고, 상기 제3 스위치 및 상기 제6 스위치를 온 상태로 하여 상기 제6 스위치를 통해서 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급함으로써 A/D　변환 동작을 행하는

것을 특징으로 하는 고체 촬상 장치.
제6항에 있어서,

상기 A/D 변환 회로는, 상기 화소 어레이부의 화소 배열의 열마다 또는 복수 열마다 설치되어 있는 것을 특징으로 하는 고체 촬상 장치.
제6항에 있어서,

상기 화소 신호는, 상기 광전 변환 소자에서 광전 변환된 전하에 따른 신호 레벨이며,

상기 기준 신호는, 상기 단위 화소가 리세트되었을 때의 리세트 레벨인 것을 특징으로 하는 고체 촬상 장치.
촬상 장치로서,

광전 변환 소자를 포함하는 단위 화소가 배치되어 이루어지는 화소 어레이부와, 상기 화소 어레이부의 각 화소로부터 출력되는 화소 신호를 디지털 신호로 변환하는 A/D 변환 회로를 구비한 고체 촬상 장치와,

입사광을 상기 고체 촬상 장치의 촬상면 상에 결상하는 광학계를 구비하고,

상기 A/D 변환 회로는,

입력 신호와 기준 신호가 순서대로 일단에 공급되는 입력 용량과,

연산 증폭기와,

상기 입력 용량의 타단과 상기 연산 증폭기의 제1 입력단 사이에 접속되며, 신호 증폭 동작 시에 온 상태로 되는 제1 스위치와,

상기 연산 증폭기의 제1 입력단에 일단이 접속된 귀환 용량과,

상기 귀환 용량의 타단과 상기 연산 증폭기의 출력단 사이에 접속되며, 상기 입력 용량에 축적된 전하를 상기 귀환 용량에 전송할 때에 온 상태로 되는 제2 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때, 또는 A/D 변환 동작 시에, 온 상태로 되어, 상기 귀환 용량의 타단측에 소정의 전압을 공급하는 제3 스위치와,

상기 입력 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 연산 증폭기의 제1 입력단과 출력단 사이를 단락하는 제4 스위치와,

상기 입력 신호 및 상기 기준 신호가 상기 입력 용량의 일단에 공급될 때에, 온 상태로 되어, 상기 소정의 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제5 스위치와,

A/D 변환 동작 시에 온 상태로 되어 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급하는 제6 스위치

를 구비하고,

우선, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 온 상태로 하여 입력 신호를 상기 입력 용량에 샘플링 및 홀딩하고,

계속해서 상기 제2 스위치를 온 상태, 상기 제3 스위치 및 상기 제4 스위치를 오프 상태로 하여 상기 입력 용량의 일단에 기준 신호를 공급함으로써 상기 입력 용량의 축적 전하를 상기 귀환 용량에 전송함으로써 신호 증폭 동작을 행하고,

상기 신호 증폭 동작 후에 상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치를 오프 상태로 하고, 상기 제3 스위치 및 상기 제6 스위치를 온 상태로 하여 상기 제6 스위치를 통해서 경사 형상의 참조 전압을 상기 연산 증폭기의 제2 입력단에 공급함으로써 A/D　변환 동작을 행하는 것을 특징으로 하는 촬상 장치.