[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101376265B1 - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101376265B1
KR101376265B1 KR1020080047382A KR20080047382A KR101376265B1 KR 101376265 B1 KR101376265 B1 KR 101376265B1 KR 1020080047382 A KR1020080047382 A KR 1020080047382A KR 20080047382 A KR20080047382 A KR 20080047382A KR 101376265 B1 KR101376265 B1 KR 101376265B1
Authority
KR
South Korea
Prior art keywords
external connection
wiring board
plating layer
connection pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080047382A
Other languages
English (en)
Other versions
KR20080106013A (ko
Inventor
겐타로 가네코
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40087916&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101376265(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080106013A publication Critical patent/KR20080106013A/ko
Application granted granted Critical
Publication of KR101376265B1 publication Critical patent/KR101376265B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 기판은 소정 수의 배선층 및 각 배선층 사이의 절연층을 가진다. 배선 기판은 외부 접속용 패드를 가지며, 이 외부 접속용 패드에는 외부 회로에 접속하기 위한 표면 도금층이 배치된다. 외부 접속용 패드의 면적은 그 표면 도금층의 면적보다 작다.
배선 기판, 배선층, 절연층, 외부 접속용 패드

Description

배선 기판 및 그 제조 방법{WIRING BOARD AND ITS FABRICATING METHOD}
본 발명은 배선 기판 및 그 제조 방법에 관한 것이다. 구체적으로, 본 발명은 일 면에 반도체 소자 등을 탑재하기 위한 패드가 설치되고, 다른 면에 다른 실장 기판에 접속하기 위한 패드가 설치되는 배선 기판에 관한 것이다.
반도체 소자나 다른 전자 부품 등을 패키징화하는데 이용되는 배선 기판에는, 일 면에 반도체 소자, 전자 부품 등을 탑재하기 위한 패드가 설치되고, 다른 면에는 다른 실장 기판에 접속하기 위한 패드가 설치된다. 외부 접속용 패드의 표면에는 반도체 소자 등의 접속, 및 실장 기판으로의 접속에 사용되는 솔더 범프와의 접합을 위한 표면 도금층이 설치된다. 표면 도금층은 패드 측으로부터 박형의 도금 니켈(Ni), 금(Au) 등에 의해 형성된다.
도 13은 통상의 빌드업 기술로 제조된 배선 기판에서의 외부 접속용 패드의 예를 나타낸다. 이 도면의 외부 접속용 패드(101)는 배선 기판의 가장 외측의 절연층(102) 상에 동(Cu) 등의 도전 재료에 의해 형성되고, 외부 접속용 패드(101)에 대응하는 위치의 절연층(102)을 관통하는 비아(105)를 통해서 하층의 배선(103)의 일 단부에 형성된 패드(104)에 접속된다. 배선 기판의 가장 상측 표면에는 솔더레 지스트층(106)이 설치되고, 이 솔더레지스트층(106)에는 외부 접속용 패드(101)의 상면의 일부를 노출시키는 개구부(107)가 배치된다. 외부 접속용 패드(101)의 노출된 상면에는 표면 도금층(108)이 배치된다.
빌드업 기술에 의해 코어 기판의 양면에 배선층과 절연층을 교대로 형성하기 위한 코어 기판을 사용하지 않는 배선 기판의 제조 방법이 있다. 이 방법은 동판 등의 지지 부재 상에 최초에 제 1 외부 접속용 패드(배선 기판의 일 면 측 상의 패드)를 표면 도금층과 함께 형성하고, 그 상에 빌드업 기술에 의해 절연층 및 배선층을 필요한 수만큼 형성하고, 이어서 제 2 외부 접속용 패드(배선 기판의 다른 면 측 상의 패드)를 형성한 후에, 지지 부재를 제거하는 방법을 포함한다(예를 들면, 특허 문헌 1 참조).
도 14는 이 방법으로 제조된 배선 기판의 일 면 측의(지지 부재 상에 최초에 형성된) 외부 접속용 패드의 예를 나타낸다. 외부 접속용 패드(121)의 일 측은 표면 도금층(122)으로 덮이고, 표면 도금층(122)의 표면은 가장 외측의 절연층(123)의 표면에 노출된다. 외부 접속용 패드(121)는 절연층(123)을 관통하는 비아(124)를 통해 하층의 배선(125)의 일 단부에 설치된 패드(126)에 접속된다. 배선 기판의 다른 면 측의 외부 접속용 패드는 도 13을 참조하여 설명한 것과 동일하다.
[특허 문헌 1] 일본국 특표 제2003-039219호
도 13을 참조하여 설명한 종래의 배선 기판의 외부 접속용 패드(101)에 따르면, 외부 접속용 패드(101)를 형성 후에, 배선 기판의 전체 면을 덮어서 형성된 솔더레지스트층(106)에 개구부(107)를 형성하여서, 외부 접속용 패드(101)의 일부가 반도체 소자 또는 외부 회로와의 접속을 위해서 노출된다. 따라서, 외부 접속용 패드(101)는 솔더레지스트층(106)의 개구부(107)보다 크게 형성될 필요가 있어서, 배선의 미세화를 방해한다.
또한, 외부 접속용 패드(101)가 크게 형성되기 때문에, 하층 배선의 패드(104)와 외부 접속용 패드(101) 사이에 존재하는 수지(구체적으로, 수직 파선, 패드(101)의 하면, 패드(104)의 상면, 및 비아(105)의 측면 사이에 존재하는 수지)의 양이 많고, 수지의 가열 및 수축에 의해 야기되는 스트레스에 의해 비아의 접속 신뢰성이 저하될 수 있다.
도 14를 참조하여 설명한 종래의 배선 기판의 외부 접속용 패드(121)의 경우에, 상술한 문제는 해소 가능하다. 그러나, 표면 도금층(122)과 그 아래의 패드(121)가 동일한 크기로 설치되므로, 도 15에 나타낸 바와 같이, 표면 도금층(122)과 절연층(123) 사이에 스트레스에 의해 발생된 크랙(131)이 패드(121)의 측면을 따라 절연층(123)의 내부에 침투하기 쉬워, 배선 기판의 성능 열화의 원인이 되기 쉽다.
본 발명의 예시적인 실시예는 배선의 미세화를 방해하지 않고, 비아의 접속 신뢰성을 유지할 수 있고, 또한 배선 기판의 성능 열화의 원인이 되지 않는 외부 접속용 패드를 일 면 측에 가지는 배선 기판을 제공한다.
본 발명의 배선 기판은 절연층과, 상기 절연층의 일 면 측에 설치된 배선층과, 상기 절연층의 다른 면 측에 설치된 외부 접속용 패드와, 상기 외부 접속용 패드에 형성되고 외부 회로와의 접속을 위한 표면 도금층을 포함하고, 상기 외부 접속용 패드의 면적은 상기 표면 도금층의 면적보다 작은 배선 기판이다.
본 발명의 제조 기판은 지지 부재에 표면 도금층을 형성하고 상기 지지 부재에 형성된 표면 도금층에 외부 접속용 패드를 형성하는 공정과, 상기 외부 접속용 패드를 처리하여 상기 표면 도금층의 면적보다 상기 외부 접속용 패드의 면적을 작게 하는 공정과, 상기 외부 접속용 패드가 형성되는 상기 지지 부재의 표면에 절연층 및 배선층을 형성하는 공정과, 상기 지지 부재를 에칭에 의해 제거하는 공정을 포함하는 배선 기판 제조 방법에 의해 제조 가능하다.
바람직하게는, 상기 외부 접속용 패드의 면적을 상기 표면 도금층의 면적보다 작게 하는 처리를 에칭에 의해 수행한다.
본 발명에 따르면, 배선의 미세화에 유리하고, 비아의 접속 신뢰성을 유지할 수 있고, 또한 배선 기판의 성능 열화의 억제에도 유익한 외부 접속용 패드를 일 면 측에 포함하는 배선 기판을 제공하는 것이 가능하다.
다른 특징 및 이점은 다음의 상세한 설명, 첨부된 도면 및 특허청구범위에서 분명해진다.
본 발명의 배선 기판의 특징은 배선 기판의 일 면 측의 외부 접속용 패드의 면적이 그 표면 도금층의 면적보다 작은 것에 있다.
도 1은 본 발명의 외부 접속용 패드(1)를 나타낸다. 외부 접속용 패드(1)는 외부 회로와 접속되는 측에 표면 도금층(2)을 포함하고, 외부 접속용 패드(1)는 그 크기(면적)가 표면 도금층(2)의 크기(면적)보다 작도록 형성된다. 본 발명의 목적을 위해서, 패드(1)의 크기는 작으면 작을수록 좋다. 그러나, 외부 접속용 패드(1)의 크기의 하한은 배선 기판 내부의 배선(4)에 접속되는 비아(3)와의 접합을 확보하기에 필요되는 제조 공정의 측면에서의 정밀도에 의존한다. 한편, 외부 접속용 패드(1)에 설치되는 표면 도금층(2)의 크기는 그에 접속되는 범프(도시 생략)의 크기에 의존한다. 외부 접속용 패드(1)의 실제 크기는 이를 고려하여 결정될 필요가 있다. 예를 들면, 표준적인 기판에서, 외부 접속용 패드(1)의 외주부와 표면 도금층(2)의 외주부 사이의 수평 방향의 간격(도 1의 A로 표시한 치수)은 약 0.1㎛ 내지 5㎛, 바람직하게는 약 1㎛ 내지 3㎛로 구성될 수 있다. 도 1에서, 비아(3)는 실제로 외부 접속용 패드(1)에 대응하는 위치에 배치되고 배선(4)의 일 단부에 접속되는 패드(5)를 통해서 배선(4)에 접속된다. 외부 접속용 패드(1), 표면 도금층(2), 비아(3), 배선(4), 및 배선(4)에 접속된 패드(5)는 표면 도금층(2)의 상면을 제외한, 절연층(7)의 내측에 존재한다.
도 13을 참조하여 앞서 설명한 종래의 경우에는, 외부 회로와의 접속용의 패 드(101)에 통하는 솔더레지스트층(106)의 개구부(107)의 크기가 그에 위치되는 도금층(108)의 크기를 규정하고 그에 접속되는 범프의 크기에 좌우된다. 패드(101)는 개구부(107)보다 크도록, 즉 패드(101)를 덮는 솔더레지스트층(106)을 형성할 필요 때문에 표면 도금층보다 크도록 형성된 후, 이 층에 개구부(107)를 형성할 필요가 있다.
한편, 본 발명의 경우, 외부 접속용 패드(1)는 표면 도금층(2)보다 작아진다. 따라서, 본 발명의 배선 기판에 따르면, 배선의 미세화가 가능해지고, 외부 접속용 패드(1)와 패드(5) 사이에 존재하는 수지의 양, 즉 도 1에 나타낸 수직 파선, 외부 접속용 패드(1)의 하면, 패드(5)의 상면, 및 비아(3)의 측면 사이에 존재하는 수지의 양이 도 13을 참조하여 설명한 종래의 경우보다 적어지고, 또한 수지의 가열 및 수축에 따른 스트레스에 의해 야기되는 비아의 접속 신뢰성을 유지하는 것이 가능하다.
도 14를 참조하여 앞서 설명한 종래의 경우에는, 도 15에 나타낸 바와 같이, 표면 도금층(122)과 절연층(123) 사이에 스트레스로 인해 발생된 크랙(131)이 패드(121)의 측면을 따라 절연층(123)의 내부에 침투하기 쉬어, 배선 기판의 성능 열화의 원인이 되기 쉽다는 문제가 있다.
한편, 본 발명의 경우에는, 도 2에 나타낸 바와 같이, 표면 도금층(2)과 절연층(7) 사이에 발생된 크랙(9)은 표면 도금층(2)의 측면을 따라서 진행되는 위치에 정지하고, 절연층(7) 내에 깊게 진행하지 않는다. 이에 의해서, 크랙에 의한 배선 기판의 성능 열화의 문제가 회피된다.
본 발명에 따르면, '외부 회로'는 배선 기판의 외부에 배치되고 상기 배선 기판이 접속되는 회로를 나타낸다. 예를 들면, 본 발명에 따른 '외부 회로'로서는, 배선 기판에 접속되는 반도체 소자 등의 전자 부품의 회로, 이러한 반도체 소자가 탑재된 배선 기판에 접속되는 실장 기판의 회로 등을 들 수 있다.
본 발명의 배선 기판을 구성하는 각 부재의 재료는 통상의 배선 기판에서의 동등한 부재의 재료와 동일할 수 있다. 예를 들면, 외부 접속용 패드의 재료로서는, 동(Cu) 또는 그 합금으로 이루어지는 일반적인 배선 재료를 들 수 있다. 외부 접속용 패드 상에 설치되는 표면 도금층의 재료로서는, (1) Ni 및 Au의 조합, (2) Ni, Pd, 및 Au의 조합, (3) Sn, (4) Sn 및 Ag의 조합 등을 들 수 있다. (1), (2), (4)의 각 조합의 경우에, Au 층 및 Ag 층이 외부에 노출되도록 도금층은 순서되로 적층된다.
본 발명의 배선 기판은 동판, 동박 등의 금속을 포함하는 지지 부재 상에 최초에 외부 접속용 패드(배선 기판의 일 면 측의 패드)를 표면 도금층과 함께 형성하고, 그 상에 빌드업 방법에 의해 소정 수의 절연층 및 배선층을 형성하고, 이어서 외부 접속용 패드(다른 면 측의 패드)를 형성한 후에, 지지 부재를 제거하는 방법에 의해 제조될 수 있고, 이 경우에 빌드업 방법에 의한 최초의 절연층의 형성 전에, 외부 접속용 패드의 크기를 표면 도금층보다 작게하는 처리를 실시한다.
이 방식으로 제조된 배선 기판에 따르면, 지지 부재 상에 최초에 형성된 외부 접속용 패드는 표면 도금층의 크기보다 작은 패드가 되는 한편, 다른 면 측의 외부 접속용 패드는 표면 도금층보다 크게 된다. 주로, 전자(前者)의 패드는 배선 기판에 반도체 소자 등의 전자 부품 등을 탑재하는데 이용될 수 있고, 후자의 패드는 실장 기판과의 접속을 위해 이용될 수 있다. 그러나, 경우에 따라서는, 그 역의 사용 방법도 수행 가능하다.
[실시예]
이어서, 실시예에 의해 본 발명을 더욱 설명한다. 그러나, 본 발명은 여기에 나타낸 실시예에 한정되는 것은 아니다.
[실시예 1]
이 예에 따르면, 반도체 소자를 탑재할 면의 외부 접속용 패드는 표면 도금층보다 작은 배선 기판을, 그 제조 방법과 함께 설명한다.
도 3의 (a)에 나타낸 바와 같이, 지지 부재(31)를 구성하는 Cu 판의 표면에 도금 레지스트 패턴(32)을 형성한다. 지지 부재(31)로서는, Cu 판 이외에, Cu 박 또는 통상의 에칭액으로 제거 가능한 금속 또는 합금의 판이나 박을 이용하는 것이 가능하다. 도 3의 (b)에 나타낸 바와 같이 도금 레지스트 패턴(32)의 개구부(32a)(도 3의 (a))(직경 100㎛)의 저부에 노출된 Cu 판의 위에, 무전해 도금에 의해 표면 도금층(33) 및 외부 접속용 패드(34)를 순차적으로 형성한다. 이 경우에, 표면 도금층(33)은 두께가 각각 0.5㎛ 및 5㎛의 Au 층 및 Ni 층에 의해 형성된다(Au 층 및 Ni 층은, 이 순서로 형성된다). 외부 접속용 패드(34)는 Cu에 의해, 10㎛의 두께로 형성된다.
이어서, 도금 레지스트 패턴(32)을 박리하여 제거하고, 외부 접속용 패드(34)를 선택적으로 에칭하여서, 그 직경을 표면 도금층(33)보다 약 1㎛ ~ 3㎛ 정 도 작게 한다(도 3의 (c) 참조). 외부 접속용 패드(34)의 선택적 에칭은 도금 레지스트 패턴(32)의 박리 전에 행할 수 있고(이 경우의 외부 접속용 패드(34)의 선택적 에칭은 도 12의 (a)에 나타낸 바와 같음), Cu만을 용해하는 에칭액에 의해 외부 접속용 패드(34)를 에칭한 후에, 레지스트 패턴(32)을 제거한다(도 12의 (b)). 이어서, 도 3의 (d)에 나타낸 바와 같이, 외부 접속용 패드(34)를 형성하는 지지 부재(31)의 면에 수지 필름을 형성하여 절연층(35)을 형성한다. 절연층(35)의 형성에는, 에폭시, 폴리이미드 등의 수지 필름을 이용할 수 있다.
도 4의 (a)에 나타낸 바와 같이, 레이저 가공에 의해 절연층(35)에 비아홀(35a)을 형성한다. 이 비아홀(35a)에 따르면, 그 직경은 절연층(35)의 표면에서 60㎛이고, 패드(34)를 노출시키는 저부에서는 약 50㎛ 정도가 된다. 이어서, 패드(34)에 접속되는 비아(36) 및 이 비아(36)에 접속되는 배선층(37)을 형성한다(도 4의 (b)). 예를 들면, 세미애디티브법 등의 통상의 방법을 이용할 수 있다.
이어서, 절연층의 형성과, 비아 및 배선층의 형성을 반복하여서, 도 4의 (c)에 나타낸 바와 같이 소정 수의 절연층(35) 및 배선층(37)을 형성하고, 가장 상부의 절연층(35)에 외부 접속용 패드(38)를 형성한 후, 외부 접속용 패드(38)에 통하는 개구부(39a)를 가지는 솔더레지스트층(39)을 형성한다. 또한, 개구부(39a)에 노출된 외부 접속용 패드(38) 상에, 표면 도금층(40)을 무전해 도금에 의해 형성한다. 도 4의 (d)에 나타낸 바와 같이, 지지 부재(31)를 에칭에 의해 제거하고, 배선 기판(30)을 완성한다. 완성된 배선 기판(30)의 지지 부재(31)를 제거한 면은 반도체 소자 탑재면이 된다.
도 5는 반도체 소자(41)를 탑재한 배선 기판(30)을 나타낸다. 반도체 소자(41)는 범프를 리플로우시킨 솔더 접합 부재(42)에 의해 배선 기판(30)에 접속된다.
[실시예 2]
여기에서는, 실시예 1의 배선 기판의 반대 면을 반도체 소자 탑재면으로 구성하는 예를 설명한다.
실시예 1의 도 3의 (a) 내지 도 3의 (d) 및 도 4의 (a), 도 4의 (b)를 참조하여 설명한 방법에 의해 도 6의 (a)에 나타낸 바와 같이 Cu 판의 지지 부재(51) 상에 표면 도금층(52), 외부 접속용 패드(53), 절연층(54), 비아(55), 및 배선층(56)을 형성한 중간 제품을 형성한다. 배선층(56)의 배선의 일부에는 외부 접속용 패드(57)를 형성한다. 이어서, 도 6의 (b)에 나타낸 바와 같이, 외부 접속용 패드(57)에 통하는 개구부(58a)를 가지는 솔더레지스트층(58)을 형성하고, 개구부(58a)에 노출된 외부 접속용 패드(57)의 상에, 표면 도금층(59)을 무전해 도금에 의해 형성한다. 지지 부재(51)를 에칭에 의해 제거하여, 배선 기판(50)을 완성한다(도 6의 (c) 참조).
도 7은 반도체 소자(61)를 탑재한 배선 기판(50)을 나타낸다. 반도체 소자(61)는 와이어 본딩에 의해 배선 기판(50)에 접속된다. 밀봉 수지(60)가 반도체 소자(61)를 덮도록 배선 기판(50)에 형성된다.
또한, 지지 부재(51)를 제거하기 전의 배선 기판(도 6의 (b)에 나타낸 상태의 배선 기판)에 반도체 소자를 탑재한 후에, 지지 부재를 제거하는 것도 가능하 다.
상술한 예에서는, 외부 접속용 패드보다 크게 형성된 표면 도금층의 외측면이 절연층과 동일한 면에 배치되는 배선 기판을 설명하였지만, 표면 도금층이 절연층의 표면으로부터 오목한, 또는 표면 도금층이 절연층의 표면으로부터 돌출한 배선 기판도 구성 가능하다. 이어서, 이러한 배선 기판의 예를 설명한다.
[실시예 3]
여기에서는, 표면 도금층이 절연층의 표면으로부터 오목한 배선 기판을 설명한다. 이러한 배선 기판의 제조 방법은 기본적으로는 앞서 설명한 것과 동일하므로, 표면 도금층이 절연층의 표면으로부터 오목한 구조를 형성하는 공정을 중심으로 설명한다.
우선, 도 8의 (a)에 나타낸 바와 같이, 지지 부재(71)를 구성하는 Cu 판의 표면에 개구부(72a)를 가지는 도금 레지스트 패턴(72)을 형성하고, 개구부(72a)의 저부에 노출된 지지 부재(71) 상에, 지지 부재(71)와 동일한 재료의 Cu로 이루어지는 도금층(73)을 형성한다. 이어서, 무전해 도금에 의해, 도 8의 (b)에 나타낸 바와 같이 마찬가지로 Au 층 및 Ni 층을 포함하는 표면 도금층(74)과 Cu로 이루어지는 외부 접속용 패드(75)를 순차적으로 형성한다.
도금 레지스트 패턴(72)을 박리하여 제거하고, 외부 접속용 패드(75)를 선택 에칭하여, 그 직경을 표면 도금층(74)보다 작게 한다(도 8의 (c) 참조)). 외부 접속용 패드(75)의 선택적 에칭은 도금 레지스트 패턴(72)의 박리 전에 수행될 수 있다. 이어서, 도 8의 (d)에 나타낸 바와 같이, 외부 접속용 패드(75)를 형성하는 지지 부재(71)의 면에 수지 필름을 적층하여 절연층(76)을 형성한다.
그 후, 실시예 1의 도 4의 (a) 내지 도 4의 (d)를 참조하여 설명한 공정을 이용함으로써, 도 9에 나타낸 배선 기판(78)을 완성한다. 배선 기판(78)에 따르면, 에칭에 의한 지지 부재(71)의 제거 시에, 지지 부재(71)와 동일한 재료의 도금층(73)이 함께 제거되어, 표면 도금층(74)이 절연층(76)의 표면으로부터 오목한 구조로 구성된다.
이 배선 기판(78)에 따르면, 표면 도금층(74)이 절연층(76)의 표면으로부터 오목한 부분에 배치되므로, 외부 회로와의 접속용의 솔더 볼을 안정하게 설치하는 것이 가능하다.
[실시예 4]
여기에서는, 표면 도금층이 절연층 표면으로부터 돌출되는 배선 기판을 설명한다. 이러한 배선 기판의 제조 방법도, 기본적으로는 앞서 예에서 설명한 것과 동일한 것이므로, 표면 도금층이 절연층의 표면으로부터 돌출되는 구조를 형성하는 공정을 중심으로 설명한다.
도 10의 (a)에 나타낸 바와 같이, 지지 부재(81)를 구성하는 Cu 판의 표면에, 개구부(82a)를 가지는 도금 레지스트 패턴(82)을 형성하고, 이 패턴을 마스크로 구성하여 개구부(82a)의 저부에 노출된 지지 부재(81)의 부분을 에칭함으로써 오목부(83)를 형성한다. 이어서, 도 10의 (b)에 나타낸 바와 같이, 오목부(83)를 충전하도록 Au 층 및 Ni 층을 포함하는 표면 도금층(84)을 전기 도금에 의해 형성하고, 외부 접속용 패드(85)를 Cu 무전해 도금에 의해 형성한다.
도금 레지스트 패턴(82)을 제거하고, 외부 접속용 패드(85)를 선택적으로 에칭하여 그 직경을 표면 도금층(84)보다 작게 한다(도 10의 (c)). 외부 접속용 패드(85)의 선택적 에칭은 도금 레지스트 패턴(82)을 제거하기 전에 수행될 수 있다. 이어서, 도 10의 (d)에 나타낸 바와 같이, 외부 접속용 패드(85)를 형성한 면에 수지 필름을 적층하여 절연층(86)을 형성한다.
그 후, 실시예 1의 도 4의 (a) 내지 도 4의 (d)을 참조하여 설명한 공정을 이용함으로써, 도 11에 나타낸 바와 같이 표면 도금층(84)이 절연층(86)의 표면으로부터 돌출되는 배선 기판(88)을 완성한다.
이 배선 기판(88)에 따르면, 표면 도금층(84) 자체가 절연층(96)으로부터 돌출된 폭이 넓은 부분과, 절연층(86)에 매설된 폭이 협소한 부분을 포함하며, 그 단부가 단차 형상에 의해서 구성되므로, 크랙이 발생되는 것을 더욱 방지할 수 있다. 또한, 표면 도금층(84)을 돌출시킴으로써, 반도체 소자 탑재 시의 솔더(솔더 접합 부재)의 양을 삭감할 수 있고 반도체 소자의 접합 높이를 안정화할 수 있다.
본 발명을 제한된 수의 실시예와 관련하여서 설명하였지만, 본 발명으로부터 이점을 가지는 당업자라면, 여기에 개시된 본 발명의 범주에서 벗어나지 않고 다른 실시예를 고안할 수 있다는 것을 이해할 수 있다. 따라서, 본 발명의 범주는 첨부된 특허청구범위에 의해서만 제한된다.
도 1은 본 발명의 배선 기판의 표면 도금층보다 작은 면적을 가지는 외부 접속용 패드를 설명하는 도면.
도 2는 본 발명의 배선 기판의 표면 도금층보다 작은 외부 접속용 패드 부분에서의 표면 도금층과 절연층 사이에 발생한 크랙을 설명하는 도면.
도 3의 (a) 내지 도 3의 (d)는 실시예 1의 배선 기판 제조 방법을 설명하는 제 1 도면.
도 4의 (a) 내지 도 4의 (d)는 실시예 1의 배선 기판의 제조 방법을 설명하는 제 2 도면.
도 5는 반도체 소자를 탑재한 실시예 1의 배선 기판을 나타내는 도면.
도 6의 (a) 내지 도 6의 (c)는 실시예 2의 배선 기판의 제조 방법을 설명하는 도면.
도 7은 반도체 소자를 탑재한 실시예 2의 배선 기판을 나타내는 도면.
도 8의 (a) 내지 도 8의 (d)는 실시예 3의 배선 기판 제조 방법을 설명하는 도면.
도 9는 실시예 3에서 제조된 배선 기판을 설명하는 도면.
도 10의 (a) 내지 도 10의 (d)는 실시예 4의 배선 기판 제조 방법을 설명하는 도면.
도 11은 실시예 4에서 제조된 배선 기판을 설명하는 도면.
도 12의 (a) 및 도 12의 (b)는 실시예 1에서 도금 레지스트 패턴의 박리 전 에 수행한 외부 접속용 패드의 선택적 에칭을 설명하는 도면.
도 13은 빌드업 기술에 의해 제조된 종래의 배선 기판의 외부 접속용 패드를 설명하는 도면.
도 14는 다른 종래의 배선 기판의 외부 접속용 패드를 설명하는 도면.
도 15는 도 14에서 설명한 패드 부분에서 표면 도금층과 절연층 사이에 발생된 크랙을 설명한 도면.
* 도면의 주요 부분에 대한 부호의 설명*
1 : 외부 접속용 패드 2 : 표면 도금층
30, 50, 78, 88 : 배선 기판 31, 51, 71, 81 : 지지 부재
33, 52, 74, 84 : 표면 도금층 34, 53, 75, 85 : 외부 접속용 패드
35, 54, 76, 86 : 절연층 36, 55 : 비아
37, 56 : 배선층 38, 57 : 외부 접속용 패드
39, 58 : 솔더레지스트층 40, 59 : 표면 도금층

Claims (18)

  1. 소정 수의 배선층과 각 배선층 사이의 절연층을 갖고, 또한, 외부 회로에 접속하기 위한, 표면 도금층을 구비한 외부 접속용 패드를 갖는 배선 기판으로서,
    상기 외부 접속용 패드의 면적이 그 표면 도금층의 면적보다 작고,
    상기 외부 접속용 패드가 상기 표면 도금층이 설치된 제 1 면과, 그 반대측의 제 2 면을 갖고,
    상기 외부 접속용 패드가 배선 기판 표면으로 되는 면과 그 반대측의 면을 갖는 가장 외층 절연층 중에 매설되어 있고,
    상기 외부 접속용 패드에 구비된 상기 표면 도금층의 상면이 상기 배선 기판 표면으로 되는 가장 외층 절연층의 면에 노출해 있고,
    상기 가장 외층 절연층의 반대측의 면으로부터 상기 외부 접속용 패드의 제 2 면에 도달하는 비아가 설치되어 있고,
    상기 가장 외층 절연층의 반대측의 면에 있어서의 상기 비아의 직경이 상기 외부 접속용 패드의 제 2 면측에 있어서의 상기 비아의 직경보다 크며, 상기 외부 접속용 패드의 제 2 면에 상기 비아가 접속되어 있는
    것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 외부 접속용 패드의 외주부와 상기 표면 도금층의 외주부가 수평 방향의 간격을 갖는
    것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 외부 접속용 패드가, 상기 표면 도금층의 상면을 제외하고, 상기 가장 외층 절연층 중에 매설되어 있는
    것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 도금층의 상면이 상기 가장 외층 절연층 표면으로부터 오목하게 위치하는
    것을 특징으로 하는 배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 도금층의 상면이 상기 가장 외층 절연층 표면으로부터 돌출해 있는
    것을 특징으로 하는 배선 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    당해 배선 기판의 상기 외부 접속용 패드가 설치된 면과는 반대측의 면에, 다른 외부 접속용 패드가 설치되어 있는
    것을 특징으로 하는 배선 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 외부 접속용 패드의 재료가 구리 또는 그 합금인
    것을 특징으로 하는 배선 기판.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 도금층이 Ni과 Au의 조합, Ni과 Pd과 Au의 조합, Sn, 또는 Sn과 Ag의 조합에 의해 형성되어 있는
    것을 특징으로 하는 배선 기판.
  9. 소정 수의 배선층과 각 배선층 사이의 절연층을 갖고, 또한, 외부 회로에 접속하기 위한, 표면 도금층을 구비한 외부 접속용 패드를 갖는 배선 기판이며,
    상기 외부 접속용 패드의 면적이 그 표면 도금층의 면적보다 작고,
    상기 외부 접속용 패드가 상기 표면 도금층이 설치된 제 1 면과, 그 반대측의 제 2 면을 갖고,
    상기 외부 접속용 패드가 배선 기판 표면으로 되는 면과 그 반대측의 면을 갖는 가장 외층 절연층 중에 매설되어 있고,
    상기 외부 접속용 패드에 구비된 상기 표면 도금층의 상면이 상기 배선 기판 표면으로 되는 가장 외층 절연층의 면에 노출해 있고,
    상기 가장 외층 절연층의 반대측의 면으로부터 상기 외부 접속용 패드의 제 2 면에 도달하는 비아가 설치되어 있고,
    상기 가장 외층 절연층의 반대측의 면에 있어서의 상기 비아의 직경이 상기 외부 접속용 패드의 제 2 면측에 있어서의 상기 비아의 직경보다 크며, 상기 외부 접속용 패드의 제 2 면에 상기 비아가 접속되는
    배선 기판을 제조하는 방법으로서,
    지지 부재 상에 표면 도금층과, 당해 표면 도금층보다 면적이 작은 외부 접속용 패드를 순차 형성하는 공정과,
    당해 외부 접속용 패드를 형성한 지지 부재 상에 소정 수의 절연층과 배선층을 형성하는 공정과,
    상기 지지 부재를 제거하는 공정
    을 포함하는 것을 특징으로 하는 배선 기판 제조 방법.
  10. 제 9 항에 있어서,
    상기 지지 부재 상에 표면 도금층과, 당해 표면 도금층보다 면적이 작은 외부 접속용 패드를 순차 형성하는 공정이, 상기 외부 접속용 패드의 면적을 표면 도금층의 면적보다 작게 하는 처리를 에칭에 의해 수행하는 공정을 갖는
    것을 특징으로 하는 배선 기판 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 외부 접속용 패드의 외주부와 상기 표면 도금층의 외주부에, 수평 방향의 간격을 갖게 하는
    것을 특징으로 하는 배선 기판 제조 방법.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 지지 부재 상에 소정 수의 절연층과 배선층을 형성하는 공정이, 상기 지지 부재 상에, 상기 외부 접속용 패드를 피복하도록 상기 가장 외층 절연층을 적층하는 공정을 갖고,
    상기 지지 부재를 제거하는 공정에서, 상기 가장 외층 절연층으로부터 상기 지지 부재를 제거하는 것에 의해, 상기 표면 도금층의 상면을 제외하고, 상기 가장 외층 절연층 중에 매설된 상기 외부 접속용 패드를 얻는
    것을 특징으로 하는 배선 기판 제조 방법.
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 지지 부재 상에 표면 도금층과, 당해 표면 도금층보다 면적이 작은 외부 접속용 패드를 순차 형성하는 공정이, 상기 지지 부재 상에 도금층을 형성하고, 당해 도금층 상에 상기 표면 도금층, 외부 접속용 패드를 순차 형성하는 공정을 갖고,
    상기 지지 부재를 제거하는 공정에서, 상기 지지 부재를 제거함과 함께, 상기 도금층을 제거하고, 상기 표면 도금층의 상면이 상기 가장 외층 절연층 표면으로부터 오목하게 위치하는 외부 접속용 패드를 얻는
    것을 특징으로 하는 배선 기판 제조 방법.
  14. 제 9 항 또는 제 10 항에 있어서,
    상기 지지 부재 상에 표면 도금층과, 당해 표면 도금층보다 면적이 작은 외부 접속용 패드를 순차 형성하는 공정이, 상기 지지 부재 상에 오목부를 형성하고, 당해 오목부 내에 상기 표면 도금층, 외부 접속용 패드를 순차 형성하는 공정을 갖고,
    상기 지지 부재를 제거하는 공정에서, 상기 표면 도금층의 상면이 상기 가장 외층 절연층 표면으로부터 돌출한 외부 접속용 패드를 얻는
    것을 특징으로 하는 배선 기판 제조 방법.
  15. 제 9 항 또는 제 10 항에 있어서,
    상기 지지 부재 상에 소정 수의 절연층과 배선층을 형성하는 공정이, 가장 상층에 적층된 절연층 상에, 다른 외부 접속 패드를 형성하는 공정을 갖는
    것을 특징으로 하는 배선 기판 제조 방법.
  16. 제 9 항 또는 제 10 항에 있어서,
    상기 지지 부재 상에 소정 수의 절연층과 배선층을 형성하는 공정이,
    상기 지지 부재 상에 상기 외부 접속용 패드를 피복하도록 상기 가장 외층 절연층을 적층하는 공정과,
    상기 가장 외층 절연층에 상기 외부 접속용 패드의 제 2 면에 도달하는 비아를 형성함과 함께, 당해 가장 외층 절연층 상에, 상기 비아와 접속하는 배선층을 형성하는 공정을 갖는
    것을 특징으로 하는 배선 기판 제조 방법.
  17. 제 9 항 또는 제 10 항에 있어서,
    상기 외부 접속용 패드의 재료가 구리 또는 그 합금인
    것을 특징으로 하는 배선 기판 제조 방법.
  18. 제 9 항 또는 제 10 항에 있어서,
    상기 표면 도금층이 Ni과 Au의 조합, Ni과 Pd과 Au의 조합, Sn, 또는 Sn과 Ag의 조합에 의해 형성되어 있는
    것을 특징으로 하는 배선 기판 제조 방법.
KR1020080047382A 2007-05-30 2008-05-22 배선 기판 및 그 제조 방법 Active KR101376265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00143340 2007-05-30
JP2007143340A JP5101169B2 (ja) 2007-05-30 2007-05-30 配線基板とその製造方法

Publications (2)

Publication Number Publication Date
KR20080106013A KR20080106013A (ko) 2008-12-04
KR101376265B1 true KR101376265B1 (ko) 2014-03-21

Family

ID=40087916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047382A Active KR101376265B1 (ko) 2007-05-30 2008-05-22 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8357860B2 (ko)
JP (1) JP5101169B2 (ko)
KR (1) KR101376265B1 (ko)
CN (1) CN101315917B (ko)
TW (1) TWI458052B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036046A (ko) * 2016-09-30 2018-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN102045939B (zh) * 2009-10-19 2014-04-30 巨擘科技股份有限公司 柔性多层基板的金属层结构及其制造方法
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
JPWO2012056883A1 (ja) * 2010-10-26 2014-03-20 株式会社村田製作所 複合基板、モジュール、複合基板の製造方法
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
KR20130141927A (ko) * 2012-06-18 2013-12-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
WO2014141492A1 (ja) * 2013-03-11 2014-09-18 日本碍子株式会社 回路基板
JP6250943B2 (ja) * 2013-03-28 2017-12-20 京セラ株式会社 配線基板
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US9691699B2 (en) * 2015-11-03 2017-06-27 Unimicron Technology Corp. Circuit structure and method for manufacturing the same
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
CN108834336B (zh) * 2018-08-27 2019-11-29 生益电子股份有限公司 一种pcb的制作方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
TWI743970B (zh) * 2020-08-28 2021-10-21 巨擘科技股份有限公司 多層基板表面處理層結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190549A (ja) 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2003197673A (ja) 2001-12-26 2003-07-11 Hitachi Ltd 半導体装置およびその製造方法
JP2006181257A (ja) 2004-12-28 2006-07-13 Kigyo Kumiai Sequential Digit 歯科治療器具の消音化システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JP3401102B2 (ja) * 1994-12-21 2003-04-28 株式会社日立製作所 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
EP1194022B1 (en) * 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP3664720B2 (ja) 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP2004228226A (ja) 2003-01-21 2004-08-12 Gisei Rin 集積回路パッケージキャリア
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US7488896B2 (en) * 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
CN100424842C (zh) * 2004-11-17 2008-10-08 日本特殊陶业株式会社 布线基板的制造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190549A (ja) 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2003197673A (ja) 2001-12-26 2003-07-11 Hitachi Ltd 半導体装置およびその製造方法
JP2006181257A (ja) 2004-12-28 2006-07-13 Kigyo Kumiai Sequential Digit 歯科治療器具の消音化システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036046A (ko) * 2016-09-30 2018-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102689105B1 (ko) * 2016-09-30 2024-07-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
JP2008300507A (ja) 2008-12-11
US20080298038A1 (en) 2008-12-04
TW200847348A (en) 2008-12-01
KR20080106013A (ko) 2008-12-04
TWI458052B (zh) 2014-10-21
JP5101169B2 (ja) 2012-12-19
CN101315917A (zh) 2008-12-03
US8357860B2 (en) 2013-01-22
CN101315917B (zh) 2012-01-04
US20130097856A1 (en) 2013-04-25
US9258899B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US7911805B2 (en) Multilayer wiring element having pin interface
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP5010737B2 (ja) プリント配線板
JP3670917B2 (ja) 半導体装置及びその製造方法
US8754336B2 (en) Wiring board and method of producing the same
JP2005209689A (ja) 半導体装置及びその製造方法
KR20070105924A (ko) 회로 장치 및 회로 장치의 제조 방법
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JP5128180B2 (ja) チップ内蔵基板
CN1059982C (zh) 制造集成电路封装电路板的方法
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
US8304862B2 (en) Semiconductor package and manufacturing method of the same
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
US11749596B2 (en) Wiring substrate
JP5511922B2 (ja) 配線基板とその製造方法
TWI420989B (zh) 印刷電路板及其製造方法
CN108305864A (zh) 新型端子
KR20250102929A (ko) 반도체 패키지
CN118553708A (zh) 电子封装件及其承载基板与制法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080522

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080522

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140314

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170220

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180219

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200218

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210218

Start annual number: 8

End annual number: 8