[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002190549A - 多層配線板および多層配線板の製造方法 - Google Patents

多層配線板および多層配線板の製造方法

Info

Publication number
JP2002190549A
JP2002190549A JP2001305771A JP2001305771A JP2002190549A JP 2002190549 A JP2002190549 A JP 2002190549A JP 2001305771 A JP2001305771 A JP 2001305771A JP 2001305771 A JP2001305771 A JP 2001305771A JP 2002190549 A JP2002190549 A JP 2002190549A
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer wiring
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001305771A
Other languages
English (en)
Inventor
Hitoshi Aoki
仁 青木
Yoshitaka Okugawa
良隆 奥川
Kensuke Nakamura
謙介 中村
Masaaki Kato
正明 加藤
Hidetaka Hara
英貴 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2001305771A priority Critical patent/JP2002190549A/ja
Publication of JP2002190549A publication Critical patent/JP2002190549A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 接続信頼性の高い外部接続用端子を有する多
層配線板を提供する。 【解決手段】 最外層に外部接続用端子120a、12
0cを有する多層配線板113bであって、外部接続用
端子が、略均一な厚みの金属層をエッチングすることに
より得られる柱状の金属コア118cからなり、金属コ
アと最外層の配線パターンの接続部が電解めっきまたは
無電解めっきによる接続であることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線板および
多層配線板の製造方法に関するものである。更に詳しく
は、半導体チップを搭載する多層配線板に関し、接続信
頼性の高い外部接続用端子を有する多層配線板の製造方
法およびその製造方法により製造された多層配線板に関
するものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して益々小型
化かつ多ピン化が進んできている。
【0003】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなるガラスエポキシ板に貼り付けられた銅箔をパ
ターニング後、複数枚重ねて積層接着し、ドリルで貫通
穴を開けて、この穴の壁面に銅めっきを行ってビアを形
成し層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して部品の搭載に問題
が生じるようになってきている。
【0004】このような背景により、近年、ビルドアッ
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と導体とを積み重ね
ながら成形される。ビア形成方法としては、従来のドリ
ル加工に代わって、レーザ法、プラズマ法やフォト法
等、多岐にわたり、小径のビアホールを自由に配置する
ことで高密度化を達成するものである。層間接続部とし
ては、ブライドビア(Blind Via)やバリード
ビア(Buried Via:ビアを導電体で充填した
構造)等があり、ビアの上にビアを形成するスタックド
ビアが可能なバリードビアホールが特に注目されてい
る。バリードビアホールとしては、ビアホールをめっき
で充填する方法と、導電性ペースト等で充填する場合と
に分けられる。一方、配線パターンを形成する方法とし
て、銅箔をエッチングする方法(サブトラクティブ
法)、電解銅めっきによる方法(アディティブ法)等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
【0005】このような多層配線板を用いた半導体パッ
ケージをプリント基板(マザーボード)に搭載する場合
には、半田バンプを使用することがごく一般的になって
きた。半田バンプによる接続は、QFP(Quad F
lat Package)のように金属リードを半田に
よって接続する方法と比較して接合面積が小さく、さら
には金属リードによる応力緩和も無いため、接合信頼性
の観点から、未だに多くの問題を抱えている。
【0006】一方、半導体チップを基板に実装する方法
として、ワイヤーボンディング方式やTAB方式、さら
にはフリップチップ方式などが知られているが、最近で
は、半導体パッケージの小型化に有利な、フリップチッ
プ接続方式が注目されている。このフリップチップ接続
方式では、半導体チップの電極にあらかじめ半田バンプ
を形成しておく必要がある。半田バンプを形成する方法
として、真空蒸着法、印刷法、はんだボール整列法、ス
タッドバンプ法、電解メッキ法などが知られているが、
製造時間、製造コスト、半田バンプの高さばらつきなど
の問題を抱えている。
【0007】半田バンプには、一般的に使用されている
Sn−37Pb(共晶半田)をはじめ、共晶に銀を少量
添加したSn−36Pb−2Ag、Sn−3.5Agの
ような鉛フリー半田と、様々なタイプが使用されてい
る。一方、銅コア半田バンプのように、銅コアの周囲に
半田をコーティングしたタイプも検討されている。
【0008】エレクトロニクス実装学会誌、vol.
2、No.4(1999)、P298−302には、
「高温放置によりCuコアの有無に関わらず継手強度は
低下するが、Cuコアはんだボールの方がSn−37P
bはんだボールおよびSn−36Pb−2Agはんだボ
ールよりも高温劣化しにくいことがわかった。」、「C
uコアはんだボールの場合、リフロー時にNiめっき層
上に形成されるAu−Cu−Sn層が成長速度の速いN
i−Snの反応を抑制するバリアー層として働くため、
高温放置しても接合部に高温劣化の原因となるPb偏析
層が形成されない。」と記載されている。銅コア半田ボ
ールを使用することで接合信頼性を向上させることがで
きるが、銅コア半田ボールはSn−37Pb半田ボール
のように大量に使用されてはいないため、大幅なコスト
アップにつながることが容易に想像できる。
【0009】以上のように、銅コア半田バンプは高接続
信頼性が期待できる反面、コストが高く、Sn−37P
b半田バンプのような銅コアの無い半田バンプはコスト
が低い反面、接続信頼性に問題がある。
【0010】
【発明が解決しようとする課題】本発明は、半導体チッ
プを搭載する多層配線板における、半田バンプのこのよ
うな問題点に鑑み、接続信頼性の高い外部接続用端子を
有する多層配線板およびその製造方法を提供することを
目的とする。
【0011】
【課題を解決するための手段】即ち、本発明は、次の多
層配線板およびその製造方法を提供する。 (1)最外層に外部接続用端子を有する多層配線板であ
って、外部接続用端子が、略均一な厚みの金属層をエッ
チングすることにより得られる略均一な高さを有する柱
状の金属コアからなり、金属コアと最外層の配線パター
ンの接続部が電解めっきまたは無電解めっきによる接続
であることを特徴とする多層配線板。 (2)金属コア表面の少なくとも一部が半田被膜で覆わ
れていることを特徴とする前記第(1)項記載の多層配
線板。 (3)金属層を電解めっき用リードとして、配線パター
ンを電解めっきにより形成する工程と、金属層をエッチ
ングにより除去する工程とを含む多層配線板の製造方法
であって、多層配線板の最外層を形成する際に使用する
金属層を部分的にエッチングして除去することにより、
多層配線板の最外層上に金属コアを有する外部接続用端
子を形成する工程を含んでなることを特徴とする多層配
線板の製造方法。 (4)金属層を電解めっき用リードとして、配線パター
ンを電解めっきにより形成する工程と、配線パターン上
に絶縁層を形成する工程、配線パターンの一部が露出す
るように絶縁層にビアを形成する工程と、金属層を電解
めっき用リードとして、導体ポストを電解めっきにより
形成する工程と、導体ポストの表面または被接続層の被
接合部の表面の少なくとも一方に接合用金属材料層を形
成する工程と、絶縁層の表面または被接続層の表面の少
なくとも一方に接着剤層を形成する工程と、導体ポスト
と被接合部とを接着剤層を介して接合用金属材料層によ
り接合し、絶縁層と被接続層とを接着剤層により接着す
る工程と、金属層をエッチングにより除去する工程とを
含む多層配線板の製造方法であって、多層配線板の最外
層を形成する際に使用する金属層を部分的にエッチング
して除去することにより、多層配線板の最外層上に金属
コアを有する外部接続用端子を形成する工程を含んでな
ることを特徴とする多層配線板の製造方法。 (5)金属コアの表面に半田被膜を形成することを特徴
とする前記第(3)項または第(4)項に記載の多層配
線板の製造方法。 (6)前記第(3)項〜第(5)項のいずれかに記載の
多層配線板の製造方法により、得られることを特徴とす
る多層配線板。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
【0013】図1(a)〜図4(r)は、本発明による
第1の実施形態である多層配線板の製造方法の一例を説
明するための図で、図4(r)は本発明により得られる
多層配線板の構造の一例を示す断面図である。
【0014】本発明の多層配線板の製造方法のとして
は、まず、金属層101a上にパターニングされためっ
きレジスト102を形成する(図1(a))。このめっ
きレジスト102は、例えば、金属層101a上に紫外
線感光性のドライフィルムレジストをラミネートし、ネ
ガフィルム等を用いて選択的に感光し、その後現像する
ことにより形成できる。金属層101aの材質は、本発
明の製造方法に適するものであればどのようなものでも
良いが、特に、使用される薬液に対して耐性を有するも
のであって、最終的にエッチングにより除去可能である
ことが必要である。金属層101aの材質としては、例
えば、銅、銅合金、42合金、ニッケル等が挙げられ
る。
【0015】次に、金属層101aを電解めっき用リー
ドとして、レジスト金属層103を電解めっきにより形
成する(図1(b))。この電解めっきにより、金属層
101a上のめっきレジスト102が形成されていない
部分に、レジスト金属層103が形成される。レジスト
金属層103の材質は、この製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的に金属層
101aをエッチングにより除去する際に使用する薬液
に対して耐性を有することが必要である。レジスト金属
層103の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。好ましいレジス
ト金属層の構成としては、金、銀、パラジウム、ニッケ
ルのそれぞれの材質からなる1つ以上の層構成、金とニ
ッケルの2層構成、または、半田を含む層構成である。
なお、レジスト金属層103を形成する目的は、金属層
101aをエッチングする際に使用する薬液により、図
1(c)に示す配線パターン104が浸食・腐食される
のを防ぐことである。したがって、金属層101aをエ
ッチングする際に使用する薬液に対して、図1(c)に
示す配線パターン104が耐性を有している場合は、こ
のレジスト金属層103は不要である。また、レジスト
金属層103は配線パターン104と同一のパターンで
ある必要はなく、金属層101a上にめっきレジスト1
02を形成する前に、金属層101aの全面にレジスト
金属層103を形成しても良い。
【0016】次に、金属層101aを電解めっき用リー
ドとして、配線パターン104を電解めっきにより形成
する(図1(c))。この電解めっきにより、金属層1
01a上のめっきレジスト102が形成されていない部
分に、配線パターン104が形成される。配線パターン
104の材質としては、この製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的にレジス
ト金属層103をエッチングにより除去する際に使用す
る薬液に対して耐性を有することが必要である。実際
は、配線パターン104を浸食・腐食しない薬液でエッ
チング可能なレジスト金属層103の材質を選定するの
が得策である。配線パターン104の材質としては、例
えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げ
られる。さらには、銅を用いることで、低電気抵抗で安
定した配線パターン104が得られる。
【0017】次に、めっきレジスト102を除去し(図
1(d))、形成した配線パターン104上に絶縁層1
05を形成する(図1(e))。絶縁層105を構成す
る樹脂は、本発明の製造方法に適するものであればどの
ようなものでも使用できる。また、絶縁層105の形成
方法は、使用する樹脂に適した方法で良く、樹脂ワニス
を印刷、カーテンコート、バーコート等の方法で直接塗
布したり、ドライフィルムタイプの樹脂を真空ラミネー
ト、真空プレス等の方法で積層する方法が挙げられる。
特に、市販されている樹脂付銅箔は入手が容易であり、
真空ラミネートにより配線パターン104の凹凸を埋め
込みながら成形し、最後に銅箔をエッチングすれば、絶
縁層105の表面が配線パターン104の凹凸に影響さ
れることなく、非常に平坦になる。また、絶縁層105
の表面には銅箔表面の微細な粗化形状が転写されるた
め、図2(i)に示す接着剤層109との密着性を確保
することができる。
【0018】次に、形成した絶縁層105にビア106
を形成する(図1(f))。ビア106の形成方法は、
本発明の製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁層
105を感光性樹脂とした場合には、絶縁層105を選
択的に感光し、現像することでビア106を形成するこ
ともできる。
【0019】次に、金属層101aを電解めっき用リー
ドとして、導体ポスト107を電解めっきにより形成す
る(図2(g))。この電解めっきにより、絶縁層10
5のビア106が形成されている部分に、導体ポスト1
07が形成される。電解めっきにより導体ポスト107
を形成すれば、導体ポスト107の先端の形状を自由に
制御することができる。導体ポスト107の材質として
は、本発明の製造方法に適するものであればどのような
ものでも良く、例えば、銅、ニッケル、金、錫、銀、パ
ラジウム等が挙げられる。さらには、銅を用いること
で、低電気抵抗で安定した導体ポスト107が得られ
る。
【0020】次に、導体ポスト107の表面(先端)
に、接合用金属材料層108を形成する(図2
(h))。接合用金属材料層108の形成方法として
は、無電解めっきにより形成する方法、金属層101a
を電解めっき用リードとして電解めっきにより形成する
方法、接合用金属材料を含有するペーストを印刷する方
法が挙げられる。印刷による方法では、印刷用マスクを
導体ポスト107に対して精度良く位置合せする必要が
あるが、無電解めっきや電解めっきによる方法では、導
体ポスト107の表面以外に接合用金属材料層108が
形成されることがないため、導体ポスト107の微細化
・高密度化にも対応しやすい。特に、電解めっきによる
方法では、無電解めっきによる方法よりも、めっき可能
な金属が多種多様であり、また薬液の管理も容易である
ため、非常に好適である。接合用金属材料層108の材
質としては、図2(j)に示す被接合部112と金属接
合可能な金属であればどのようなものでもよく、例え
ば、半田が挙げられる。半田の中でも、SnやIn、も
しくはSn、Ag、Cu、Zn、Bi、Sb、Pb、I
n、Auの少なくとも二種からなる半田を使用すること
が好ましい。より好ましくは、環境に優しいPbフリー
半田である。なお、図2(h)では、導体ポスト107
の表面に接合用金属材料層108を形成する例を示した
が、接合用金属材料層108を形成する目的は、導体ポ
スト107と被接合部112とを接合させることである
ため、被接合部112に接合用金属材料層108を形成
しても構わない。もちろん、導体ポスト107と被接合
部112の両表面に形成しても構わない。
【0021】次に、絶縁層105の表面に、接着剤層1
09を形成する(図2(i))。接着剤層109の形成
は、使用する接着剤樹脂に応じて適した方法で良く、樹
脂ワニスを印刷、カーテンコート、バーコート等の方法
で直接塗布したり、ドライフィルムタイプの樹脂を真空
ラミネート、真空プレス等の方法で積層する方法が挙げ
られる。なお、図2(i)では、絶縁層105の表面に
接着剤層109を形成する例を示したが、被接続層11
1の表面に接着剤層109を形成しても構わない。もち
ろん、絶縁層105と被接続層111の両表面に形成し
ても構わない。
【0022】次に、上述の工程により得られた接続層1
10と被接続層111とを位置合わせする(図2
(j))。位置合わせは、接続層110および被接続層
111に予め形成されている位置決めマークを、画像認
識装置により読み取り位置合わせする方法、位置合わせ
用のピン等で位置合わせする方法等を用いることができ
る。なお、図2(j)では、被接続層111として、図
4(r)に示す多層配線板113aにリジッド性を持た
せるために用いるFR−4等のコア基板116を使用す
る例を示したが、図1(d)に示すような、金属層10
1aに配線パターン104を形成しただけのものを使用
することもできる。
【0023】次に、接続層110および被接続層111
とを積層する(図2(k))。積層方法としては、例え
ば、真空プレスを用いて、導体ポスト107が、接着剤
層109を介して、接合用金属材料層108により被接
合部112と金属接合するまで加圧し、更に加熱して接
着剤層109を硬化させて、接続層110と被接続層1
11とを接着することができる。
【0024】次に、金属層101aをエッチングにより
除去する(図3(l))。金属層101aと配線パター
ン104との間にレジスト金属層103が形成されてお
り、そのレジスト金属層103は、金属層101aをエ
ッチングにより除去する際に使用する薬液に対して耐性
を有しているため、金属層101aをエッチングしても
レジスト金属層103が浸食・腐食されることがなく、
結果的に配線パターン104が浸食・腐食されることは
ない。金属層101aの材質が銅、レジスト金属層10
3の材質がニッケル、錫または半田の場合、市販のアン
モニア系エッチング液を使用することができる。金属層
101aの材質が銅、レジスト金属層103の材質が金
や銀の場合、塩化第ニ鉄溶液、塩化第2銅溶液を含め、
ほとんどのエッチング液を使用することができる。
【0025】次に、レジスト金属層103をエッチング
により除去する(図3(m))。配線パターン104
は、レジスト金属層103をエッチングにより除去する
際に使用する薬液に対して耐性を有するため、配線パタ
ーン104は浸食・腐食されることはない。そのため、
レジスト金属層103が除去されることにより、配線パ
ターン104が露出する。配線パターン104の材質が
銅、レジスト金属層103の材質がニッケル、錫または
半田の場合、市販の半田・ニッケル剥離剤(例えば、三
菱ガス化学製、Pewtax)を使用することができ
る。配線パターン104の材質が銅、レジスト金属層1
03の材質が金の場合、配線パターン104を浸食・腐
食させることなく、レジスト金属層103をエッチング
することは困難である。この場合には、レジスト金属層
103をエッチングする工程を省略し、レジスト金属層
103を残したままでも良い。
【0026】続いて、上述の工程、すなわち図2(j)
〜図3(m)を繰り返して行う。すなわち、図3(m)
に示す多層配線板113(113a,113b)の製造
途中のものを被接続層として使用し、図2(j)に示す
積層工程を行うことによりコア基板116の両面に接続
層を形成し、さらに、これにより得られたものを被接続
層として、図2(j)〜図3(m)に示す積層工程を繰
り返し行うことにより、コア基板116の両面に、例え
ば2層ずつ接続層を形成する(図3(n))。
【0027】図3(o)〜図4(p)は、多層配線板1
13aの半導体チップ202a搭載面とは反対側の最外
層117bに外部接続用端子120aを形成する工程を
説明するための図である。すなわち、多層配線板113
aの最外層117bを形成するために用いた金属層10
1cを部分的にエッチングすることにより、外部接続用
端子120aの金属コア118aを形成する(図3
(o))。続いて、形成された金属コア118aを覆う
ように半田被膜119aを形成する(図4(p))。半
田被膜119aの形成方法には、無電解めっきにより形
成する方法、電解めっきにより形成する方法、半田ペー
ストを印刷する方法が挙げられる。電解めっきの場合
は、多層配線板113aの半導体チップ202a搭載面
の最外層117aを形成するために用いた金属層101
bを電解めっき用リードとして、半田めっきを行って、
半田被膜119aを形成することができる。
【0028】金属層101cの材質が銅または銅を主成
分とする銅合金の場合には、外部接続用端子120aが
銅コア(金属コア118a)に半田被膜119aが形成
された構造となる。したがって、外部接続用端子120
aを半田のみで形成する場合と比較して、接続信頼性の
向上が期待できる。また、多層配線板113aを製造す
るために用いた金属層101cをエッチングして金属コ
ア118aを形成し、半田被膜119aを施すため、高
価な銅コア半田ボール等を使用することなく同等の効果
を得ることができ、大幅な低コスト化も期待できる。な
お、図7に示す半導体デバイス201aを実装する配線
板(マザーボード:図示せず)に半田ペースト等が形成
されている場合には、半田被膜119aは必ずしも必要
ではない。
【0029】次に、金属層101bをエッチングにより
除去し(図4(q))、最後にソルダーレジスト115
を形成して、本発明の多層配線板113aを得ることが
できる(図4(r))。図4(r)は、コア基板116
の両面に各2層ずつ接続層を積層した多層配線板113
aの一例を示しており、多層配線板113aの半導体チ
ップ202a搭載面には、ソルダーレジスト115が形
成されている。ソルダーレジスト115は、パッド11
4の部分が開口されている。
【0030】以上の工程により、外部接続用端子120
aが金属コア118aおよびそれを覆う半田被膜119
aからなる多層配線板を製造することができる。
【0031】続いて、本発明による第2の実施形態であ
る多層配線板の製造方法について、図5を参考にして詳
細に説明する。図5(o')〜(q')は、本発明の第2
の多層配線板の製造方法を説明するための断面図であ
り、図3(o)〜図4(q)の代わりに行う工程を説明
するためのものである。従ってここでは、第1の多層配
線板の製造方法とは異なる部分を特に詳細に説明し、同
じ部分は基本的に説明を省略する。
【0032】図5(o')において、金属層101cの
表面に半田被膜119bを形成する。半田被膜119b
の形成方法には、無電解めっきにより形成する方法、電
解めっきにより形成する方法、半田ペーストを印刷する
方法が挙げられる。電解めっきの場合は、金属層101
bまたは101cを電解めっき用リードとして、半田め
っきを行って、半田被膜119bを形成することができ
る。なお、電解めっきまたは無電解めっきにより半田被
膜119bを形成する場合には、必要な部分にのみ半田
被膜119bが形成されるよう、めっきレジスト(図示
せず)を形成し、めっき終了後にめっきレジストを除去
する必要があるのは当然である。
【0033】次に、図5(p')において、半田被膜1
19bをエッチングマスクとして、金属層101cをエ
ッチングすることにより、金属コア118bを形成す
る。金属層101cの材質が銅の場合、市販のアンモニ
ア系エッチング液を使用することができる。また、金属
層101bもエッチングしておく。
【0034】次に、図5(q')において、半田被膜1
19bをリフローさせて、金属コア118bと半田被膜
119bからなる外部接続用端子119bを形成する。
その際、半田被膜119bにフラックスを塗布してから
リフローさせ、フラックスを洗浄すればよい。なお、こ
の時点でのリフローは必須ではなく、図7に示す半導体
デバイス201aを配線板(マザーボード:図示せず)
に実装する際にリフロー工程があるため、それを利用す
ることも可能である。
【0035】続いて、本発明による第3の実施形態であ
る多層配線板の製造方法について、図6を参考にして詳
細に説明する。図6は、本発明の第3の多層配線板を示
す断面図である。ここでは、第1の多層配線板の製造方
法とは異なる部分を特に詳細に説明し、同じ部分は基本
的に説明を省略する。
【0036】図6において、半導体チップ202bを搭
載する側の最外層を形成する際に使用した金属層(例え
ば、図4(p)における金属層101b)をエッチング
して、金属コア118cを形成し、さらに半田被膜11
9cを形成する。これにより、半導体チップを実装する
ために必要な外部接続用端子120cを有する多層配線
板113bを得ることができる。なお、外部接続用端子
120cの形成方法は、第1の実施形態における外部接
続用端子120aの形成方法と基本的に同様であるた
め、説明を省略する。また、第2の実施形態における外
部接続用端子120bの形成方法も適用できる。
【0037】上述の工程により得られた多層配線板11
3aおよび113bに半導体チップ202aおよび20
2bを搭載することにより、半導体デバイス201aお
よび201bを得ることができる(図7(a)および
(b))。
【0038】なお、外部接続用端子120a、120
b、120cを形成する位置・配列は、主として次のよ
うになることは、これまでの説明および図面から明らか
である。 (1)外部接続用端子120a、120bは、主とし
て、半導体デバイス201a、201bを実装する配線
板(マザーボード:図示せず)に形成された接続用ラン
ドと略同じ位置・配列とする。 (2)外部接続用端子120cは、主として、半導体チ
ップ202a、202bの電極と略同じ位置・配列とす
る。また、半導体チップ202a、202bは、多層配
線板113a、113bの中央部に実装することが多い
ため、それに対応した位置・配列となるよう、外部接続
用端子120cを形成する。
【0039】本発明による多層配線板の最大の特徴は次
の2点である。 (1)金属層をエッチングして金属コアを形成し、半田
被膜が施されることで、柱状で略均一な高さを有する外
部接続用端子が形成されてなる。 (2)高価な銅コア半田ボール等を使用することなく、
それと同等な外部接続用端子を形成できることであり、
そのことにより、大幅な低コスト化が期待でき、さらに
は、接続信頼性の向上も期待できる。
【0040】
【実施例】以下、実施例により更に具体的に説明する
が、本発明はこれによって何ら限定されるものではな
い。
【0041】接着剤の調合例 m,p−クレゾールノボラック樹脂(日本化薬(株)製P
AS−1、OH基当量120)100gと、ビスフェノ
ールF型エポキシ樹脂(日本化薬(株)製RE−404
S、エポキシ当量基165)140gを、シクロヘキサ
ノン60gに溶解し、硬化触媒としてトリフェニルフォ
スフィン(北興化学工業(株)製)0.2gを添加し、
接着剤ワニスを作製した。
【0042】実施例1(多層配線板の製造例1) 表面を粗化処理した150μm厚の圧延銅板(金属層1
01a・古川電気工業製EFTEC−64T)にドライ
フィルムレジスト(旭化成製AQ−2058)をロール
ラミネートし、所定のネガフィルムを用いて露光・現像
し、配線パターン104の形成に必要なめっきレジスト
(めっきレジスト102)を形成した。次に、圧延銅板
を電解めっき用リードとして、電解めっきにより金から
なるレジスト金属層(レジスト金属層103)を形成
し、さらに電解銅めっきすることにより配線パターン
(配線パターン104)を形成した。配線パターンは、
線幅/線間/厚み=20μm/20μm/10μmとし
た。次に、樹脂付銅箔(住友ベークライト製APL)を
真空ラミネートにより配線パターンの凹凸を埋め込みな
がら成形し、銅箔を全面エッチングして、25μm厚の
絶縁層(絶縁層105)を形成した。次に、50μm径
のビア(ビア106)をUV−YAGレーザーにより形
成した。次に、圧延銅板を電解めっき用リードとして、
電解銅めっきすることによりビアを銅で充填し、銅ポス
ト(導体ポスト107)を形成した。次に、圧延銅板を
電解めっき用リードとして、電解めっきにより銅ポスト
上にSn−Pb共晶半田層(接合用金属材料層108)
を形成した。次に、バーコートにより、上述の接着剤ワ
ニスを、絶縁層の表面、すなわちSn−Pb共晶半田層
が形成された面に塗布後、80℃で20分乾燥し、10
μm厚の接着剤層(接着剤層109)を形成した。これ
までの工程により、ビルドアップ層(接続層110)を
得ることができた。一方、コア基板(コア基板116)
として、12μm厚の銅箔が形成されたFR−5相当の
ガラスエポキシ樹脂銅張積層板(住友ベークライト製E
LC−4781)を用い、銅箔をエッチングして配線パ
ターンおよびランド(被接合部112)を形成し、コア
層(被接続層111)を得ることができた。次に、上述
の工程により得られたビルドアップ層とコア層に予め形
成されている位置決めマークを、画像認識装置により読
み取り、両者を位置合わせし、100℃の温度で仮圧着
した。さらに、上述の位置合せ・仮圧着を再度行い、コ
ア層の両面にビルドアップ層を仮圧着したものを得るこ
とができた。これを、プレスにより220℃の温度で加
熱加圧して、銅ポストが、接着剤層を貫通してランドと
半田接合し、接着剤層によりコア層の両面にビルドアッ
プ層を接着した。次に、塩化第2銅溶液を用いて圧延銅
板をエッチングして除去した。さらに、上述の工程を繰
返し、コア層の両面にビルドアップ層を各2層積層し
た。
【0043】続いて、半導体チップ(半導体チップ20
2a)搭載面とは反対側の最外層(最外層117b)を
形成するために用いた圧延銅板(金属層101c)を部
分的にエッチングすることにより、外部接続用端子(外
部接続用端子120a)の銅コア(金属コア118a)
を形成した。銅コアは、トップ径:200μm、ボトム
径:300μm、高さ:150μmとなった。さらに、
半導体チップ搭載面の最外層(最外層117a)を形成
するために用いた圧延銅板(金属層101b)を電解め
っき用リードとして、電解めっきを行い、厚み10μm
のSn−Pb共晶半田被膜(半田被膜119a)を形成
した。最後に、ソルダーレジスト(ソルダーレジスト1
15)を形成し、外部接続用端子が銅コアおよびそれを
覆うSn−Pb共晶半田被膜からなる多層配線板(多層
配線板113a)を得ることができた。
【0044】実施例2(多層配線板の製造例2) 実施例1において、半導体チップ(半導体チップ202
b)搭載面の最外層を形成するために使用した150μ
m厚の圧延銅板のみ、70μm厚の電解銅箔(三井金属
鉱業製3EC−VLP)に変更し、それ以外は実施例1
と同様、圧延銅板を使用した。
【0045】まず実施例1と同様にして、半導体チップ
(半導体チップ202b)搭載面とは反対側の最外層
(最外層117b)に、銅コア(金属コア118a)と
Sn−Pb共晶半田被膜(半田被膜119a)からなる
外部接続用端子(外部接続用端子120a)を形成し
た。
【0046】続いて、半導体ップ(半導体チップ202
b)搭載面の最外層を形成するために使用した電解銅箔
(金属層101c)を部分的にエッチングすることによ
り、外部接続用端子(外部接続用端子120c)の銅コ
ア(金属コア118c)を形成した。銅コアは、トップ
径:60μm、ボトム径:100μm、高さ:70μm
となった。さらに、無電解めっきにより、厚み10μm
のSn−Pb共晶半田被膜(半田被膜119c)を形成
し、外部接続端子(外部接続用端子120c)を得た。
これにより、多層配線板(多層配線板113b)を得る
ことができた。
【0047】
【発明の効果】本発明により得られる多層配線板は、多
層配線板を製造するために用いた金属層をエッチングし
て金属コアを形成し、半田被膜を施すため、均一な高さ
を有する外部接続用端子を形成できる。また、高価な銅
コア半田バンプ等を使用することなく、それと同等な外
部接続用端子を形成できるため、大幅な低コスト化が期
待でき、さらには、接続信頼性の向上も期待できる。
【図面の簡単な説明】
【図1】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である。
【図2】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である(図1の続き)。
【図3】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である(図2の続き)。
【図4】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である(図3の続き)。
【図5】 本発明の実施形態による多層配線板の製造方
法の他の一例を示す断面図である。
【図6】 本発明の実施形態による多層配線板の製造方
法の他の一例を示す断面図である。
【図7】 本発明の実施形態による多層配線板を使用し
て製造した半導体デバイスの一例を示す断面図である。
【符号の説明】
101a、101b、101c 金属層 102 めっきレジスト 103 レジスト金属層 104 配線パターン 105 絶縁層 106 ビア 107 導体ポスト 108 接合用金属材料層 109 接着剤層 110 接続層 111 被接続層 112 被接合部 113a、113b 多層配線板 114 パッド 115 ソルダーレジスト 116 コア基板 117a、117b 最外層 118a、118b、118c 金属コア 119a、119b、119c 半田被膜 120a、120b、120c 外部接続用端子 201a、201b 半導体デバイス 202a、202b 半導体チップ 203 半田バンプ 204a、202b アンダーフィル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 正明 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 (72)発明者 原 英貴 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 Fターム(参考) 5E343 AA02 AA22 BB09 BB16 BB24 BB33 BB34 BB54 BB61 BB71 CC61 DD43 DD76 ER21 ER26 GG11 5E346 AA06 AA12 AA15 AA16 AA22 AA35 AA43 BB01 BB16 CC32 CC40 CC41 CC54 DD01 DD22 DD33 EE31 FF14 FF34 FF35 FF36 GG15 GG25 GG28 HH07

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 最外層に外部接続用端子を有する多層配
    線板であって、外部接続用端子が、略均一な厚みの金属
    層をエッチングすることにより得られる略均一な高さを
    有する柱状の金属コアからなり、金属コアと最外層の配
    線パターンの接続部が電解めっきまたは無電解めっきに
    よる接続であることを特徴とする多層配線板。
  2. 【請求項2】 金属コア表面の少なくとも一部が半田被
    膜で覆われていることを特徴とする請求項1記載の多層
    配線板。
  3. 【請求項3】 金属層を電解めっき用リードとして、配
    線パターンを電解めっきにより形成する工程と、金属層
    をエッチングにより除去する工程とを含む多層配線板の
    製造方法であって、多層配線板の最外層を形成する際に
    使用する金属層を部分的にエッチングして除去すること
    により、多層配線板の最外層上に金属コアを有する外部
    接続用端子を形成する工程を含んでなることを特徴とす
    る多層配線板の製造方法。
  4. 【請求項4】 金属層を電解めっき用リードとして、配
    線パターンを電解めっきにより形成する工程と、配線パ
    ターン上に絶縁層を形成する工程、配線パターンの一部
    が露出するように絶縁層にビアを形成する工程と、金属
    層を電解めっき用リードとして、導体ポストを電解めっ
    きにより形成する工程と、導体ポストの表面または被接
    続層の被接合部の表面の少なくとも一方に接合用金属材
    料層を形成する工程と、絶縁層の表面または被接続層の
    表面の少なくとも一方に接着剤層を形成する工程と、導
    体ポストと被接合部とを接着剤層を介して接合用金属材
    料層により接合し、絶縁層と被接続層とを接着剤層によ
    り接着する工程と、金属層をエッチングにより除去する
    工程とを含む多層配線板の製造方法であって、多層配線
    板の最外層を形成する際に使用する金属層を部分的にエ
    ッチングして除去することにより、多層配線板の最外層
    上に金属コアを有する外部接続用端子を形成する工程を
    含んでなることを特徴とする多層配線板の製造方法。
  5. 【請求項5】 金属コアの表面に半田被膜を形成するこ
    とを特徴とする請求項3または請求項4に記載の多層配
    線板の製造方法。
  6. 【請求項6】 請求項3〜請求項5のいずれかに記載の
    多層配線板の製造方法により、得られることを特徴とす
    る多層配線板。
JP2001305771A 2000-10-03 2001-10-01 多層配線板および多層配線板の製造方法 Pending JP2002190549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001305771A JP2002190549A (ja) 2000-10-03 2001-10-01 多層配線板および多層配線板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000304078 2000-10-03
JP2000-304078 2000-10-03
JP2001305771A JP2002190549A (ja) 2000-10-03 2001-10-01 多層配線板および多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2002190549A true JP2002190549A (ja) 2002-07-05

Family

ID=26601483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001305771A Pending JP2002190549A (ja) 2000-10-03 2001-10-01 多層配線板および多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2002190549A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004056162A1 (ja) * 2002-12-18 2004-07-01 K-Tech Devices Corp. フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7301108B2 (en) 2002-02-05 2007-11-27 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US8357860B2 (en) 2007-05-30 2013-01-22 Shinko Electric Industries Co., Ltd. Wiring board having a connecting pad area which is smaller than a surface plating layer area
JP2014120772A (ja) * 2012-12-17 2014-06-30 Princo Corp チップ放熱構造
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
JP2019080031A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 多層プリント回路基板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301108B2 (en) 2002-02-05 2007-11-27 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7777136B2 (en) 2002-02-05 2010-08-17 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7981245B2 (en) 2002-02-05 2011-07-19 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
WO2004056162A1 (ja) * 2002-12-18 2004-07-01 K-Tech Devices Corp. フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US8198140B2 (en) 2004-07-07 2012-06-12 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
KR101376265B1 (ko) 2007-05-30 2014-03-21 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
US8357860B2 (en) 2007-05-30 2013-01-22 Shinko Electric Industries Co., Ltd. Wiring board having a connecting pad area which is smaller than a surface plating layer area
US9258899B2 (en) 2007-05-30 2016-02-09 Shinko Electric Industries Co., Ltd. Method of fabricating a wiring board
JP2014120772A (ja) * 2012-12-17 2014-06-30 Princo Corp チップ放熱構造
US9117792B2 (en) 2012-12-17 2015-08-25 Princo Middle East Fze Chip thermal dissipation structure
US9362199B2 (en) 2012-12-17 2016-06-07 Princo Middle East Fze Chip thermal dissipation structure
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
JP2019080031A (ja) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 多層プリント回路基板
JP7472412B2 (ja) 2017-10-20 2024-04-23 サムソン エレクトロ-メカニックス カンパニーリミテッド. 多層プリント回路基板

Similar Documents

Publication Publication Date Title
US9363891B2 (en) Printed wiring board and method for manufacturing the same
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
US8418360B2 (en) Method for manufacturing a printed wiring board
JP4847547B2 (ja) ラウンド型半田バンプを有するプリント基板
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP4201436B2 (ja) 多層配線基板の製造方法
JP4268434B2 (ja) 配線基板の製造方法
JP2003309373A (ja) 電子部品、部品内蔵基板および部品内蔵基板の製造方法
JP2001217550A (ja) 多層回路基板および半導体装置
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP3981227B2 (ja) 多層配線基板とその製造方法
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP2002329966A (ja) 多層配線板製造用配線基板及び多層配線板
JP2001217356A (ja) 多層回路基板および半導体装置
JP2002083926A (ja) 半導体チップ実装用回路基板とその製造方法および多層化回路基板
JP4918780B2 (ja) 多層配線基板の製造方法、ならびに半導体装置
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2002335079A (ja) 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
JP2850761B2 (ja) 多層配線基板及びその製造方法
JP2003204011A (ja) 多層配線板および多層配線板の製造方法
JP2004253648A (ja) プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2002158447A (ja) 多層配線板の製造方法および多層配線板
JP3929251B2 (ja) 2層配線半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Effective date: 20051122

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060320