[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101232152B1 - 게이트 구동회로 및 이의 구동방법 - Google Patents

게이트 구동회로 및 이의 구동방법 Download PDF

Info

Publication number
KR101232152B1
KR101232152B1 KR1020060042057A KR20060042057A KR101232152B1 KR 101232152 B1 KR101232152 B1 KR 101232152B1 KR 1020060042057 A KR1020060042057 A KR 1020060042057A KR 20060042057 A KR20060042057 A KR 20060042057A KR 101232152 B1 KR101232152 B1 KR 101232152B1
Authority
KR
South Korea
Prior art keywords
voltage source
node
stage
response
turned
Prior art date
Application number
KR1020060042057A
Other languages
English (en)
Other versions
KR20070065770A (ko
Inventor
윤수영
장용호
김빈
조혁력
최승찬
전민두
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20070065770A publication Critical patent/KR20070065770A/ko
Application granted granted Critical
Publication of KR101232152B1 publication Critical patent/KR101232152B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Conversion In General (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 풀다운 스위칭소자의 열화를 방지할 수 있는 게이트 구동회로 및 이의 구동방법에 관한 것으로, 각 게이트 라인의 일측에 접속된 다수의 제 1 스테이지들; 및, 상기 각 게이트 라인의 타측에 접속된 다수의 제 2 스테이지들을 포함하며, 동일 게이트 라인에 접속된 제 1 스테이지와 제 2 스테이지가 게이트 온전압을 동시에 출력하며, 게이트 오프전압을 교대로 출력하는 것을 특징으로 하는 것이다.
Figure R1020060042057
쉬프트 레지스터, 스테이지, 게이트 온전압, 게이트 오프전압

Description

게이트 구동회로 및 이의 구동방법{A gate driver and a method for driving the same}
도 1은 종래의 게이트 구동회로를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면
도 3은 도 2의 제 1 및 제 2 쉬프트 레지스터에 공급되는 클럭펄스 및 상기 제 1 및 제 2 쉬프트 레지스터로부터 출력된 게이트 온전압에 대한 파형을 나타낸 도면
도 4는 도 2의 제 1 및 제 2 쉬프트 레지스터에 공급되는 제 1 및 제 2 교류 전압원에 대한 파형을 나타낸 도면
도 5는 도 2의 제 1 쉬프트 레지스터에 구비된 제 1 스테이지와 제 2 쉬프트 레지스터에 구비된 제 1 스테이지의 동작을 설명하기 위한 도면
도 6은 도 2의 제 1 및 제 2 쉬프트 레지스터에 구비된 제 1 스테이지의 구성을 나타낸 도면
도 7은 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지의 회로구성을 나타낸 도면
도 8은 도 2의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 회로구성을 나타낸 도면
도 9는 도 2의 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면
도 10은 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로구성을 나타낸 도면
도 11은 도 2의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 12는 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로구성을 나타낸 도면
도 13은 도 2의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 14는 도 2의 제 1 내지 제 3 스테이지의 또 다른 회로구성을 나타낸 도면
도 15는 도 7, 도8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자의 다른 회로구성을 나타낸 도면
도 16은 본 발명의 제 2 실시예에 따른 게이트 구동회로를 나타낸 도면
도 17은 본 발명의 제 3 실시예에 따른 게이트 구동회로를 나타낸 도면
도 18은 본 발명의 제 4 실시예에 따른 게이트 구동회로를 나타낸 도면
도 19는 본 발명의 제 5 실시예에 따른 게이트 구동회로를 나타낸 도면
도 20은 도 19의 제 1 쉬프트 레지스터에 구비된 제 3 스테이지의 회로구성을 나타낸 도면
도 21은 도 19의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 회로구성을 나타낸 도면
도 22는 도 19의 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면
＊도면의 주요부에 대한 부호 설명
CLK : 클럭펄스 ST : 스테이지
Von : 게이트 온전압 SR : 쉬프트 레지스터
Vdc : 직류 전압원 Vac : 교류 전압원
Vst : 스타트 펄스 GL : 게이트 라인
본 발명은 게이트 구동회로에 관한 것으로, 특히 풀다운 스위칭소자의 열화를 방지할 수 있는 게이트 구동회로 및 이의 구동방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 구동회로와, 상기 데이터 라인들을 구동하기 위한 데이터 구동회로와, 상기 게이트 구동회로와 데이터 구동회로를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 구동회로는 게이트 온전압을 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 구동회로는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 구동회로는 상술한 바와 같은 게이트 온전압을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 게이트 구동회로를 나타낸 도면이다.
종래의 게이트 구동회로는, 도 1에 도시된 바와 같이, 게이트 라인들(GL1 내지 GLm)의 일측에 접속되어 상기 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이 트 온전압(Von1 내지 Vonm)을 공급하는 제 1 쉬프트 레지스터(10a)와, 상기 게이트 라인들(GL1 내지 GLm)의 타측에 접속되어 상기 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 온전압(Von1 내지 Vonm)을 공급하는 제 2 쉬프트 레지스터(10b)를 포함한다.
상기 제 1 쉬프트 레지스터(10a)는 서로 종속적으로 접속된 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L)를 포함한다. 상기 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L)는 차례로 제 1 내지 제 m 게이트 온전압(Von1 내지 Vonm)을 출력하고, 상기 게이트 온전압(Von1 내지 Vonm)이 출력되는 기간을 제외한 기간에 게이트 오프전압을 출력한다.
그리고, 상기 제 2 쉬프트 레지스터(10b)도 서로 종속적으로 접속된 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R)를 포함한다. 상기 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R)는 차례로 제 1 내지 제 m 게이트 온전압(Von1 내지 Vonm)을 출력하고, 상기 게이트 온전압(Von1 내지 Vonm)이 출력되는 기간을 제외한 기간에 게이트 오프전압을 출력한다.
여기서, 상기 제 1 쉬프트 레지스터(10a)의 각 스테이지들(ST1_L 내지 STm_L)과 이에 대응하는 제 2 쉬프트 레지스터(10b)의 각 스테이지들(ST1_R 내지 STm_R)은 서로 동시에 게이트 온전압(Von1 내지 Vonm) 및 게이트 오프전압을 출력한다.
예를들어, 제 1 게이트 라인(GL1)의 일측에 접속된 제 1 쉬프트 레지스터(10a)의 제 1 스테이지(ST1_L)와 상기 제 1 게이트 라인(GL1)의 타측에 접속된 제 2 쉬프트 레지스터(10b)의 제 1 스테이지(ST1_R)는 인에이블 기간에 동시에 제 1 게이트 온전압(Von1)을 출력하여 제 1 게이트 라인(GL1)에 공급하고, 디스에이블 기간에 동시에 게이트 오프전압을 출력하여 상기 제 1 게이트 라인(GL1)에 공급한다.
이러한 동작을 위해, 상기 각 스테이지(ST1_L 내지 STm_L, ST1_R 내지 STm_R)는 제 1 노드의 충전 및 방전, 그리고 제 2 노드의 충전 및 방전을 제어하는 노드 제어부와, 상기 제 1 노드의 상태에 따라 게이트 온전압을 출력하는 풀업 스위칭소자와, 상기 제 2 노드의 상태에 따라 게이트 오프전압을 출력하는 풀다운 스위칭소자를 포함한다.
한편, 상기 각 스테이지(ST1_L 내지 STm_L, ST1_R 내지 STm_R)는 한 프레임 중 한 수평기간(1H)을 제외한 나머지 기간동안 게이트 오프전압을 출력하기 때문에, 상기 제 2 노드가 충전상태로 유지되는 시간이 상기 제 1 노드가 충전상태로 유지되는 시간보다 훨씬 더 길어질 수밖에 없다. 이에 따라, 상기 제 2 노드에 접속된 풀다운 스위칭소자는 상기 풀업 스위칭소자보다 훨씬 더 오랫동안 턴-온상태를 유지한다. 이로 인해, 상기 풀다운 스위칭소자가 쉽게 열화되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 동일 게이트 라인의 양측에 접속된 스테이지의 각 제 2 노드를 서로 교대로 충전시킴으로써, 상기 제 2 노드에 접속된 풀다운 스위칭소자의 열화를 방지할 수 있는 게이트 구동 회로 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로는, 각 게이트 라인의 일측에 접속된 다수의 제 1 스테이지들; 및, 상기 각 게이트 라인의 타측에 접속된 다수의 제 2 스테이지들을 포함하며, 동일 게이트 라인에 접속된 제 1 스테이지와 제 2 스테이지가 게이트 온전압을 동시에 출력하며, 게이트 오프전압을 교대로 출력하는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로의 구동방법은, 각 게이트 라인의 일측에 접속된 다수의 제 1 스테이지들과, 상기 각 게이트 라인의 타측에 접속된 다수의 제 2 스테이지들을 포함하는 게이트 구동회로의 구동방법에 있어서, 동일 게이트 라인에 접속된 제 1 스테이지와 제 2 스테이지로부터의 게이트 온전압을 상기 게이트 라인에 동시에 공급하는 단계; 및, 상기 제 1 스테이지와 제 2 스테이지 중 어느 하나로부터의 게이트 오프전압을 상기 게이트 라인에 공급하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면이고, 도 3은 도 2의 제 1 및 제 2 쉬프트 레지스터에 공급되는 클럭펄스 및 상기 제 1 및 제 2 쉬프트 레지스터로부터 출력된 게이트 온전압에 대한 파형을 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 게이트 구동회로는, 도 2에 도시된 바와 같이, 게이트 라인들(GL1 내지 GLm)의 일단에 접속된 제 1 쉬프트 레지스터와, 상기 게이트 라인들(GL1 내지 GLm)의 타단에 접속된 제 2 쉬프트 레지스터(SR2)를 포함한다.
상기 제 1 쉬프트 레지스터(SR1)는 일정 주기마다 게이트 온전압을 출력하고, 이 출력된 게이트 온전압을 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)에 차례로 공급한다. 또한, 상기 제 1 쉬프트 레지스터(SR1)는 상기 게이트 온전압의 출력기간을 제외한 나머지 기간에 게이트 오프전압(Voff)을 출력하여 각 게이트 라인(GL1 내지 GLm)에 공급한다.
상기 각 게이트 온전압(Von1 내지 Vonm)은 상기 각 게이트 라인(GL1 내지 GLm)을 충전시키기 위한 전압으로서, 이 게이트 온전압(Von1 내지 Vonm)에 의해 상기 각 게이트 라인(GL1 내지 GLm)에 접속된 화소셀의 박막트랜지스터가 턴-온된다. 이때, 각 화소셀은 데이터 라인으로부터의 데이터 전압을 공급받아 화상을 표시한다.
그리고, 상기 게이트 오프전압(Voff)은 각 게이트 라인(GL1 내지 GLm)을 방전시키기 위한 전압으로서, 이 게이트 오프전압(Voff)에 의해 상기 각 게이트 라인(GL1 내지 GLm)에 접속된 화소셀의 박막트랜지스터가 턴-오프된다. 이때, 각 화소셀은 다음 프레임에 게이트 온전압이 공급될 때까지 상기 공급된 데이터 전압을 유지함으로써 한 프레임동안의 화상을 표시 및 유지한다.
이와 같은 기능을 위해 상기 제 1 쉬프트 레지스터(SR1)는, 도 2에 도시된 바와 같이, 서로 종속적으로 연결된 m개의 스테이지들(ST1_L 내지 STm_L) 및 하나의 더미 스테이지(STm+1_L)로 구성된다. 또한, 상기 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L)는 상기 제 1 내지 제 m 게이트 라인(GL1 내지 GLm)의 일단에 접속되며, 상기 더미 스테이지(STm+1_L)는 어느 게이트 라인에도 접속되지 않는다.
그리고, 도 3에 도시된 바와 같이, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)는 제 1 직류 전압원(Vdc1), 제 2 직류 전압원(Vdc2), 스타트 펄스(Vst), 및 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스를 공급받는다.
여기서, 각 스테이지들(ST1_L 내지 STm+1_L)은 한 프레임에 하나씩의 게이트 온전압(Von1 내지 Vonm+1)을 출력하며, 이때 상기 제 1 스테이지(ST1_L)부터 더미 스테이지(STm+1_L)까지 차례로 게이트 온전압(Von1 내지 Vonm+1)을 출력한다. 여기서, 상기 더미 스테이지(STm+1_L)를 제외한 나머지 스테이지들(ST1_L 내지 STm_L)로부터 출력된 게이트 온전압들(Von1 내지 Vonm)은 상기 게이트 라인들(GL1 내지 GLm)에 순차적으로 공급되어, 상기 게이트 라인들(GL1 내지 GLm)을 순차적으로 스캐닝하게 된다.
즉, 먼저, 제 1 스테이지(ST1_L)가 제 1 게이트 온전압(Von1)을 출력하고, 이어서 제 2 스테이지(ST2_L)가 제 2 게이트 온전압(Von2)을 출력하고, 다음으로, 제 3 스테이지(ST3_L)가 제 3 게이트 온전압(Von3)을 출력하고, ...., 제 m 스테이지(STm_L)가 제 m 게이트 온전압(Vonm)을 출력한다. 한편, 상기 제 m 스테이지(STm_L)가 제 m 게이트 온전압(Vonm)을 출력한 후, 더미 스테이지(STm+1_L)가 제 m+1 게이트 온전압을 출력하는데, 이때, 상기 더미 스테이지(STm+1_L)로부터 출력된 제 m+1 게이트 온전압은 게이트 라인에는 공급되지 않고, 상기 제 m 스테이지(STm_L)에만 공급된다.
제 2 쉬프트 레지스터(SR2)도, 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R) 및 하나의 더미 스테이지(STm+1_R)를 갖는다. 상기 제 2 쉬프트 레지스터(SR2)에 구비된 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R)는 상기 제 1 내지 제 m 게이트 라인(GL1 내지 GLm)의 타단에 접속된다. 그리고, 상기 더미 스테이지(STm+1_R)는 어느 게이트 라인에도 접속되지 않는다.
그리고, 상기 제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)도 상기 제 1 직류 전압원(Vdc1), 제 2 직류 전압원(Vdc2), 스타트 펄스(Vst), 및 상기 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스를 공급받는다.
한편, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 스테이지들(ST1_L 내지 STm+1_L)과, 상기 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들(ST1_R 내지 STm+1_R)은 서로 다른 교류 전압원을 공급받는다.
도 4는 도 2의 제 1 및 제 2 쉬프트 레지스터에 공급되는 제 1 및 제 2 교류 전압원에 대한 파형을 나타낸 도면이다.
상기 제 1 쉬프트 레지스터(SR1)에 구비된 스테이지들(ST1_L 내지 STm+1_L)들은, 도 4에 도시된 바와 같은 제 1 교류 전압원(Vac1)을 공통으로 공급받는다. 그리고, 상기 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들(ST1_R 내지 STm+1_R)은, 도 4에 도시된 바와 같이, 제 2 교류 전압원(Vac2)을 공통으로 공급받 는다.
이 제 1 및 제 2 교류 전압원(Vac1, Vac2)은, 도 4에 도시된 바와 같이, 일정 주기마다 고전압원(Vh)과 저전압원(Vl)을 번갈아 가진다. 이때, 상기 제 1 교류 전압원(Vac1)은 상기 제 2 교류 전압원(Vac2)에 대하어 180도 반전된 위상을 갖는다. 따라서, 동일 기간에 상기 제 1 교류 전압원(Vac1)과 상기 제 2 교류 전압원(Vac2)은 서로 다른 극성의 전압값을 갖는다.
즉, 상기 고전압원(Vh)은 정극성의 전압원으로서 상기 제 1 직류 전압원(Vdc1)과 동일한 전압을 가질 수 있으며, 상기 저전압원(Vl)은 부극성의 전압원으로 상기 제 2 직류 전압원(Vdc2)과 동일한 전압을 가질 수 있다.
이 제 1 및 제 2 교류 전압원(Vac1, Vac2)은 일정 주기, 즉 프레임단위로 변화시키는 것이 바람직하다. 예를들어, 기수번째 프레임에는 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)을 가지도록 하고 상기 제 2 교류 전압원(Vac2)이 고전압원(Vh)을 가지도록 할 수 있으며, 우수번째 프레임에는 상기 제 1 교류 전압원(Vac1)이 고전압원(Vh)을 가지도록 하고 상기 제 2 교류 전압원(Vac2)이 저전압원(Vl)을 가지도록 할 수 있다.
또한, 연속적인 수 프레임동안 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)을 가지도록 하고 상기 제 2 교류 전압원(Vac2)이 고전압원(Vl)을 가지도록 할 수 있으며, 반대로 상기 연속적인 수 프레임동안 상기 제 1 교류 전압원(Vac1)이 고전압원(Vh)을 가지도록 하고 상기 제 2 교류 전압원(Vac2)이 저전압원(Vl)을 가지도록 할 수 있다.
이와 같이, 상기 제 1 쉬프트 레지스터(SR1)의 스테이지들(ST1_L 내지 STm+1_L)과 상기 제 2 쉬프트 레지스터(SR2)의 스테이지들(ST1_R 내지 STm+1_R)이 서로 위상반전된 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 공급받음으로 인해, 상기 제 1 쉬프트 레지스터(SR1)의 스테이지들(ST1_L 내지 STm+1_L)과 제 2 쉬프트 레지스터(SR2)의 스테이지들(ST1_R 내지 STm+1_R)은 다음과 같이 구동된다.
즉, 상기 제 1 쉬프트 레지스터(SR1)의 스테이지들(ST1_L 내지 STm+1_L)과 제 2 쉬프트 레지스터(SR2)의 스테이지들(ST1_R 내지 STm+1_R)은 서로 동시에 게이트 온전압(Von1 내지 Vonm+1)을 출력하며, 서로 교대로 게이트 오프전압(Voff)을 출력한다.
도 5는 도 2의 제 1 쉬프트 레지스터에 구비된 제 1 스테이지와 제 2 쉬프트 레지스터에 구비된 제 1 스테이지의 동작을 설명하기 위한 도면이다.
예를들어, 도 5의 (a)에 도시된 바와 같이, 제 1 게이트 라인(GL1)의 일단에 접속된 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_L)와 상기 제 1 게이트 라인(GL1)의 타단에 접속된 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 서로 동시에 제 1 게이트 온전압(Von1)을 출력하고, 이를 상기 제 1 게이트 라인(GL1)에 동시에 공급한다. 그리고, 상기 제 1 게이트 온전압(Von1)의 출력 이후, 도 5의 (b) 또는 도 5의 (c)에 도시된 바와 같이, 상기 제 1 스테이지들(ST1_L, ST1_R) 중 어느 하나가 상기 제 1 게이트 라인(GL1)에 게이트 오프전압(Voff)을 출력한다.
따라서, 상기 게이트 오프전압(Voff)을 출력하는 기간에, 상기 제 1 스테이 지들(ST1_L, ST1_R) 중 어느 하나는 아무런 출력도 발생하지 않는 휴지기간을 갖게 된다.
한 쌍의 나머지 스테이지들도 상기 한 쌍의 제 1 스테이지(ST1_L, ST1_R)와 동일하게 동작한다.
여기서, 상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)에 구비된 각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
모든 스테이지들의 구성은 동일하므로, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)의 제 1 스테이지(ST1_L, ST1_R)만을 예로 들어 설명하기로 한다.
도 6은 도 2의 제 1 및 제 2 쉬프트 레지스터에 구비된 제 1 스테이지의 구성을 나타낸 도면이다.
상기 제 1 쉬프트 레지스터의 제 1 스테이지(ST1_L)는 제 1 노드(Q)의 충전 및 방전, 그리고 제 2 노드(QB)의 충전 및 방전을 제어하는 노드 제어부(401)와, 상기 제 1 노드(Q)의 상태에 따라 게이트 온전압을 출력하는 풀업 스위칭소자(Trpu)와, 상기 제 2 노드(QB)의 상태에 따라 게이트 오프전압을 출력하는 풀다운 스위칭소자(Trpd)를 포함한다.
여기서, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 노드 제어부(601)는 상기 제 1 및 제 2 노드(QB)를 다음과 같이 제어한다.
먼저, 인에이블 기간에 상기 노드 제어부(601)는 상기 제 1 노드(Q)를 충전시키고, 상기 제 2 노드(QB)를 방전시킨다. 그리고, 디스에이블 기간에 상기 노드 제어부(601)는 제 1 동작 및 제 2 동작 중 어느 하나를 수행한다. 즉, 상기 노드 제어부(601)는 상기 제 1 노드(Q)를 방전시키고 상기 제 2 노드(QB)를 충전시키는 제 1 동작과, 상기 제 1 및 제 2 노드(QB)를 모두 방전시키는 제 2 동작 중 어느 하나를 수행한다.
이때, 상기 노드 제어부(601)는, 상술한 제 1 교류 전압원(Vac1)의 극성에 따라 상기 제 1 동작 및 제 2 동작 중 어느 하나를 선택한다. 예들 들어, 상기 제 1 교류 전압원(Vac1)이 고전압원(Vh)일 때, 상기 디스에이블 기간에 상기 노드 제어부(601)는 상기 제 1 노드(Q)를 방전시키고 제 2 노드(QB)를 충전시킨다. 반대로, 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)일 때, 상기 디스에이블 기간에 상기 노드 제어부(601)는 상기 제 1 및 제 2 노드(Q, QB)를 모두 방전시킨다.
한편, 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)도 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_L)와 동일한 구성을 갖는다.
단, 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)에 구비된 노드 제어부(601)는, 제 1 스테이지(ST1_R)의 제 1 노드(Q)와 제 2 노드(QB)를 다음과 같이 제어한다.
즉, 상기 제 2 쉬프트 레지스터(SR2)의 노드 제어부(601)는, 상술한 제 2 교류 전압원(Vac2)의 극성에 따라 상기 제 1 동작 및 제 2 동작 중 어느 하나를 선택한다. 이때, 상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)을 서로 반대의 위상을 가지므로, 상기 디스에이블 기간에 좌측 제 1 스테이지(ST1_L)의 노드 제어부(601)와 우측 제 1 스테이지(ST1_R)의 노드 제어부(601)는 서로 다른 동작을 수행한다.
즉, 동일 디스에이블 기간에 상기 좌측 제 1 스테이지(ST1_L)의 노드 제어부(601)는 제 1 동작을 수행하고, 상기 우측 제 1 스테이지(ST1_R)의 노드 제어부(601)는 제 2 동작을 수행한다. 따라서, 상기 동일 디스에이블 기간에 상기 좌측 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 방전상태이고 제 2 노드(QB)는 충전상태이다. 이에 반하여 상기 우측 제 1 스테이지(ST1_R)의 제 1 및 제 2 노드(Q, QB)는 모두 방전상태이다.
결국, 상기 디스에이블 기간에 상기 좌측 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)는 턴-오프되고 풀다운 스위칭소자(Trpd)는 턴-온되어, 상기 좌측 제 1 스테이지(ST1_L)는 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 게이트 오프전압(Voff)을 제 1 게이트 라인(GL1)에 출력한다. 이에 반하여, 상기 디스에이블 기간에 상기 우측 제 1 스테이지(ST1_R)의 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)는 모두 턴-오프되어, 상기 우측 제 1 스테이지(ST1_R)는 아무런 출력도 발생시키지 않는다.
다시말하면, 상기 디스에이블 기간에 상기 우측 제 1 스테이지(ST1_R)의 제 2 노드(QB)가 방전상태이므로, 상기 방전상태의 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다. 이와 마찬가지로, 다음 디스에이블 기간에 상기 좌측 제 1 스테이지(ST1_L)의 제 2 노드(QB)가 방전상태이므로, 상기 방전상태의 제 2 노드(QB)에 게이트 단자가 접속된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
이와 같이, 상기 좌측 스테이지(ST1_L 내지 STm+1_L)의 풀다운 스위칭소 자(Trpd)와 우측 스테이지(ST1_R 내지 STm+1_R)의 풀다운 스위칭소자(Trpd)가 서로 번갈아 가며 구동되므로, 본 발명은 상기 풀다운 스위칭소자(Trpd)의 열화를 방지할 수 있다.
여기서, 상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)의 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)에 구비된 회로구성을 설명하면 다음과 같다.
도 7은 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지의 회로구성을 나타낸 도면이다.
제 1 쉬프트 레지스터(SR1)에 구비된 스테이지(ST1_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)는 제 1 내지 제 9 스위칭소자(Tr1 내지 Tr9), 그리고 제 1 및 제 2 커패시터(C1, C2)를 갖는다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 1 스위칭소자(Tr1)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Von1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 1 스테이지(ST1_L)에 접속되며, 드레인단자는 상기 제 1 직류 전압원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 1 노드(Q)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 2 스위칭소자(Tr2)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 2 스위칭소자(Tr2)는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 3 스위칭소자(Tr3)는, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 3 스위칭소자(Tr3)는 제 3 스테이지(ST3_L)로부터의 제 3 게이트 온전압(Von3)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 제 3 스테이지(ST3_L)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 4 스위칭소자(Tr4)는, 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 출력하고, 이를 자신이 속한 스테이지의 공통노드(N)에 공급한다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 4 스위칭소자(Tr4)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 출력하고, 이를 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 타이밍 콘트롤러에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 5 스위칭소자(Tr5)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 2 직류 전압원(Vdc2)을 출력하고, 이를 자신이 속한 스테이지의 공통노드(N)에 공급한다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 5 스위칭소자(Tr5)는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 2 직류 전압원(Vdc2)을 출력하고, 이를 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 6 스위칭소자(Tr6)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원(Vac1)을 자신이 속한 스테이지의 공통노드(N)에 공급한다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원(Vac1)을 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 7 스위칭소자(Tr7)는, 자신이 속한 스테이지의 공통노드(N)에 공급된 제 2 직류 전압원(Vdc2) 및 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 제 2 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 7 스위칭소자(Tr7)는, 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 공급된 제 2 직류 전압원(Vdc2) 및 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 공통노드(N)에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 8 스위칭소자(Tr8)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 9 스위칭소자(Tr9)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 제 9 스위칭소자(Tr9)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Von1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 제 1 스테이지(ST1_L)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원 라인에 접속된다.
풀업 스위칭소자(Trpu)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 해당 클럭펄스를 게이트 온전압으로서 출력하고, 이 게이트 온전압을 해당 게이트 라인, 전단 스테이지, 및 다음단 스테이지에 공급한다. 이때, 상기 전단 스테이지로 출력된 게이트 온전압은 상기 전단 스테이지를 디스에이블시키기 위한 신호로서 기능하고, 상기 다음단 스테이지로 출력된 게이트 온전압은 상기 다음단 스테이지를 인에이블시키기 위한 스타트 펄스(Vst)로 기능한다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 풀업 스위칭소자(Trpu)는 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 2 클럭펄스(CLK2)를 제 2 게이트 온전압(Von2)으로서 출력하고, 이 제 2 게이트 온전압(Von2)을 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 클럭펄스(CLK2)를 전송하는 클럭전송라인에 접속되며, 소스단자는 상기 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 접속된다.
풀다운 스위칭소자(Trpd)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 제 2 직류 전압원(Vdc2)을 게이트 오프전압(Voff)으로서 출력하고, 이 게이트 오프전압(Voff)을 해당 게이트 라인, 전단 스테이지, 및 다음단 스테이지에 공급한다.
예를들어, 도 7의 제 2 스테이지(ST2_L)에 구비된 풀다운 스위칭소자(Trpd)는 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 게이트 오프전압(Voff)으로서 출력하고, 이 게이트 오프전압(Voff)을 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 접속된다.
제 1 커패시터(C1)는 상기 풀업 스위칭소자(Trpu)의 게이트단자와 소스단자 사이에 접속되어 상기 풀업 스위칭소자(Trpu)의 부트스트랩핑 동작을 원활하게 하는 역할을 한다.
제 2 커패시터(C2)는 상기 풀다운 스위칭소자(Trpd)의 게이트단자와 드레인단자 사이에 접속되어 상기 풀다운 스위칭소자(Trpd)의 부트스트랩핑 동작을 원활하게 하는 역할을 한다.
제 1 스테이지(ST1_L), 제 3 내지 제 m 스테이지(ST3_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)에 구비된 각 스위칭소자도 상술한 바와 같은 방식으로 동작한다.
단, 제 1 스테이지(ST1_L)의 첫 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1_L)에 구비된 제 1 및 제 9 스위칭소자(Tr1, Tr9)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 동작한다. 즉, 상기 제 1 스테이지(ST1_L)는 상기 스타트 펄스(Vst)에 의해 인에이블된다.
또한, 상기 더미 스테이지(STm+1_L)의 첫 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 더미 스테이지(STm+1_L)에 구비된 제 3 스위칭소자(Tr3)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 동작한다. 즉, 상기 더미 스테이지(STm+1_L)는 상기 스타트 펄스(Vst)에 의해 디스에이블된다.
이어서, 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들(ST1_R 내지 STm_R), 그리고 더미 스테이지(STm+1_R)의 회로구성을 설명하면 다음과 같다.
도 8은 도 2의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 회로구성을 나타낸 도면이다.
제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)의 회로구성은, 상술한 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)의 회로 구성과 동일하다. 단, 각 스테이지(ST1_R 내지 STm+1_R)의 제 6 및 제 7 스위칭소자(Tr6, Tr7)에는 제 2 교류 전압원(Vac2)이 공급된다.
예를들어, 도 8에 도시된 바와 같이, 제 2 스테이지(ST2_R)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자와 드레인단자, 그리고 제 7 스위칭소자(Tr7)의 드레인단자에는 제 2 교류 전압원(Vac2)이 공급된다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 게이트 구동회로의 동작을 상세히 설명하면 다음과 같다.
여기서, 제 1 쉬프트 레지스터(SR1)의 동작을 기간별로 설명하면 다음과 같 다.
도 9는 도 2의 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면이다.
먼저, 제 1 프레임에서의 시작 기간의 동작을 설명하면 다음과 같다.
상기 초기 기간동안에는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)만 하이상태를 유지하고, 나머지 클럭펄스는 로우상태를 유지한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1_L)에 입력된다. 구체적으로, 도 9에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자와, 제 4 스위칭소자(Tr4)의 게이트단자, 및 제 9 스위칭소자(Tr9)의 게이트단자에 공급된다.
그러면, 상기 제 1, 제 4, 및 제 9 스위칭소자(Tr9)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 직류 전압원(Vdc1)이 제 1 노드(Q)에 인가된다. 이에 따라, 상기 제 1 노드(Q)가 충전되며, 상기 충전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu), 제 5 스위칭소자(Tr5), 및 제 8 스위칭소자(Tr8)가 모두 턴-온된다.
여기서, 상기 턴-온된 제 8 스위칭소자(Tr8) 및 제 9 스위칭소자(Tr9)를 통해 제 2 직류 전압원(Vdc2)이 제 2 노드(QB)에 공급된다. 따라서, 상기 제 2 직류 전압원(Vdc2)에 의해 상기 제 2 노드(QB)는 방전되고, 상기 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd)가 턴-오프된다.
또한, 상기 턴-온된 제 4 및 제 5 스위칭소자(Tr4, Tr5)를 통해 제 2 직류 전압원(Vdc2)이 공통노드(N)에 인가된다. 이에 따라, 상기 공통노드(N)가 방전되며, 상기 공통노드(N)에 게이트단자가 접속된 제 7 스위칭소자(Tr7)가 턴-오프된다. 이 제 7 스위칭소자(Tr7)가 턴-오프됨으로써, 제 1 교류 전압원(Vac1)이 상기 제 2 노드(QB)에 공급되는 것이 차단된다.
이와 같이, 상기 초기 기간동안에는, 도 9에 도시된 바와 같이, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 제 1 직류 전압원(Vdc1)으로 충전되고, 상기 제 2 노드(QB)가 제 2 직류 전압원(Vdc2)으로 방전됨으로써, 상기 제 1 스테이지(ST1_L)가 인에이블된다.
한편, 상기 초기 기간에 출력된 상기 스타트 펄스(Vst)는 제 2 내지 제 m 스테이지(ST2_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)에 구비된 각 제 4 스위칭소자(Tr4)에도 인가되어 상기 스테이지들(ST2_L 내지 STm_L, STm+1_L)의 공통노드(N)를 방전시킨다. 이 스타트 펄스(Vst)는 한 프레임에 한번 출력되므로, 모든 스테이지(ST1_L 내지 STm+1_L)의 공통노드(N)는 매 프레임의 초기 기간에서 모두 방전된다.
이어서, 제 1 기간동안의 동작을 설명하면 다음과 같다.
제 1 기간동안에는, 도 6에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 상기 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1_L)의 제 1, 제 4 및 제 9 스위칭소자(Tr1, Tr4, Tr9)는 턴-오프되고, 이에 따라 상기 제 1 스테이 지(ST1_L)의 제 1 노드(Q)는 플로팅 상태로 유지된다.
한편, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 상기 초기 기간동안 인가되었던 제 1 직류 전압원(Vdc1)으로 계속 유지됨에 따라, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)는 턴-온 상태를 유지한다. 이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 인가됨에 따라, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)은 부트스트랩핑에 의해 증폭된다.
따라서, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)의 드레인단자에 인가된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 이때, 상기 출력된 제 1 클럭펄스(CLK1)는 제 1 게이트 라인(GL1)에 인가되어 상기 제 1 게이트 라인(GL1)을 구동시키는 제 1 게이트 온전압(Von1)으로서 기능한다.
상기 제 1 기간에 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Von1)은, 제 2 스테이지(ST2_L)에도 입력된다. 구체적으로, 도 9에 도시된 바와 같이, 상기 제 1 게이트 온전압(Von1)은 상기 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자와, 제 9 스위칭소자(Tr9)의 게이트단자에 입력된다. 여기서, 상기 제 2 스테이지(ST2_L)에 공급된 제 1 게이트 온전압(Von1)은, 상기 제 1 스테이지(ST1_L)에 공급된 스타트 펄스(Vst)와 동일한 역할을 하는 것으로, 상기 제 1 게이트 온전압(Von1)에 응답하여 상기 제 2 스테이지(ST2_L)는 인에이블된다.
즉, 상기 제 1 게이트 온전압(Von1)에 의해 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)가 제 1 직류 전압원(Vdc1)으로 충전되고, 제 2 노드(QB)가 제 2 직류 전압원(Vdc2)으로 방전된다.
요약하면, 상기 제 1 기간동안에 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Von1)은 제 1 게이트 라인(GL1)을 구동함과 동시에, 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 충전시키고, 제 2 노드(QB)를 방전시킴으로써 상기 제 2 스테이지(ST2_L)를 인에이블시킨다.
이어서, 제 2 기간동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간동안에는, 도 6에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다.
이 제 2 기간동안에는, 상기 인에이블된 제 2 스테이지(ST2_L)가 상기 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 게이트 온전압(Von2)으로서 출력한다. 그리고, 이 제 2 게이트 온전압(Von2)을 제 2 게이트 라인(GL2), 상기 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다.
즉, 상기 제 2 기간동안의 제 2 스테이지(ST2_L)의 동작은, 상기 제 1 기간동안의 제 1 스테이지(ST1_L)의 동작과 동일하다. 단, 상기 제 2 기간동안 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Von2)은 상기 제 1 스테이지(ST1_L)에 공급되어 상기 제 1 스테이지(ST1_L)를 디스에이블시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 기간에 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온 전압(Von2)은 상기 제 1 스테이지(ST1_L)의 제 3 스위칭소자(Tr3)에 공급된다. 구체적으로, 상기 제 2 게이트 온전압(Von2)은 상기 제 3 스위칭소자(Tr3)의 게이트단자에 공급된다. 그러면, 상기 제 3 스위칭소자(Tr3)는 턴-온되고, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 공급된다. 따라서, 상기 제 1 노드(Q)는 방전되고, 상기 방전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu), 제 5 스위칭소자(Tr5), 및 제 8 스위칭소자(Tr8)가 모두 턴-오프된다. 또한, 이 제 2 기간에 스타트 펄스(Vst)는 로우상태이므로, 이 로우상태의 스타트 펄스(Vst)를 공급받는 제 1 스테이지(ST1_L)의 제 4 스위칭소자(Tr4)도 턴-오프상태이다.
또한, 제 1 프레임동안 상기 제 1 스테이지(ST1_L)에 공급되는 제 1 교류 전압원(Vac1)은 고전압원(Vh)을 가지므로, 이 제 1 교류 전압원(Vac1)을 공급받는 상기 제 1 스테이지(ST1_L)의 제 6 스위칭소자(Tr6)는 턴-온상태를 유지한다.
결국, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 제 4 및 제 5 스위칭소자(Tr4, Tr5)가 턴-오프상태이고 상기 제 6 스위칭소자(Tr6)가 턴-온상태이므로, 상기 제 1 스테이지(ST1_L)의 공통노드(N)는 상기 제 6 스위칭소자(Tr6)를 통해 공급되는 제 1 교류 전압원(Vac1)으로 충전된다. 이에 따라, 이 공통노드(N)에 게이트단자가 접속된 제 7 스위칭소자(Tr7)는 턴-온되고, 이 턴-온된 제 7 스위칭소자(Tr7)를 통해 상기 제 1 교류 전압원(Vac1)이 제 2 노드(QB)에 공급된다. 한편, 상술한 바와 같이, 상기 제 8 스위칭소자(Tr8)는 턴-오프상태이므로, 결국 상기 제 2 노드(QB)는 상기 제 1 교류 전압원(Vac1)만이 공급된다.
따라서, 이 충전된 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd)는 턴-온된다.
이와 같이 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)가 턴-오프되고 풀다운 스위칭소자(Trpd)가 턴-온됨으로써, 상기 제 1 스테이지(ST1_L)는 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 제 2 직류 전압원(Vdc2)을 출력한다. 이 제 2 직류 전압원(Vdc2)은 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 비활성화시키는 게이트 오프전압(Voff)으로서 기능한다.
요약하면, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 방전되고 제 2 노드(QB)는 충전됨으로써, 상기 풀업 스위칭소자(Trpu)는 턴-오프되고 상기 풀다운 스위칭소자(Trpd)는 턴-온된다. 다시말하면, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)는 제 1 동작을 수행함으로써 디스에이블된다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST2_L 내지 STm+1_L)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력하며, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 제 1 동작을 수행함으로써 디스에이블된다.
다음으로, 제 2 쉬프트 레지스터(SR2)의 동작을 설명하면 다음과 같다.
상술한 시작 기간 및 제 1 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_R)와 동 일하게 동작한다. 단, 제 2 쉬프트 레지스터(SR2)에 구비된 제 1 스테이지(ST1_R)에는 제 2 교류 전압원(Vac2)이 공급되며, 이 제 2 교류 전압원(Vac2)은 상기 제 1 프레임동안 저전압원(Vl)으로 유지되기 때문에 상기 제 1 스테이지(ST1_R)의 제 6 스위칭소자(Tr6)는 항상 턴-오프상태를 유지한다.
한편, 상기 제 2 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_R)와 다르게 동작한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 기간은 상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)의 제 1 스테이지(ST1_L, ST1_R)가 디스에이블되는 기간으로서, 이 제 2 기간에 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_L)는 제 1 동작을 수행함으로써 디스에이블되는 반면 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 제 2 동작을 수행함으로써 디스에이블된다.
즉, 상기 제 2 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 제 2 스테이지(ST2_R)로부터의 제 2 게이트 온전압(Von2)에 따라 디스에이블된다. 구체적으로, 상기 제 2 게이트 온전압(Von2)은 상기 제 1 스테이지(ST1_R)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자에 공급된다. 그러면, 상기 제 3 스위칭소자(Tr3)는 턴-온되고, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 공급된다. 따라서, 상기 제 1 노드(Q)는 방전되고, 상기 방전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu), 제 5 스위칭소자(Tr5), 및 제 8 스위칭소자(Tr8)가 모두 턴-오프된다. 또한, 이 제 2 기간에 스타트 펄스(Vst)는 로우상태이므로, 이 로우상태의 스타트 펄스(Vst)를 공급받는 제 1 스테이지(ST1_R)의 제 4 스위칭소자(Tr4)도 턴-오프상태이다.
또한, 제 1 프레임동안 상기 제 1 스테이지(ST1_R)에 공급되는 제 2 교류 전압원(Vac2)은 저전압원(Vl)을 가지므로, 이러한 제 2 교류 전압원(Vac2)을 공급받는 상기 제 1 스테이지(ST1_L)의 제 6 스위칭소자(Tr6)는 턴-오프상태를 유지한다.
결국, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_R)의 제 4, 제 5, 및 제 6 스위칭소자(Tr4, Tr5, Tr6)가 턴-오프상태이므로, 상기 제 1 스테이지(ST1_R)의 공통노드(N)는 제 1 기간에서의 방전상태를 유지한다. 따라서, 이 방전된 공통노드(N)에 게이트단자가 접속된 제 7 스위칭소자(Tr7)는 턴-오프된다. 이 제 7 스위칭소자(Tr7)가 턴-오프상태를 유지함에 따라, 상기 제 2 노드(QB)에는 어떠한 전압도 공급되지 않는다. 따라서, 상기 제 1 스테이지(ST1_R)의 제 2 노드(QB)는 제 1 기간에서의 방전상태를 유지하며, 이 방전상태의 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd)는 턴-오프상태를 유지한다.
이와 같이 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)가 모두 턴-온됨으로써, 이 제 2 기간에 상기 제 1 스테이지(ST1_R)는 어떠한 출력도 발생하지 않는다.
요약하면, 상기 제 2 기간동안 제 1 스테이지(ST1_L)의 제 1 노드(Q)와 제 2 노드(QB)가 모두 방전됨으로써, 상기 풀업 스위칭소자(Trpu)와 상기 풀다운 스위칭소자(Trpd)가 모두 턴-오프된다. 다시말하면, 상기 제 2 기간동안 상기 제 1 스테 이지(ST1_L)는 제 2 동작을 수행함으로써 디스에이블된다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST2_R 내지 STm+1_R)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력하며, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 제 2 동작을 수행함으로써 디스에이블된다.
결론적으로, 제 1 프레임에는 상기 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)가 게이트 오프전압(Voff)을 출력하고, 제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)는 게이트 오프전압(Voff)을 출력하지 않는다. 따라서, 상기 제 1 프레임에는 상기 제 2 쉬프트 레지스터(SR2)의 각 스테이지(ST1_R 내지 STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)는 휴지기간을 갖는다.
제 2 프레임에는, 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)으로 변경되고 제 2 교류 전압원(Vac2)이 고전압원(Vh)으로 변경됨에 따라 상기 제 1 쉬프트 레지스터(SR1)와 제 2 쉬프트 레지스터(SR2)는 서로 반대로 동작한다. 즉, 이 제 2 프레임에는 상기 제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)가 게이트 오프전압(Voff)을 출력하고, 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)가 아무런 출력도 발생하지 않는다. 따라서, 상기 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 각 스테이지(ST1_L 내지 STm+1_L)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
상술한 실시예에서 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 한 개 프레임단위로 변경시키는 예를 설명하였는데, 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 p(p는 2이상의 자연수) 개 프레임단위로 변경시켜도 무방하다.
한편, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)에 구비된 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)는 다음과 같은 회로 구성을 가질 수도 있다.
도 10은 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로구성을 나타낸 도면이고, 도 11은 도 2의 제 2 쉬프트 레지스터(SR2)에 구비된 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
제 1 쉬프트 레지스터(SR1)에 구비된 제 2 스테이지(ST2_L)는, 도 10에 도시된 바와 같이, 제 1 내지 제 10 스위칭소자(Tr1 내지 Tr10), 그리고 제 1 및 제 2 커패시터(C1, C2)를 갖는다.
여기서, 상기 제 1 내지 제 9 스위칭소자(Tr1 내지 Tr9)는, 도 7의 그것들과 동일하므로 이에 대한 설명은 생략한다.
상기 제 10 스위칭소자(Tr10)는, 자신이 속한 스테이지의 제 6 및 제 7 스위칭소자(Tr6, Tr7)에 공급되는 교류 전압원에 대하여 180도 위상반전된 교류 전압원을 공급받는다. 그리고, 이 교류 전압원에 응답하여 턴-온 또는 턴-오프되며 턴-온시 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 10에 도시된 제 1 쉬프트 레지스터(SR1)의 제 2 스테이지(ST2_L)에 구비된 제 10 스위칭소자(Tr10)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
그리고, 도 11에 도시된 제 2 쉬프트 레지스터(SR2)의 제 2 스테이지(ST2_R)에 구비된 제 10 스위칭소자(Tr10)는 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이와 같이, 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)의 제 6 및 제 7 스위칭소자(Tr6, Tr7)에 공급되는 교류 전압원과 상기 제 10 스위칭소자(Tr10)에 공급되는 교류 전압원이 서로 반전되어 있기 때문에, 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)가 제 1 동작을 수행하여 디스에이블되는 시점에 상기 제 10 스위칭소자(Tr10)는 항상 턴-오프상태를 유지하므로, 이 제 10 스위칭소자(Tr10)는 제 1 동작시 제 2 노드(QB)에 아무런 영향을 주지 않는다. 그러나, 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)가 제 2 동작을 수행하여 디스에이블되는 시점에 상기 제 10 스위칭소자(Tr10)는 항상 턴-온상태를 유지하므로, 이 제 10 스위칭소자(Tr10)는 상기 제 2 노드(QB)를 더욱 확실하게 방전상태로 유지한다.
한편, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)에 구비된 각 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)는 다음과 같은 회로 구성을 가질 수도 있다.
도 12는 도 2의 제 1 쉬프트 레지스터에 구비된 제 2 스테이지(ST2_L)의 또 다른 회로구성을 나타낸 도면이다.
제 1 쉬프트 레지스터(SR1)에 구비된 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)는 제 1 내지 제 8 스위칭소자(Tr1 내지 Tr8), 그리고 제 1 및 제 2 커패시터(C1, C2)를 갖는다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 1 스위칭소자(Tr1)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Von1)에 응답하여 자신의 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 1 스테이지(ST1_L)에 접속되며, 드레인단자는 상기 제 1 직류 전압원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 1 노드(Q)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 2 스위칭소자(Tr2)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 2 스위칭소자(Tr2)는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 3 스위칭소자(Tr3)는, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 3 스위칭소자(Tr3)는 제 3 스테이지(ST3_L)로부터의 제 3 게이트 온전압(Von3)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 제 3 스테이지(ST3_L)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 4 스위칭소자(Tr4)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 4 스위칭소자(Tr4)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되 며, 소스단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 5 스위칭소자(Tr5)는, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 5 스위칭소자(Tr5)는, 제 3 스테이지(ST3_L)로부터의 제 3 게이트 온전압(Von3)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 제 3 스테이지(ST3_L)에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 6 스위칭소자(Tr6)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 6 스위칭소자(Tr6)는, 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 7 스위칭소자(Tr7)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 7 스위칭소자(Tr7)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Von1)에 응답하여 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 제 1 스테이지(ST1_L)에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 제 8 스위칭소자(Tr8)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 제 8 스위칭소자(Tr8)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전 압원(Vdc2)을 전송하는 전원라인에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 풀업 스위칭소자(Trpu)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 해당 클럭펄스를 게이트 온전압으로서 출력하고, 이 게이트 온전압을 해당 게이트 라인, 전단 스테이지, 및 다음단 스테이지에 공급한다. 이때, 상기 전단 스테이지로 출력된 게이트 온전압은 상기 전단 스테이지를 디스에이블시키기 위한 신호로서 기능하고, 상기 다음단 스테이지로 출력된 게이트 온전압은 상기 다음단 스테이지를 인에이블시키기 위한 스타트 펄스(Vst)로 기능한다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 풀업 스위칭소자(Trpu)는 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 2 클럭펄스(CLK2)를 제 2 게이트 온전압(Von2)으로서 출력하고, 이 제 2 게이트 온전압(Von2)을 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 클럭펄스(CLK2)를 전송하는 클럭전송라인에 접속되며, 소스단자는 상기 제 2 게이트 라인(GL2)에 접속된다.
각 스테이지(ST1_L 내지 STm+1_L)에 구비된 풀다운 스위칭소자(Trpd)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 제 2 직류 전압원(Vdc2)을 게이트 오프전압(Voff)으로서 출력하고, 이 게이트 오프전압(Voff)을 해당 게이트 라인, 전단 스테이지, 및 다음단 스테이지에 공급한다.
예를들어, 도 12의 제 2 스테이지(ST2_L)에 구비된 풀다운 스위칭소자(Trpd)는 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 게이트 오프전압(Voff)으로서 출력하고, 이 게이트 오프전압(Voff)을 제 2 게이트 라인(GL2), 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다. 이를 위해, 상기 제 2 스테이지(ST2_L)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 2 게이트 라인(GL2)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
제 1 커패시터(C1)는 상기 풀업 스위칭소자(Trpu)의 게이트단자와 소스단자 사이에 접속되어 상기 풀업 스위칭소자(Trpu)의 부트스트랩핑 동작을 원활하게 하는 역할을 한다.
제 2 커패시터(C2)는 상기 풀다운 스위칭소자(Trpd)의 게이트단자와 드레인단자 사이에 접속되어 상기 풀다운 스위칭소자(Trpd)의 부트스트랩핑 동작을 원활하게 하는 역할을 한다.
제 2 내지 제 m 스테이지(ST2_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)에 구비된 각 스위칭소자도 상술한 바와 같은 방식으로 동작한다.
단, 제 1 스테이지(ST1_L)의 첫 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1_L)에 구비된 제 1 및 제 9 스위칭소자(Tr1, Tr9)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 동작한다. 즉, 상기 제 1 스테이지(ST1_L)는 상기 스타트 펄스(Vst)에 의해 인에이블된다.
또한, 상기 더미 스테이지(STm+1_L)의 첫 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 더미 스테이지(STm+1_L)에 구비된 제 3 스위칭소자(Tr3)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 동작한다. 즉, 상기 더미 스테이지(STm+1_L)는 상기 스타트 펄스(Vst)에 의해 디스에이블된다.
이어서, 제 2 쉬프트 레지스터(SR2)에 구비된 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R), 그리고 더미 스테이지(STm+1_L)의 회로구성을 설명하면 다음과 같다.
도 13은 도 2의 제 2 쉬프트 레지스터에 구비된 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지의 회로구성은, 상술한 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지의 회로 구성과 동일하다. 단, 각 스테이지(ST1_R 내지 STm+1_R)의 제 4 및 제 5 스위칭소자(Tr4, Tr5)에는 제 2 교류 전압원(Vac2)이 공급된다.
예를들어, 도 13에 도시된 바와 같이, 제 2 스테이지(ST2_R)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자와 드레인단자, 그리고 제 5 스위칭소자(Tr5)의 드레인단자에는 제 2 교류 전압원(Vac2)이 공급된다.
또한, 각 스테이지(ST1_R 내지 STm+1_R)의 제 8 스위칭소자(Tr8)의 게이트단자에는 제 1 교류 전압원(Vac1)이 공급된다.
예를들어, 도 13에 도시된 바와 같이, 제 2 스테이지(ST2_L)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자에는 제 1 교류 전압원(Vac1)이 공급된다.
상기 도 12 및 도 13의 구성을 갖는 본 발명에 따른 게이트 구동회로의 동작을 상세히 설명하면 다음과 같다.
먼저, 제 1 프레임에서의 초기 기간의 동작을 설명하면 다음과 같다.
도 14는 도 2의 제 1 내지 제 3 스테이지(ST3_L)의 또 다른 회로구성을 나타낸 도면이다.
상기 초기 기간동안에는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)만 하이상태를 유지하고, 나머지 클럭펄스(Vst)는 로우상태를 유지한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1_L)에 입력된다. 구체적으로, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자 및 제 7 스위칭소자(Tr7)의 게이트단자에 공급된다.
그러면, 상기 제 1 및 제 7 스위칭소자(Tr1, Tr7)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 직류 전압원(Vdc1)이 제 1 노드(Q)에 인가된다. 이에 따라, 상기 제 1 노드(Q)가 충전되며, 상기 충전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 6 스위칭소자(Tr6)가 턴-온된다.
여기서, 상기 턴-온된 제 6 및 제 7 스위칭소자(Tr6, Tr7)를 통해 제 2 직류 전압원(Vdc2)이 제 2 노드(QB)에 공급된다. 따라서, 상기 제 2 직류 전압원(Vdc2)에 의해 상기 제 2 노드(QB)는 방전되고, 상기 제 2 노드(QB)에 게이트단자가 접속 된 제 2 스위칭소자(Tr2) 및 풀다운 스위칭소자(Trpd)가 턴-오프된다. 상기 턴-온된 제 2 스위칭소자(Tr2)는 상기 제 2 노드(QB)에 제 2 직류 전압원(Vdc2)을 공급함으로써, 상기 제 2 노드(QB)의 방전을 더욱 가속화시킨다.
이와 같이, 상기 초기 기간동안에는, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 제 1 직류 전압원(Vdc1)으로 충전되고, 상기 제 2 노드(QB)가 제 2 직류 전압원(Vdc2)으로 방전됨으로써, 상기 제 1 스테이지(ST1_L)가 인에이블된다.
또한, 상기 제 1 스테이지(ST1_L)의 제 8 스위칭소자(Tr8)는 제 2 교류 전압원(Vac2)에 의해서 항상 턴-오프상태를 유지한다. 상기 제 2 교류 전압원(Vac2)은 제 1 프레임동안 저전압원(Vl)상태이다.
이어서, 제 1 기간동안의 동작을 설명하면 다음과 같다.
제 1 기간동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 상기 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1_L)의 제 1 및 제 7 스위칭소자(Tr1, Tr7)는 턴-오프되고, 이에 따라 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 플로팅 상태로 유지된다.
한편, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 상기 초기 기간동안 인가되었던 제 1 직류 전압원(Vdc1)으로 계속 유지됨에 따라, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)는 턴-온 상태를 유지한다. 이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 인가됨에 따라, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1) 은 부트스트랩핑에 의해 증폭된다.
따라서, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)의 드레인단자에 인가된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 이때, 상기 출력된 제 1 클럭펄스(CLK1)는 제 1 게이트 라인(GL1)에 인가되어 상기 제 1 게이트 라인(GL1)을 구동시키는 제 1 게이트 온전압(Von1)으로서 기능한다.
상기 제 1 기간에 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Von1)은, 제 2 스테이지(ST2_L)에도 입력된다. 구체적으로, 도 14에 도시된 바와 같이, 상기 제 1 게이트 온전압(Von1)은 상기 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자와, 제 7 스위칭소자(Tr7)의 게이트단자에 입력된다. 여기서, 상기 제 2 스테이지(ST2_L)에 공급된 제 1 게이트 온전압(Von1)은, 상기 제 1 스테이지(ST1_L)에 공급된 스타트 펄스(Vst)와 동일한 역할을 하는 것으로, 상기 제 1 게이트 온전압(Von1)에 응답하여 상기 제 2 스테이지(ST2_L)는 인에이블된다.
즉, 상기 제 1 게이트 온전압(Von1)에 의해 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)가 제 1 직류 전압원(Vdc1)으로 충전되고, 제 2 노드(QB)가 제 2 직류 전압원(Vdc2)으로 방전된다.
요약하면, 상기 제 1 기간동안에 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Von1)은 제 1 게이트 라인(GL1)을 구동함과 동시에, 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)를 충전시키고, 제 2 노드(QB)를 방전시킴으로써 상기 제 2 스테이지(ST2_L)를 인에이블시킨다.
이어서, 제 2 기간동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다.
이 제 2 기간동안에는, 상기 인에이블된 제 2 스테이지(ST2_L)가 상기 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 게이트 온전압(Von2)으로서 출력한다. 그리고, 이 제 2 게이트 온전압(Von2)을 제 2 게이트 라인(GL2), 상기 제 1 스테이지(ST1_L), 및 제 3 스테이지(ST3_L)에 공급한다.
즉, 상기 제 2 기간동안의 제 2 스테이지(ST2_L)의 동작은, 상기 제 1 기간동안의 제 1 스테이지(ST1_L)의 동작과 동일하다. 단, 상기 제 2 기간동안 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Von2)은 상기 제 1 스테이지(ST1_L)에 공급되어 상기 제 1 스테이지(ST1_L)를 디스에이블시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 기간에 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Von2)은 상기 제 1 스테이지(ST1_L)의 제 3 및 제 5 스위칭소자(Tr3, Tr5)에 공급된다. 구체적으로, 상기 제 2 게이트 온전압(Von2)은 상기 제 3 스위칭소자(Tr3)의 게이트단자 및 제 5 스위칭소자(Tr5)의 게이트단자에 공급된다. 그러면, 상기 제 3 스위칭소자(Tr3)는 턴-온되고, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 공급된다. 따라서, 상기 제 1 노드(Q)는 방전되고, 상기 방전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 6 스위칭소자(Tr6)가 모두 턴-오프된다.
한편, 제 1 프레임동안 상기 제 1 교류 전압원(Vac1)이 고전압원(Vh)으로 유지됨에 따라, 이 제 1 교류 전압원(Vac1)을 공급받는 제 4 스위칭소자(Tr4)가 턴-온된다. 그러면, 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해, 상기 제 1 교류 전압원(Vac1)이 상기 제 2 노드(QB)에 공급된다. 또한, 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 상기 제 1 교류 전압원(Vac1)이 상기 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)가 제 1 교류 전압원(Vac1)으로 충전되고, 이 충전된 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 2 스위칭소자(Tr2)가 모두 턴-온된다.
여기서, 상기 턴-온된 제 2 스위칭소자(Tr2)를 통해, 제 2 직류 전압원(Vdc2)이 상기 제 1 노드(Q)에 공급된다. 따라서, 상기 제 1 노드(Q)의 방전이 더욱 가속화된다.
이와 같이 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)가 턴-오프되고 풀다운 스위칭소자(Trpd)가 턴-온됨으로써, 상기 제 1 스테이지(ST1_L)는 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 제 2 직류 전압원(Vdc2)을 출력한다. 이 제 2 직류 전압원(Vdc2)은 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 비활성화시키는 게이트 오프전압(Voff)으로서 기능한다.
요약하면, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 방전되고 제 2 노드(QB)는 충전됨으로써, 상기 풀업 스위칭소자(Trpu)는 턴-온되고 상기 풀다운 스위칭소자(Trpd)는 턴-오프된다. 다시말하면, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_L)는 제 1 동작을 수행함으로써 디스에이블된다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST2_L 내지 STm+1_L)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력하며, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 제 1 동작을 수행함으로써 디스에이블된다.
다음으로, 제 2 쉬프트 레지스터(SR2)의 동작을 설명하면 다음과 같다.
상술한 시작 기간 및 제 1 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_L)와 동일하게 동작한다.
단, 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)에 구비된 제 4 및 제 5 스위칭소자(Tr4, Tr5)에는 제 2 교류 전압원(Vac2)이 공급되며, 이 제 2 교류 전압원(Vac2)은 상기 제 1 프레임동안 저전압원(Vl)으로 유지되기 때문에 상기 제 1 스테이지(ST1_R)의 제 4 스위칭소자(Tr4)는 항상 턴-오프상태를 유지한다. 또한, 상기 제 1 프레임동안 제 1 교류 전압원(Vac1)은 고전압원(Vh)으로 유지되기 때문에 상기 제 1 스테이지(ST1_R)의 제 8 스위칭소자(Tr8)는 항상 턴-온상태를 유지한다.
한편, 상기 제 2 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_L)와 다르게 동 작한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 기간은 상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)의 제 1 스테이지(ST1_L)가 디스에이블되는 기간으로서, 이 제 2 기간에 상기 제 1 쉬프트 레지스터(SR1)의 제 1 스테이지(ST1_1)는 제 1 동작을 수행함으로써 디스에이블되는 반면 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 제 2 동작을 수행함으로써 디스에이블된다.
즉, 상기 제 2 기간에 상기 제 2 쉬프트 레지스터(SR2)의 제 1 스테이지(ST1_R)는 제 2 스테이지(ST2_R)로부터의 제 2 게이트 온전압(Von2)에 따라 디스에이블된다. 구체적으로, 상기 제 2 기간에 상기 제 2 스테이지(ST2_R)로부터 출력된 제 2 게이트 온전압(Von2)은 상기 제 1 스테이지(ST1_R)의 제 3 및 제 5 스위칭소자(Tr3, Tr5)에 공급된다. 구체적으로, 상기 제 2 게이트 온전압(Von2)은 상기 제 3 스위칭소자(Tr3)의 게이트단자 및 제 5 스위칭소자(Tr5)의 게이트단자에 공급된다. 그러면, 상기 제 3 스위칭소자(Tr3)는 턴-온되고, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_R)의 제 1 노드(Q)에 공급된다. 따라서, 상기 제 1 노드(Q)는 방전되고, 상기 방전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 6 스위칭소자(Tr6)가 모두 턴-오프된다.
한편, 제 1 프레임동안 상기 제 2 교류 전압원(Vac2)이 저전압원(Vl)으로 유지됨에 따라, 이 제 2 교류 전압원(Vac1)을 공급받는 제 1 스테이지(ST1_R)의 제 4 스위칭소자(Tr9)가 턴-오프된다. 그리고, 상기 턴-온된 제 5 스위칭소자(Tr5)를 통 해 상기 제 2 교류 전압원(Vac2)이 상기 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)가 제 2 교류 전압원(Vac2)으로 방전되고, 이 방전된 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 2 스위칭소자(Tr2)가 모두 턴-오프된다.
또한, 제 1 교류 전압원(Vac1)을 공급받는 제 1 스테이지(ST1_R)의 제 8 스위칭소자(Tr8)는 턴-온된다. 이 턴-온된 제 8 스위칭소자(Tr8)를 통해, 제 2 직류 전압원(Vdc2)이 상기 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)의 방전이 가속화된다.
이와 같이 상기 제 2 기간동안 상기 제 1 스테이지(ST1_R)의 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)가 모두 턴-오프됨으로써, 이 제 2 기간에 상기 제 1 스테이지(ST1_L)는 어떠한 출력도 발생하지 않는다.
요약하면, 상기 제 2 기간동안 제 1 스테이지(ST1_R)의 제 1 노드(Q)와 제 2 노드(QB)가 모두 방전됨으로써, 상기 풀업 스위칭소자(Trpu)와 상기 풀다운 스위칭소자(Trpd)가 모두 턴-오프된다. 다시말하면, 상기 제 2 기간동안 상기 제 1 스테이지(ST1_R)는 제 2 동작을 수행함으로써 디스에이블된다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST2_R 내지 STm+1_R)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력하며, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 제 2 동작을 수행함으로써 디스에이블된다.
결론적으로, 제 1 프레임에는 상기 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)가 게이트 오프전압(Voff)을 출력하고, 제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)는 아무런 출력도 발생하지 않는다. 따라서, 상기 제 1 프레임에는 상기 제 2 쉬프트 레지스터(SR2)의 각 스테이지(ST1_R 내지 STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)는 휴지기간을 갖는다.
제 2 프레임에는, 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)으로 변경되고 제 2 교류 전압원(Vac2)이 고전압원(Vh)으로 변경됨에 따라 상기 제 1 쉬프트 레지스터(SR1)와 제 2 쉬프트 레지스터(SR2)는 서로 반대로 동작한다. 즉, 이 제 2 프레임에는 상기 제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)가 게이트 오프전압(Voff)을 출력하고, 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)가 아무런 출력도 발생하지 않는다. 따라서, 상기 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 각 스테이지(ST1_L 내지 STm+1_L)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
상술한 실시예에서 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 한 개 프레임단위로 변경시키는 예를 설명하였는데, 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 k(k는 2이상의 자연수) 개 프레임단위로 변경시켜도 무방하다.
한편, 도 7, 도 8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자(Tr1)는 다음과 같이 변경할 수 있다.
도 15는 도 7, 도8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자(Tr1) 의 다른 회로구성을 나타낸 도면이다.
먼저, 도 7, 도 8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자(Tr1)는, 도 15의 (a)에 도시된 바와 같이, 다이오드 구성을 가질 수 있다. 이와 같이 구성된 제 1 스위칭소자(Tr1)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst) 또는 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드(Q)를 상기 스타트 펄스(Vst) 또는 상기 게이트 온전압으로 충전시킨다.
도 15의 (a)에 도시된 제 1 단자(511)는 도 7에 도시된 제 9 스위칭소자(Tr9)의 게이트단자(또는, 도 10에 도시된 제 7 스위칭소자(Tr7)의 게이트단자)에 접속되며, 제 2 단자는 제 1 노드(Q)에 접속된다. 이와 같이 구성할 경우, 본 발명에서 제 1 직류 전압원(Vdc1)은 필요하지 않다.
그리고, 도 7, 도 8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자(Tr1)는, 도 15의 (b)에 도시된 바와 같이, 직렬로 접속된 제 A 및 제 B 스위칭소자(TrA, TrB)로 구성될 수 있다.
여기서, 상기 제 A 스위칭소자(TrA)는 상술한 다이오드 구성을 가지며, 상기 B 스위칭소자(TrB)의 드레인단자는 상기 제 A 스위칭소자(TrA)의 소스단자에 접속된다.
이 제 A 스위칭소자(TrA)의 게이트단자 및 드레인단자에는 타이밍 콘트롤러로부터의 스타트 펄스(Vst) 또는 첫 번째 전단 스테이지로부터의 게이트 온전압이 공급된다. 그리고, 제 B 스위칭소자(TrB)의 게이트단자에는 상기 제 A 스위칭소자(TrA)에 공급되는 스타트 펄스(Vst) 또는 게이트 온전압에 동기된 클럭펄스가 공 급된다.
이와 같이 이루어진 제 1 스위칭소자(Tr1)는 스타트 펄스(Vst) 및 클럭펄스, 또는 게이트 온전압 및 클럭펄스에 응답하여 제 1 노드(Q)를 상기 스타트 펄스(Vst) 또는 게이트 온전압으로 충전시킨다. 도 15의 (b)에 도시된 제 1 단자(521)는 도 7에 도시된 제 9 스위칭소자(Tr9)의 게이트단자(또는, 도 10에 도시된 제 7 스위칭소자(Tr7)의 게이트단자)에 접속되며, 제 2 단자(522)는 제 1 노드(Q)에 접속된다. 이와 같이 구성할 경우, 본 발명에서 제 1 직류 전압원(Vdc1)은 필요하지 않다. 한편, 상기 제 1 단자(521) 대신에 제 3 단자(523)가 상기 제 9 스위칭소자(Tr7)의 게이트단자(또는, 제 7 스위칭소자(Tr7)의 게이트단자)에 접속될 수 있다.
그리고, 도 7, 도 8, 도 10, 도 11, 및 도 12에 도시된 제 1 스위칭소자(Tr1)는, 도 15의 (c)에 도시된 바와 같이, 병렬로 접속된 제 A 및 제 B 스위칭소자(TrA, TrB)로 구성될 수 있다.
여기서, 제 A 스위칭소자(TrA)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst) 또는 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 제 1 직류 전압원(Vdc1)을 출력한다. 그리고, 제 B 스위칭소자(TrB)는 클럭펄스에 응답하여 상기 제 1 직류 전압원(Vdc1)을 출력한다. 상기 제 A 스위칭소자(TrA)의 드레인단자는 상기 제 B 스위칭소자(TrB)의 드레인단자와 서로 연결되며, 제 A 스위칭소자(TrA)의 소스단자는 상기 제 B 스위칭소자(TrB)의 소스단자와 서로 연결된다. 상기 클럭펄스는 상기 스타트 펄스(Vst) 또는 게이트 온전압에 동기된다.
도 15의 (c)에 도시된 제 1 단자(531)는 도 7에 도시된 제 9 스위칭소자(Tr9)의 게이트단자(또는, 도 10에 도시된 제 7 스위칭소자(Tr7)의 게이트단자)에 접속되며, 제 2 단자(532)는 제 1 노드(Q)에 접속된다. 이와 같이 구성할 경우, 본 발명에서 제 1 직류 전압원(Vdc1)은 필요하지 않다. 한편, 상기 제 1 단자(531) 대신에 제 3 단자(533)가 상기 제 9 스위칭소자(Tr9)의 게이트단자(또는, 제 7 스위칭소자(Tr7)의 게이트단자)에 접속될 수 있다.
이하, 본 발명의 제 2 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 16은 본 발명의 제 2 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 게이트 구동회로는, 본 발명의 제 1 실시예에 따른 게이트 구동회로와 동일하다. 단, 도 16에 도시된 바와 같이, 제 1 쉬프트 레지스터(SR1)에 구비된 스테이지들(ST1_L 내지 STm+1_L) 중 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)은 제 1 교류 전압원(Vac1)을 공급받으며, 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)은 제 2 교류 전압원(Vac2)을 공급받는다.
그리고, 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들 중 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)은 제 2 교류 전압원(Vac2)을 공급받으며, 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)은 제 1 교류 전압원(Vac1)을 공급받는다.
이로 인해, 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)과 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)은, 제 1 실시예에서 상술한 제 1 쉬프트 레지스터(SR1)의 각 스테이지(ST1_L 내지 STm+1_L)와 동일하게 동작한다.
그리고, 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)과 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)은, 제 1 실시예에서 상술한 제 2 쉬프트 레지스터(SR2)의 각 스테이지(ST1_R 내지 STm+1_R) 동일하게 동작한다.
따라서, 제 1 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L) 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)이 게이트 오프전압(Voff)을 출력하며, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L) 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)이 게이트 오프전압(Voff)을 출력한다.
결국, 제 1 프레임에는 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)에 구비된 풀다운 스위칭소자(Trpd), 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 가진다. 반대로, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)에 구비된 풀다운 스위칭소자(Trpd), 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖 는다.
이와 같은 본 발명의 제 2 실시예에 따른 게이트 구동회로에 구비된 각 스테이지는, 제 1 실시예에서 설명한 회로구성을 가질 수 있다.
이하, 본 발명의 제 3 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 17은 본 발명의 제 3 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 제 3 실시예에 따른 게이트 구동회로는, 본 발명의 제 2 실시예에 따른 게이트 구동회로와 동일하다.
단, 도 17에 도시된 바와 같이, 제 1 쉬프트 레지스터(SR1)에 구비된 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L) 중 가장 먼저 게이트 온전압을 출력하는 제 1 스테이지(ST1_L)는 제 1 스타트 펄스(Vst1)에 의해 인에이블되며, 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L) 중 가장 먼저 게이트 온전압을 출력하는 제 2 스테이지(ST2_L)는 제 2 스타트 펄스(Vst2)에 의해 인에이블된다.
이와 마찬가지로, 제 2 쉬프트 레지스터(SR2)에 구비된 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_L) 중 가장 먼저 게이트 온전압을 출력하는 제 1 스테이지(ST1_R)는 상기 제 1 스타트 펄스(Vst1)에 의해 인에이블되며, 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R) 중 가장 먼저 게이트 온전압을 출력하는 제 2 스테이지(ST2_R)는 제 2 스타트 펄스(Vst2)에 의해 인에이블된다.
여기서, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+2_L)는 게이트 온전압(Von1 내지 Vonm+2)을 차례로 출력한다.
그리고, 각 스테이지(ST1_L 내지 STm+2_L)는 상기 게이트 온전압(Von1 내지 Vonm+2)을 자신으로부터 두 번째 다음단 스테이지에 스타트 펄스로서 공급하고, 두 번째 전단 스테이지에 디스에이블 신호로서 공급한다. 따라서, 각 스테이지(ST1_L 내지 STm+2_L)는 두 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 인에이블되고, 두 번째 전단 스테이지로부터의 게이트 온전압에 따라 디스에이블된다.
예를들어, 제 3 스테이지(ST3_L)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Von1)에 응답하여 인에이블되고 제 5 스테이지로부터의 제 5 게이트 온전압에 응답하여 디스에이블된다. 그리고, 제 4 스테이지(ST4_L)는 제 2 스테이지(ST2_L)로부터의 제 2 게이트 온전압(Von2)에 응답하여 인에이블되고 제 6 스테이지로부터의 제 6 게이트 온전압에 응답하여 디스에이블된다.
단, 제 1 스테이지(ST1_L)의 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1_L)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst)에 의해 인에이블된다. 또한, 상기 제 2 스테이지(ST2_L)의 두 번째 전단에도 스테이지가 존재하기 않기 때문에, 상기 제 2 스테이지(ST2_L)는 상기 타이밍 콘트롤러로부터의 제 2 스타트 펄스(Vst2)에 의해 인에이블된다.
또한, 제 1 더미 스테이지(STm+1_L)의 두 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 더미 스테이지(STm+1_L)는 상기 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst1)에 의해 디스에이블된다.
또한, 제 2 더미 스테이지(STm+2_L)의 두 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 제 2 더미 스테이지(STm+2_L)는 상기 타이밍 콘트롤러로부 터의 제 2 스타트 펄스(Vst2)에 의해 디스에이블된다.
이와 같이, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)과 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)은 서로 독립적인 스타트 펄스(Vst1, Vst2)를 공급받아 서로 독립적으로 구동된다. 즉, 상기 제 1 쉬프트 레지스터(SR1)에서 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)은 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)끼리 서로 출력을 주고받아 인에이블 및 디스에이블된다. 그리고, 상기 제 1 쉬프트 레지스터(SR1)에서 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)은 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)끼리 서로 출력을 주고받아 인에이블 및 디스에이블된다.
물론, 상기 제 2 쉬프트 레지스터(SR2)에 구비된 스테이지들(ST1_R 내지 STm+2_R)도, 상기 제 1 쉬프트 레지스터(SR1)에 구비된 스테이지들(ST1_L 내지 STm+2_L)과 동일한 구성을 갖는다. 이때, 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)과 상기 제 2 쉬프트 레지스터(SR2)에 구비된 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R)이 동일한 교류 전압원(제 1 교류 전압원(Vac1))을 공급받으며, 상기 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)과 상기 제 2 쉬프트 레지스터(SR2)에 구비된 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)이 동일한 교류 전압원(제 2 교류 전압원(Vac2))을 공급받는다.
이로 인해, 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)과 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R)은, 제 1 실시예에서 상술한 제 1 쉬프트 레지스터(SR1)의 스테이지들(ST1_L 내지 STm+1_L)와 동일하게 동작한다. 그리고, 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)과 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)은, 제 1 실시예에서 상술한 제 2 쉬프트 레지스터(SR2)의 스테이지들(ST1_R 내지 STm+1_R)와 동일하게 동작한다.
따라서, 제 1 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L) 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R)이 게이트 오프전압(Voff)을 출력하며, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R) 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)이 게이트 오프전압(Voff)을 출력한다.
결국, 제 1 프레임에는 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L)에 구비된 풀다운 스위칭소자(Trpd), 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 가진다. 반대로, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)에 구비된 풀다운 스위칭소자(Trpd), 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간 을 갖는다.
이와 같은 본 발명의 제 3 실시예에 따른 게이트 구동회로에 구비된 각 스테이지는, 도 7, 도 8, 도 10, 도 11, 도 12, 및 도 13에 나타낸 회로구성을 가질 수 있다.
단, 상기 도 7 및 도 8의 회로구성이 본 발명의 제 3 실시예의 스테이지들에 적용될 경우, 도 7 및 도 8의 각 스테이지에 구비된 제 1 및 제 9 스위칭소자(Tr9)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst)(또는 제 2 스타트 펄스(Vst)) 또는 전전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 각 스테이지에 구비된 제 3 및 제 4 스위칭소자(Tr4)는 다음 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
한편, 도 10 및 도 11의 회로구성이 본 발명의 제 3 실시예의 스테이지들에 적용될 경우, 제 3 실시예의 각 스테이지에 구비된 제 1 및 제 9 스위칭소자(Tr9)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst)(또는 제 2 스타트 펄스(Vst)) 또는 전전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 제 3 실시예의 각 스테이지에 구비된 제 3 스위칭소자(Tr3)는 다음 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
또 한편, 도 12 및 도 13의 회로구성이 본 발명의 제 3 실시예의 스테이지들에 적용될 경우, 제 3 실시예의 각 스테이지에 구비된 제 1 및 제 7 스위칭소자(Tr7)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst)(또는 제 2 스타트 펄스(Vst)) 또는 전전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 제 3 실시예의 각 스테이지에 구비된 제 3 및 제 5 스위칭소자(Tr5)는 다음 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
이하, 본 발명의 제 4 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 18은 본 발명의 제 4 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 제 4 실시예에 따른 게이트 구동회로는, 상술한 제 3 실시예의 게이트 구동회로와 동일하다. 단, 도 18에 도시된 바와 같이, 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)에는 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)이 공급된다. 구체적으로, 기수번째 스테이지들 중 홀수번째 스테이지들에는 제 1 교류 전압원(Vac1)이 공급되고 짝수번째 스테이지들에는 제 2 교류 전압원(Vac2)이 공급된다.
그리고, 상기 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들에도 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)이 공급된다. 구체적으로, 우수번째 스테이지들(ST2_L, ST4_L, ..., STm+2_L) 중 홀수번째 스테이지들에는 제 1 교류 전압원(Vac1)이 공급되고 짝수번째 스테이지들에는 제 2 교류 전압원(Vac2)이 공급된다.
다시말하면, 제 1 교류 전압원(Vac1)은 제 4k+1 스테이지 및 제 4k+2 스테이지에 공급되고, 상기 제 2 교류 전압원(Vac2)은 제 4k-1 스테이지 및 제 4k-4 스테이지에 공급된다.
여기서, 상기 k는 0을 포함한 자연수를 나타낸다.
예를들어, 상기 제 1 교류 전압원(Vac1)은 제 1 스테이지(ST1_L), 제 5 스테이지, 제 9 스테이지 등에 공급됨과 아울러 제 2 스테이지(ST2_L), 제 6 스테이지, 제 10 스테이지 등에 공급된다.
그리고, 제 -4, 제 -1, 및 제 0 스테이지는 존재하지 않으므로, 상기 제 2 교류 전압원(Vac2)은 제 3 스테이지(ST3_L), 제 7 스테이지, 11 스테이지 등에 공급됨과 아울러 제 4 스테이지(ST4_L), 제 8 스테이지, 제 12 스테이지 등에 공급된다.
이와 마찬가지로, 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에도 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)이 공급된다. 구체적으로, 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R) 중 홀수번째 스테이지들에는 제 2 교류 전압원(Vac2)이 공급되고 짝수번째 스테이지들에는 제 1 교류 전압원(Vac1)이 공급된다.
그리고, 상기 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R)에도 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)이 공급된다. 구체적으로, 우수번째 스테이지들(ST2_R, ST4_R, ..., STm+2_R) 중 홀수번째 스테이지들에는 제 2 교류 전압원(Vac2)이 공급되고 짝수번째 스테이지들에는 제 1 교류 전압원(Vac1)이 공급된다.
다시말하면, 제 2 교류 전압원(Vac2)은 제 4k+1 스테이지 및 제 4k+2 스테이지에 공급되고, 상기 제 1 교류 전압원(Vac1)은 제 4k-1 스테이지 및 제 4k-4 스테이지에 공급된다.
여기서, 상기 k는 0을 포함한 자연수를 나타낸다.
예를들어, 상기 제 2 교류 전압원(Vac2)은 제 1 스테이지(ST1_R), 제 5 스테이지, 제 9 스테이지 등에 공급됨과 아울러 제 2 스테이지(ST2_R), 제 6 스테이지, 제 10 스테이지 등에 공급된다.
그리고, 제 -4, 제 -1, 및 제 0 스테이지는 존재하지 않으므로, 상기 제 1 교류 전압원(Vac1)은 제 3 스테이지(ST3_R), 제 7 스테이지, 11 스테이지 등에 공급됨과 아울러 제 4 스테이지(ST4_R), 제 8 스테이지, 제 12 스테이지 등에 공급된다.
이로 인해, 제 1 쉬프트 레지스터(SR1)의 제 4k+1 스테이지들과, 상기 제 1 쉬프트 레지스터(ST1)의 제 4k+2 스테이지들과, 제 2 쉬프트 레지스터(SR2)의 제 4k-1 스테이지들과, 그리고 상기 제 2 쉬프트 레지스터(SR2)의 제 4k-4 스테이지들은 제 1 실시예에서 상술한 제 1 쉬프트 레지스터(SR1)의 각 스테이지들(ST1_L 내지 STm+1_L)과 동일하게 동작한다.
그리고, 제 2 쉬프트 레지스터(SR1)의 제 4k+1 스테이지들과, 상기 제 2 쉬프트 레지스터(SR2)의 제 4k+2 스테이지들과, 제 1 쉬프트 레지스터(SR1)의 제 4k-1 스테이지들과, 그리고 상기 제 1 쉬프트 레지스터(SR1)의 제 4k-4 스테이지들은 제 1 실시예에서 상술한 제 2 쉬프트 레지스터(SR2)의 각 스테이지들(ST1_R 내지 STm+1_R)과 동일하게 동작한다.
따라서, 제 1 프레임에는 제 1 쉬프트 레지스터(SR1)의 제 4k+1 스테이지들과, 상기 제 1 쉬프트 레지스터(SR1)의 제 4k+2 스테이지들과, 제 2 쉬프트 레지스 터(SR2)의 제 4k-1 스테이지들과, 그리고 상기 제 2 쉬프트 레지스터(SR2)의 제 4k-4 스테이지들이 게이트 오프전압(Voff)을 출력한다.
그리고, 제 2 프레임에는 제 2 쉬프트 레지스터(SR2)의 제 4k+1 스테이지들과, 상기 제 2 쉬프트 레지스터(SR2)의 제 4k+2 스테이지들과, 제 1 쉬프트 레지스터(SR1)의 제 4k-1 스테이지들과, 그리고 상기 제 1 쉬프트 레지스터(SR1)의 제 4k-4 스테이지들이 게이트 오프전압을 출력한다.
결국, 제 1 프레임에는 제 2 쉬프트 레지스터(SR2)의 제 4k+1 스테이지들과, 상기 제 2 쉬프트 레지스터(SR2)의 제 4k+2 스테이지들과, 제 1 쉬프트 레지스터(SR1)의 제 4k-1 스테이지들과, 그리고 상기 제 1 쉬프트 레지스터(SR1)의 제 4k-4 스테이지들에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
그리고, 제 2 프레임에는 제 1 쉬프트 레지스터(SR1)의 제 4k+1 스테이지들과, 상기 제 1 쉬프트 레지스터(SR1)의 제 4k+2 스테이지들과, 제 2 쉬프트 레지스터(SR2)의 제 4k-1 스테이지들과, 그리고 상기 제 2 쉬프트 레지스터(SR2)의 제 4k-4 스테이지들에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
이와 같은 본 발명의 제 4 실시예에 따른 게이트 구동회로에 구비된 각 스테이지(ST1_L 내지 STm+2_L, (ST1_R 내지 STm+2_R)는, 도 7, 도 8, 도 10, 도 11, 도 12, 및 도 13에 나타낸 회로구성을 가질 수 있다.
단, 상기 도 7 및 도 8의 회로구성이 본 발명의 제 4 실시예의 스테이지들(ST1_L 내지 STm+2_L, (ST1_R 내지 STm+2_R)에 적용될 경우, 도 7 및 도 8의 각 스테이지(ST1_L 내지 STm+1_L, (ST1_R 내지 STm+1_R)에 구비된 제 1 및 제 9 스위 칭소자(Tr1, Tr9)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst1)(또는 제 2 스타트 펄스(Vst2)) 또는 두 번째 전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 각 스테이지(ST1_L 내지 STm+1_L, (ST1_R 내지 STm+1_R)에 구비된 제 3 및 제 4 스위칭소자(Tr3, Tr4)는 두 번째 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
한편, 도 10 및 도 11의 회로구성이 본 발명의 제 4 실시예의 스테이지들에 적용될 경우, 제 4 실시예의 각 스테이지(ST1_L 내지 STm+2_L, (ST1_R 내지 STm+2_R)에 구비된 제 1 및 제 9 스위칭소자(Tr1, Tr9)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst1)(또는 제 2 스타트 펄스(Vst2)) 또는 두 번째 전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 제 4 실시예의 각 스테이지에 구비된 제 3 스위칭소자(Tr3)는 두 번째 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
또 한편, 도 12 및 도 13의 회로구성이 본 발명의 제 4 실시예의 스테이지들에 적용될 경우, 제 4 실시예의 각 스테이지(ST1_L 내지 STm+2_L, (ST1_R 내지 STm+2_R)에 구비된 제 1 및 제 7 스위칭소자(Tr1, Tr7)는 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst1)(또는 제 2 스타트 펄스(Vst2)) 또는 두 번째 전단 스테이지로부터의 게이트 온전압에 따라 턴-온된다. 그리고, 제 4 실시예의 각 스테이지(ST1_L 내지 STm+2_L, (ST1_R 내지 STm+2_R)에 구비된 제 3 및 제 5 스위칭소자(Tr3, Tr5)는 두 번째 다음단 스테이지로부터의 게이트 온전압에 따라 턴-온된다.
이하, 본 발명의 제 5 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 19는 본 발명의 제 5 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 제 5 실시예에 따른 게이트 구동회로는, 도 19에 도시된 바와 같이, 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)를 포함한다.
상기 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)는, 각각 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)를 포함한다.
상기 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)는 게이트 온전압(Von1 내지 Vonm+1)을 차례로 출력한다. 또한, 각 스테이지(ST1_L 내지 STm+1_L)는 상기 게이트 온전압(Von1 내지 Vonm+1)을 첫 번째 다음단 스테이지 및 두 번째 다음단 스테이지에 스타트 펄스(Vst)로서 공급하며, 첫 번째 전단 스테이지에 디스에이블 신호로서 공급한다.
따라서, 각 스테이지(ST1_L 내지 STm+1_L)는 첫 번째 전단 스테이지 및 두 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 인에이블되며, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 디스에이블된다.
단, 제 1 스테이지(ST1_L)의 첫 번째 전단 및 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1_L)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 인에이블된다.
그리고, 제 2 스테이지(ST2_L)의 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 2 스테이지(ST2_L)는 타이밍 콘트롤러로부터의 스타트 펄 스(Vst)에 의해 인에이블된다.
또한, 더미 스테이지(STm+1_L)의 첫 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 더미 스테이지(STm+1_L)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 디스에이블된다.
한편, 각 스테이지의 노드 제어부(601)는 첫 번째 다음단 스테이지의 제 2 노드(QB)에 공급된 전압에 따라 자신이 속한 스테이지의 제 2 노드(QB)의 전압을 제어한다.
상기 제 2 쉬프트 레지스터(SR2)도 상기 제 1 쉬프트 레지스터(SR1)와 동일한 구성을 갖는다.
이와 같이 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)에 구비된 스테이지(ST1_L 내지 STm+1_L, ST1_R 내지 STm+1_R)의 회로구성을 상세히 설명하면 다음과 같다.
도 20은 도 19의 제 1 쉬프트 레지스터에 구비된 제 3 스테이지의 회로구성을 나타낸 도면이다.
제 1 쉬프트 레지스터(SR1)에 구비된 제 1 내지 제 m 스테이지(ST1_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)는 제 1 내지 제 10 스위칭소자(Tr1 내지 Tr10), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd) 갖는다.
각 스테이지에 구비된 제 1 스위칭소자(Tr1)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 1 스위칭소자(Tr1)는 제 2 스테이지(ST2_L)로부터의 제 2 게이트 온전압(Vom2)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 2 스테이지(ST2_L)에 접속되며, 드레인단자는 상기 제 1 직류 전압원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)에 접속된다.
각 스테이지에 구비된 제 2 스위칭소자(Tr2)는, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 2 스위칭소자(Tr2)는 제 4 스테이지(ST4_L)로부터의 제 4 게이트 온전압(Vom4)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
각 스테이지에 구비된 제 3 스위칭소자(Tr3)는 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 제 2 노드(QB)를 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 3 스위칭소자(Tr3)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 제 4 스위칭소자(Tr4)는, 첫 번째 다음단 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 4 스위칭소자(Tr4)는 제 4 스테이지(ST4_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)를 상기 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 제 4 스테이지(ST4_L)의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)에 접속된다.
각 스테이지에 구비된 제 5 스위칭소자(Tr5)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 자신이 속한 스테이지의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 5 스위칭소자(Tr5)는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 1 노드(Q)에 접속된다.
각 스테이지에 구비된 제 6 스위칭소자(Tr6)는, 첫 번째 다음단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전 또는 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 6 스위칭소자(Tr6)는 제 4 스테이지(ST4_L)로부터의 제 4 게이트 온전압(Vom4)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 제 4 스테이지(ST4_L)에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 제 7 스위칭소자(Tr7)는, 제 2 교류 전압원(Vac2)(또는 제 1 교류 전압원(Vac1))에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 7 스위칭소자(Tr7)는 제 2 교류 전압원(Vac2)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 제 8 스위칭소자(Tr8)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 제 9 스위칭소자(Tr9)는, 첫 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 9 스위칭소자(Tr9)는 제 2 스테이지(ST2_L)로부터의 제 2 게이트 온전압(Vom2)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 제 2 스테이지(ST2_L)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 제 10 스위칭소자(Tr10)는, 두 번째 전단 스테이지로부터의 게이트 온전압에 응답하여 자신이 속한 스테이지의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 제 10 스위칭소자(Tr10)는 제 1 스테이지(ST1_L)로부터의 제 1 게이트 온전압(Vom1)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 제 1 스테이지(ST1_L)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속된다.
각 스테이지에 구비된 풀업 스위칭소자(Trpu)는, 자신이 속한 스테이지의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 해당 클럭펄스를 게이트 온전압으로서 출력하고, 이 게이트 온전압를 해당 게이트 라인, 첫 번째 전단 스테이지, 첫 번째 다음단 스테이지, 및 두 번째 다음단 스테이지에 공급한다. 이때, 상기 첫 번째 전단 스테이지로 출력된 게이트 온전압는 상기 첫 번째 전단 스테이지를 디스에이블시키기 위한 신호로서 기능하고, 상기 첫 번째 다음단 스테이지로 출력된 게이트 온전압는 상기 첫 번째 다음단 스테이지를 인에이블시키기 위한 스타트 펄스(Vst)로 기능하고, 상기 두 번째 다음단 스테이지로 출력된 게이트 온전압는 상기 두 번째 다음단 스테이지를 디스에이블시키기 위한 디스에이블 신호로서 기능한다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 풀업 스위칭소자(Trpu)는 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 3 클럭펄스(CLK3)를 제 3 게이트 온전압(Vom3)으로서 출력하고, 이 제 3 게이트 온전압(Vom3)을 제 3 게이트 라인(GL3), 제 2 스테이지(ST2_L), 제 4 스테이지(ST4_L), 및 제 5 스테이지(ST5_L)에 공급한다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 3 스테이지(ST3_L)의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 3 클럭펄스(CLK3)를 전송하는 클럭전송라인에 접속되며, 소스단자는 상기 제 3 게이트 라인(GL3), 제 2 스테이지(ST2_L), 제 4 스테이지(ST4_L), 및 제 5 스테이지(ST5_L)에 접속된다.
각 스테이지에 구비된 풀다운 스위칭소자(Trpd)는, 자신이 속한 스테이지의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 제 2 직류 전압원(Vdc2)을 오프전압원(Voff)으로서 출력하고, 이 오프전압원(Voff)을 해당 게이트 라인, 첫 번째 전단 스테이지, 첫 번째 다음단 스테이지, 및 두 번째 다음단 스테이지에 공급한다.
예를들어, 도 20의 제 3 스테이지(ST3_L)에 구비된 풀다운 스위칭소자(Trpd)는 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 오프전압원(Voff)으로서 출력하고, 이 오프전압원(Voff)을 제 3 게이트 라인(GL3), 제 2 스테이지(ST2_L), 제 4 스테이지(ST4_L), 및 제 5 스테이지(ST5_L)에 공급한다. 이를 위해, 상기 제 3 스테이지(ST3_L)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자는 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 게이트 라인(GL3), 제 2 스테이지(ST2_L), 제 4 스테이지(ST4_L), 및 제 5 스테이지(ST5_L)에 접속된다.
제 1 및 제 2 스테이지(ST1_L, ST2_L), 제 4 내지 제 m 스테이지(ST4_L 내지 STm_L), 그리고 더미 스테이지(STm+1_L)에 구비된 각 스위칭소자도 상술한 바와 같은 방식으로 동작한다.
단, 제 1 스테이지(ST1_L)의 첫 번째 전단 및 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1_L)에 구비된 제 1, 제 9, 및 제 10 스위칭소자(Tr1, Tr9, Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받는다. 즉, 상기 제 1 스테이지(ST1_L)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 인에이블 인에이블된다. 여기서, 상기 제 1 스테이지(ST1_L)에는 제 10 스위칭소자(Tr10)가 구비되지 않아도 무방하다.
또한, 제 2 스테이지(ST2_L)의 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 2 스테이지(ST2_L)에 구비된 제 10 스위칭소자(Tr1)는 타이밍 콘 트롤러로부터의 스타트 펄스(Vst)를 공급받는다. 즉, 상기 제 1 스테이지(ST1_L)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 인에이블된다.
또한, 더미 스테이지(STm+1_L)의 첫 번째 다음단에는 스테이지가 존재하지 않기 때문에, 상기 더미 스테이지(STm+1_L)에 구비된 제 2 스위칭소자(Tr2) 및 제 6 스위칭소자(Tr6)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받는다. 즉, 상기 더미 스테이지(STm+1_L)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 디스에이블된다.
또한, 상기 스테이지들(ST1_L 내지 STm+1_L) 중 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)에 구비된 제 3 및 제 6 스위칭소자(Tr3, Tr6)는 제 1 교류 전압원(Vac1)을 공급받으며, 제 7 스위칭소자(Tr7)는 제 2 교류 전압원(Vac2)을 공급받는다.
그리고, 상기 스테이지들(ST1_L 내지 STm+1_L) 중 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)에 구비된 제 3 및 제 6 스위칭소자(Tr3, Tr6)는 제 2 교류 전압원(Vac2)을 공급받으며, 제 7 스위칭소자(Tr7)는 제 1 교류 전압원(Vac1)을 공급받는다.
이어서, 제 2 쉬프트 레지스터(SR2)에 구비된 제 1 내지 제 m 스테이지(ST1_R 내지 STm_R), 그리고 더미 스테이지(STm+1_R)의 회로구성을 설명하면 다음과 같다.
도 21는 도 19의 제 2 쉬프트 레지스터에 구비된 제 3 스테이지의 회로구성을 나타낸 도면이다.
제 2 쉬프트 레지스터(SR2)에 구비된 각 스테이지(ST1_R 내지 STm+1_R)의 회로구성은, 상술한 제 1 쉬프트 레지스터(SR1)에 구비된 각 스테이지(ST1_L 내지 STm+1_L)의 회로 구성과 동일하다.
단, 상기 스테이지들(ST1_R 내지 STm+1_R) 중 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 제 3 및 제 6 스위칭소자(Tr3, Tr6)는 제 2 교류 전압원(Vac2)을 공급받으며, 제 7 스위칭소자(Tr7)는 제 1 교류 전압원(Vac1)을 공급받는다.
그리고, 상기 스테이지들(ST1_R 내지 STm+1_R) 중 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)에 구비된 제 3 및 제 6 스위칭소자(Tr3, Tr6)는 제 1 교류 전압원(Vac1)을 공급받으며, 제 7 스위칭소자(Tr7)는 제 2 교류 전압원(Vac2)을 공급받는다.
이와 같이 구성된 본 발명의 제 5 실시예에 따른 게이트 구동회로의 동작을 상세히 설명하면 다음과 같다.
여기서, 제 1 쉬프트 레지스터(SR1)의 동작을 기간별로 설명하면 다음과 같다.
도 22는 도 19의 제 1 쉬프트 레지스터에 구비된 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면이다.
먼저, 제 1 프레임에서의 초기 기간(T0)의 동작을 설명하면 다음과 같다.
여기서, 상기 제 1 프레임동안 제 1 교류 전압원(Vac1)은 고전압원(Vh)으로 유지되고, 제 2 교류 전압원(Vac2)은 저전압원(Vl)으로 유지된다고 가정하고, 제 2 프레임동안은 상기 제 1 교류 전압원(Vac1)은 저전압원(Vl)으로 유지되고, 제 2 교류 전압원(Vac2)은 고전압원(Vh)으로 유지된다고 가정하자.
따라서, 제 1 프레임동안 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지(ST1_L, ST3_L, ..., STm+1_L)에 구비된 제 3 스위칭소자(Tr3)는 턴-온상태를 유지하며, 우수번째 스테이지(ST2_L, ST4_L, ..., STm_L)에 구비된 제 3 스위칭소자(Tr3)는 턴-오프상태를 유지한다. 그리고, 상기 제 1 프레임동안 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지(ST1_L, ST3_L, ..., STm+1_L)에 구비된 제 7 스위칭소자(Tr7)는 턴-오프 상태를 유지하며, 우수번째 스테이지(ST2_L, ST4_L, ..., STm_L)에 구비된 제 7 스위칭소자(Tr7)는 턴-온상태를 유지한다.
이에 반하여, 제 1 프레임동안 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지(ST1_R, ST3_R, ..., STm+1_R)에 구비된 제 3 스위칭소자(Tr3)는 턴-오프상태를 유지하며, 우수번째 스테이지(ST2_R, ST4_R, ..., STm_R)에 구비된 제 3 스위칭소자(Tr3)는 턴-온상태를 유지한다. 그리고, 상기 제 1 프레임동안 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지(ST1_R, ST3_R, ..., STm+1_R)에 구비된 제 7 스위칭소자(Tr7)는 턴-온상태를 유지하며, 우수번째 스테이지(ST2_R, ST4_R, ..., STm_R)에 구비된 제 7 스위칭소자(Tr7)는 턴-오프상태를 유지한다.
제 2 프레임에는 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 극성이 변경됨에 따라, 상술한 제 3 및 제 7 스위칭소자(Tr3, Tr7)가 반대로 동작한다.
상기 초기 기간(T0)동안에는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)만 하이상태를 유지하고, 나머지 스타트 펄스(Vst) 는 로우상태를 유지한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1_L) 및 제 2 스테이지(ST2_L)에 공급된다.
구체적으로, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자와, 제 9 스위칭소자(Tr9)의 게이트단자, 및 제 10 스위칭소자(Tr10)의 게이트단자에 공급된다.
그러면, 상기 제 1, 제 9, 및 제 10 스위칭소자(Tr1, Tr9, Tr10)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 직류 전압원(Vdc1)이 제 1 노드(Q)에 인가된다. 이에 따라, 상기 제 1 노드(Q)가 충전되며, 상기 충전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 모두 턴-온된다.
여기서, 상기 턴-온된 제 8, 제 9, 및 제 10 스위칭소자(Tr8, Tr9, Tr10)를 통해 제 2 직류 전압원(Vdc2)이 제 2 노드(QB)에 공급된다.
상술한 바와 같이, 제 1 프레임동안 상기 제 1 교류 전압원(Vac1)은 고전압원(Vh)으로 유지되므로, 이 제 1 교류 전압원(Vac1)을 게이트단자 및 소스단자를 통해 공급받는 제 3 스위칭소자(Tr3)는 턴-온된다. 그러면, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 상기 제 1 교류 전압원(Vac1)이 상기 제 2 노드(QB)에 공급된다. 따라서, 상기 제 2 노드(QB)에는 상기 제 1 교류 전압원(Vac1)과 상기 제 2 직류 전압원(Vdc2)이 동시에 공급된다. 이때, 상기 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시키는 스위칭소자(제 3 스위칭소자(Tr3))의 수보다 제 2 직류 전압원(Vdc2)으로 방전시키는 스위칭소자(제 8, 제 9, 및 제 10 스위칭소자(Tr8, Tr9, Tr10))의 수가 더 많기 때문에, 상기 제 2 노드(QB)는 방전상태로 유지된다. 결국, 이 방전된 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 5 스위칭소자(Tr5)가 턴-오프된다.
상술한 바와 같이, 제 1 프레임동안 상기 제 2 교류 전압원(Vac2)은 저전압원(Vl)으로 유지되므로, 이 제 2 교류 전압원(Vac2)을 게이트단자를 통해 인가받는 제 7 스위칭소자(Tr7)는 턴-오프상태이다.
또한, 이 초기 기간(T0)에 제 2 스테이지(ST2_L)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST1_L)의 제 2 및 제 6 스위칭소자(Tr2, Tr6)는 턴-오프상태이다.
특히, 이 초기 기간(T0)에 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 충전상태를 유지하기 위해서는, 상기 제 1 스테이지(ST1_L)의 제 4 스위칭소자(Tr4)는 턴-오프상태를 유지하여야 한다. 이 제 4 스위칭소자(Tr4)는 첫 번째 다음단, 즉 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 공급된 전압에 따라 턴-온 또는 턴-오프된다. 따라서, 이 초기 기간(T0)에 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 방전상태로 유지하는 것이 필요하다. 이를 위해, 이 초기 기간(T0)에 출력된 스타트 펄스(Vst)는 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)를 방전시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 스타트 펄스(Vst)는 상기 제 2 스테이지(ST2_L)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자에 공급된다.
그러면, 상기 제 2 스테이지(ST2_L)의 제 10 스위칭소자(Tr10)이 턴-온되며, 이때, 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 제 2 직류 전압원(Vdc2)이 제 2 스테이지(ST2_L)의 제 2 노드(QB)에 인가된다.
이에 따라, 상기 제 2 스테이지의 제 2 노드(QB)에 게이트단자가 접속된 제 1 스테이지의 제 4 스위칭소자(Tr4)가 턴-오프된다.
요약하면, 상기 초기 기간(T0)에 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 충전되고, 상기 제 1 스테이지(ST1_L)의 제 2 노드(QB)는 방전된다. 그리고, 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)가 방전된다. 즉, 상기 초기 기간(T0)에 상기 제 1 스테이지(ST1_L)가 인에이블된다.
이어서, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 상기 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1_L)에 구비된 제 1, 제 9, 및 제 10 스위칭소자(Tr1, Tr9, Tr10)와, 제 2 스테이지(ST2_L)에 구비된 제 10 스위칭소자(Tr10)는 턴-오프된다. 이에 따라 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 플로팅 상태로 유지된다.
한편, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 상기 초기 기간(T0)동안 인가되었던 제 1 직류 전압원(Vdc1)으로 계속 유지됨에 따라, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)는 턴-온상태를 유지한다. 이때, 상기 제 1 스테이지(ST1_L)의 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄 스(CLK1)가 인가됨에 따라, 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)은 부트스트랩핑에 의해 증폭된다.
따라서, 상기 제 1 스테이지(ST1_L)의 풀업 스위칭소자(Trpu)의 드레인단자에 인가된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 이때, 상기 출력된 제 1 클럭펄스(CLK1)는 제 1 게이트 라인(GL1)에 인가되어 상기 제 1 게이트 라인(GL1)을 구동시키는 제 1 게이트 온전압(Vom1)로서 기능한다.
상기 제 1 기간(T1)에 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Vom1)는 제 2 스테이지(ST2_L)에도 입력된다. 구체적으로, 도 22에 도시된 바와 같이, 상기 제 1 게이트 온전압(Vom1)는 상기 제 2 스테이지(ST2_L)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자, 제 9 스위칭소자(Tr9)의 게이트단자, 및 제 10 스위칭소자(Tr10)의 게이트단자에 입력된다. 여기서, 상기 제 2 스테이지(ST2_L)에 공급된 제 1 게이트 온전압(Vom1)는, 상기 제 1 스테이지(ST1_L)에 공급된 스타트 펄스(Vst)와 동일한 역할을 하는 것으로, 상기 제 1 게이트 온전압(Vom1)에 응답하여 상기 제 2 스테이지(ST2_L)는 인에이블된다.
또한, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST1_L)로부터 출력된 제 1 게이트 온전압(Vom1)는 제 3 스테이지(ST3_L)에도 입력된다. 즉, 상기 제 1 게이트 온전압(Vom1)에 응답하여 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)는 방전된다. 여기서, 상기 제 1 기간(T1)에 상기 제 3 스테이지(ST3_L)의 제 2 노드(QB)가 방전상태이므로, 이 제 3 스테이지(ST3_L)의 제 2 노드(QB)에 게이트단자 접속된 제 2 스테이지(ST2_L)의 제 4 스위칭소자(Tr4)는 턴-오프된다.
요약하면, 상기 제 1 기간(T1)동안 상기 제 1 스테이지(ST1_L)는 제 1 게이트 온전압(Vom1)를 출력하고, 제 2 스테이지(ST2_L)은 인에이블되고, 그리고 제 3 스테이지(ST2_L, ST3_L)의 제 2 노드(QB)가 방전된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다.
따라서, 상기 제 2 클럭펄스(CLK2)를 공급받는 제 2 스테이지(ST2_L)가 제 2 게이트 온전압(Vom2)를 출력하여 제 2 게이트 라인(GL2)에 공급한다. 또한, 이 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Vom2)는 제 3 스테이지(ST3_L)를 인에이블시키고, 제 4 스테이지(ST4_L)의 제 2 노드(QB)를 방전시킨다. 또한, 상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Vom2)는 제 1 스테이지(ST1_L)에 공급되어 상기 제 1 스테이지(ST1_L)를 디스에이블시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 스테이지(ST2_L)로부터 출력된 제 2 게이트 온전압(Vom2)는 제 1 스테이지(ST1_L)의 제 2 및 제 6 스위칭소자(Tr2, Tr6)에 공급된다. 즉, 상기 제 2 게이트 온전압(Vom2)는 상기 제 2 스위칭소자(Tr2)의 게이트단자 및 제 6 스위칭소자(Tr6)의 게이트단자에 공급된다. 그러면, 상기 제 2 및 제 6 스위칭소자(Tr2, Tr6)는 턴-온된다. 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 공급된다. 이에 따라, 상 기 제 1 스테이지(ST1_L)의 제 1 노드(Q)가 방전되고, 이 방전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 턴-오프된다.
결국, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST1_L)의 제 2 노드(QB)를 방전시키기 위한 스위칭소자들(제 7, 제 8, 제 9, 및 제 10 스위칭소자(Tr7, Tr8, Tr9, Tr10))이 모두 턴-오프상태이다. 그리고, 상기 제 1 스테이지(ST1_L)의 제 3 스위칭소자(Tr3)는 턴-온상태이므로, 상기 제 1 스테이지(ST1_L)의 제 2 노드(QB)는 상기 턴-온된 제 3 스위칭소자(Tr3)를 통해 인가되는 제 1 직류 전압원(Vdc1)으로 충전된다. 이에 따라, 상기 충전된 제 2 노드(QB)에 접속된 풀다운 스위칭소자(Trpd) 및 제 5 스위칭소자(Tr5)가 턴-온된다. 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)에 공급되어, 상기 제 1 노드(Q)의 방전속도가 가속화된다.
그리고, 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 제 2 직류 전압원(Vdc2)이 제 1 게이트 라인(GL1)에 오프전압원(Voff)으로서 공급된다. 여기서, 상기 제 1 스테이지(ST1_L)는 제 1 동작을 수행함으로써 디스에이블된다. 즉, 상기 디스에이블 기간에 상기 제 1 스테이지(ST1_L)의 제 1 노드(Q)는 방전되고, 제 2 노드(QB)는 충전된다.
요약하면, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST1_L)는 디스에이블(제 1 동작)되어 오프전압원(Voff)을 출력하고, 제 2 스테이지(ST2_L)는 제 2 게이트 온전압(Vom2)을 출력하며, 제 3 스테이지(ST3_L)는 인에이블되고, 그리고 제 4 스테이지(ST4_L)는 상기 제 3 게이트 온전압(Vom2)에 의해 자신의 제 2 노드(QB)가 방전된다.
이어서, 제 3 기간(T3)에는 제 3 스테이지(ST3_L)가 제 3 게이트 온전압(Vom3)를 출력하고, 상기 제 3 게이트 온전압(Vom3)에 응답하여 제 4 스테이지(ST4_L)가 인에이블되고, 그리고 제 5 스테이지(ST4_L)의 제 2 노드(QB)가 방전된다. 그리고, 상기 제 3 게이트 온전압(Vom3)에 응답하여 제 2 스테이지(ST2_L)가 디스에이블된다.
이때, 우수번째 스테이지인 상기 제 2 스테이지(ST2_L)는 상기 기수번째 스테이지인 제 1 스테이지(ST1_L)와 다른 방식으로 디스에이블된다. 즉, 상기 제 2 스테이지(ST2_L)는 제 2 동작을 수행함으로써 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 스테이지(ST2_L)는 우수번째 스테이지이기 때문에, 상기 제 2 스테이지(ST2_L)의 제 7 스위칭소자(Tr7)는 제 1 프레임동안 턴-온상태이고, 상기 제 2 스테이지(ST2_L)의 제 3 스위칭소자(Tr3)는 제 1 프레임동안 턴-오프상태이다. 따라서, 상기 제 3 기간(T3)에, 상기 제 2 스테이지(ST2_L)의 제 1 노드(Q)는 상술한 바와 같은 동작으로 방전상태를 유지하며, 또한 상기 제 2 스테이지(ST2_L)의 제 2 노드(QB)도 상기 턴-온된 제 7 스위칭소자(Tr7)를 통해 인가되는 제 2 직류 전압원(Vdc2)에 의해 방전상태를 유지한다. 결국, 상기 제 3 기간(T3)에 제 2 동작에 의해 디스에이블된 제 2 스테이지(ST2_L)는 아무런 출력도 발생하지 않는다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST1_L 내지 STm+1_L)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 이 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력한다. 그리고, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 디스에이블된다.
이때, 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)은 제 1 동작을 수행하여 디스에이블되며, 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)은 제 2 동작을 수행하여 디스에이블된다.
결국, 제 1 프레임 기간에 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
다음으로, 제 2 쉬프트 레지스터(SR2)의 동작을 설명하면 다음과 같다.
상술한 바와 같이, 제 1 프레임동안 상기 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 제 3 스위칭소자(Tr3)는 턴-오프상태를 유지하며, 제 7 스위칭소자(Tr7)는 턴-온상태를 유지한다. 그리고, 상기 제 1 프레임동안 상기 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)에 구비된 제 3 스위칭소자(Tr3)는 턴-온상태를 유지하며, 제 7 스위칭소자(Tr7)는 턴-오프상태를 유지한다.
따라서, 상기 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)은, 상술한 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지 들(ST2_R, ST4_R, ..., STm_R)과 동일하게 동작한다. 더불어, 상기 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)은, 상술한 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)과 동일하게 동작한다.
즉, 상기 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1_R) 및 제 2 스테이지(ST2_R)에 공급된다.
구체적으로, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1_R)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자, 제 9 스위칭소자(Tr9)의 게이트단자, 및 제 10 스위칭소자(Tr10)의 게이트단자에 공급된다.
그러면, 상기 제 1, 제 9, 제 10 스위칭소자(Tr1, Tr9, Tr10)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 직류 전압원(Vdc1)이 제 1 노드(Q)에 인가된다. 이에 따라, 상기 제 1 노드(Q)가 충전되며, 상기 충전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 모두 턴-온된다.
여기서, 상기 턴-온된 제 8 및 제 9 스위칭소자(Tr8, Tr9)를 통해 제 2 직류 전압원(Vdc2)이 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)는 방전되고, 이 방전된 제 2 노드(QB)에 접속된 풀다운 스위칭소자(Trpd) 및 제 5 스위칭소자(Tr5)가 턴-오프된다.
그리고, 상술한 바와 같이, 제 1 프레임동안 상기 제 2 교류 전압원(Vac2)은 저전압원(Vl)으로 유지되므로, 이 제 2 교류 전압원(Vac2)을 게이트단자 및 소스단자를 통해 공급받는 제 3 스위칭소자(Tr3)는 턴-오프된다.
또한, 상술한 바와 같이, 제 1 프레임동안 상기 제 1 교류 전압원(Vac1)은 고전압원(Vh)으로 유지되므로, 이 제 1 교류 전압원(Vac1)을 게이트단자를 통해 인가받는 제 7 스위칭소자(Tr7)는 턴-온상태이다. 이 턴-온된 제 7 스위칭소자(Tr7)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 2 노드(QB)에 공급되어, 상기 제 2 노드(QB)의 방전이 가속화된다.
또한, 이 초기 기간(T0)에 제 2 스테이지(ST2_L)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST1_L)의 제 2 및 제 6 스위칭소자(Tr6)는 턴-오프상태이다.
특히, 이 초기 기간(T0)에 상기 제 1 스테이지(ST1_R)의 제 1 노드(Q)가 충전상태를 유지하기 위해서는, 상기 제 1 스테이지(ST1_R)의 제 4 스위칭소자(Tr4)는 턴-오프상태를 유지하여야 한다. 이 제 4 스위칭소자(Tr4)는 첫 번째 다음단, 즉 제 2 스테이지(ST2_R)의 제 2 노드(QB)에 공급된 전압에 따라 턴-온 또는 턴-오프된다. 따라서, 이 초기 기간(T0)에 상기 제 2 스테이지(ST2_R)의 제 2 노드(QB)를 방전상태로 유지하는 것이 필요하다. 이를 위해, 이 초기 기간(T0)에 출력된 스타트 펄스(Vst)는 상기 제 2 스테이지(ST2_R)의 제 2 노드(QB)를 방전시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 스타트 펄스(Vst)는 상기 제 2 스테이지(ST2_R)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자에 공급된다.
그러면, 상기 제 2 스테이지(ST2_R)의 제 10 스위칭소자(Tr10)는 턴-온되며, 이때, 상기 턴-온된 제 10 스위칭소자(Tr1)를 통해 제 2 직류 전압원(Vdc2)이 제 2 스테이지(ST2_R)의 제 2 노드(QB)에 인가된다.
이에 따라, 상기 제 2 스테이지(ST2_R)의 제 2 노드(QB)에 게이트단자가 접속된 제 1 스테이지(ST1_R)의 제 4 스위칭소자(Tr4)가 턴-오프된다.
이후, 제 1 기간(T1)에 상기 제 1 스테이지(ST1_R)는 제 1 게이트 온전압(Vom1)를 출력하고, 제 2 기간(T2)에는 아무런 출력도 발생하지 않는다. 그리고, 상기 제 2 기간(T2)에는 제 2 스테이지(ST2_L)가 제 2 게이트 온전압(Vom2)을 출력하고, 제 3 기간(T3)에는 상기 제 2 스테이지(ST2_L)가 오프전압원(Voff)을 출력한다.
이와 동일한 방식으로, 나머지 각 스테이지들(ST2_R 내지 STm+1_R)은 자신으로부터 첫 번째 전단 스테이지로부터의 게이트 온전압에 따라 인에이블되고, 이 인에이블된 상태에서 해당 클럭펄스를 공급받아 게이트 온전압으로서 출력한다. 그리고, 자신으로부터 첫 번째 다음단 스테이지로부터의 게이트 온전압에 따라 디스에이블된다.
이때, 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)은 제 2 동작을 수행하여 디스에이블되며, 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)은 제 1 동작을 수행하여 디스에이블된다.
따라서, 제 1 프레임 기간에는 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
이와 같이, 제 1 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L) 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)이 오프전압원(Voff)을 출력하며, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L) 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)이 오프전압원(Voff)을 출력한다.
결국, 제 1 프레임에는 제 1 쉬프트 레지스터(SR1)의 우수번째 스테이지들(ST2_L, ST4_L, ..., STm_L)에 구비된 풀다운 스위칭소자(Trpd) 및 제 2 쉬프트 레지스터(SR2)의 기수번째 스테이지들(ST1_R, ST3_R, ..., STm+1_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 가지며, 제 2 프레임에는 상기 제 1 쉬프트 레지스터(SR1)의 기수번째 스테이지들(ST1_L, ST3_L, ..., STm+1_L)에 구비된 풀다운 스위칭소자(Trpd) 및 제 2 쉬프트 레지스터(SR2)의 우수번째 스테이지들(ST2_R, ST4_R, ..., STm_R)에 구비된 풀다운 스위칭소자(Trpd)가 휴지기간을 갖는다.
상술한 실시예에서 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 한 개 프레임단위로 변경시키는 예를 설명하였는데, 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 p(p는 2이상의 자연수) 개 프레임단위로 변경시켜도 무방하다.
한편, 상술한 모든 실시예에서의 각 스위칭소자는 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 어느 하나를 사용할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변 형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 게이트 구동회로에는 다음과 같은 효과가 있다.
본 발명에 따른 게이트 구동회로에 구비된 제 1 쉬프트 레지스터와 제 2 쉬프트 레지스터는 게이트 온전압을 동시에 출력하고, 게이트 오프전압을 교대로 출력한다. 따라서, 제 1 및 제 2 쉬프트 레지스터의 각 스테이지에 구비된 풀다운 스위칭소자의 열화를 방지할 수 있다.

Claims (35)

  1. 각 게이트 라인의 일측에 접속된 다수의 제 1 스테이지들; 및,
    상기 각 게이트 라인의 타측에 접속된 다수의 제 2 스테이지들을 포함하며,
    동일 게이트 라인에 접속된 제 1 스테이지와 제 2 스테이지가 게이트 온전압을 동시에 출력하며, 게이트 오프전압을 교대로 출력하는 것을 특징으로 하는 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 스테이지들은,
    제 1 노드의 충전시 게이트 온전압을 출력하는 풀업 스위칭소자;
    제 2 노드의 충전시 게이트 오프전압을 출력하는 풀다운 스위칭소자; 및,
    인에이블 기간에 상기 제 1 노드를 충전시키고 상기 제 2 노드를 방전시키며, 디스에이블 기간에 상기 제 1 노드를 방전시키고 상기 제 2 노드를 충전시키는 제 1 동작 및 상기 제 1 노드 및 제 2 노드를 모두 방전시키는 제 2 동작 중 어느 하나를 수행하는 노드 제어부를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  3. 제 2 항에 있어서,
    상기 디스에이블 기간에,
    각 제 1 스테이지에 구비된 노드 제어부가 제 1 동작을 수행할 때 상기 각 제 2 스테이지에 구비된 노드 제어부는 제 2 동작을 수행하며,
    각 제 1 스테이지에 구비된 노드 제어부가 제 2 동작을 수행할 때 상기 각 제 2 스테이지에 구비된 노드 제어부는 제 1 동작을 수행하는 것을 특징으로 하는 게이트 구동회로.
  4. 제 3 항에 있어서,
    상기 제 1 스테이지들 중 m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  5. 제 4 항에 있어서,
    상기 제 1 스테이지들 중 m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  6. 제 4 항에 있어서,
    상기 제 2 스테이지들 중 m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  7. 제 6 항에 있어서,
    상기 제 2 스테이지들 중 m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  8. 제 3 항에 있어서,
    상기 제 1 스테이지들 중 m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 1 교류 전압원으로 충전시키는 제 4 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상 기 제 1 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  9. 제 8 항에 있어서,
    상기 제 2 스테이지들 중 m 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 교류 전압원으로 충전시키는 제 4 스위칭소자;
    m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상 기 제 2 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  10. 제 2 항에 있어서,
    상기 디스에이블 기간에,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부 및 상기 제 2 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부가 상기 제 1 동작을 수행할 때, 상기 제 1 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부 및 상기 제 2 스테이지들 중 2m-1 번째 스테이지에 구비된 노드 제어부는 상기 제 2 동작을 수행하며,
    상기 제 1 스테이지들 중 2m-1 번째 스테이지에 구비된 노드 제어부 및 상기 제 2 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부가 상기 제 2 동작을 수행할 때, 상기 제 1 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부 및 상기 제 2 스테이지들 중 2m-1 번째 스테이지에 구비된 노드 제어부는 상기 제 2 동작을 수행하는 것을 특징으로 하는 게이트 구동회로.
  11. 제 10 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  12. 제 11 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 구비된 노드 제어부는,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  13. 제 11 항에 있어서,
    상기 제 1 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    2m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    2m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  14. 제 13 항에 있어서,
    상기 제 1 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부는,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨 을 특징으로 하는 게이트 구동회로.
  15. 제 13 항에 있어서,
    상기 제 2 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  16. 제 15 항에 있어서,
    상기 제 2 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  17. 제 15 항에 있어서,
    상기 제 2 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    2m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    2m-1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  18. 제 17 항에 있어서,
    상기 제 2 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  19. 제 10 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 제 1 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  20. 제 19 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  21. 제 19 항에 있어서,
    상기 제 1 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온 전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 제 2 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  22. 제 21 항에 있어서,
    상기 제 1 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  23. 제 21 항에 있어서,
    상기 제 2 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 제 1 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  24. 제 23 항에 있어서,
    상기 제 2 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  25. 제 23 항에 있어서,
    상기 제 2 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    외부로부터의 제 2 스타트 펄스에 응답하여 제 2 직류 전압원을 출력하는 제 4 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 제 2 직류 전압원을 출력하는 제 5 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 6 스위칭소자;
    상기 제 4, 제 5, 및 제 6 스위칭소자로부터 출력된 제 2 직류 전압원 및 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  26. 제 25 항에 있어서,
    상기 제 2 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  27. 제 10 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 1 교류 전압원으로 충전시키는 제 4 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  28. 제 27 항에 있어서,
    상기 제 1 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 교류 전압원으로 충전시키는 제 4 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  29. 제 28 항에 있어서,
    상기 제 2 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 1 스타트 펄스 또는 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전 압원으로 방전시키는 제 2 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 교류 전압원으로 충전시키는 제 4 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  30. 제 29 항에 있어서,
    상기 제 2 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 2 스타트 펄스 또는 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2 노드에 충전된 제 1 교류 전압원에 응답하여 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 1 교류 전압원으로 충전시키는 제 4 스위칭소자;
    2m+2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 5 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자; 및,
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  31. 제 10 항에 있어서,
    상기 제 1 스테이지들 중 2m-1(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지 및 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 상기 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2m 번째 스테이지의 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 5 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 6 스위칭소자;
    상기 제 1 교류 전압원에 대하여 위상반전된 제 2 교류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지 및 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  32. 제 31 항에 있어서,
    상기 제 1 스테이지들 중 2m(m은 자연수) 번째 스테이지에 구비된 노드 제어부는,
    2m-1 번째 스테이지 및 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 상기 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2m+1 번째 스테이지의 제 2 노드에 충전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 5 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 6 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-1 번째 스테이지 및 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  33. 제 32 항에 있어서,
    상기 제 2 스테이지들 중 2m-1 번째 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지 및 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 상기 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2m 번째 스테이지의 제 2 노드에 충전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전시키는 제 5 스위칭소자;
    2m 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 6 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-2 번째 스테이지 및 2m-3 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  34. 제 33 항에 있어서,
    상기 제 2 스테이지들 중 2m 번째 스테이지에 구비된 노드 제어부는,
    2m-1 번째 스테이지 및 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 상기 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 1 노드를 상기 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2m+1 번째 스테이지의 제 2 노드에 충전된 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전시키는 제 5 스위칭소자;
    2m+1 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 6 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 1 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    외부로부터의 스타트 펄스 또는 2m-1 번째 스테이지 및 2m-2 번째 스테이지로부터의 게이트 온전압에 응답하여 상기 제 2 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  35. 각 게이트 라인의 일측에 접속된 다수의 제 1 스테이지들과, 상기 각 게이트 라인의 타측에 접속된 다수의 제 2 스테이지들을 포함하는 게이트 구동회로의 구동방법에 있어서,
    동일 게이트 라인에 접속된 제 1 스테이지와 제 2 스테이지로부터의 게이트 온전압을 상기 게이트 라인에 동시에 공급하는 단계; 및,
    상기 제 1 스테이지와 제 2 스테이지 중 어느 하나로부터의 게이트 오프전압을 상기 게이트 라인에 공급하는 단계를 포함하여 이루어짐을 특징으로 하는 게이트 구동회로의 구동방법.
KR1020060042057A 2005-12-20 2006-05-10 게이트 구동회로 및 이의 구동방법 KR101232152B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050126205 2005-12-20
KR20050126205 2005-12-20

Publications (2)

Publication Number Publication Date
KR20070065770A KR20070065770A (ko) 2007-06-25
KR101232152B1 true KR101232152B1 (ko) 2013-02-12

Family

ID=38365007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042057A KR101232152B1 (ko) 2005-12-20 2006-05-10 게이트 구동회로 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101232152B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385478B1 (ko) * 2008-12-19 2014-04-21 엘지디스플레이 주식회사 게이트 드라이버
TWI792068B (zh) 2009-01-16 2023-02-11 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101463031B1 (ko) * 2012-09-27 2014-11-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR102028975B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 표시장치용 구동회로
KR102067240B1 (ko) * 2013-09-27 2020-01-16 엘지디스플레이 주식회사 표시장치와 그 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230308A (ja) * 1996-02-20 1997-09-05 Yuantaikoochiikonie Gufun Yugenkoshi 表示走査回路
KR19980081805A (ko) * 1997-04-28 1998-11-25 모리시타요우이치 액정 표시 장치와 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230308A (ja) * 1996-02-20 1997-09-05 Yuantaikoochiikonie Gufun Yugenkoshi 表示走査回路
KR19980081805A (ko) * 1997-04-28 1998-11-25 모리시타요우이치 액정 표시 장치와 그 구동 방법

Also Published As

Publication number Publication date
KR20070065770A (ko) 2007-06-25

Similar Documents

Publication Publication Date Title
KR101385478B1 (ko) 게이트 드라이버
US8253680B2 (en) Shift register
KR101511547B1 (ko) 쉬프트 레지스터
KR101308440B1 (ko) 쉬프트 레지스터
KR101232152B1 (ko) 게이트 구동회로 및 이의 구동방법
KR20130010714A (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR101232153B1 (ko) 게이트 구동회로
KR20090057798A (ko) 쉬프트 레지스터
KR20140076851A (ko) 쉬프트 레지스터
KR20140095209A (ko) 쉬프트 레지스터
KR20150014619A (ko) 쉬프트 레지스터
KR101319322B1 (ko) 액정표시장치
KR101519912B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101394929B1 (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101232155B1 (ko) 쉬프트 레지스터
KR101327840B1 (ko) 액정표시장치
KR20100074933A (ko) 쉬프트 레지스터
KR101901254B1 (ko) 쉬프트 레지스터
KR101166820B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8