KR101067788B1 - 펄스 피크 검출 및 유지 회로 - Google Patents

Abstract

본 발명은 복수 커패시터의 정전 용량의 차이를 이용하여 폭이 좁은 펄스의 피크치를 검출하는 것과 검출된 피크치의 유지하는 것이 용이한 펄스 피크 검출 및 유지 회로를 제공한다.

본 발명의 일태양에 따른 펄스 피크 검출 및 유지 회로는, 인가되는 펄스 신호의 피크치를 검출하기 위한 펄스 피크 검출용 정전용량 소자를 포함하여 구성되는 펄스 피크 검출 유닛; 및 상기 펄스 피크 검출 유닛으로부터 출력되는 검출된 펄스 피크치의 크기를 유지시키기 위한 펄스 피크 유지용 정전용량 소자를 포함하여 구성되는 펄스 피크 유지 유닛을 포함하며, 상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 큰 것을 특징으로 한다.

펄스, 피크, 검출, 유지, 커패시터

Description

펄스 피크 검출 및 유지 회로{PULSE PEAK DETECTING AND HOLDING CIRCUIT}

본 발명은 펄스 피크 검출 및 유지 회로에 관한 것으로, 특히, 펄스 폭이 극히 좁은 나노초 단위의 펄스 폭을 가진 피크치를 검출하고 유지하는 회로에 관한 것이다.

배가스 처리를 위한 탈황탈질 처리 시스템에 적용되는 저온 플라즈마 발생용 전원장치는 자기 압축에 의해 마이크로초의 고전압 펄스를 나노초로 압축하여 출력하며, 나노 펄스의 고전압을 플라즈마 반응기의 방전봉과 집진극 사이에 인가하면 플라즈마 방전이 발생한다. 이 때 저온 플라즈마 발생용 전원장치의 전력 제어 및 출력 전류의 측정을 위해서는 출력 펄스의 피크를 나노 펄스 검출 회로에서 감지하고 검출된 신호를 이용한다.

종래의 펄스 피크 검출 회로는 일반적으로 하나 이상의 비교기와 하나의 커패시터를 이용한다. 따라서, 커패시터에 저장된 펄스의 피크치가 쉬 방전되어 펄스의 피크치를 검출한 후 유지하는 시간이 짧다는 문제점이 있다.

도 1은 종래기술에 따른 펄스 피크 검출 회로로서, 비교기, 커패시터, 그리고 다이오드로 구성되어 있다.

비교기(11)에 인가되는 펄스와 피크 검출용 커패시터(13)의 궤환 입력으로 발생된 차이를 다이오드(12)를 통해 피크 검출용 커패시터(13)로 충전하고 피크 검출용 커패시터(13)가 방전되기까지 유지되는 구간을 이용하여 펄스 피크를 검출한다.

구체적으로, 비교기(11)의 비반전단자(+)에는 펄스신호가 입력되고, 반전단자(-)에는 피드백저항(14)으로부터 궤환된 신호를 입력되며, 출력단에는 다이오드(12)가 직렬로 결선된다. 다이오드(13)는 비교기(12)의 출력단자로부터 직렬로 연결되어 있으므로 출력전류를 단방향으로 도통시켜 피크 검출용 커패시터(13)를 충전하고, 피크 검출용 커패시터(13)는 펄스의 피크치를 저장한다. 피크 검출용 커패시터(13)는 수 pF의 작은 정전용량을 가지며 펄스 피크의 크기에 따라 커패시터가 충전하고 커패시터의 정전용량에 저장된 에너지의 크기에 따라 자연 방전한다. 피크 검출용 커패시터(13)로부터 궤환된 신호는 피드백저항(14)을 거쳐 비교기(11)의 반전단자(-)에 인가된다.

그런데, 도 1의 종래기술에 따른 펄스 피크 검출 회로는 연속된 펄스 파형에 대한 커패시터의 충전현상을 이용한 것으로서 구현이 간단하고 펄스 피크의 검출이 가능하나 펄스 폭은 나노초로 짧은 대신 주기는 수백 헤르츠(Hz)로 펄스 파형의 경우 피크 검출용 커패시터의 방전에 의해 펄스 피크가 유지되지 않는 단점이 있다.

도 2는 종래 기술에 따른 피크 검출 회로에서의 연속주기 동안 가변되는 펄 스 피크 입력신호와 출력파형도이다.

입력되는 펄스 파형(21)에 대해 펄스 피크의 크기가 다음 주기의 펄스 파형까지 유지되는 펄스 피크 파형(22)이 도시되어 있다. 종래 기술에 따른 피크 검출 회로의 비교기(11) 동작 특성에 따라 초기에 펄스 피크가 검출되고, 이후 작은 크기의 펄스 피크에 대해서는 비교기(11)에 의해 피크 검출용 커패시터(13)가 충전되지 않고 유지되다가 작은 정전용량을 가진 커패시터로부터 방전하여 충전 전위의 크기가 서서히 감소한다.

그러나, 초기 펄스 피크 검출 이후 다음 주기에 이전 주기보다 큰 펄스 피크가 인가되는 경우, 피크 검출용 커패시터(13)에 의해 펄스 피크의 크기가 유지된 후 서서히 감소한다. 따라서 종래의 피크 검출 회로는 비교기, 다이오드, 커패시터로 단순하게 구성된 회로를 이용하여 연속 주기의 펄스신호에 대한 피크 검출 성능을 갖는다.

도 3은 종래 기술에 따른 작은 듀티율(duty ratio)을 갖는 펄스가 비연속주기 또는 긴 주기를 갖고 크기가 가변되는 경우, 펄스 피크 입력 신호에 대한 출력 파형도이다.

여기에서 작은 듀티율 갖는 펄스는 1 마이크로초(usec) 이내의 펄스 폭을 의미하며 긴 주기는 1 밀리초(msec) 이상의 주기마다 펄스가 반복되는 수백 헤르츠(Hz)의 주파수를 의미한다.

즉, 종래 기술에 따른 피크 검출 회로의 출력은 펄스 폭이 1 마이크로 초(usec) 이내로 짧은 대신, 펄스가 반복되는 주기가 수 밀리초(msec)로 길기 때문에 작은 정전용량을 갖는 피크 검출용 커패시터(13)에 저장된 에너지가 펄스가 입력되는 다음 주기 이전에 모두 방전되어 검출된 피크치가 유지되지 않는다. 따라서 펄스 피크 파형(32)이 삼각파의 형태로 나타나게 되어 측정시점마다 검출된 펄스 피크의 크기가 가변되므로 제어장치의 입력신호에 인가하기에 부적합하다.

도 4는 다른 종래기술에 따른 피크 유지 회로도로서, 입력 피크와 비교기 출력을 가산하여 펄스 입력 신호의 피크를 검출 및 유지한다.

구체적으로 입력 피크와 비교기 출력을 가산하여 다이오드(9)에 문턱 전압 이상의 신호를 전달함으로써 다이오드 비선형성을 보상하며, 비반전증폭기(12)에 의해 피크를 유지하고, 반전증폭기(24)에 의해 옵셋 보장 및 피크 검출값을 보정하며, 타이밍회로(24)에 의해 커패시터(10)의 방전주기를 설정한다.

그러나, 도 4의 피크 유지 회로는 입력신호와 비교기 출력신호를 가산하고 이를 후단에서 재처리함으로써 회로 구성이 복잡해지고, 처리과정에서 오차가 발생하며 추가적인 전력손실이 발생하는 문제점이 있다. 또한, 비교기(16)의 출력신호와 트랜지스터(20, 21)의 출력신호와의 동기화를 위해 지연시간을 두어야 하는데, 지연시간을 설정하기가 매우 어렵다. 그리고, 비교기(16)에 별도의 높은 정밀도가 요구되는 기준전위를 설정하여야 하는 문제점이 있으며, 피크 유지용 커패시터(10)와 연결된 전기적 경로가 다수이다. 즉, 누설 전류에 의한 방전 경로가 많아 충분한 피크 유지 시간의 확보가 어렵다는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 복수 커패시터의 정전 용량의 차이를 이용하여 폭이 좁은 펄스의 피크치를 검출하는 것과 검출된 피크치의 유지하는 것이 용이한 펄스 피크 검출 및 유지 회로를 제공함에 목적이 있다.

본원 발명의 일태양에 따른 펄스 피크 검출 및 유지 회로는, 인가되는 펄스 신호의 피크치를 검출하기 위한 펄스 피크 검출용 정전용량 소자를 포함하여 구성되는 펄스 피크 검출 유닛; 및 상기 펄스 피크 검출 유닛으로부터 출력되는 검출된 펄스 피크치의 크기를 유지시키기 위한 펄스 피크 유지용 정전용량 소자를 포함하여 구성되는 펄스 피크 유지 유닛을 포함하며, 상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 큰 것을 특징으로 한다.

바람직하게는, 상기 펄스 피크 검출 유닛은, 상기 인가되는 펄스 신호를 왜곡하지 않고 펄스의 크기를 감쇄시키기 위한 분압회로부; 상기 분압회로부의 분압 출력을 비반전단자로 입력받는 차동 증폭기; 상기 차동 증폭기의 출력으로 충전되고, 상기 차동 증폭기의 반전단자에 결합되는 펄스 피크 검출용 정전용량 소자; 및 상기 차동 증폭기의 출력단과 상기 펄스 피크 검출용 정전용량 소자 사이에 직렬연결되는 단방향성 반도체 소자 및 충전전류 제한용 저항을 포함한다.

바람직하게는, 상기 펄스 피크 유지 유닛은, 상기 차동증폭기의 출력신호를 비반전단자로 입력받는 오차 증폭기; 상기 오차 증폭기의 출력신호에 제어되는 펄스 피크 유지용 스위치; 상기 펄스 피크 유지용 스위치의 동작에 따라 충전되는 펄스 피크 유지용 정전용량 소자; 및 상기 펄스 피크 유지용 스위치와 상기 펄스 피크 유지용 정전용량 소자 사이에 배치되는 충전용 저항을 포함하고, 상기 펄스 피크 유지용 스위치의 출력이 상기 오차 증폭기의 반전단자에 인가된다.

바람직하게는, 상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 수천 내지 수만배 크다.

바람직하게는, 상기 펄스 피크 유지용 정전용량 소자는 수 내지 수십 피코 패럿이다.

바람직하게는, 상기 단방향성 반도체 소자 및 충전전류 제한용 저항 사이의 노드와 상기 펄스 피크 유지용 정전용량 소자 사이에 배치되는 직류 커플링용 저항을 더 포함한다.

바람직하게는, 상기 펄스 피크 유지용 정전용량 소자와 병렬 연결되고, 외부에서 인가되는 스위칭 신호에 매 주기마다 스위칭되어 새로운 펄스의 피크를 검출하도록 상기 펄스 피크 유지용 정전용량 소자에 충전된 에너지를 방전시키는 방전 스위치를 더 포함한다.

또한, 본원 발명의 다른 태양에 따른 펄스 피크 검출 및 유지 회로는, 인가되는 펄스 신호의 피크치를 검출하기 위한 펄스 피크 검출용 정전용량 소자를 포함하여 구성되는 펄스 피크 검출 유닛; 상기 펄스 피크 검출 유닛으로부터 출력되는 검출된 펄스 피크치의 크기를 유지시키기 위한 펄스 피크 유지용 정전용량 소자를 포함하여 구성되는 펄스 피크 유지 유닛; 상기 펄스 피크 검출 유닛과 상기 펄스 피크 유지 유닛 사이에 배치되어 상기 펄스 피크 검출용 정전용량 소자와 상기 펄스 피크 유지용 정전용량 소자의 충방전 경로를 제공하고, 충전시간을 조정하는 직류 커플링 유닛을 포함하며, 상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 수천 내지 수만배 큰 것을 특징으로 한다.

바람직하게는, 상기 직류 커플링 유닛은, 일측이 외부에서 인가되는 전원전압에 결합되고, 타측이 상기 펄스 피크 유지 유닛 내 오차 증폭기와 전기적으로 결합되어 상기 오차 증폭기의 옵셋을 보정하기 위한 옵셋 보정 저항; 상기 옵셋 보정 저항의 타측과 상기 펄스 피크 유지용 정전용량 소자 사이에 결합된 직류 커플링 저항; 및 상기 펄스 피크 유지용 정전용량 소자와 병렬 연결되고, 외부에서 인가되는 스위칭 신호에 매 주기마다 스위칭되어 새로운 펄스의 피크를 검출하도록 상기 펄스 피크 유지용 정전용량 소자에 충전된 에너지를 방전시키는 방전 스위치를 포함한다.

본 발명에 따르면, 작은 정전용량을 갖는 펄스 피크 검출용 커패시터를 이용하여 나노초(Nano Second) 펄스폭 피크 검출이 가능하다. 또한, 펄스 피크 검출용 커패시터에 비해 큰 정전용량을 갖는 펄스 피크 유지용 커패시터를 적용하므로 긴 주기를 갖는 검출된 펄스 피크 에너지의 저장 및 유지가 가능하다. 또한, 펄스 피 크 유지 유닛의 오차 비교기와 오차 비교기 출력단에 결선된 트랜지스터 전류증폭기에 의해 펄스 피크 유지용 커패시터와 펄스 피크 검출용 커패시터의 오차를 보상함으로써 검출된 펄스신호의 피크치를 장시간 유지할 수 있다.

또한, 펄스 피크 검출 유닛과 필스 피크 유지 유닛의 DC 커플링을 통해 입력되는 펄스 신호 대비 출력신호의 선형성유지 및 펄스 피크 검출 속도의 조정이 가능하다. 또한, 펄스 피크 검출 유닛의 분압회로부를 용량성 소자로 구성함으로써 고주파특성에 의한 원신호 감쇄를 최소화할 수 있고, DC 성분의 옵셋을 보정할 수 있다. 또한, 입력되는 펄스 파형의 피크와 일치하는 DC 신호의 크기로 출력되므로 신뢰성이 높고, 이를 처리하는 주제어기의 A/D변환이 수월하므로 주제어기 처리속도 개선과 메모리 용량을 줄일 수 있다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들 이 있을 수 있음을 이해하여야 한다.

도 5는 본 발명에 따른 펄스 피크 검출 및 유지 회로의 블럭 회로도이다.

본 발명에 따른 펄스 피크 검출 및 유지 회로는 펄스의 피크치를 검출하는 펄스 피크 검출 유닛(510)과, 검출된 펄스 피크치를 일정하게 유지시켜 주는 펄스 피크 유지 유닛(520) 그리고 펄스 피크 검출 유닛(510)과 펄스 피크 유지 유닛(520)을 직류 결합하는 DC 커플링 유닛(530)을 포함한다.

본 발명에 따른 펄스 피크 검출 유닛(510)은 분압회로부(511), 차동증폭기(512), 커패시터 충전용 다이오드(513), 펄스 피크 검출용 커패시터(514)를 포함한다.

분압회로부(511)는 입력되는 펄스신호를 차동증폭기(512)의 입력범위 이내로 펄스 파형의 왜곡없이 펄스의 크기만을 감쇄시키는 것으로서, 직렬연결된 커패시터를 이용함으로써 고주파수 입력신호에 대하여 분압비를 설계치대로 일정하게 유지시키고 커패시터의 DC 성분 제거 특성을 이용하여 입력되는 펄스신호에 포함된 DC옵셋을 제거한다.

차동증폭기(512)는 분압회로부(511)의 출력전압을 비반전단자(+)로 입력받고 펄스 피크 검출용 커패시터(514)에 걸리는 전압을 반전단자(-)로 입력받아 이들 사이에 발생된 차이를 출력한다.

커패시터 충전용 다이오드(513)는 전류를 단방향으로 도통하는 소자의 특성을 이용하여 차동증폭기(513)의 출력을 펄스 피크 검출용 커패시터(514)로 충전하 는 경로를 제공한다.

한편, 본 발명에 따른 펄스 피크 유지 유닛(520)은 오차증폭기(521), 펄스 피크 유지용 스위치(522), 및 펄스 피크 유지용 커패시터(523)를 포함한다.

오차증폭기(521)는 차동증폭기(512)의 출력신호를 비반전단자(+)로 입력받고 펄스 피크 유지용 커패시터(523)에 걸리는 전압을 반전단자(-)로 입력받아 이들 입력신호의 차이를 증폭한다.

펄스 피크 유지용 스위치(522)는 오차증폭기(521)의 출력신호를 스위치(522)의 제어신호로 이용하여 펄스 피크 유지용 커패시터(523)를 충전한다. 본 발명의 일실시예에 따르면, 펄스 피크 유지용 스위치는 트랜지스터일 수 있다. 또한, 본 발명의 다른 실시예에 따르면, 펄스 피크 유지용 스위치는 FET일 수 있다.

펄스 피크 유지용 커패시터(523)는 검출된 펄스 피크 신호를 유지하기 위한 저장장치로서 펄스 피크 검출용 커패시터(514)의 정전용량에 비해 수천 내지 수만 배만큼 큰 정전용량을 갖는다.

그리고, DC커플링 유닛(530)은 펄스 피크 검출 유닛(510)과 펄스 피크 유지 유닛(520)의 DC 결합을 통해 회로동작시 펄스 피크 검출용 커패시터(514)와 펄스 피크 유지용 커패시터(523)의 시정수를 조정하고 펄스의 피크값 검출속도와 입력되는 펄스신호 대비 출력신호와의 선형성을 제어하는 역할을 한다.

도 6은 본 발명의 일실시예에 따른 펄스 피크 검출 및 유지 회로의 구체 회로도이다.

본 발명의 일실시예에 따른 펄스 피크 검출 유닛(510)은 분압회로부(611), 차동증폭기(612), 커패시터 충전용 다이오드(613), 커패시터 충전전류 제한용 저항(614), 펄스 피크 검출용 커패시터(615)을 포함한다.

입력단에 펄스신호가 인가되면, 분압회로부(611)는 차동증폭기(612)의 입력전압범위에 만족하도록 펄스신호를 저압으로 분압한다. 분압회로부(611)는 커패시터 분압회로로 구성되어 있어 입력되는 고주파 신호에 대하여 분압에 의한 신호 감쇄가 적으므로 안정된 분압비를 제공할 수 있고, 커패시터의 DC신호 필터성능을 이용하여 신호에 포함된 DC 옵셋을 제거할 수 있다.

차동증폭기(612)는 분압된 펄스신호를 비반전단자(+)로 입력받고, 차동증폭기(520)의 출력신호는 커패시터 충전용 다이오드(613)와 커패시터 충전전류 제한용 저항(614)을 거쳐 펄스 피크 검출용 커패시터(615)에 인가되어 펄스 피크 검출용 커패시터(615)를 충전한다. 펄스 피크 검출용 커패시터(615)의 충전전압은 차동증폭기(612)의 반전단자(-)로 입력되고, 차동증폭기(520)는 반전단자(+)와 비반전단자(-)의 입력을 비교증폭하여 출력신호를 발생한다.

또한, 본 발명의 일실시예에 따른 펄스 피크 유지 유닛(520)은 출력신호 지연용 저항(621), 오차증폭기(622), 스위치 구동용 다이오드(623), 평활용 커패시터(624), 펄스 피크 유지용 스위치(625), 펄스 피크 유지용 커패시터 충전용 저항(626), 펄스 피크 유지용 커패시터(627)를 포함한다.

오차증폭기(622)의 비반전단자(+)는 출력신호 지연용 저항(621)을 거쳐 인가되는 차동증폭기(612)의 출력신호를 인가받고, 반전단자(-)는 펄스 피크 유지용 스 위치(625)의 출력전류를 인가받아, 이들을 비교하여 출력한다.

오차증폭기(622)로부터 출력되는 출력신호는 스위치 구동용 다이오드(623)를 거쳐 평활용 커패시터(624)와 펄스 피크 유지용 스위치(625)에 인가된다. 평활용 커패시터(624)는 펄스 피크 유지용 스위치(625)에 인가되는 오차증폭기(622)의 출력신호를 일정하게 유지한다.

펄스 피크 유지용 스위치(625)는 에미터 폴로어 전류증폭기로 구성할 수 있다. 펄스 피크 유지용 스위치(625)의 출력전류는 오차증폭기(622)의 반전단자(-)로 궤환되어 펄스 피크 유지 유닛(520)의 오차를 보상한다. 펄스 피크 유지용 스위치(625)의 출력전류는 펄스 피크 유지용 커패시터 충전용 저항(626)을 거쳐 펄스 피크 유지용 커패시터(627)에 충전된다.

펄스 피크 유지용 커패시터(627)는 검출된 펄스 피크를 저장하고 유지하는 소자로서 수 내지 수십 nF의 정전용량을 가져서 수pF의 정전용량을 갖는 피크 검출용 커패시터(615)에 비해 수천 내지 수만배 큰 정전용량을 갖는다. 본 발명에 따른 펄스 피크 검출 및 유지 회로의 출력신호는 펄스 피크 유지용 커패시터(627) 양단 전압을 의미한다.

한편, DC 커플링 유닛(530)은 방전스위치(631), DC 커플링 저항(632), 및 오차증폭기용 옵셋 보정 저항(633)을 포함한다.

한편, DC 커플링용 저항(632)은 펄스 피크 검출 유닛(510)과 펄스 피크 유지 유닛(520)의 DC 결합을 통해 펄스 피크 검출용 커패시터(615)와 펄스 피크 유지용 커패시터(627)와의 충방전 경로를 형성하고, 충전 시간을 조정한다.

오차증폭기용 옵셋 보정 저항(633)과 출력 신호 지연용 저항(621)은 외부에서 인가되는 DC 옵셋 보정용 전원전압(634)을 분압하여 오차증폭기(622)의 비반전단자(+)에 인가함으로써 오차증폭기(622)의 존재하는 DC 옵셋 출력을 보정한다.

방전스위치(631)는 매 주기마다 새로운 펄스의 피크를 검출하고 유지하도록 외부에서 인가되는 스위칭 신호에 제어되어 펄스 피크 유지용 커패시터(627)에 충전된 에너지를 접지측으로 방전하여 리셋시킨다.

도 7은 본 발명에 따른 펄스 피크 검출 및 유지 회로의 소신호 등가회로도이다.

본 발명에 따른 펄스 피크 검출 및 유지 회로의 소신호 등가회로는 차동증폭기 출력 임피던스(710), 펄스 피크 검출용 커패시터(720), DC 커플링용 저항(730), 펄스 피크 유지용 커패시터(740)를 포함한다. 여기서, 오차증폭기(622)와 펄스 피크 유지용 스위치(625) 등은 입력 임피던스가 크기 때문에 생략 가능하다.

초기상태에서, 펄스 피크 검출용 커패시터(720)와 펄스 피크 유지용 커패시터(740)에 충전된 에너지가 없어 단락상태이다.

이때, 인가되는 펄스 신호는, 차동증폭기 출력 임피던스(710)와 DC 커플링용 저항(730)에 의해 분압되어 펄스 피크 검출용 커패시터(720)를 충전시킨다. 이는 펄스 피크 유지용 커패시터(740)의 정전용량이 펄스 피크 검출용 커패시터(720)의 정전용량보다 수천 내지 수만배 크기 때문이다.

한편, DC 커플링용 저항(730)과 펄스 피크 유지용 커패시터(740)가 이루는 시상수는 차동증폭기 출력임피던스(710)와 펄스 피크 검출용 커패시터(720)로 이루어진 시상수보다 훨씬 길기 때문에 펄스 피크 검출용 커패시터(720)의 충전전압이 입력신호의 피크값에 도달한 후 펄스 피크 유지용 커패시터(740)는 충전된다.

도 8은 본 발명에 따라 짧은 듀티폭과 긴 주기를 갖는 펄스가 입력되는 경우의 출력 파형도이다.

여기서, 짧은 듀티폭은 1 마이크로초(usec)이내의 펄스폭을 의미하며, 긴 주기는 1밀리초(msec) 이상의 주기를 갖는 수 백Hz의 주파수를 의미한다.

도 8에서는 입력되는 펄스 파형(81)에 대해 펄스 피크의 크기가 다음 주기의 펄스 파형까지 유지되어 출력되는 펄스 피크 파형(82)을 나타내며, 펄스 피크 검출 유닛(510)에서 검출된 펄스의 피크가 펄스 피크 유지 유닛(520)의 동작에 의해 감쇠되지 않고, 다음 주기의 펄스 입력 신호까지 일정하게 유지됨을 확인할 수 있다.

따라서 매주기 인가되는 펄스마다 검출된 펄스 피크 출력이 일정하므로 제어입력으로 높은 신뢰성을 가질 수 있으며, 이를 처리하는 주제어기의 A/D 변환 처리가 단순하여 제어프로그램의 수행속도를 제고할 수 있다.

도 9는 본 발명에 따른 방전스위치(631)의 동작이 추가된 경우, 인가되는 펄스 피크 신호 대비 출력파형도이다.

도 9에서는 펄스 피크 검출 유닛(510)의 출력이 펄스 피크 유지 유닛(520)의 동작에 의해 일정하게 유지하다가 방전 스위치(631)의 동작으로 펄스 피크 유지용 커패시터(627)에 충전된 에너지를 방전하여 검출된 펄스 피크 신호가 초기화된다. 이후 다음 주기의 펄스 신호가 인가되면, 펄스 피크 검출 유닛(510)와 펄스 피크 유지 유닛(520)의 동작으로 펄스 피크가 검출 및 유지되고, 이러한 과정을 반복한다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.

도 1의 종래기술에 따른 펄스 피크 검출 회로,

도 2는 종래 기술에 따른 피크 검출 회로에서의 연속주기 동안 가변되는 펄스 피크 입력신호와 출력파형도,

도 3은 종래 기술에 따른 작은 듀티율(duty ratio)을 갖는 펄스가 비연속주기 또는 긴 주기를 갖고 크기가 가변되는 경우, 펄스 피크 입력 신호에 대한 출력 파형도,

도 4는 다른 종래기술에 따른 피크 홀드 회로도,

도 5는 본 발명에 따른 펄스 피크 검출 및 유지 회로의 블럭 회로도,

도 6은 본 발명의 일실시예에 따른 펄스 피크 검출 및 유지 회로의 구체 회로도,

도 7은 본 발명에 따른 펄스 피크 검출 및 유지 회로의 소신호 등가회로도,

도 8은 본 발명에 따라 짧은 듀티폭과 긴 주기를 갖는 펄스가 입력되는 경우의 출력 파형도, 및

도 9는 본 발명에 따른 방전스위치의 동작이 추가된 경우, 인가되는 펄스 피크 신호 대비 출력파형도이다.

*도면의 주요 부분에 대한 간단한 설명*

510: 펄스 피크 검출 유닛 511: 분압회로부

512: 차동증폭기 513: 커패시터 충전용 다이오드

514: 펄스 피크 검출용 커패시터 520: 펄스 피크 유지 유닛

521: 오차증폭기 522: 펄스 피크 유지용 스위치

523: 펄스 피크 유지용 커패시터 530: DC 커플링 유닛

Claims (10)

1. 인가되는 펄스 신호의 피크치를 검출하기 위한 펄스 피크 검출용 정전용량 소자를 포함하여 구성되는 펄스 피크 검출 유닛; 및

   상기 펄스 피크 검출 유닛으로부터 출력되는 검출된 펄스 피크치의 크기를 유지시키기 위한 펄스 피크 유지용 정전용량 소자를 포함하여 구성되는 펄스 피크 유지 유닛을 포함하며,

   상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 큰 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
2. 제1항에 있어서, 상기 펄스 피크 검출 유닛은,

   상기 인가되는 펄스 신호를 왜곡하지 않고 펄스의 크기를 감쇄시키기 위한 분압회로부;

   상기 분압회로부의 분압 출력을 비반전단자로 입력받는 차동 증폭기;

   상기 차동 증폭기의 출력으로 충전되고, 상기 차동 증폭기의 반전단자에 결합되는 펄스 피크 검출용 정전용량 소자; 및

   상기 차동 증폭기의 출력단과 상기 펄스 피크 검출용 정전용량 소자 사이에 직렬연결되는 단방향성 반도체 소자 및 충전전류 제한용 저항

   을 포함하는 펄스 피크 검출 및 유지 회로.
3. 제2항에 있어서,

   상기 분압회로부는 직렬연결된 복수의 커패시터인 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
4. 제2항에 있어서, 상기 펄스 피크 유지 유닛은,

   상기 차동증폭기의 출력신호를 비반전단자로 입력받는 오차 증폭기;

   상기 오차 증폭기의 출력신호에 제어되는 펄스 피크 유지용 스위치;

   상기 펄스 피크 유지용 스위치의 동작에 따라 충전되는 펄스 피크 유지용 정전용량 소자; 및

   상기 펄스 피크 유지용 스위치와 상기 펄스 피크 유지용 정전용량 소자 사이에 배치되는 충전용 저항을 포함하고,

   상기 펄스 피크 유지용 스위치의 출력이 상기 오차 증폭기의 반전단자에 인가되는 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 수천 내지 수만배만큼 큰 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
6. 제5항에 있어서,

   상기 펄스 피크 유지용 정전용량 소자는 수 내지 수십 피코 패럿인 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
7. 제2항 내지 제4항 중 어느 한 항에 있어서,

   상기 단방향성 반도체 소자 및 충전전류 제한용 저항 사이의 노드와 상기 펄스 피크 유지용 정전용량 소자 사이에 배치되는 직류 커플링용 저항을 더 포함하는 펄스 피크 검출 및 유지 회로.
8. 제5항에 있어서,

   상기 펄스 피크 유지용 정전용량 소자와 병렬 연결되고, 외부에서 인가되는 스위칭 신호에 매 주기마다 스위칭되어 새로운 펄스의 피크를 검출하도록 상기 펄스 피크 유지용 정전용량 소자에 충전된 에너지를 방전시키는 방전 스위치를 더 포 함하는 펄스 피크 검출 및 유지 회로.
9. 인가되는 펄스 신호의 피크치를 검출하기 위한 펄스 피크 검출용 정전용량 소자를 포함하여 구성되는 펄스 피크 검출 유닛;

   상기 펄스 피크 검출 유닛으로부터 출력되는 검출된 펄스 피크치의 크기를 유지시키기 위한 펄스 피크 유지용 정전용량 소자를 포함하여 구성되는 펄스 피크 유지 유닛;

   상기 펄스 피크 검출 유닛과 상기 펄스 피크 유지 유닛 사이에 배치되어 상기 펄스 피크 검출용 정전용량 소자와 상기 펄스 피크 유지용 정전용량 소자의 충방전 경로를 제공하고, 충전시간을 조정하는 직류 커플링 유닛

   을 포함하며,

   상기 펄스 피크 유지용 정전용량 소자의 정전용량은 상기 펄스 피크 검출용 정전용량 소자의 정전용량보다 수천 내지 수만배 큰 것을 특징으로 하는 펄스 피크 검출 및 유지 회로.
10. 제9항에 있어서, 상기 직류 커플링 유닛은,

    일측이 외부에서 인가되는 전원전압에 결합되고, 타측이 상기 펄스 피크 유지 유닛 내 오차 증폭기와 전기적으로 결합되어 상기 오차 증폭기의 옵셋을 보정하 기 위한 옵셋 보정 저항;

    상기 옵셋 보정 저항의 타측과 상기 펄스 피크 유지용 정전용량 소자 사이에 결합된 직류 커플링 저항; 및

    상기 펄스 피크 유지용 정전용량 소자와 병렬 연결되고, 외부에서 인가되는 스위칭 신호에 매 주기마다 스위칭되어 새로운 펄스의 피크를 검출하도록 상기 펄스 피크 유지용 정전용량 소자에 충전된 에너지를 방전시키는 방전 스위치

    를 포함하는 펄스 피크 검출 및 유지 회로.

Images