JPH0736072U - ピークホールド回路 - Google Patents

Abstract

(57)【要約】 【目的】 急峻なパルスが印加しても、ピーク値付近の
タイミングでリセットパルスが印加しても、正常にピー
ク値をホールドできるようにする。 【構成】 反転入力端子に入力電圧が印加する演算増幅
器１１の出力電圧によりＰチャンネルＦＥＴ１２の導通
を制御し、該ＰチャンネルＦＥＴ１２に流れる電流を抵
抗１８で減流してコンデンサ１３に充電し、該コンデン
サ１２の電圧を抵抗１８を介して演算増幅器１１の非反
転入力端子に入力させる。このコンデンサ１２の出力を
ピーク値として取り出す。このコンデンサ１２の電荷は
リセット用のＮチャンネルＦＥＴで所定タイミングで放
電させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スペクトラム計測装置等に使用されるピークホールド回路に関する ものである。

【０００２】

【従来の技術】

スペクトラム計測装置は、図３に示すように、時分割ＢＰＦ（バンドパスフィ ルタ）１と検波及びピークホールドを同時に行うピークホールド回路２で構成さ れる。３は入力端子、４は出力端子、５はリセット端子である。

【０００３】 時分割ＢＰＦ１には、内部のコンデンサを所定時間毎に切り換えて通過周波数 を順次切り換えるＳＣＦ（スイッチドキャパシタフィルタ）が使用される。

【０００４】 ピークホールド回路２は、この時分割ＢＰＦ１から所定タイミング毎に出力す る出力電圧を検波すると共にそのピーク値を当該タイミングに合わせたリセット 信号によりホールドする。

【０００５】 このようなスペクトラム計測装置を、例えば、オーディオ機器等に適用すると きは、ピークホールド回路２の出力が、液晶表示器等からなる棒グラフ等のグラ フィック表示器に上記リセット信号と同期して順次切替わる切換スイッチを介し て接続され、当該グラフィック表示器において複数周波数のピーク値が表示され て、周波数スペクトラム表示が行われる。

【０００６】 このようなピークホールド回路２は、従来では図４に示すように、反転入力端 子に入力電圧Ｖ_inが入力する正負２電源形式の演算増幅器１１、該演算増幅器１ １の出力電圧Ｖ_out により導通が制御される出力用のＰチャンネルＦＥＴ１２、 該ＰチャンネルＦＥＴ１２のドレインと接地との間に接続したコンデンサ１３、 該コンデンサ１３に並列接続されるリセット用のＮチャンネルＦＥＴ１４から構 成されている。

【０００７】 そして、コンデンサ１３の充電電圧が演算増幅器１１の非反転入力に印加する ようになっている。１５は入力電圧Ｖ_inが印加する入力端子、１６は出力電圧Ｖ _out が出力する出力端子、１７はリセットパルス電圧Ｖ_reset が印加するリセッ ト端子である。

【０００８】 このピークホールド回路２においては、リセット端子１７にリセットパルス電 圧Ｖ_reset （高電圧レベルのパルス）を印加するとＮチャンネルＦＥＴ１４が導 通してコンデンサ１３の電荷を完全に放電し、演算増幅器１１の非反転入力端子 の電位がそのとき零になる。

【０００９】 この後、入力端子１５に入力電圧Ｖ_inが印加して、その電圧が正側で上昇する と、演算増幅器１１の出力電圧Ｖ_opout が対応して低下し、ＰチャンネルＦＥＴ １２がその出力電圧Ｖ_opout の低下に応じて導通度を高めるようになり、コンデ ンサ１３への電荷充電が加速度的に行われる。

【００１０】 この結果、コンデンサ１３の電荷充電に応じて演算増幅器１１の非反転入力端 子の電圧が上昇する。その電圧が入力端子１５に印加した電圧に近付いて非反転 入力端子の電圧と反転入力端子の電圧の差が少なくなると、それに応じて、当該 演算増幅器１１の出力電圧Ｖ_opout が上昇し、その電圧Ｖ_opout がＰチャンネル ＦＥＴ１２の閾値に達すると、そのＰチャンネルＦＥＴ１２が遮断する。

【００１１】 このときのコンデンサ１３の電荷はそのままであるので、この後、入力端子１ ５の電圧Ｖ_inがピーク値を過ぎて低下すると演算増幅器１１の出力電圧Ｖ_opout がより高くなる方向に変化してそのＰチャンネルＦＥＴ１２の遮断を強め、コン デンサ１３のホールド状態は変化しない。

【００１２】 以上から、コンデンサ１３の両端には入力電圧Ｖ_inのピーク値に対応する出力 電圧Ｖ_out が得られ、これが出力端子１６から出力する。以上の動作の波形を図 ５に示した。

【００１３】

【考案が解決しようとする課題】

ところが、入力する信号が突発性パルス、つまり極めて短いパルス幅のパルス （例えばノイズ等）の場合には、演算増幅器３の動作がこれに追い付かなくなり （スルーレイトの限界）、正常なピークホールド動作を行わせることができない 事態が発生する。

【００１４】 例えば、図６に示すような鋭いパルス信号が入力電圧Ｖ_inとして入力端子１５ に印加したときは、演算増幅器１１の出力電圧Ｖ_opout の変化（低下）が遅れる と、ＰチャンネルＦＥＴ１２の導通タイミングが遅れ、コンデンサ１３の電圧の 立上りが遅れる。

【００１５】 この結果、演算増幅器１１の非反転入力端子の電圧が本来の値（遅れのない場 合）よりも低くなり、反転入力端子１５に印加した入力電圧Ｖ_inがピーク値を過 ぎても非反転入力端子の電圧Ｖ_out は上昇を続ける。これは、Ｖ_in＜Ｖ_out にな ると演算増幅器１１の出力は本来ならば零又は正にならなければならないはずが 動作遅れのために負の状態にあって、ＰチャンネルＦＥＴ１２が導通を続けるた めである。

【００１６】 この結果、コンデンサ１３の電圧が本来の値Ｖｐよりも高い電圧Ｖｘまでオー バーシュートして充電され、正常なピークホールド動作が行われなくなる。

【００１７】 また、図７に示すように、入力端子１５に印加している入力電圧が正のピーク 値付近にあるときにリセット端子１７にリセットパルス（Ｈパルス）が印加する と、このパルスの印加中は出力端子１６の電圧は接地電位を示す。

【００１８】 そして、このパルスが無くなった時点では、コンデンサ１３の電圧、つまり演 算増幅器１１の非反転入力端子の電圧は接地電位から上昇を開始するのに対して 反転入力端子７にはピークに近い電圧が印加しているので、その演算増幅器１１ の出力が充分低くなり、ＰチャンネルＦＥＴ１２が深く導通する。

【００１９】 この結果、コンデンサ１３への充電が急速に行われるが、このときも上記同様 に演算増幅器３の動作遅れによって、コンデンサ５の電圧が正常のピーク値Ｖｐ をオーバーシュートして異常な電圧Ｖｘとなる。

【００２０】 以上のような問題は、演算増幅器１１のスルーレートを大きくすれば解決する ことができるが、スルーレートを無限大に大をくすることは不可能であり、この 面から解決を図ることはできない。

【００２１】 本考案の目的は、回路の動作速度に制限を加える手法を採用して、上記したよ うな急峻なパルスが印加しても、またピーク値付近のタイミングでリセットパル スが印加しても、正常にピーク値をホールドできるようにしたピークホールド回 路を提供することである。

【００２２】

【課題を解決するための手段】

本考案の目的は、入力電圧が入力する演算増幅器と、該演算増幅器の出力電圧 により導通が制御される出力トランジスタと、該出力トランジスタに流れる電流 を充電するコンデンサと、該コンデンサの電荷を放電するリセット用トランジス タとを具備し、上記演算増幅器と上記出力トランジスタとの組合せによりボルテ ージホロワ動作を行なわせて、上記入力電圧のピーク値を上記コンデンサに保持 させるよう構成したピークホールド回路において、上記出力トランジスタと上記 コンデンサとの間に抵抗を接続し、該抵抗の上記出力トランジスタとの共通接続 点の電圧を上記演算増幅器に帰還させ、上記コンデンサに並列に上記リセット用 トランジスタを接続したことを特徴とするピークホールド回路によって達成され る。

【００２３】

【実施例】

以下、本考案の実施例について説明する。図１はその一実施例のピークホール ド回路の回路図である。前述した図４におけるものと同一のものには同一の符号 を付した。本実施例では、出力用のＰチャンネルＦＥＴ１２のドレインとコンデ ンサ１３との間に抵抗１８を挿入し、さらに演算増幅器１１の非反転入力端子を その抵抗１８とＦＥＴ１２のドレインとの共通接続点に接続し、リセット用Ｎチ ャンネルＦＥＴ１４をコンデンサ１３に並列に接続している。

【００２４】 このように構成することで、コンデンサ１３と抵抗１８とによって積分回路が 構成され、コンデンサ１３の充電時定数が大きくなる。この結果、演算増幅器１ １の動作遅れによってＰチャンネルＦＥＴ１２が正常よりも大きく導通しても、 コンデンサ１３に流れる充電電流が制限されるので、コンデンサ１３の充電電圧 のオーバーシュートが防止され、正常にピーク値電圧を出力端子１６に出力させ ることができる。

【００２５】 この抵抗１８とコンデンサ１３とで決る時定数の値は、演算増幅器１１のスル ーレートがより小さければ、より大きく設定する。つまりコンデンサ１３の充電 時定数は演算増幅器１１のスルーレートに逆比例して設定する。

【００２６】 また、リセット用ＮチャンネルＦＥＴ１４が演算増幅器１１から抵抗１８によ り分離されるので、例えば入力信号のピーク時にリセットがかかるような場合で あっても、演算増幅器１１の非反転入力端子の電圧はそのリセット時に流れる電 流により抵抗１８に発生する電圧分だけは接地電位よりも高い電圧となる。この ため、演算増幅器１１への帰還電圧の低下が緩和され、よって演算増幅器１１の 出力電圧の低下が緩和され、ＰチャンネルＦＥＴ１２が深く導通することが回避 され、この面でもリセット解除時のオーバーシュートが防止される。

【００２７】 更に、上記抵抗１８はリセット回路（ＦＥＴ１４とコンデンサ１３からなる放 電ループ）には含まれないので、リセット動作は従来と同様に正常に行なわれ、 コンデンサ１３の電荷を完全に放電させることができる。

【００２８】 図２は別の実施例のピークホールド回路の回路図である。ここでは、抵抗１８ と演算増幅器１１の非反転入力端子との共通接続点とＰチャンネルＦＥＴ１２の ドレインとの間に抵抗１９（抵抗１８よりも小さい抵抗値）を挿入している。

【００２９】 この抵抗１９はコンデンサ１３への充電時定数を大きくさせる点で上記した抵 抗１８と同様の作用を行なうが、これに加えて演算増幅器１１に対する帰還抵抗 として作用するのでＰチャンネルＦＥＴ１２とで構成されるボルテージホロワ回 路のゲインを低下させる。よって、この面からもオーバシュートの抑止効果が期 待できる。

【００３０】 なお、ＰチャンネルＦＥＴ１２のチャンネル長Ｌとチャンネル幅Ｗとの比率で あるＬ／Ｗを本来の値よりも大きくすることにより導通抵抗を大きくして、抵抗 １９に代えることもできる。

【００３１】 また、上記実施例では出力トランジスタとしてＰチャンネルＦＥＴ１２を使用 したが、これはＮチャンネルＦＥＴに代えることもできる。このときは、演算増 幅器１１はその非反転入力端子を入力端子１５に接続し、反転入力端子にコンデ ンサ１３の電圧を抵抗１８を介して帰還させるようにする。

【００３２】 また、上記ピークホールド回路は、入力端子１５に入力する交流信号の正側の ピーク値を検波してホールドしているが、負側のピーク値を検波してホールドす るピークホールド回路にも本考案を同様に適用することができる。

【００３３】

【考案の効果】

以上から本考案によれば次のように効果がある。第１に、ホールド用のコンデ ンサと出力トランジスタとの間に抵抗を接続したので、コンデンサへの充電時定 数が大きくなり演算増幅器のスルーレートに起因する出力電圧のオーバーシュー トを防止して正確にピークホールドを行わせることができる。

【００３４】 第２に、抵抗と出力トランジスタとの共通接続点の電位を演算増幅器に帰還さ せるので、コンデンサを短絡させるリセット動作の演算増幅器への影響がこの抵 抗によって緩和され、入力信号のピーク時にリセット動作が行なわれてもオーバ ーシュートの問題を回避させることができる。

【００３５】 第３に、この抵抗はリセット用トランジスタの動作には全く影響をしないので リセットが完全に行なわれる。

【図面の簡単な説明】

【図１】 本考案の一実施例のピークホールド回路の回
路図である。

【図２】 別の実施例のピークホールド回路の回路図で
ある。

【図３】 スペクトラム計測装置のブロック図である。

【図４】 従来のピークホールド回路の回路図である。

【図５】 従来のピークホールド回路の正常な動作のタ
イミングチャートである。

【図６】 従来のピークホールド回路のパルス性電圧入
力時の異常動作のタイミングチャートである。

【図７】 従来のピークホールド回路の入力電圧のピー
ク値付近でリセットされた際の異常動作のタイミングチ
ャートである。

【符号の説明】

１：時分割ＢＰＦ、２：ピークホールド回路、３：入力
端子、４：出力端子、５：リセット端子、１１：演算増
幅器、１２：ＰチャンネルＦＥＴ（出力トランジス
タ）、１３：コンデンサ、１４：ＮチャンネルＦＥＴ
（リセット用トランジスタ）、１５：入力端子、１６：
出力端子、１７：リセット端子、１８、１９：抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力電圧が入力する演算増幅器と、該演
   算増幅器の出力電圧により導通が制御される出力トラン
   ジスタと、該出力トランジスタに流れる電流を充電する
   コンデンサと、該コンデンサの電荷を放電するリセット
   用トランジスタとを具備し、上記演算増幅器と上記出力
   トランジスタとの組合せによりボルテージホロワ動作を
   行なわせて、上記入力電圧のピーク値を上記コンデンサ
   に保持させるよう構成したピークホールド回路におい
   て、 上記出力トランジスタと上記コンデンサとの間に抵抗を
   接続し、該抵抗の上記出力トランジスタとの共通接続点
   の電圧を上記演算増幅器に帰還させ、上記コンデンサに
   並列に上記リセット用トランジスタを接続したことを特
   徴とするピークホールド回路。