JP4966338B2

JP4966338B2 - ピークホールド形検波回路

Info

Publication number: JP4966338B2
Application number: JP2009130073A
Authority: JP
Inventors: 治夫小島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-05-29
Filing date: 2009-05-29
Publication date: 2012-07-04
Anticipated expiration: 2029-05-29
Also published as: JP2010278839A

Description

本発明は、例えばパルスレーダ装置などに用いられるピークホールド形検波回路に関する。

パルスレーダ装置では、所定間隔で繰り返されるパルスのピーク値を保持するピークホールド形検波回路が用いられる。また、ＡＧＣ増幅器ではその増幅率を制御するため間欠的に入力されるパルスのピーク値を保持するために、やはりピークホールド形検波回路が用いられる。これらのピークホールド形検波回路の従来の構成例を図３に示す。

ピークホールド形検波回路３０は、高周波パルスが入力される検波回路入力端子３１に、入力端子が接続された充放電部３２と、この充放電部３２の出力端子に入力端子が接続されたアクティブ積分器３３から成る。充放電部３２は、アノード端子が検波回路入力端子３１に接続された検波ダイオード３４と、検波ダイオード３４のカソード端子と接地の間に並列接続されたキャパシタ３５及び放電用抵抗３６から成る。検波ダイオード３４のカソード端子はアクティブ積分器３３の入力端子に接続され、アクティブ積分器３３の出力端子は、検波回路出力端子３７に接続されている。

検波回路入力端子３１に、図４（ａ）に示すようなパルス繰り返し時間（ＰＲＩ）がＴ３の、比較的間隔の大きな高周波パルスが入力される。すると、この高周波パルスは検波ダイオ−ド３４によって検波され、キャパシタ３５に充電電流Ｉ３が流れる。したがって、キャパシタ３５のａ点の検波電圧は、高周波パルスが入力されたときには、図４（ｂ）の実線の４１部分に示すように上昇する。

しかし、高周波パルスが入力されない期間では、キャパシタ３５から放電用抵抗３６に放電電流Ｉ４が流れ、キャパシタ３５のａ点の検波電圧は、図４（ｂ）実線の４２部分に示すように降下する。この検波電圧は、アクティブ積分器３３によって積分され、図４（ｂ）に破線で示すように直流に変換されて、検波回路出力端子３７に出力される。

一方、図４（ｃ）に示すようにＰＲＩが比較的短いＴ４の高周波パルスが検波回路入力端子３１に入力されたときには、キャパシタ３５から放電用抵抗３６に放電電流が流れる。この放電時間は短いので、検波回路出力端子３７に出力される電圧Ｖ４は、図４（ｄ）に示すようになる。この電圧Ｖ４は、上記ＲＰＩが長いＴ３の高周波パルスが入力されるときの検波回路出力端子３７に出力される電圧Ｖ３よりも高い。

このように、入力される高周波パルスのＲＰＩの長短によって、検波回路の出力電圧の変動は大きくなってしまう。

特許文献１には、ＡＧＣアンプによってレベル調整されて間欠的に入力される交流信号のピークレベルを保持し、このピークレベルをＡＧＣアンプの増幅率制御の帰還信号とするピークホールド回路が開示されている。この回路では、放電電流が流れる可変抵抗手段の抵抗値を放電制御手段により変える。しかしこの回路によっても、放電時に可変抵抗手段に電流が流れ続けるので、ＰＲＩが長いと出力電圧は下がる。したがって、ＰＲＩが変動すると出力電圧の変動も大きくなってしまう。

特開２００２−１３５０７０号公報

本発明は、上述のような従来のピークホールド形検波回路の問題点にかんがみてなされたもので、ＲＰＩが大きく変動しても出力電圧の変動が少ない、ピークホールド形検波回路を提供することを目的とする。

請求項１に係る発明によれば、パルスレーダー装置に使用されるピークホールド形検波回路であって、アノード端子およびカソード端子を有し、検知領域内の検知物との距離に応じた繰り返し時間で前記検知物から到来し、検波される高周波パルス信号を前記アノード端子から入力する検波ダイオードと、この検波ダイオードの前記カソード端子と接地間に接続されたキャパシタと、前記検波ダイオードの前記カソード端子に一端を接続されたスイッチ回路と、このスイッチ回路の他端と接地間に接続された放電用抵抗と、前記検波ダイオードの前記カソード端子に入力端子を接続され、入力信号を積分する積分器と、前記検波ダイオードと並列して前記高周波パルス信号を入力し、前記高周波パルス信号よりも幅の広い制御用高周波パルス信号を生成するとともに、前記高周波パルスに同期して前記制御用高周波パルス信号を前記スイッチ回路に入力するスイッチ制御回路と、を有し、前記スイッチ制御回路は、前記高周波パルス信号の立ち上がり時間に同期して前記スイッチ回路を短絡することで前記キャパシタを充電するとともに、前記高周波パルス信号の立ち下がり時間から前記制御用高周波パルス信号の立ち下がり時間まで前記キャパシタを放電させ、前記制御用高周波パルス信号の立ち下がり時間から前記繰り返し時間の後に到来する次の前記高周波パルス信号の立ち上がり時間まで前記スイッチ回路を開放し、前記キャパシタの放電を停止する制御を行うことを特徴とするピークホールド形検波回路を提供する。

本発明によれば、パルス繰り返し時間が大きく変動しても出力電圧の変動が少ないピークホールド形検波回路が得られる。

本発明の一実施形態のピークホールド形検波回路の回路図である。本発明の一実施形態の回路動作を説明するために各部の波形図である。従来のピークホールド形検波回路の一例の回路図である。従来のピークホールド形検波回路の回路動作を説明するために各部の波形図である。

以下、本発明の実施形態について、図面を用いて説明する。本発明をパルスレーダ装置に適用した場合の一実施形態のピークホールド形検波回路の回路図を図１に示す。

このピークホールド形検波回路１０は、検波される高周波パルスが入力される検波回路入力端子１１に入力端子が接続された充放電部１２と、この充放電部１２の出力端子に入力端子が接続されたアクティブ積分器１３から成る。

充放電部１２は、アノード端子が検波回路入力端子１１に接続された検波ダイオード１４と、検波ダイオード１４のカソード端子と接地の間に接続されたキャパシタ１５と、検波ダイオード１４のカソード端子に一端を接続されたスイッチ回路ＳＷと、このスイッチ回路ＳＷの他端と接地の間に接続された放電用抵抗１６と、スイッチ回路ＳＷの開閉を制御する信号をスイッチ回路の制御信号端子（図示せず）に入力するスイッチ制御回路１８とから成る。

スイッチ制御回路１８は、その制御入力端子１９に入力されるパルスの幅を所定幅に拡大するパルス幅可変回路である。制御入力端子１９及び検波回路入力端子１１には、同じ高周波パルスが入力される。

検波ダイオード１４のカソード端子はアクティブ積分器１３の入力端子に接続され、アクティブ積分器１３の出力端子は、検波回路出力端子１７に接続されている。

アクティブ積分器１３は、プラス端子が接地されたオペアンプＯＰと、このオペアンプＯＰのマイナス入力端子に接続される抵抗Ｒ１と、オペアンプＯＰのマイナス入力端子と出力端子の間に並列接続された抵抗Ｒ２及びキャパシタＣ１とから成る。

次にこの実施形態の動作について図２を用いて説明する。図２（ａ）（ｄ）は、Ａ点の電圧波形であり、図２（ｂ）（ｅ）はスイッチ回路ＳＷの制御入力信号波形、すなわちスイッチ制御回路１８の出力であるＢ点の波形である。図２（ｃ）は、検波回路出力端子１７出力のＣ点における波形である。

いま、検波回路入力端子１１及び制御入力端子１９に、図２（ａ）に示すようなパルス繰り返し時間（ＰＲＩ）がＴ１の、比較的間隔の大きな高周波パルスが入力されたとする。

このとき、スイッチ制御回路１８の入力端子には、図２（ａ）に示す波形の信号が入力され、出力端子には図２（ｂ）に示すような波形の信号が制御用高周波パルスとして出力される。この制御用高周波パルスは、上記検波される高周波パルスと同期している。

スイッチ制御回路１８の入力端子に入力される高周波パルスＰの幅をｗとすると、スイッチ制御回路１８の出力端子に出力される信号の幅広パルスＷＰの幅は、例えばその３倍の３ｗとする。検波される高周波パルスＰと制御用高周波パルスである幅広パルスＷＰとのパルス幅については後述する。

制御入力端子１９に高周波パルスが入力されていないときには、スイッチ回路ＳＷは開放（ＯＦＦ）であり、高周波パルスが入力された時点ｔ１では、スイッチ回路ＳＷは短絡（ＯＮ）となる。

図２（ａ）に示す波形の高周波パルス信号が検波回路入力端子１１に入力され、この高周波パルス信号は検波ダイオ−ド１４によって検波され、キャパシタ１５に充電電流Ｉ１が流れる。したがって、キャパシタ１５のＡ点の検波電圧は、高周波パルスの立ち上がりにおいては、図２（ｃ）の実線の２５部分に示すように上昇する。しかし、スイッチ回路ＳＷには、図２（ｂ）に示すように幅広パルスＷＰが制御信号として入力されている。したがって、高周波パルスＰがなくなる時点ｔ２でも、スイッチ回路ＳＷは、ＯＮ状態を維持する。

時点ｔ１から時点ｔ２までの時間では、検波ダイオード１４及びキャパシタ１５に充電電流Ｉ１が流れる。次の時点ｔ２から時点ｔ３までの時間には、キャパシタ１５に充電された電荷は、スイッチ回路ＳＷ及び放電用抵抗１６を介して放電され、放電電流Ｉ２が流れ、キャパシタ１５のＡ点の検波電圧は、図２（ｃ）実線の２６部分に示すように降下する。

この後の時点ｔ３において、スイッチ回路ＳＷはＯＮからＯＦＦとなり、この時点ｔ３から放電が停止する。したがって、Ａ点における電位は、図２（ｃ）実線２７に示すように一定となる。

検波ダイオード１４による検波電圧は、アクティブ積分器１３によって積分され、図２（ｃ）に破線で示すように直流に変換されて、検波回路出力端子３７に電圧Ｖ１が出力される。

一方、図２（ｄ）に示すように、ＰＲＩが比較的短いＴ２の高周波パルスが検波回路入力端子１１に入力されたとする。このときもスイッチ回路ＳＷには、スイッチ制御回路１８から図２（ｅ）に示すような幅広パルスＷＰが制御信号として入力される。したがって、時点ｔ６において検波ダイオード１４がＯＮ状態になり、時点ｔ７まではキャパシタ１５に充電電流Ｉ１が流れる。

時点ｔ７では、検波回路入力端子１１に入力されていた高周波パルスがなくなり、キャパシタ１５への充電は停止する。この時点でもスイッチ回路ＳＷはＯＮ状態にあるからキャパシタ１５の充電電荷はスイッチ回路ＳＷ及び放電用抵抗１６を介して放電され、放電電流Ｉ２が流れる。時点ｔ８においてスイッチ回路ＳＷはＯＦＦ状態になるから放電は停止する。

この状態は検波回路入力端子１１及び制御入力端子１９に次の高周波パルスが入力されるまで継続する。したがって、このときのＡ点の電位は図２（ｆ）の実線で示すようになり、検波ダイオード１４による検波電圧は、アクティブ積分器１３によって積分され、図２（ｆ）に破線で示すように直流に変換されて、検波回路出力端子３７に電圧Ｖ２が出力される。単位時間あたりの充放電の回数は、図２（ｃ）の場合よりも、図２（ｆ）の場合のほうが多いので、通常、電圧Ｖ２は電圧Ｖ１よりも大きい。

スイッチ回路ＳＷがＯＦＦになっている時間は、図２（ｄ）に示すような間隔の短い高周波パルスが入力されたときと、図２（ａ）に示すように間隔の長い高周波パルスが入力されたときでは、異なる。しかし、スイッチ回路ＳＷがＯＦＦになっている状態では、放電が停止しているので、検波回路出力電圧の低下はなく、この検波回路１０に、ＰＲＩが長い高周波パルスＴ１が入力されたときとＰＲＩが短い高周波パルスＴ２が入力されたときの出力電圧Ｖ１、Ｖ２の変動は小さい。

ここで、検波される高周波パルスＰの幅とスイッチ回路ＳＷへ制御信号として加えられる幅広パルス（制御用高周波パルス）ＷＰの幅の関係について述べる。

検波される高周波パルスＰが検波回路に入力されるとき、スイッチ回路は閉じてキャパシタに充電がなされる。このキャパシタに充電された電荷の放電は、高周波パルスが切れた時点から開始する。高周波パルスＰの振幅は通常、いくらか変動があるので、検波回路としてはこの振幅の変動を吸収することが望ましい。したがって、通常、上記キャパシタに充電された電荷の放電は必要である。したがって、制御用高周波パルスＷＰの幅は高周波パルスＰの幅より広いことが望ましい。

一方、このパルスＷＰの幅がパルスＰよりも相当広いと、その差の幅だけ放電が生ずるので、それに応じて検波回路の出力電圧の低下が生ずる。レーダ装置に用いられるピークホールド形検波回路では、レーダ装置として検知可能な最も近い距離から上記ＰＲＩが決まってくる。制御用高周波パルスＷＰの幅は検波される高周波パルスＰの幅の約３倍程度であれば十分である。

種々のピークホールド形検波回路での使用条件を考慮すると、上記高周波パルスの幅の比は、一般的にいって約２．５以上であって、約１０倍以下であることが望ましい。

上記実施形態では、ピークホールド形検波回路の出力側にアクティブ積分器を有する例について説明した。アクティブ積分器を用いるとオペアンプを用いて簡単に信号を積分することができる。しかし、一般的には本発明においてアクティブ積分器を用いる必要は必ずしもなく、検波ダイオードの出力を積分できる積分器であればよい。

本発明は上記実施形態に限られず種々変形して実施可能である。これらの変形例も本発明の技術思想を用いている限り本発明に含まれる。

１０、３０・・・ピークホールド形検波回路、
１１、３１・・・検波回路入力端子、
１２、３２・・・充放電部、
１３、３３・・・アクティブ積分器、
１４、３４・・・検波ダイオード、
１５、３５・・・キャパシタ、
１６、３６・・・放電用抵抗、
１７、３７・・・検波回路出力端子、
ＳＷ・・・スイッチ回路、
１８・・・スイッチ制御回路、
１９・・・制御入力端子。

Claims

パルスレーダー装置に使用されるピークホールド形検波回路であって、
アノード端子およびカソード端子を有し、検知領域内の検知物との距離に応じた繰り返し時間で前記検知物から到来し、検波される高周波パルス信号を前記アノード端子から入力する検波ダイオードと、
この検波ダイオードの前記カソード端子と接地間に接続されたキャパシタと、
前記検波ダイオードの前記カソード端子に一端を接続されたスイッチ回路と、
このスイッチ回路の他端と接地間に接続された放電用抵抗と、
前記検波ダイオードの前記カソード端子に入力端子を接続され、入力信号を積分する積分器と、
前記検波ダイオードと並列して前記高周波パルス信号を入力して、前記高周波パルス信号よりも幅の広い制御用高周波パルス信号を生成するとともに、前記高周波パルスに同期して前記制御用高周波パルス信号を前記スイッチ回路に入力するスイッチ制御回路と、
を有し、
前記スイッチ制御回路は、
前記高周波パルス信号の立ち上がり時間に同期して前記スイッチ回路を短絡することで前記キャパシタを充電するとともに、前記高周波パルス信号の立ち下がり時間から前記制御用高周波パルス信号の立ち下がり時間まで前記キャパシタを放電させ、前記制御用高周波パルス信号の立ち下がり時間から前記繰り返し時間の後に到来する次の前記高周波パルス信号の立ち上がり時間まで前記スイッチ回路を開放し、前記キャパシタの放電を停止する制御を行うことを特徴とするピークホールド形検波回路。
前記制御用高周波パルス信号は、前記検波される高周波パルス信号の幅の約２．５倍以上であり約１０倍以下の幅を有することを特徴とする請求項１記載のピークホールド形検波回路。
前記積分器は、アクティブ積分器であることを特徴とする請求項１又は２記載のピークホールド形検波回路。