[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100939299B1 - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100939299B1
KR100939299B1 KR1020077028403A KR20077028403A KR100939299B1 KR 100939299 B1 KR100939299 B1 KR 100939299B1 KR 1020077028403 A KR1020077028403 A KR 1020077028403A KR 20077028403 A KR20077028403 A KR 20077028403A KR 100939299 B1 KR100939299 B1 KR 100939299B1
Authority
KR
South Korea
Prior art keywords
heat treatment
hydrogen
wafer
silicon
crystal
Prior art date
Application number
KR1020077028403A
Other languages
English (en)
Other versions
KR20080003937A (ko
Inventor
와타루 스기무라
토시아키 오노
마사타카 호우라이
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20080003937A publication Critical patent/KR20080003937A/ko
Application granted granted Critical
Publication of KR100939299B1 publication Critical patent/KR100939299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 실리콘 단결정을 육성한다. 육성된 실리콘 단결정으로부터 얻어진 웨이퍼에, 비(非)산화 분위기 중 1000℃ 이상 1300℃ 이하에서의 고온 열처리를 행한다. 그 때, 고온 열처리 공정 전에, 그것보다 낮은 온도에서의 저온 열처리를 행한다.
실리콘 단결정, 열처리, 저온

Description

실리콘 웨이퍼 및 그 제조 방법{SILICON WAFER AND METHOD FOR PRODUCING SAME}
본 발명은, 실리콘 웨이퍼 및 그 제조 방법에 관한 것으로, 특히, 초크랄스키법에 의해 제조된 실리콘 단결정 잉곳을 슬라이스한 실리콘 웨이퍼의 제조 방법에 관한 것이다. 본 발명은, 슬립(slip) 전위를 억제하여 웨이퍼의 강도를 개선할 때에 이용하기에 매우 적합한 기술에 관한 것이다.
본 출원은, 2005년 7월 27일에 출원된 일본특허출원 2005-217647호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
반도체 디바이스 등의 기판으로서 이용되는 단결정 실리콘 웨이퍼는, 실리콘 단결정 잉곳을 슬라이스하여, 열처리나 경면(鏡面) 가공 등을 행함으로써 제조된다. 실리콘 단결정 잉곳의 제조 방법으로서는, 예를 들면, 초크랄스키법(CZ법)을 들 수 있다. CZ법은, 대구경(大口徑)의 단결정 잉곳을 얻기 쉽다는 점, 결함의 제어가 비교적 용이하다는 점 등의 이유에서, 실리콘 단결정 잉곳의 제조에 널리 이용되고 있다.
CZ법에 의한 실리콘 단결정의 제조에서는, 석영 도가니를 사용하여 결정 육성을 행하고 있기 때문에, 결정 중에 산소가 과포화 상태로 함유되게 되고, 이 산 소가 디바이스의 회로 형성 프로세스의 열처리 과정 등에 있어서 서멀 도너(thermal donors;TD)를 형성하기 때문에, 디바이스 제조 시에 웨이퍼의 저항률이 불안정하게 변동한다는 큰 문제점이 있다.
도펀트(dopant)가 첨가된 통상의 저저항(低抵抗) 웨이퍼의 경우, 서멀 도너가 웨이퍼의 저항률에 미치는 영향은 경미하여, 실제 조업 상에서는 문제가 되지 않는다. 그런데, 도펀트가 제한된 고저항(高抵抗) 웨이퍼의 경우는, n형이면 서멀 도너의 증가에 따라 저항률이 격감한다. p형이면 서멀 도너의 증가에 따라 당초에는 저항률이 급증하지만, 더욱 서멀 도너가 증가를 계속하면 p형이 n형으로 전환하여 저항률이 격감한다.
통상, 실리콘 웨이퍼에는, 서멀 도너에 의한 저항률 변동을 방지하기 위해, 도너 킬러(donor killer;DK) 처리가 행해진다. 수소 어닐, 아르곤 어닐에 제공되는 실리콘 웨이퍼에도 동일하게, 저항률 변동을 억제하기 위해 고온 어닐 처리 전에 도너 킬러 처리가 행해진다. 서멀 도너는 저항률을 변동시키는 인자 외에, 산소 석출물(析出物) 형성을 조장시키는 인자이기도 하다.
CZ법에 의해 인상된 실리콘 단결정은, 산소를 격자간(格子間)에 과포화하게 포함하고 있다. 과포화 산소는, 웨이퍼 가공 공정 등의 어닐 처리에 있어서, BMD(Bulk Micro Defect)라고 불리는 미소(微小) 결함을 유기(誘起)하는 원인이 된다. 단결정 실리콘 웨이퍼에 반도체 디바이스를 형성하려면, 디바이스 형성 영역에 결정 결함이 없을 것이 요구된다. 회로를 형성하는 면에 결정 결함이 존재하면, 그 결함 부분으로부터 회로 파괴 등을 일으키는 원인이 된다.
한편, BMD는, 결정 결함의 원인이 되는 금속 불순물 등을 게터링(gettering) 하는 작용이 있다. 그래서, DZ-IG법에서는, 실리콘 웨이퍼의 어닐을 행함으로써, 실리콘 웨이퍼의 내부에 BMD를 유기하여 IG(Intrinsic Gettering)층을 형성한다. IG층에 의해 불순물이 게터링 됨으로써, 실리콘 웨이퍼의 표면에 결정 결함이 매우 적은 DZ(Denuded Zone)층이 형성된다.
DZ층은 디바이스 형성에는 불가결하다. 그러나 DZ(Denuded Zone)층을 형성한 실리콘 웨이퍼가 어닐 되면, DZ층에 전위 결함(Slip)이 발생하고 신전(伸展)하여, 실리콘 웨이퍼의 강도가 저하한다. 특히, 웨이퍼가, 열처리 포트 등에 의해 지지(支持)된 상태에서, 어닐 되면, 웨이퍼의 이면(裏面) 주변의 지지되고 있는 부분으로부터 슬립 전위가 신전하는 일이 있다. 실리콘 웨이퍼의 강도가 저하하면, 그 후의 공정에서, 웨이퍼의 손상이나 파괴가 발생하기 쉽다. 그래서, DZ층을 갖고, 강도 특성이 우수한 실리콘 웨이퍼가 요구되고 있었다. 상기의 문제를 회피하기 위해, 일본공개특허공보 2002-134521호에 나타내는 바와 같이, 웨이퍼 표층을 제거하는 기술은 알려져 있었지만, 공정 수의 증가, 슬라이스하는 두께의 증가 등에 의해 제조 비용의 증가를 피할 수 없었다.
산화 유기 적층 결함(Oxidation Induced Stacking Fault;OSF)의 핵이 되는 산소 석출물의 미소 결함이나, 결정에 기인한 파티클(Crystal Originated Particle;COP)이나, 침입형 전위(Interstitial-type Large Dislocation;LD)는, 반도체 디바이스를 제조할 때, 수율 저하의 원인이 된다. 따라서, 이러한 결함이 적은 웨이퍼를 제조하는 것이 중요하다. 일본공개특허공보 평11-1393호에는, OSF, COP 및 LD를 갖지 않는 무결함의 실리콘 웨이퍼가 개시되어 있다. 한편, 반도체 디바이스 제조 시에는, OSF, COP 및 LD를 갖지 않고, 또한 게터링 능력을 갖는 실리콘 웨이퍼가 필요하게 되는 경우가 있다.
(발명의 개시)
(발명이 해결하고자 하는 과제)
그러나, 상기의 OSF, COP 및 LD를 갖지 않는, 무결함의 실리콘 웨이퍼는, 디바이스 제조 공정의 열처리에 있어서, 반드시 웨이퍼 내부에 산소 석출을 발생시키는 것은 아니다. 그 때문에, DZ-IG법에 있어서의 열처리에 있어서, 슬립이 신전하여, 결과적으로 웨이퍼의 강도가 저하하는 가능성은 배제할 수 없었다.
또한, 상기 무결함의 실리콘 웨이퍼를 이용하지 않는 경우에도, DZ-IG법에 있어서의 열처리에 있어서 슬립 전위의 신장(伸張)을 방지하는 것이 요망되고 있다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, DZ-IG법 등으로 행해지는 1000℃ 이상의 고온 열처리를 할 때에, 슬립 신전의 억제에 의해, 웨이퍼 강도의 저하가 방지된 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것이다.
(과제를 해결하기 위한 수단)
본 발명자들은, 예의 연구한 결과, 인상 중에 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ 결정 육성을 행함으로써, 수소를 첨가하지 않는 결정 육성 조건과 비교하여, as-grown의 상태에서 서멀 도너(TD)가 벌크 결정 중에 고밀도로 형성되는 것을 알게 되었다.
(도13 참조)
서멀 도너는 저항률을 변동시키는 인자이고, 산소 석출물 형성을 조장시키는 인자이기도 하다. 따라서, 서멀 도너가 고온 어닐(Ar/H2 어닐)에 의해 소멸하기 전에, 저온 열처리를 행함으로써, 소(小) 사이즈 산소 석출핵을 벌크 중에 고밀도로 형성할 수 있다. 소 사이즈 산소 석출핵은, 고온 열처리 중에 슬립의 신전을 멈추게 하는 역할을 한다. 고밀도의 석출핵을 갖는 실리콘 웨이퍼에서는, 고온 어닐 프로세스에서 전위선 상에 형성된 석출물에 의해, 슬립 전위의 신전이 억제된다.
상기 인식에 기초하는 본 발명의 실리콘 웨이퍼의 제조 방법은,
수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 실리콘 단결정을 육성하는 공정과,
상기 실리콘 단결정으로부터 웨이퍼를 잘라내는 공정과,
상기 웨이퍼에 비(非)산화 분위기 중에 있어서의 1000℃ 이상 1300℃ 이하에서의 열처리를 행하는 고온 열처리 공정과,
상기 고온 열처리 공정 전에, 상기 열처리 온도보다 저온에서, 상기 웨이퍼에 열처리를 행하는 저온 열처리 공정을 갖는다. 이에 따라, 상기 과제를 해결했다.
본 발명의 실리콘 웨이퍼의 제조 방법은, 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 실리콘 단결정을 육성하는 공정과,
상기 실리콘 단결정으로부터 웨이퍼를 잘라내는 공정과,
상기 웨이퍼에 저항률 변동을 방지하기 위한 도너 킬러 열처리를 행하는, 도너 킬러 열처리 공정과,
상기 도너 킬러 열처리 공정 전에, 상기 열처리 온도보다 낮은 온도에서, 상기 웨이퍼에 열처리를 행하는 저온 열처리 공정을 갖는다. 이에 따라, 상기 과제를 해결했다.
상기 저온 열처리 공정에서의 처리 온도의 범위는, 400℃ 이상 650℃ 이하이고, 승온(昇溫) 레이트(rate)는 0.2℃/min 이상 2.0℃/min 이하인 것이 보다 바람직하다.
상기 실리콘 웨이퍼의 제조 방법에서는, 상기 열처리 공정에, 램핑(ramping) 열처리를 이용하는 것도 가능하다.
상기 저온 열처리 공정에 의해, 상기 고온 열처리 공정 전후에 있어서의 산소 농도차를 1.5×1017atoms/㎤ 이상(ASTM-F121 1979)으로 하는 수단을 이용할 수도 있다.
상기 단결정 육성에 있어서의 불활성 분위기 중에 있어서의 수소 농도는, 로(爐) 내 압력 1.3∼13.3kPa(10∼100torr)에 대하여 0.1% 이상 20% 이하의 범위로 설정되어도 좋다.
본 발명에 있어서는, 상기 고온 열처리 후의 산소 석출물 밀도를 1.0×1010개/㎤ 이상으로 하는 것이 바람직하다.
본 발명의 실리콘 웨이퍼는 상기 중 어느 하나에 기재된 제조 방법에 의해, 제조될 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법은, 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 실리콘 단결정을 육성하는 공정과, 상기 단결정으로부터 웨이퍼를 잘라내는 공정과, 비산화 분위기 중에 있어서의 1000℃ 이상 1300℃ 이하에서의 고온 열처리 공정, 또는, 저항률 변동을 방지하기 위한 도너 킬러 열처리 공정과, 상기 고온 열처리 공정 또는 상기 도너 킬러 열처리 전에 행해지는, 상기 열처리보다 낮은 온도에서의 저온 열처리 공정을 갖는다. 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 CZ법에 의해 육성하면, 에즈-그로운(as-grown) 상태에서 서멀 도너(TD)가 벌크 단결정 중에 고밀도로 형성된다. 이 단결정으로부터 슬라이스된 웨이퍼에 상기 저온 열처리 공정을 행함으로써, 소 사이즈의 산소 석출핵을 벌크 중에 고밀도로 형성하고, 이 소 사이즈 고밀도의 산소 석출핵에 의해, 고온 열처리 중 또는 도너 킬러 열처리 중에 발생하는 슬립 신전을 억제할 수 있다.
에즈-그로운(as-grown) 상태에서 고밀도로 형성된 서멀 도너(TD)는, 저온에서의 램핑 열처리에 의해, 산소 석출물을 형성한다. 서멀 도너를 고밀도로 포함한 수소 도프 웨이퍼에 저온 램핑 처리를 행함으로써, 벌크 중에 소(小)산소 석출물을 고밀도로 형성할 수 있다. 열처리 중의 슬립 신전을 억제하려면, 전위가 신장하기 시작하는 온도(900℃ 이상)에서, 슬립이 신전하는 방향의 전위선 상에 산소 석출물을 석출시키는 것이 중요하다. 저온 램핑 처리를 이용하면, 벌크 중에 소 사이즈·고밀도로 석출물을 포함시킴으로써 석출이 촉진되어, 슬립 신전을 억제할 수 있다.
통상, 실리콘 웨이퍼에는, 서멀 도너에 의한 저항률 변동을 방지하기 위해, 도너 킬러(donor killer;DK) 처리가 행해진다. 수소 어닐, 아르곤 어닐에 제공되는 실리콘 웨이퍼도 동일하게, 저항률 변동을 억제하기 위해, 고온 어닐 처리 전에 600℃∼700℃에서 0.5∼2시간 정도의 도너 킬러 처리가 행해진다. 이 때문에, 램핑 열처리를 실시하는 경우는, 도너 킬러 처리 전(서멀 도너가 충분히 존재하는 상태에 있음)에 행하는 것이 바람직하다.
고온 열처리 공정 중의 슬립 신전을 억제하기 위해서는 소 사이즈의 산소 석출핵을 벌크 결정 중에 고밀도로 형성하는 것이 필요하다. 본 발명에 있어서, 상기 저온 열처리 공정의 처리 온도가, 400℃ 이상 650℃ 이하의 온도 범위이고, 또한, 승온 레이트가 0.2℃/min 이상 2.0℃/min 이하, 보다 바람직하게는 0.3℃/min 이상 1.0℃/min 이하인 것에 의해, 바람직한 산소 석출핵을 형성하는 것이 가능해진다.
종형(縱型) 로 등에 의한 처리에서는, 고온의 로 벽으로부터의 오염물에 의해 열처리 중에 오염이 발생할 가능성이 크다. 상기 열처리 공정을 램핑 열처리에 의해 행함으로써, 오염 가능성을 저감하고, 승온 레이트를 정확하게 제어하여, 온도 조건을 엄밀화할 수 있다. 이에 따라, 산소 석출핵의 형성 상태를 정확하게 제어하여 소망하는 산소 석출핵을 갖는 웨이퍼를 얻을 수 있다.
상기 저온 열처리 공정을 행함으로써, 상기 고온 열처리 공정의 전후에 있어서의 산소 농도차를 1.5×1017atoms/㎤ 이상(ASTM-F121 1979)으로 하여 산소 농도를 감소시킬 수 있다. 이에 따라, 산소 석출핵의 형성 상태를 정확하게 제어하여 소망하는 산소 석출핵을 갖는 웨이퍼를 얻는 것이 가능해진다.
단결정 육성 시의 불활성 분위기 중에 있어서의 수소 농도를, 로 내 압력 1.3∼13.3kPa(10∼100torr)의 조건 하에서, 0.1% 이상 20% 이하의 범위로 설정해도 좋다. 이 분위기에서 육성한 단결정으로부터 잘려진 웨이퍼에서는, 상기의 저온 열처리에서 소망하는 산소 석출핵의 상태가 유지되어, 슬립 신전의 방지에 충분한 산소 석출핵이 형성된다. 불활성 분위기 중에 있어서의 수소 농도는, 로 내 압력 4.0∼9.33kPa(30∼70torr)의 조건에서, 0.3% 이상 10% 이하의 범위로 설정되어도 좋다.
본 발명에 있어서는, 상기 고온 열처리 후의 산소 석출물 밀도를 1.0×1010개/㎤ 이상으로 함으로써 고온 열처리 중의 슬립의 신전을 충분히 억제할 수 있다.
여기서, 상기의 산소 석출물의 크기는 80∼200nm 정도가 바람직하고, 보다 바람직하게는 100nm 정도의 크기여도 좋다.
여기서, 도1 및 도2 는, 종축에 산소 석출핵 밀도, 횡축에 사이즈(size)를 나타내고 있다. 도면에 있어서 부호 BB는, 900℃ 이상의 온도에서 잔존하는 임계 BMD 사이즈를 나타내는 경계선이다.
저온 램핑 열처리(저온 열처리)를 행하지 않는 경우, 도1 에 나타내는 바와 같이, 고온 어닐(아르곤 어닐) 전의 벌크 중에서는, 경계 BB에서 오른쪽의 900℃의 임계 BMD 사이즈 이상의 BMD의 밀도는 1.0×109개/㎤ 대이다. 한편, 저온 램핑 열처리를 행한 경우, 산소 석출핵의 형성과 동시에 석출핵의 성장이 생기기 때문에, 도2 에 나타내는 바와 같이, 경계 BB에서 오른쪽의 900℃의 임계 BMD 사이즈 이상의 BMD의 밀도는 1.0×1010개/㎤ 대이다
이에 따라 1200℃ 이상의 고온 어닐(아르곤 어닐) 시에, 저온 램핑 열처리를 행한 웨이퍼에 있어서는 BMD 밀도가 1.0×1010개/㎤ 이상 확보되어, 고밀도의 BMD에 의해, 고온 열처리 중의 슬립의 신전이 억제된다.
사전 실험에 의해, 아르곤 어닐 프로세스의 보트 투입 온도, 램핑 레이트를 고려하면, 고온 어닐(아르곤 어닐)을 통과하여 살아남는 BMD 밀도가, 900℃의 임계 BMD 사이즈 이상의 BMD 밀도와 같다라는 결과를 얻었다. 그래서, 900℃로 경계를 설정했다.
본 발명의 실리콘 웨이퍼는 상기 중 어느 하나에 기재된 제조 방법에 의해 제조될 수 있다.
본 발명자들은 수소 함유 분위기에 의한 결정 인상 기술에 착목하여, 검토를 행한 결과, 이하의 두 가지 결론에 도달했다.
첫째로, 핫 존 구조의 로를 이용하여, 결정 중심부에서의 온도 구배(Gc)를 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이것보다 크게 하도록 제어하고, 인상 속도를 서서히 저하시키면서 단결정을 육성한 경우, 단결정의 종단면에 있어서의 OSF 발생 영역의 형상은, 하방으로 볼록하고, 끝이 플랫(flat)한 U자 형상을 나타낸다. 결정 횡단면에서 보면, 인상 속도가 빠를 때, OSF 발생 영역은 링(ring) 형상의 형상을 나타내고, 그 내측에는, COP(적외선 산란체 결함이라고도 불림)가 발생하는 영역이 보인다. 링 형상의 OSF 발생 영역은, 인상 속도의 저하와 함께 결정 중심부로 축소한다. 또한 인상 속도를 저하하면, 전위 클러스터 발생 영역이 나타난다.
상기 인상 조건에 있어서, 인상로 내에 도입하는 불활성 가스 중에 미량의 수소를 혼입하면, 결함 프리(fault-free)화를 위한 인상 속도 범위가 확대하여, 결정 종단면의 결함 분포에 있어서, 결함 프리 영역이 결정 축 방향으로 확대한다. 이 효과는, 수소 논 도프(non-doped) 때의 도3 의 B-C와, 수소 도프 때의 도4 의 B'-C'의 대비에 의해 볼 수 있다.
도3 에 있어서의 B-C 범위의 인상 속도 조건은, OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도 근방의 인상 조건이다. 이 속도 조건에서 결정 인상을 행함으로써, 결정경(結晶徑) 방향의 전역을 결함 프리화 하는 것이 가능해진다.
수소 첨가에 의한, 결함 프리화를 위한 인상 속도 범위의 확대는, OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도(Vo)의 상승과, 전위 클러스터가 발생하는 임계 속도(Vd)의 저하에 의해 실현된다. 도4 에 나타내는 결함 프리화를 위한 인상 속도 범위 B'-C'는, 수소를 첨가하지 않을 때의 도3 B-C에 비해 고속측(高速側), 즉 도3 중의 B의 상방, 및 저속측(低速側), 즉 도3 중의 C의 하방으로 확대한다. 이 현상은 도5에 의해, 이하와 같이 설명할 수 있다.
도5 는 인상 속도와 OSF 링 지름의 관계에 미치는 결함 분포의 영향도를 나타내고 있다. 도면 중, 파선은 결정 중심부에서의 온도 구배(Gc)가 결정 외주부에서의 온도 구배(Ge)보다 작은 경우이다. 이 때, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 OSF 발생 영역의 형상은 아래로 볼록한 V자형이 된다. 이 경우는, 인상 속도의 저하에 따라 OSF 링 지름이 서서히 축소하여, 임계 속도 Vo에서 0으로 수렴한다.
가는 실선은, 수소를 첨가하지 않은 조건 하에서, 결정 중심부에서의 온도 구배(Gc)를 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이보다 크게 한 경우이다. 이 때, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 OSF 발생 영역의 형상은 U자 형상화 한다. 이 경우는, OSF 링 지름이 축소를 개시하는 인상 속도가 저하하고, 그 개시 속도에서 급격히 축소가 일어나, 파선의 경우와 거의 동일한 임계 속도 Vo에서 0으로 수렴한다. 즉, 임계 속도 Vo가 일정한 채로 링 지름의 감소 구배가 급격해진다. 이에 따라, 임계 속도 Vo의 근방에서, 결정경 방향 전역에서 전위 클러스터 및 COP가 존재하지 않는 결함 프리의 단결정이 육성된다. 그러나, 임계 속도 Vo는 상승하지 않기 때문에, 인상 속도는 저속으로 억제하지 않으면 안 된다.
한편, 굵은 실선은, 불활성 가스 분위기에 수소를 첨가한 조건 하에서, 결정 중심부에서의 온도 구배(Gc)를 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이것보다 크게 한 경우이다. 이 때, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 OSF 발생 영역의 형상은 U자형이 된다. 이 경우, 가는 실선과 비교하여, 링 지름의 감소 구배가 급(急) 구배인 채로 임계 속도는 Vo로부터 Vo'로 올라간다. 가는 실선을 고속측으로 평행 이동하면, 굵은 실선에 거의 대응한다.
상기와 같이, 그로운-인(Grown-in) 프리 결함 결정의 육성에 수소 첨가를 조합함으로써, 링 OSF 영역이 결정 중심부에서 소멸하는 임계 속도를 크게 하여, 에즈-그로운(as-grown)에서 결정경 방향 전역에 전위 클러스터 및 COP가 존재하지 않는 그로운-인 결함 프리의 단결정을 종래보다 고속의 인상에 의해 육성할 수 있다. 또한, 수소 첨가에 의해, 전위 클러스터가 발생하는 상한의 인상 속도 Vd가 Vd'로 저하하기 때문에, 결함 프리화를 위한 인상 속도 범위는 B-C로부터 B'-C'로 넓어진다. 그 결과, 무결함 결정을 안정되게 육성할 수 있어, 그로운-인 결함 프리 결정의 제조 수율이 현저하게 향상한다.
수소 첨가를 조합함으로써 그로운-인 결함 프리화를 위한 인상 속도 범위가 확대하는 이유, 즉 링 OSF의 임계 속도 Vo가 증대하고, 전위 클러스터가 발생하는 임계 속도 Vd가 저하하는 이유는 이하와 같이 생각할 수 있다.
1300∼1390℃의 고온 수소 중에서 실리콘 웨이퍼를 열처리하여 급냉한 경우, 공공(空孔) 또는 격자간의 실리콘과 수소가 반응하여 공공-수소 또는 격자간 실리콘-수소 복합체가 형성된다(스에자와 마사시 1999년 6월 3일 응용물리학회 결정공학분과회 제110회 연구회 텍스트 P11). 따라서, 수소를 포함하는 불활성 분위기 중에서 CZ 결정을 육성한 경우, 결정 냉각 과정의 COP(약 1100℃) 또는 전위 클러스터(약 1000℃) 등의 그로운-인 결함이 형성되는 온도보다도 고온부에서, 실리콘 결정 중에 과잉으로 존재하는 공공 또는 격자간 실리콘과 수소가 반응하여, 공공-수소 또는 격자간 실리콘-수소 등의 복합체가 형성된다. 복합체의 형성에 의해, 공공 및 격자간 실리콘의 농도가 저하하기 때문에, 공공이나 격자간 실리콘의 응집(凝集)은 억제되어, COP 및 전위 클러스터가 없는, 또는 사이즈가 작은 CZ 결정을 육성할 수 있다.
그러나, 수소를 포함하는 불활성 분위기 중에서 V/G가 충분히 큰 공공 우세 조건 하에서 CZ 결정을 육성할 때, 수소 농도가 높아지면 수소 결함으로 불리는 크기 수㎛∼수10㎛의 거대 공동(空洞: 공공의 응집체로 생각됨)이 생긴다(E.Iino, K.Takano, M.Kimura, H.Yamagishi:Material Science and Engineering B36(1996)146-149, 및 T.H.Wang, T.F.Ciszk, and T.Schuyler:J. Cryst. Growth 109(1991)155-161). V/G가 충분히 작은 격자간 실리콘 우세 조건 하에서는, 격자간 실리콘 형의 수소 결함(격자간 실리콘의 응집체로 생각되는 전위쌍)이 생기는 것이 알려지고 있다(Y.Sugit: Jpn. J. Appl. Phys 4(1965)p962).
이 때문에, 인상 속도를 링 OSF 영역이 발생하는 임계 속도 이하로 저하시키지 않고도, 수소를 충분히 포함하는 분위기 중에서 CZ법으로 인상한 경우, COP의 생성을 억제할 수 있다. 저속 인상의 경우에도, 전위 클러스터의 생성은 억제된다.
도6 은, CZ 결정 육성 시의 결정 중심부에 있어서 1100℃ 이상의 온도에서의 공공 및 격자간 실리콘 농도(Cv 및 Ci)와, 인상 속도(V)와 고액계면(固液界面) 근방에서의 결정측의 온도 구배(G)와의 비(V/G)와의 관계로, 수소가 결정 중에 존재하는 경우의 COP 및 전위 클러스터의 생성 억제 효과를 나타내고 있다. 이 도면을 이용하여, COP 및 전위 클러스터의 생성이 억제되는 이유를 설명한다. 여기서, Vo, Vc 및 Vd는 각각 링 OSF 영역, COP 및 전위 클러스터가 결정 중심부 또는 경 방향의 일부에 생성하기 시작하는 임계 속도이고, Cv-OSF, Cv-COP 및 Ci-disl은, 각각 OSF 링 영역, COP 및 전위 클러스터가 생성하는 임계점 결함 농도를 나타낸다.
그로운-인(Grown-in) 결함 프리 결정이 육성될 수 있도록 결정경 방향으로 V/G가 Gc≥Ge의 관계를 충족시키도록 설계된 핫 존으로 이루어지는 CZ 로를 이용하여, 결정을 육성하는 경우, 인상 속도를 Vc보다 크게 하면(도6 의 [H2]=0의 경우), 공공이 우세한 점 결함 종(種)인 COP가 통상 발생한다. 그러나, 수소 원자 함유 물질의 기체를 포함하는 분위기 중에서 CZ 결정을 육성하는 경우(도6 의 H1, H2의 경우), 공공과 수소가 복합체를 형성하기 때문에, 자유로운 공공의 농도는 저하한다. 이 자유 공공의 농도의 저하는 결정 중의 수소 농도에 의존하고, 수소 농도가 증대할수록 공공 농도의 저하는 커진다. 이 때문에, 수소가 존재하는 경우, OSF 링이 생성하기 위한 인상 속도 Vo는 Vo', Vo"와 같이 고속측으로 시프트 하고, COP가 생성하기 위한 인상 속도 Vc도 Vc', Vc"와 같이 고속측으로 시프트 한다.
한편, 인상 속도를 Vd보다도 작게 하면(도6 의 [H2]=0의 경우), 격자간 실리콘이 우세한 점 결함 종이 되어, 격자간 실리콘의 농도는 Ci＞Ci-disl이 되어, 격자간 실리콘의 2차 결함으로서 전위 클러스터가 통상 발생한다. 그러나, 수소 원자 함유 물질의 기체를 포함하는 분위기 중에서 육성하는 경우(도6의 [H2]=H1 또는 H2의 경우)에는, 격자간 실리콘과 수소가 복합체를 형성하기 때문에, 자유로운 격자간 실리콘의 농도가 저하한다. 따라서, 전위 클러스터를 생성하기 위한 인상 속도 Vd는, 임계 농도 Ci-disl와 일치하도록, 보다 저속측의 Vd' 또는 Vd"로 시프트 한다.
도6 의 [H2]=H1과 H2에서 볼 수 있는 바와 같이, 수소 농도가 상대적으로 낮은 경우, V/G가 충분히 커지면, 공공 농도가 COP를 생성하기 위한 임계 농도 Cv-COP보다도 높아지기 때문에, COP의 생성은 완전하게는 억제되지 않는다. 그러나, 수소가 존재하지 않는 경우보다도 공공 농도가 저하하기 때문에, COP의 사이즈는 작아진다.
OSF 링 발생의 임계 속도 Vo' 또는 Vo" 이하 및, 전위 클러스터 발생의 임계 속도 Vd' 또는 Vd" 이상의 인상 속도의 범위에서는, 공공 및 격자간 실리콘 농도는 충분히 낮기 때문에, COP 및 전위 클러스터는 발생하지 않고, 또한 거대 공동인 공공형의 수소 결함, 또는 전위쌍인 격자간 실리콘 형의 수소 결함도 발생하지 않는다. 또한, 수소를 첨가하지 않는 경우보다도, Grown-in 결함 프리가 되는 인상 속도의 범위(마진)가 현저하게 확대하기 때문에, 무결함 결정을 보다 안정되게 고수율로 육성할 수 있다.
OSF 링이 끝나는 임계 V/G 조건보다도 V/G가 크지만, 임계 조건에 비교적 가까운 경우에, 링 OSF는 결정 중심부에서 끝나지 않고 COP가 그 내측 영역에 발생하지만, 그 사이즈는 수소 첨가에 의해 공공 농도가 저하하기 때문에 작아진다. 또한, 이 경우에도, 공공 농도가 충분히 낮기 때문에 거대 공동을 발생하는 일은 없다.
상기 불활성 분위기 중에 있어서의 수소 농도는, 로 내(內) 압력 1.3∼13.3kPa(10∼100torr)의 조건 하에서, 0.1% 이상 20% 이하의 범위, 보다 바람직하게는 3% 이상 10% 이하로 설정할 수 있다. 로 내 압력은, 1.3kPa(10torr) 이상, 바람직하게는 1.3∼13.3kPa(10∼100torr), 더욱 바람직하게는, 4.0∼9.33kPa(30∼70torr)가 바람직하다. 수소의 분압이 낮아지면, 멜트(melt) 및 결정 중의 수소 농도가 낮아진다. 이들을 방지하기 위해서, 로 내 압력의 하한이 규정된다. Ar 유속이 저하하면, 카본 히터나 카본 파트로부터 탈가스한 탄소나, 융액으로부터 증발한 SiO 등의 반응물 가스가 배기하기 어려워진다. 이에 따라, 탄소 농도가 상승하고, SiO가 로 내의 융액 상부의 1100℃ 정도 또는 보다 저온의 부분에 응집함으로써, 더스트(dust)가 발생하고, 융액으로 낙하하여 결정의 유전위화를 일으킨다. 이들을 방지하기 위해, 로 내 압력의 상한이 규정된다.
수소를 포함하는 불활성 분위기 중에서 육성 시의 실리콘 단결정 중의 수소 농도는, 분위기 중의 수소 분압에 의해 제어할 수 있다. 분위기 중의 수소는 실리콘 융액에 용해하여 정상(평형) 상태가 되고, 결정 응고 시에 농도 편석(偏析)에 의해 액상과 고상(固相) 중의 농도가 분배된다. 그 결과, 수소의 결정으로의 도입이 행해진다.
융액 중의 수소 농도는, 헨리의 법칙(Henry's Law)으로부터 기상(氣相) 중의 수소 분압에 의존하여 결정되며,
PH2=kCLH2로 표시된다. 여기서, PH2는 분위기 중의 수소 분압, CLH2는 실리콘 융액 중의 수소 농도, k는 양자(兩者) 사이의 계수이다.
한편, 결정 중의 수소 농도는, 융액 중의 수소 농도와 편석의 관계로 결정되며,
CSH2 =k'CLH2 = (k'/k)PH2로 표시된다. 여기서, CSH2는 결정 중의 수소 농도, k'는 수소의 실리콘 융액-결정 사이의 편석 계수이다.
상기 식에 나타나는 바와 같이, 분위기 중의 수소 분압을 제어함으로써, 응고 직후의 결정 중 수소 농도를 결정의 축 방향으로 일정하게, 소망하는 농도로 제어할 수 있다.
본 발명의 실리콘 웨이퍼에서는, 결정을 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 육성하고, 웨이퍼 전역을 격자간 실리콘 우세 영역(PI 영역)만으로 이루어지는 것으로 할 수도 있다. 이 경우, 웨이퍼는 PV 영역을 포함하지 않기 때문에, 웨이퍼에 있어서의 균일성을 유지하는 것이 가능해진다.
여기서, 웨이퍼의 균일성이란, 산소 석출물의 밀도와 사이즈 및 DZ 폭 등의 균일성을 말한다. 이 때, 산소 농도와, 열처리 시의 온도와, 시간 등을 파라미터로 하여, 각각, 산소 농도는 ASTM-F121 1979로 측정하여 10∼20×1017atoms/㎤, 보다 바람직하게는, 12∼18×1017atoms/㎤, 열처리 온도:450℃∼1400℃, 보다 바람직하게는, 1100℃∼1250℃, 시간:0초 이상의 범위가 되도록 설정해도 좋다. 이에 따라, 산소 석출물의 밀도와 사이즈 및 DZ 폭이 웨이퍼의 면(面) 내에서 현저하게 균일하게 되는 우수한 웨이퍼를 얻을 수 있다.
이 때, 단결정 중에 있어서의 산소 농도(Oi)를 10∼20×1017atoms/㎤(ASTM-F121 1979)의 높은 범위로 설정하여, RTA 처리를 행해도 좋다. 이 경우, DZ층 형성에 있어서의 산소 외측 확산을 위한 고온으로 장시간의 열처리를 행하는 일이 없이, 게터링능(gettering capacity)을 충분히 확보할 수 있는 산소 석출물의 밀도, 사이즈 및, 디바이스 활성 영역을 완전히 무결함으로 할 수 있는 충분한 DZ 폭이 균일하게 확보된 우수한 웨이퍼를 얻을 수 있다. 또한, 단결정 중에 있어서의 산소 농도(Oi)를 10×1017atoms/㎤ 이하(ASTM-F121 1979)의 낮은 범위로 설정해도 좋다. 이 경우, 디바이스에서의 열처리를 행해도, 디바이스 활성 영역에서의 산소 석출물의 발생을 억제하고 이것을 저감 또는 소멸시키는 것이 가능해져, 디바이스의 특성이 열화하지 않는 우수한 웨이퍼를 얻을 수 있다.
본 발명에서는, 실리콘 단결정 육성 방법으로서 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 인상함으로써, 결정경 방향 전역에 COP 및 전위 클러스터를 포함하지 않고, 또한, 격자간 실리콘 우세 영역(PI 영역)으로 이루어지는 단결정을 인상 가능한 PI 영역 인상 속도의 범위를 확대할 수 있다. 그 때문에, 단결정 직동부를 전위 클러스터를 포함하지 않는 격자간 실리콘 우세 영역(PI 영역)으로 하는 것이 가능해진다. 종래, 그로운-인(Grown-in) 결함 프리 단결정을 인상할 때, PI 영역 인상 속도는 매우 좁은 범위로 설정하지 않으면 안 되었다. 본 발명에서는, PI 영역 인상 속도의 범위를 확대함으로써, 극히 용이하게, 또한 종래보다도 빠른 인상 속도로 그로운-인(Grown-in) 결함 프리 단결정을 육성할 수 있다.
여기서, PI 영역 인상 속도 범위를, 수소 분위기 중과 수소가 없는 불활성 분위기 중으로 비교할 때에는, 전술한 응고 직후의 결정 내의 축 방향 온도 구배(G)의 값이 일정하여 변화하지 않는 상태에서 비교하는 것으로 한다.
구체적으로는, 수소 분위기에서 단결정 인상을 행한 경우, 격자간 실리콘형의 그로운-인 결함 프리 영역(PI 영역)으로 이루어지는 그로운-인 결함 프리 단결정을 인상 가능한 PI 영역 인상 속도 범위는, 수소가 없는 조건에서의 단결정 인상에 비해, 4배 이상, 나아가서는, 도7 에 나타내는 바와 같이, 4.5배의 마진(margin)으로 확대할 수 있다.
이 때, OSF 링의 발생 영역을 작게 할 수도 있다. 또한, PV 영역(공공형의 그로운-인 결함 프리 영역)의 크기는 수소 첨가에 의해 변화하지 않는다.
본 발명에서는, 상기 육성 방법에 있어서의 PI 영역 인상 속도 범위와 같이, 그로운-인 결함 프리 실리콘 단결정을 인상하는 데에 필요한 인상 속도 범위를 크게 할 수 있다. 이 때문에, 복수의 단결정의 인상 시에 동일한 인상 조건으로서 인상할 수 있어, 인상 속도의 설정을 보다 용이하게 행하여 그로운-인 결함 프리 단결정을 인상할 수 있다. 즉, 동일 실기(實機)로 복수 회, 또는, 동시에 복수의 실기로 그로운-인 결함 프리 단결정을 인상할 때에, 종래보다도 인상 조건 설정을 간략화해도, 그로운-인 결함 프리 단결정의 인상 가능한 인상 속도 범위로 할 수 있어, 소망하는 품질을 갖는 단결정의 인상을 행할 수 있다. 이 간략화에 의해, 작업 효율은 향상하고, 실리콘 단결정, 또는 이 실리콘 단결정으로부터 제조하는 실리콘 웨이퍼의 제조 비용은 큰 폭으로 삭감된다.
본 발명에서 사용하는 수소 원자 함유 물질은, 실리콘 융액 중에 녹았을 때에 열분해 되어, 실리콘 융액 중에 수소 원자를 공급할 수 있는 물질이다. 이 수소 원자 함유 물질을 불활성 가스 분위기 중에 도입함으로써, 실리콘 융액 중의 수소 농도를 높게 할 수 있다. 수소 원자 함유 물질로서는, 예를 들면, 수소 가스, H2O, HCl 등의 수소 원자를 포함하는 무기 화합물이나, 실란 가스, CH4, C2H2 등의 탄화수소, 알코올, 카르복실산 등의 수소 원자를 포함하는 각종 물질을 이용할 수 있다. 바람직하게는, 수소 원자 함유 물질로서는 수소 가스를 사용할 수 있다. 불활성 가스로서는, 염가인 Ar 가스가 바람직하다. Ar 이외에도, He, Ne, Kr, Xe 등의 각종 희(希)가스 단체(單體), 또는 이들 혼합 가스를 이용할 수 있다.
본 발명에서는, 수소 함유 분위기 중에 있어서의 수소 함유 물질의 농도를, 수소 가스 환산 농도로 나타내고 있다. 여기서, 수소 가스 환산 농도로 한 것은, 수소 함유 물질이 열분해 등을 해서 얻어지는 수소 원자의 양이, 수소 함유 물질에 원래 포함되는 수소 원자의 수량 등에 의해 좌우되기 때문이다. 예를 들면, H2O의 1몰(mol)에는 1몰 분의 H2가 포함되지만, HCl의 1몰에는 0.5몰 분의 H2밖에 포함되지 않는다. 따라서 본 발명에 있어서, 수소 가스가 소정의 농도로 불활성 가스 중에 도입된 수소 함유 분위기를 기준으로 하여, 이 기준이 되는 분위기와 동등한 분위기가 얻어질 수 있도록, 수소 함유 물질의 농도를 결정하는 것이 바람직하고, 이 때의 바람직한 수소 함유 물질의 농도를 수소 가스 환산 농도로서 나타내고 있다.
즉, 수소 함유 물질이 실리콘 융액에 용해하고, 고온의 실리콘 융액 중에서 열분해하여 수소 원자로 변환된다고 가정한 후에, 변환 후의 분위기 중의 수소 가스 환산 농도가 소정의 범위가 되도록 수소 함유 물질의 첨가량을 조정하면 좋다.
본 발명의 제조 방법에 있어서는, 수소 함유 물질이 불활성 가스 중에 포함되는 수소 함유 분위기에 있어서 실리콘 단결정을 형성한다. 수소 함유 물질에 유래하는 수소 원자는, 실리콘 융액에 녹아들고, 다시금 이 수소 원자가, 실리콘이 응고할 때에 실리콘의 격자간에 취입된다.
수소 가스 첨가량이 부족하면, 임계 속도를 올리는 효과가 불충분해진다. 수소 가스 첨가량이 많으면, 로 내에 공기가 리크(leak) 했을 때에, 연소, 나아가서는 폭굉(爆轟)을 일으킬 위험성이 생긴다. 이 때문에 수소 가스 첨가량의 하한은 0.1 체적% 이상이 바람직하고, 3 체적% 이상이 특히 바람직하다. 0.1% 미만에서는 수소의 효과가 거의 없다. 수소 가스 환산 농도가 50%(수소 분압으로 해서 6.75kPa)를 초과하면, CZ 로 내에 산소 리크를 일으킨 경우에 폭발 등의 위험성이 증대하기 때문에 안정상 바람직하지 않다. 수소 가스 환산 농도가 20%(수소 분압으로 해서 2.7kPa)를 초과하면, 폭발까지는 하지 않아도 연소의 위험이 증대하기 때문에 바람직하지 않다. 수소 농도가 20% 이하이면, 산소 리크 등을 일으킨 경우에, 가령 로 내에서 연소가 발생했다고 해도, 연소했을 때의 압력 변동이 1기압을 초과하는 일이 없기 때문에, 안정 상의 문제는 없다. 이에 따라, 수소 가스 첨가량의 상한이 규정된다. 바람직한 수소 함유 물질(수소 가스)의 농도는 0.1% 이상 20% 이하의 범위이고, 특히 바람직한 농도는 3%∼10%의 범위이다.
불활성 분위기 중에 산소 가스(O2)가 존재하는 경우, 기체의 수소 분자 환산으로의 농도와, 산소 가스의 농도의 2배와의 농도차는 3 체적% 이상의 농도로 규정된다. 수소 원자 함유 가스의 수소 분자 환산으로의 농도와, 산소 가스의 농도의 2배의 농도차가 3 체적% 미만이면, 실리콘 결정 중에 취입된 수소 원자에 의한 COP 및 전위 클러스터 등의 그로운-인 결함의 생성을 억제하는 효과는 얻을 수 없다.
불활성 가스 중의 불순물로서의 질소가 고농도로 되면, 실리콘 결정이 유전위화할 염려가 있다. 통상의 로 내압 1.3∼13.3kPa(10∼100Torr)의 범위에서는, 질소 농도를 20% 이하로 하는 것이 바람직하다.
CZ로(爐) 내로의 수소 가스의 공급은, 시판의 수소 가스 봄베, 수소 가스 저장 탱크, 수소 흡장이 끝난 수소 흡장 합금을 충전한 탱크 등으로부터, 전용의 배관을 통하여 인상로 내로 공급해도 좋다.
결정 중심부에서의 온도 구배(Gc)가 외주부에서의 온도 구배(Ge)보다 작고, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 링 OSF 발생 영역이, 하방으로 뾰족한 V자 형상으로 되는 통상의 핫 존 구조를 이용하여 임계 속도 근방에서 인상을 행하는 경우, 즉, Ge＞Gc의 경우에, 수소 첨가를 조합하면, 수소의 효과에 의해, 링 OSF 발생 영역 및 COP가 결정 중심부에서 발생하기 시작하는 임계 속도 Vo, Vc는 증대하고, 전위 클러스터가 결정의 일부에 발생하기 시작하는 임계 속도 Vd는 저하한다. 따라서, Ge＞Gc이어도 양자가 비교적 가까운 경우, COP나 전위 클러스터가 없는 완전 그로운-인 결함 프리 결정이 얻어지는 경우도 있지만, 인상 속도의 마진은, Ge≤Gc를 충족시키는 경우에 비교하면, 안정되게 그로운-인 결함 프리의 결정을 제조할 수 없다. 또한, Ge＞Gc에서 Ge와 Gc의 차가 큰 경우에는, 예를 들어 수소를 첨가해도 그로운-인 결함 프리가 되는 속도 마진은 얻을 수 없다.
본 발명은 이러한 인식을 기초로 하여 완성된 것이다. 본 발명의 실리콘 웨이퍼는, 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 육성된 실리콘 단결정의 웨이퍼에, 전술한 바와 같은 저온 열처리 공정과 고온 열처리 공정으로 열처리를 행한 것이다.
고온 열처리 공정으로서는, 예를 들면 RTA(Rapid Thermal Annealing)를 이용할 수 있다. RTA 조건의 일 예로서는, 1100℃ 내지 1350℃에서, 0초 이상, Ar 또는 He, 또는 NH3를 포함하는 Ar 또는 He 분위기 중이라는 조건을 이용할 수 있다. 이 때, DZ층 형성에 있어서의 산소 외측 확산을 위한 고온으로 장시간의 열처리를 행하는 일이 없이, 게터링능을 충분히 확보할 수 있는 산소 석출물의 밀도, 사이즈 및, 디바이스 활성 영역을 완전히 무결함으로 할 수 있는 충분한 DZ 폭을 균일하게 확보할 수 있는 웨이퍼를 얻을 수 있다.
이 때, PV 및 PI, 또는 링 OSF 영역이 혼재한 종래의 그로운-인 결함 프리 웨이퍼에서, 상기와 동일한 RTA 처리를 행하면, 결정 육성 시에 공공(空孔) 우세한 PV 및 링 OSF 영역에서는, 산소 석출물의 밀도와 사이즈가 PI 영역과 비교하여 크게 되고, 또한 DZ 폭이 좁아지는, 나아가서는, 디바이스에서의 산화 처리에 의해, 링 OSF 영역에서 OSF가 발생한다는 결함 분포의 불균일한 발생의 문제가 있었다. 본 발명에 의한 PI 영역만이 웨이퍼 면내에서 균일한 그로운-인 결함 프리 웨이퍼에서는, 이와 같은 문제는 해소된다.
(발명의 효과)
본 발명에 의하면, 실리콘 단결정 잉곳을 수소 원자 함유 물질의 기체를 포함하는 불활성 가스 분위기 중에서 육성함으로써, 서멀 도너를 고밀도로 포함한 실리콘 단결정 잉곳을 얻을 수 있고, 이 실리콘 단결정 잉곳으로부터 얻은 실리콘 웨이퍼에 저온 램핑 열처리를 실시함으로써, 벌크 중에 소(小)산소 석출물을 고밀도로 형성할 수 있다. 이와 같이 벌크 중에 소 사이즈·고밀도로 석출물을 포함시킴으로써 고온 열처리에 있어서의 석출이 촉진되고, 열처리 중의 슬립 전위가 신장하기 시작하는 온도(900℃ 이상)에서, 슬립이 신전하는 방향의 전위선 상에 충분한 산소 석출물을 석출시킴으로써, 슬립 신전을 억제할 수 있다.
도1 은 고온 어닐 전의 벌크 중에 있어서의 산소 석출핵의 밀도와 사이즈 분포를 나타내는 도면이다.
도2 는 고온 어닐 전에, 저온 램핑 열처리를 행했을 때의, 벌크 중에 있어서의 산소 석출핵의 밀도와 사이즈 분포를 나타내는 도면이다.
도3 은 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 결함 분포도로, 결정 중심부에서의 온도 구배(Gc)가 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이보다 큰 경우를 나타내고 있다.
도4 는 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에 있어서의 결함 분포도로, 결정 중심부에서의 온도 구배(Gc)가 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이보다 큰 경우이며, 또한 수소 첨가의 경우를 나타내고 있다.
도5 는 인상 속도와 OSF 링 지름의 관계에 미치는 결함 분포의 영향도를 나타내는 도면이다.
도6 은 CZ 결정 육성 시의 결정 중심부에 있어서의 1100℃ 이상의 온도에서의, 공공 및 격자간 실리콘의 농도(Cv 및 Ci)와, 인상 속도(V)와 고액계면(固液界面) 근방에서의 결정측의 온도 구배(G)와의 비(V/G)와의 관계이다.
도7 은 수소 첨가에 의한 인상 속도 영역의 변화를 나타내는 모식도이다.
도8 은 본 실시 형태에 있어서의 실리콘 단결정 제조 방법을 실시하기에 적합한 CZ로의 종단면도이다.
도9 는 각종 결함의 발생 영역을 V/G와 수소 농도의 관계에 의해 나타내는 도표로서, 수소 첨가에 의한 결함 발생을 위한 V/G 영역의 확대를 나타낸다.
도10 은 결정 위치와 그로운-인 결함 프리 영역이 얻어지는 인상 속도 범위(마진)와의 관계를 나타내는 도표이다.
도11 은 저온 열처리 공정을 행하기 위한 매엽식(枚葉式)의 램핑 열처리 장치를 나타내는 모식도이다.
도12의 A, B, C는 수소 첨가에 의한 각 결정 영역의 변화를 검증하기 위한 V자 인상 평가의 결정 단면 사진이다.
도13 은 수소 도프하여 인상한 결정과, 논 도프로 인상한 결정의 각 부위에 있어서의 서멀 도너의 밀도(불순물 농도)를 나타내는 그래프이다.
(도면의 주요 부분에 대한 부호의 설명)
1 : 도가니
1a : 석영 도가니
1b : 흑연 도가니
2 : 히터
3 : 원료 융액
4 : 인상축
5 : 시드 척(seed chuck)
6 : 단결정
7 : 열 차폐체(遮蔽體)
(발명을 실시하기 위한 최량의 형태)
이하, 본 발명에 따른 일 실시 형태를, 도면에 기초하여 설명한다.
도8 은, 본 실시 형태에 있어서의 실리콘 단결정 제조 방법을 실시하기에 적합한 CZ로(爐)의 종단면도이다.
우선, CZ로의 구조에 대하여 설명한다.
CZ로는, 도8 에 나타내는 바와 같이, 챔버 내의 중심부에 배치된 도가니(1)와, 도가니(1)의 외측에 배치된 히터(2)를 구비하고 있다. 도가니(1)는, 내측에 원료 융액(3)을 수용하는 석영 도가니(1a)를 외측의 흑연 도가니(1b)로 지지하는 이중 구조이고, 페디스털(pedestal)이라고 불리는 지지축에 의해 회전 및 승강 구동된다. 도가니(1)의 상방에는, 원통 형상의 열 차폐체(7)가 마련되어 있다. 열 차폐체(7)는, 흑연으로 외각(外殼)을 만들고, 내부에 흑연 펠트(felt)를 충전한 구조이다. 열 차폐체(7)의 내면은, 상단부로부터 하단부에 걸쳐 내경(內徑)이 점차 감소하는 테이퍼면으로 되어 있다. 열 차폐체(7)의 상부 외면은 내면에 대응하는 테이퍼면이고, 하부 외면은, 열 차폐체(7)의 두께를 하방을 향하여 점차 증가시키도록 거의 스트레이트 면으로 형성되어 있다.
이 CZ로는, 예를 들면, 목표 직경이 210mm, 바디 길이가 예를 들면 1200mm인 200mm의 단결정 육성이 가능한 것이어도 좋다. 열 차폐체(7)에 의해, 결정 중심부에서의 온도 구배(Gc)가 결정 외주부에서의 온도 구배(Ge)와 동일하거나 이보다 커지는 핫 존 구조가 구성된다.
그 때, 열 차폐체(7)의 사양 예를 들면 다음과 같다. 도가니에 들어가는 부분의 외경은 예를 들면 470mm, 최하단에 있어서의 최소 내경(S)은 예를 들면 270mm, 반경 방향의 폭(W)은 예를 들면 100mm, 역원추대면(逆圓錐臺面)인 내면의 수직 방향에 대한 기울기는 예를 들면 21°로 한다. 또한, 도가니(1)의 내경은 예를 들면 550mm이고, 열 차폐체(7)의 하단의 융액면으로부터의 높이(H)는 예를 들면 60mm이다.
상기 단면 구조의 단결정 육성 장치를 이용하여 인상을 행할 경우, 융점으로부터 1370℃까지의 축 방향 온도구배는, 단결정 중심부(Gc)에서 3.0∼3.2℃/mm이 고, 주변부(Ge)에서는 2.3∼2.5℃/mm로, Gc/Ge는 약 1.3이 된다. 이 상태는, 인상 속도를 바꿔도 거의 변하지 않는다.
다음으로, 실리콘 단결정을 육성하기 위한 조업 조건의 설정 방법에 대하여 설명한다.
우선 수소 농도와 무결함 결정이 얻어지는 인상 속도의 허용 범위를 파악하기 위해, 수소 농도를 예를 들면 0, 0.1, 3, 5, 8, 10 체적%의 혼합 비율로 하고, 각각의 조건으로 목표 직경, 예를 들면 210mm의 단결정을 육성한다.
즉, 도가니 내에 고순도 실리콘의 다결정을, 예를 들면 130kg 장입(裝入)하고, 단결정의 전기 저항률을 소망하는 값, 예를 들면 10Ω㎝가 되도록 p형(B, Al, Ga 등) 또는 n형(P, As, Sb 등)의 도펀트를 첨가한다. 장치 내를 아르곤 분위기에서, 감압하여 1.33∼13.3kPa(10∼100torr)로 하고, 수소 가스를 아르곤에 대하여 10 체적% 이하의 상기의 소정 혼합 비율이 되도록 설정하여 로 내에 유입시킨다.
이어서 히터(2)에 의해 가열하여 실리콘을 용융시켜, 융액(3)으로 한다. 다음으로, 시드 척(5)에 부착한 종 결정을 융액(3)에 침지(浸漬)하고, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 행한다. 결정 방위는 {100}, {111} 또는 {110}의 어느 하나로 하고, 결정 무전위화를 위한 시드 네킹(necking)을 행한 후, 숄더(shoulder)부를 형성시켜, 교대로 메어 목표 바디 지름의 결정을 육성한다.
결정 바디 길이가, 예를 들면 300mm에 달한 시점에서, 인상 속도를 임계 속도보다도 충분히 큰, 예를 들면 1.0mm/min으로 조정한다. 그 후 인상 길이에 따라서 거의 직선적으로 인상 속도를 저하시켜, 바디 길이가 예를 들면 600mm에 달했을 때에 임계 속도보다도 작은, 예를 들면 0.3mm/min이 되도록 한다. 그 후는 이 인상 속도로, 예를 들면 1200mm까지 바디부를 육성하고, 통상 조건에서 테일링(tailing)을 행한 후, 결정 성장을 종료한다.
다른 수소 농도로 육성된 단결정을 인상축을 따라 세로로 쪼개어, 인상축 근방을 포함하는 판 형상 시편(試片)을 제작하고, 그로운-인 결함의 분포를 관찰하기 위해, Cu 데코레이션을 행한다. 우선, 각각의 시편을 황산동 수용액에 침지한 후 자연 건조하고, 질소 분위기 중에서 900℃로, 20분 정도의 열처리를 행한다. 그 후, 시편 표층의 Cu 실리사이드층을 제거하기 위해, HF/HNO3 혼합 용액 중에 침지하여, 표층 수십 미크론(micron)을 에칭 제거한다. 그 후, X선 토포그래프(topograph)법에 의해 시편에 있어서의 OSF 링의 위치나 각 결함 영역의 분포를 조사한다. 또한, 이 슬라이스 편(片)의 COP의 밀도를, 예를 들면 OPP법, 전위 클러스터의 밀도를, 예를 들면 Secco 에칭법으로 각각 조사한다.
이와 같이, Gc/Ge≥1을 충족시키는 단결정 인상 장치를 이용하여 육성된 결정의 결함 분포는, 도3 에 나타내는 바와 같이 링 형상의 OSF가 U자의 상태로 발생한다. 수소 농도가 커지면 무결함이 되는 부위가 도4 의 B'-C'와 같이 확대하여, 무결함 결정이 되는 인상 속도의 범위(마진)의 확대가 일어난다.
즉, 도4 의 E'-C'에서 나타내는 바와 같이, 공공형의 그로운-인 결함 프리 영역(PV 영역)인 산소 석출 촉진 영역과, 격자간 실리콘형의 그로운-인 결함 프리 영역(PI 영역)으로 이루어지는 그로운-인 결함 프리 단결정 중, 본 실시 형태에서 는, 도4 의 F'-C'에서 나타내는 PI 영역만으로 이루어지는 그로운-인 결함 프리 단결정을 인상하기 위한 격자간 실리콘 우세 영역 인상 속도 범위를 확대한다. 구체적으로는, 도7 에 나타내는 바와 같이 수소가 없는 경우에 비해, 4배 이상 PI 영역의 마진은 확대한다.
상기와 같은 인상 실험에 의해, COP 영역, OSF 링 영역, V형 그로운-인 결함 프리 영역(PV 영역) 및 I형 그로운-인 결함 프리 영역(PI 영역), 전위 클러스터 영역 등의 각 결함 영역의 V/G와 수소 농도와의 관계(도9)가 얻어진다.
또한, 인상 속도를 변화시키는 위치를, 300mm로부터 600mm, 500mm로부터 800mm 및, 700mm로부터 1000mm와 같이 다른 부위에서 수 개소 실시함으로써, 그로운-인 결함 프리화를 위한 인상 속도 범위(마진)와 결정축 방향 위치와의 관계(도10)가 요구된다. 이 도10 으로부터, 그로운-인 결함 프리 단결정을 얻기 위한 조업 조건의 설정이 가능해진다.
본 실시 형태에 있어서, 초크랄스키법에 의해 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 육성하는 경우, 융액에 자장이 인가되어 있는지 아닌지는 따지지 않는다. 자장을 인가하는 MCZ법을 이용하는 것도 가능하다.
이와 같이, 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 인상함으로써, 결정경 방향 전역에 COP 및 전위 클러스터를 포함하지 않고, 격자간 실리콘 우세 영역(PI 영역)의 단결정을 인상 가능한 PI 영역 인상 속도의 범위를 4배 이상으로 확대하여 인상을 행할 수 있다. 그 때문에, 단결 정 직동부 전체를 격자간 실리콘 우세 영역(PI 영역)으로 할 수 있다. 종래, 이른바 그로운-인 결함 프리 단결정을 인상할 때에는, PI 영역 인상 속도는 매우 좁은 범위로 설정하지 않으면 안 되었다. PI 영역 속도를 넓힘으로써, 극히 용이하게, 또한 종래보다도 빠른 인상 속도로 그로운-인 결함 프리 단결정을 육성할 수 있다.
다음으로, 각종 웨이퍼의 제조 방법에 대하여 설명한다.
도10 중의 실선으로 나타내는 속도 범위 내에서, 인상 속도를 대응하는 결정 위치로 설정함으로써, 톱(top)으로부터 보텀(bottom)까지의 전체에 걸쳐, 그로운-인 결함 프리의 결정의 육성이 가능해진다.
그리고, 수소를 도프 함으로써 그로운-인 결함 프리가 되는 인상 속도의 범위(마진)가 도10 에 나타내는 바와 같이, 종래의 수소 첨가 없음의 점선의 범위로부터 실선으로 나타내는 바와 같이 현저하게 확대하여, 그로운-인 결함 프리 결정의 제조 수율은 비약적으로 증대한다.
또한, 도10 의 실선으로 나타난 상한치 이상에서, 상한치의 1.7배 정도 이내의 속도로 인상 속도를 설정한 경우, 그로운-인 결함은 완전하게는 프리가 되지 않지만, 포함되는 COP의 사이즈가 0.1㎛ 이하인 결정의 육성이 가능해진다. 이와 같은 결정을 이용하면, 수소 또는 아르곤 등의 분위기 중에서의 어닐에 의해, 적어도 1㎛ 이상의 깊이의 표층 근방 영역을 그로운-인 결함 프리로 할 수 있다. 게다가, 결함의 사이즈가 0.1㎛ 이하이기 때문에, 1110℃/2hr 정도의 어닐로 표층으로부터 1㎛ 정도의 깊이의 영역에서 완전하게 COP를 소멸시킬 수 있다.
이와 같이, CZ법에 의해 소망 농도의 수소와 산소를 함유하는, 실리콘 단결 정봉을 얻은 후, 이것을 통상의 가공 방법에 따라, ID 소(saw) 또는 와이어 소 등의 절단 장치로 슬라이스 한 후, 모따기, 래핑(lapping), 에칭, 연마 등의 공정을 거쳐 실리콘 단결정 웨이퍼로 가공한다. 또한, 이들 공정 외에도 세정 등 다양한 공정이 있으며, 공정 순의 변경, 생략 등 목적에 따라 적절히 공정은 변경 가능하다.
본 실시 형태의 실리콘 웨이퍼의 제조 방법은, 서멀 도너로의 열처리로서, 비(非)산화 분위기 중에 있어서의 1000℃ 이상 1300℃ 이하에서의 수소 어닐, 아르곤 어닐 등의 고온 열처리 공정과, 상기 고온 열처리 공정 전에 행해지는 저항률 변동을 억제하기 위해 650℃×1hr 정도의 도너 킬러 처리보다도 전에, 서멀 도너가 충분히 존재하는 상태에 있어서 행해지는 저온 열처리 공정을 갖는다.
이 저온 열처리 공정은, 400℃ 이상 650℃ 이하의 온도, 그리고, 승온 레이트가 0.2℃/min 이상 2.0℃/min 이하로 되고, 또한, 램핑 열처리에 의한 것으로 된다. 또한, 저온 열처리 공정에 있어서, 보다 바람직하게는, 온도 범위가 500℃ 이상 600℃ 이하, 및/또는, 승온 레이트가 0.3℃/min 이상 1.0℃/min 이하로 할 수 있다. 이 저온 열처리 공정은, 상기 고온 열처리 공정 전후에 있어서의 산소 농도차가 1.5×1017atoms/㎤ 이상(ASTM-F121 1979), 그리고, 상기 고온 열처리 후의 산소 석출물 밀도가 1.0×1010개/㎤ 이상이 되도록 행해진다.
도11 은, 저온 열처리 공정을 행하기 위한 매엽식 램핑 열처리 장치를 나타내는 것이다.
상기 열처리 장치는, 도면에 나타내는 바와 같이, 실리콘 웨이퍼(W)를 올려놓을 수 있는 원환 형상의 서셉터(11)와, 상기 서셉터(11)를 내부에 수납한 반응실(12)을 구비하고 있다. 또한, 반응실(12)의 외부에는, 실리콘 웨이퍼(W)를 가열하는 할로겐 램프(13)가 배치되어 있다.
서셉터(11)는, 실리콘 카바이트 등으로 형성되어 있고, 내주측(內周側)에 단부(段部)(11a)가 마련되어, 상기 단부(11a) 상에 실리콘 웨이퍼(W)의 주연부(周緣部)를 올려놓는다. 반응실(12)에는, 실리콘 웨이퍼(W)의 표면에 분위기 가스(G)를 공급하는 공급구(12a) 및, 공급된 분위기 가스(G)를 배출하는 배출구(12b)가 마련되어 있다. 또한, 공급구(12a)는, 분위기 가스(G)의 공급원(14)에 접속되어 있다.
이 열처리 장치에 의해 실리콘 웨이퍼(W)에 저온 열처리를 행하려면, 서셉터(11)에 실리콘 웨이퍼(W)를 올려놓은 후, 공급구(12a)로부터 분위기 가스(G)를 실리콘 웨이퍼(W)의 표면에 공급한 상태에서, 램프(13)을 점등하고, 상기의 범위의 온도 조건·승온 속도에서, 열처리를 행한다. 이 저온 열처리에 의해, 실리콘 웨이퍼(W) 내에 산소 석출핵을 형성한다.
수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 CZ법에 의해 육성함으로써, 이 단결정 중에, 에즈-그로운(as-grown)의 상태에서 서멀 도너(TD)를 벌크 중에 고밀도로 형성한다. 이 단결정으로부터 슬라이스된 웨이퍼에 상기 저온 열처리 공정을 행함으로써, 소 사이즈의 산소 석출핵을 벌크 중에 고밀도로 형성하고, 이 소 사이즈 고밀도의 산소 석출핵에 의해, 고온 열처리 중에 발생하는 슬립 신전을 억제한다.
상기 저온 열처리 공정에서는, 서멀 도너를 고밀도로 포함한 수소 도프 웨이퍼에 저온 램핑 처리를 실시하기 때문에, 고온 열처리 공정 중의 슬립 신전을 억제하기 위해서 필요한 소 사이즈의 산소 석출핵을 벌크 중에 고밀도로 형성하는 것이 가능해진다.
여기서, 고온 열처리 공정 중의 슬립 신전을 억제하려면, 전위가 신장하기 시작하는 온도(900℃ 이상)에서, 슬립이 신전하는 방향의 전위선 상에 어떻게 산소석출물을 석출시키는가가 중요하다. 따라서, 저온 열처리 공정에 있어서, 상기의 온도 범위보다 높은 온도까지 온도 범위를 설정하면 고온 열처리 공정에 있어서 슬립이 신전할 가능성이 있기 때문에 바람직하지 않으며, 상기의 온도 범위보다 낮은 온도로 설정하면 필요한 산소 석출핵 형성이 촉진되지 않을 가능성이 있기 때문에 바람직하지 않다.
고온 열처리로서는, DZ-IZ에 의한 수소 어닐, 아르곤 어닐 이외에, 1300℃ 이상의 고온에서 실시하는 SIMOX 어닐 등을 들 수 있다.
또한, msec 오더(order)로 급속 승강온(昇降溫) 가능한 RTA(Rapid Thermal Annealing) 처리나 레이저 조사에 의한 열처리를 채용할 수 있다.
본 실시 형태에 있어서는, 수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 실리콘 단결정을 인상하여 서멀 도너가 충분히 존재하는 실리콘 웨이퍼에 상기와 같은 저온 램핑 열처리를 행함으로써, 아르곤 어닐 등의 후에도 잔존하고, 슬립 신전을 방지 가능한 SiO4를 웨이퍼 중에 형성하는 것이 가능해진다.
이와 같은 웨이퍼는 이대로 통상의 PW(폴리시 웨이퍼, 경면(鏡面) 웨이퍼)로서 디바이스 제조에 이용할 수 있으며, SOI용 기판으로서도 유용하다.
여기서, 실리콘 단결정 인상 장치에 의한 V자 인상 평가를 행한 결과를 설명한다.
인상 속도를 최대 인상 속도의 0.7→0.35→0.7의 비가 되도록 변화시키고, 이 때, 인상 시의 수소 농도와 로 내 압력을 각각, (a)0%, 30torr (b)6%, 30torr (c)6%, 70torr로 하고, 각각을 인상하여, 결정축 방향에 있어서의 표면을 관찰했다.
도12 A, B, C에 나타내는 것은, 상기 결정의 절단 표면에, 이하의 처리를 행하고, 관찰한 결과를 정리한 것이다.
이와 같이 하여, 다른 수소 농도로 육성된 단결정을 인상축을 따라 세로로 쪼개, 인상축 근방을 포함하는 판 형상 시편을 제작하고, 그로운-인 결함의 분포를 관찰하기 위해, Cu 데코레이션을 행한다. 우선, 각각의 시편을 황산동 수용액에 침지한 후 자연 건조하고, 질소 분위기 중에서 900℃로, 20분 정도의 열처리를 행한다. 그 후, 시편 표층의 Cu 실리사이드층을 제거하기 위해, HF/HNO3 혼합 용액 중에 침지하여, 표층 수십 미크론을 에칭 제거한 후, X선 토포그래프법에 의해 OSF 링의 위치나 각 결함 영역의 분포를 조사한다.
또한, 이 때의, 도9 에 대응하는 각 영역과 인상 속도가, 수소 첨가에 의해 어느 정도 변화했는지의 결과를 도7 및 표 1에 나타낸다. 또한, 표 1의 각 결함 영역에 있어서의 인상 속도 마진은, 결정 중심부에서의 결정축 방향으로 본 각 결함 영역의 폭을 측정하여 산출했다.
수소 농도 로 내 압력 각 영역의 인상 속도 마진(mm/min)
PI 영역 PV 영역 R-OSF 영역
논 도프 ― 30torr 0.009 0.005 0.024
수소 도프 6% 30torr 0.040 0.006 0.018
6% 70torr 0.063 0.006 0.020
도7 과 표 1에 나타내는 결과로부터, 수소를 첨가함으로써, PV 영역 및 링 OSF 영역의 인상 속도 마진은 크게 변화하지 않았지만, PI 영역의 인상 속도 마진은, 로 내압(內壓)이 30torr의 경우에는 수소를 첨가하지 않을 경우에 비해 약 4.4배로, 또한 70torr의 경우에는 약 7배로 확대하고 있다. 이것으로부터, 수소 분압에 의존하여 PI 영역의 폭이 현저하게 확대하는 것을 알 수 있다.
(실시예)
이하, 본 발명에 관계되는 실시예를 설명한다.
(실시예 1)
고온 열처리 중의 내(耐) 슬립 특성을 조사하기 위해, 인상 속도 0.7mm/min 일정(一定)으로 하고, 수소 농도 6% 분위기 중에서 인상한 실리콘 단결정으로부터 슬라이스한 실리콘 웨이퍼에 대하여, 표 2에 나타내는 3종류의 열처리 프로세스를 행하고, 이들 실리콘 웨이퍼의 XRT(X-ray Topograph) 평가를 실시하여, 얻어진 사진을 바탕으로 웨이퍼 지지 보트 손상으로부터의 슬립 길이를 비교했다. 웨이퍼 강도의 열처리 프로세스 의존성 결과를 표 2에 나타낸다.
또한 열처리 분위기는 모두 Ar 분위기에서 실시했다.
수준 열처리 슬립 길이 비
1 DK 처리 (650℃×30min) → 어닐 (1200℃×1hr) 1
2 램핑 열처리1 → DK 처리 (650℃×30min) → 어닐 (1200℃×1hr) 0.5
3 램핑 열처리2 → DK 처리 (650℃×30min) → 어닐 (1200℃×1hr) ＜0.1
표 2 중에 나타내는 "램핑 열처리1"이란 500℃로부터 650℃의 램핑 레이트가 2.5℃/min인 열처리이고, "램핑 열처리2"란, 500℃로부터 650℃의 램핑 레이트가 0.3℃/min인 열처리이다.
"램핑 열처리2"를 실시함으로써, 보트 손상으로부터의 슬립은 거의 억제되는 것이 판명됐다.
또한 고온 어닐이 끝난 웨이퍼(수준 1∼3)를, 산소 분위기 중에서 1000℃×16hr의 추가 열처리 후, 에칭 처리로 BMD를 현재화(顯在化)시켜, BMD 개수의 카운트를 실시한 결과와 열처리 전후의 산소 농도차(ΔOi)를, 웨이퍼 강도의 BMD 밀도/ΔOi 의존성으로서 표 3에 나타낸다.
수준 BMD 밀도(개/㎤) BMD 밀도(개/㎤)
1 1.0×109 1.0×1017
2 5.0×109 1.3×1017
3 1.5×1010 1.5×1017
상기 결과로부터, 열처리 중의 슬립을 억제하려면 적어도 1.0×1010개/㎤ 이상의 BMD 밀도와 열처리 전후의 ΔOi가 1.5×1017atoms/㎤ 이상 필요한 것이 확인된다.
또한, 인상 속도 0.7mm/min 일정으로 하고, 수소 농도 6% 분위기 중에서 인상한 전장(全長) 800mm의 수소 도프 결정으로부터 웨이퍼를 잘라내, 사탐침법(四探針法)에 의해 각 부위의 비저항(比抵抗)을 측정했다. 그 후, 서멀 도너를 소실시키는 DK(도너 킬러) 처리로서, 650℃×30min의 열처리를 실시한 후, 재차 웨이퍼의 비저항을 측정했다.
도13 에 각 부위에서의 DK 처리 전후의 비저항치의 변화로부터 환산한 불순물 농도(서멀 도너의 밀도)를 기록한다. REF(논 도프)로서 수소를 공급하지 않을 때의 불순물 농도를 같이 기록한다.
도면의 결과로부터, 수소 첨가를 행함으로써, 불순물 농도(서멀 도너의 밀도)를 크게 할 수 있는 것을 알 수 있다. 이에 따라, 표 2에 나타낸 바와 같이, 저온 열처리에 의해, 1200℃×1hr 어닐에 있어서의 슬립 신전을 억제하는 것이 가능해지는 것을 알았다.
(실시예 2)
다음으로, 불활성 가스 분위기 중의 수소농도(체적%)에 의한 내(耐) 슬립 특성을 조사하기 위해, 인상 속도 0.7mm/min 일정으로 하고, 불활성 가스 분위기 중의 수소 농도(체적%)를 0.1%, 3%, 6%, 10%, 20%, 0%의 6수준으로 변화시킨 실리콘 단결정 잉곳을 육성하고, 당해 상기 잉곳으로부터 잘라낸 실리콘 웨이퍼를 준비했다. 각 실리콘 웨이퍼에 대하여 500℃로부터 650℃의 램핑 레이트가 0.3℃/min인 저온 램핑 열처리를 행한 후, 650℃×30min의 DK 처리 및 1200℃×1hr의 고온 열처리를 행한다. 이들 실리콘 웨이퍼의 XRT(X-ray Topograph) 평가를 실시하여, 얻어진 사진을 바탕으로 웨이퍼 지지 보트 손상으로부터의 슬립 길이를 비교했다. 그 결과를 표 4에 나타낸다. 또한 열처리 분위기는 모두 Ar 분위기에서 실시했다.
수준 수소 농도 (체적%) 슬립 길이 비
1 (본 발명예) 0.1 1
2 (본 발명예) 3 0.5
3 (본 발명예) 6 ＜0.1
4 (본 발명예) 10 ＜0.1
5 (본 발명예) 20 ＜0.1
6 (비교예) 0 10
표 4로부터 분명한 바와 같이, 본 발명예(수준 1∼5)의 실리콘 웨이퍼는, 비교예(수준6)의 실리콘 웨이퍼에 비해, 현격히 슬립 신전을 억제할 수 있다. 특히, 불활성 가스 분위기 중의 수소 농도가 3% 이상이면, 목시(目視) 레벨에서는 슬립 신전을 검출할 수 없기까지 억제할 수 있는 것을 알 수 있다.
본 발명에 의하면, 실리콘 단결정 잉곳을 수소 원자 함유 물질의 기체를 포함하는 불활성 가스 분위기 중에서 육성함으로써, 에즈-그로운(as-grown)의 상태에서 서멀 도너를 고밀도로 포함한 실리콘 단결정 잉곳을 얻을 수 있다. 이와 같은 결정으로부터 웨이퍼를 잘라내, 저온 열처리를 행함으로써, 소산소 석출물을 고밀도로 형성할 수 있고, DZ-IG법 등으로 행해지는 1000℃ 이상의 고온 열처리를 할 때에, 석출물에 의한 슬립의 신전의 억제에 의해 강도의 저하가 방지된다. 본 발 명에 의해, 디바이스 형성에 불가결한 DZ층을 갖고, 또한 강도가 우수한 실리콘 웨이퍼를 얻을 수 있다.
본 발명의 실리콘 웨이퍼에서는, 웨이퍼 전역을 격자간 실리콘 우세 영역만으로 이루어지는 것으로 하고, 산소 석출물의 밀도와 사이즈 및 DZ 폭이 웨이퍼의 면내에서 현저하게 균일한 우수한 웨이퍼를 얻을 수 있다.
또한, 본 발명에 의하면, 그로운-인(Grown-in) 프리 결함 결정의 육성에 수소 첨가를 조합함으로써, 결함 프리화를 위한 인상 속도 범위를 확대하고, 무결함 결정을 안정되게 육성할 수 있어, 그로운-인 결함 프리 결정의 제조 수율이 현저하게 향상된다.

Claims (9)

  1. 실리콘 단결정 웨이퍼의 제조 방법으로서,
    수소 원자 함유 물질의 기체를 포함하는 불활성 분위기 중에서 CZ법에 의해 실리콘 단결정을 육성하는 공정과,
    상기 실리콘 단결정으로부터 웨이퍼를 잘라내는 공정과,
    상기 웨이퍼에 비(非)산화 분위기 중에 있어서의 1000℃ 이상 1300℃ 이하에서의 열처리를 행하는 고온 열처리 공정과,
    상기 고온 열처리 공정 전에, 상기 열처리 온도보다 낮은 온도에서 상기 웨이퍼에 열처리를 행하는 저온 열처리 공정을 갖는 실리콘 웨이퍼의 제조 방법으로,
    상기 불활성 분위기 중에 있어서의 수소 농도가, 로 내 압력 1.3∼13.3kPa의 조건에서, 3% 이상 10% 이하의 범위로 설정되고,
    상기 저온 열처리 공정이 온도 범위가 400℃ 이상 650℃ 이하이고, 승온 레이트(rate)가 0.2℃/min 이상 2.0℃/min 이하인 램핑 열처리 공정인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    추가로, 상기 고온 열처리 공정 전에, 상기 웨이퍼에 저항률 변동을 방지하기 위한 도너 킬러(donor killer) 열처리를 600∼700℃ 에서 0.5∼2시간 행하는 도너 킬러 열처리 공정을 가지며,
    상기 저온 열처리 공정이, 상기 도너 킬러 열처리 공정 전에, 상기 도너 킬러 열처리 온도보다 낮은 온도에서, 상기 웨이퍼에 열처리를 행하는 공정인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 저온 열처리 공정에 의해, 상기 고온 열처리 공정 전후에 있어서의 산소 농도차를 ASTM-F121 1979로 측정하여 1.5×1017atoms/㎤ 이상으로 하는 실리콘 웨이퍼의 제조 방법.
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 고온 열처리 후의 산소 석출물 밀도를 1.0×1010개/㎤ 이상으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  8. 제1항 또는 제2항에 기재된 제조 방법에 의해 제조되는 실리콘 웨이퍼로서, 산소 석출물의 밀도가 1.0×1010개/㎤ 이상이고, 상기 산소 석출물의 크기가 80∼200nm인 실리콘 웨이퍼.
  9. 제1항에 있어서,
    상기 불활성 분위기 중에 있어서의 질소 농도는 20% 이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
KR1020077028403A 2005-07-27 2005-11-09 실리콘 웨이퍼 및 그 제조 방법 KR100939299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00217647 2005-07-27
JP2005217647 2005-07-27

Publications (2)

Publication Number Publication Date
KR20080003937A KR20080003937A (ko) 2008-01-08
KR100939299B1 true KR100939299B1 (ko) 2010-01-28

Family

ID=37683097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028403A KR100939299B1 (ko) 2005-07-27 2005-11-09 실리콘 웨이퍼 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20070095274A1 (ko)
EP (1) EP1909315A4 (ko)
JP (1) JPWO2007013189A1 (ko)
KR (1) KR100939299B1 (ko)
CN (1) CN100565820C (ko)
DE (1) DE05806093T1 (ko)
TW (1) TWI310794B (ko)
WO (1) WO2007013189A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US8916425B2 (en) 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN101942701A (zh) * 2010-09-03 2011-01-12 浙江碧晶科技有限公司 一种太阳能级硅晶体的热处理方法
CN102286784A (zh) * 2011-08-19 2011-12-21 江西旭阳雷迪高科技股份有限公司 一种电阻率异常太阳能多晶硅片的处理方法
CN102304764A (zh) * 2011-09-19 2012-01-04 江西旭阳雷迪高科技股份有限公司 一种单晶硅片降低电阻值的处理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
CN102634850A (zh) * 2012-03-31 2012-08-15 江苏鑫和泰光电科技有限公司 一种蓝宝石晶片的退火方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
JP6484762B2 (ja) * 2016-07-06 2019-03-13 株式会社トクヤマ 単結晶シリコン板状体およびその製造方法
JP6699620B2 (ja) * 2017-05-26 2020-05-27 株式会社Sumco シリコン単結晶の製造方法
EP3623801B1 (en) 2018-09-14 2022-11-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining the thermal donor concentration of a semiconductor sample
JP7230746B2 (ja) * 2019-09-02 2023-03-01 株式会社Sumco 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
JP7359241B2 (ja) * 2022-03-15 2023-10-11 株式会社Sumco シリコン単結晶の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
KR20050052478A (ko) * 2002-10-08 2005-06-02 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS61178495A (ja) * 1985-01-31 1986-08-11 Fujitsu Ltd 単結晶の成長方法
JPH04298042A (ja) * 1991-03-27 1992-10-21 Komatsu Electron Metals Co Ltd 半導体の熱処理方法
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
JP3861524B2 (ja) * 1999-09-06 2006-12-20 信越半導体株式会社 シリコンウエーハ及びその製造方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
KR20050052478A (ko) * 2002-10-08 2005-06-02 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Also Published As

Publication number Publication date
KR20080003937A (ko) 2008-01-08
CN101238557A (zh) 2008-08-06
EP1909315A1 (en) 2008-04-09
JPWO2007013189A1 (ja) 2009-02-05
DE05806093T1 (de) 2008-08-21
US20070095274A1 (en) 2007-05-03
TWI310794B (en) 2009-06-11
WO2007013189A1 (ja) 2007-02-01
CN100565820C (zh) 2009-12-02
TW200704834A (en) 2007-02-01
EP1909315A4 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR100822249B1 (ko) 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
KR100782662B1 (ko) 실리콘 웨이퍼 및 ｓｏｉ 기판
KR100844260B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 및 실리콘 단결정 육성방법
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP5605468B2 (ja) シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JPWO2009028658A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
KR100955887B1 (ko) 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼의 제조 방법
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2009073684A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 9