[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100914982B1 - 반도체 소자의 금속배선 및 그 형성방법 - Google Patents

반도체 소자의 금속배선 및 그 형성방법

Info

Publication number
KR100914982B1
KR100914982B1 KR1020080000319A KR20080000319A KR100914982B1 KR 100914982 B1 KR100914982 B1 KR 100914982B1 KR 1020080000319 A KR1020080000319 A KR 1020080000319A KR 20080000319 A KR20080000319 A KR 20080000319A KR 100914982 B1 KR100914982 B1 KR 100914982B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
metal wiring
forming
metal
Prior art date
Application number
KR1020080000319A
Other languages
English (en)
Other versions
KR20090074510A (ko
Inventor
김정태
염승진
김백만
정동하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000319A priority Critical patent/KR100914982B1/ko
Priority to US12/326,374 priority patent/US7741216B2/en
Publication of KR20090074510A publication Critical patent/KR20090074510A/ko
Application granted granted Critical
Publication of KR100914982B1 publication Critical patent/KR100914982B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, V막, VxNy막 및 VxNyOz막의 다층 구조를 포함하는 확산방지막; 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함한다.

Description

반도체 소자의 금속배선 및 그 형성방법{METAL WIRING OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로, 보다 상세하게는, 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 한편, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소되하고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다.
상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄 및 텅스텐이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다. 다마신 금속배선 공정은 층간절연막을 식각해서 다마신 패턴을 형성하고, 상기 다마신 패턴을 구리막으로 매립하여 금속배선을 형성하는 기술이며, 싱글-다마신(Single-Damascene) 공정과 듀얼-다마신(Dual-Damascene) 공정으로 나눌 수 있다.
상기 다마신 공정의 적용하는 경우에는 다층 금속배선에서 상층 금속배선, 그리고, 상기 상층 금속배선과 하층 금속배선을 콘택시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
또한, 상기 금속배선 물질로 구리막을 적용하는 경우에는 알루미늄막을 적용하는 경우와 달리 층간절연막을 통해 기판으로의 구리막 성분이 확산된다. 상기 확산된 구리막 성분은 실리콘으로 이루어진 반도체 기판 내에서 딥 레벨(Deep Level) 불순물로서 작용하여 누설 전류를 유발하므로, 상기 구리막과 층간절연막의 접촉 계면에 확산방지막(Diffusion Barrier)을 형성해주어야 한다. 상기 확산방지막은 통상 TiN막, Ta막 및 TaN막 중 어느 하나의 막을 사용한다.
그러나, 전술한 종래기술의 경우에는 40nm급 이상의 초고집적 소자의 제조시 TiN막, Ta막 및 TaN막 중 어느 하나의 막으로 이루어진 확산방지막의 특성이 저하되어 누설 전류가 야기되거나, 콘택 저항이 증가하며, 그 결과, 소자 특성 및 신뢰성이 저하된다.
본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
또한, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, V막, VxNy막 및 VxNyOz막의 다층 구조를 포함하는 확산방지막; 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함한다.
상기 V막은 10∼100Å의 두께를 갖는다.
상기 VxNy막은 5∼50Å의 두께를 갖는다.
상기 VxNy막의 x는 0.8∼0.95의 범위를 갖고, y는 0.05∼0.2의 범위를 갖는다.
상기 VxNyOz막은 5∼50Å의 두께를 갖는다.
상기 VxNyOz막의 x는 0.7∼0.94의 범위를 갖고, y는 0.05∼0.2의 범위를 가지며, z는 0.01∼0.1의 범위를 갖는다.
상기 금속막은 구리막을 포함한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계; 상기 배선 형성 영역의 표면을 포함한 절연막 상에 V막, VxNy막 및 VxNyOz막의 다층 구조를 포함하는 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계;를 포함한다.
상기 확산방지막을 형성하는 단계는, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 V막을 형성하는 단계; 상기 V막 상에 VxNy막을 형성하는 단계; 및 상기 VxNy막의 표면을 산화시켜 VxNyOz막을 형성하는 단계;를 포함한다.
상기 V막은 10∼100Å의 두께를 갖도록 형성한다.
상기 V막은 PVD(Physical Vapor Deposition), 또는, CVD(Chemical Vapor Deposition) 방식으로 형성한다.
상기 CVD 방식은 소오스 가스로서 10∼100sccm의 V(NMe2)4를 사용하여 수행한다.
상기 CVD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다.
상기 VxNy막은 x가 0.8∼0.95의 범위를 갖고, y가 0.05∼0.2의 범위를 갖는 막으로 형성한다.
상기 VxNy막은 5∼50Å의 두께를 갖도록 형성한다.
상기 VxNy막은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition) 중 어느 하나의 방식으로 형성한다.
상기 CVD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 사용하여 수행한다.
상기 CVD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다.
상기 ALD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 교대로 주입하여 수행한다.
상기 ALD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다.
상기 VxNy막은 상기 V막의 표면을 질화시켜 형성한다.
상기 V막의 질화는 상기 V막을 질소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행한다.
상기 열처리는 10∼1000sccm의 N2를 사용하여 수행한다.
상기 열처리는 200∼500℃의 온도 조건으로 수행한다.
상기 플라즈마 처리는 10∼500sccm의 N2를 사용하여 수행한다.
상기 플라즈마 처리는 200∼500℃의 온도 조건 및 1∼10Torr의 압력 조건으로 수행한다.
상기 플라즈마 처리는 100∼1000W의 RF(Radio Frequency) 파워 조건으로 수행한다.
상기 VxNyOz막은 x가 0.7∼0.94의 범위를 갖고, y가 0.05∼0.2의 범위를 가지며, z가 0.01∼0.1의 범위를 갖는 막으로 형성한다.
상기 VxNyOz막은 5∼50Å의 두께를 갖도록 형성한다.
상기 VxNy막의 산화는 상기 VxNy막을 산소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행한다.
상기 금속막은 구리막을 포함한다.
본 발명은 구리막을 이용하는 금속배선의 형성시 V막, VxNy막 및 VxNyOz막의 다층 구조를 포함하는 확산방지막을 형성함으로써, 상기 확산방지막의 두께를 종래 보다 증가시키지 않고도 확산방지막의 특성을 개선할 수 있다. 이에 따라, 본 발명은 상기 확산방지막의 특성을 개선하여 구리막의 성분이 확산되는 것을 방지할 수 있으며, 또한, 누설 전류 및 콘택 저항을 개선할 수 있으므로, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위해 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 제1식각정지막
104 : 제1절연막 106 : 제2식각정지막
108 : 절연막 D : 배선 형성 영역
110 : V막 112 : VN막
114 : VNO막 116 : 확산방지막
118a : 금속막 118 : 금속배선
본 발명은 구리막과 절연막 사이에 V막, VxNy막 및 VxNyOz막의 다층 구조를 포함하는 확산방지막을 형성한다. 이렇게 하면, 상기 확산방지막의 두께를 종래 보다 증가시키지 않고도 확산방지막의 특성을 개선할 수 있다. 따라서, 본 발명은 상기 확산방지막의 특성을 개선하여 구리막의 성분이 확산되는 것을 방지할 수 있으며, 또한, 누설 전류 및 콘택 저항을 개선할 수 있으므로, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위해 도시한 단면도이다.
도시된 바와 같이, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상에 배선 형성 영역(D)을 갖는 제1 및 제2절연막(104, 108)이 형성되어 있다. 상기 반도체 기판(100)과 제1절연막(104) 사이에는 제1식각정지막(102)이 형성되어 있으며, 상기 제1절연막(104)과 제2절연막(108) 사이에는 제2식각정지막(106)이 형성되어 있다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 트렌치 및 비아홀 구조로 형성될 수 있다.
상기 제1 및 제2절연막(104, 108)의 배선 형성 영역(D) 표면 상에 V막(110)과 VN막(112) 및 VNO막(114)의 다층 구조를 포함하는 확산방지막(116)이 형성되어 있다. 상기 확산방지막(116)의 V막(110)은 10∼100Å의 두께를 가지며, 상기 VN막(112)과 상기 VNO막(114)은 각각 5∼50Å의 두께를 갖는다. 그리고, 상기 VN막(112)은, 바람직하게, VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)막이며, 상기 VNO막(114)은, 바람직하게, VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)이다.
상기 확산방지막(116) 상에 상기 제1 및 제2절연막(104, 108)의 배선 형성 영역(D)을 매립하도록 금속배선(118)이 형성되어 있다. 상기 금속배선(118)은 구리막을 포함한다.
본 발명의 금속배선(118)은 구리막과 제1 및 제2절연막(104, 108) 사이에 V막(110)과 VN막(112) 및 VNO막(114)의 다층 구조를 포함하는 확산방지막(116)이 형성되므로, 상기 구리막의 성분이 절연막(102)으로 확산되는 것을 방지할 수 있다. 따라서, 본 발명은 상기 확산방지막(116)의 두께를 종래 보다 증가시키지 않고도 확산방지막(116) 자체의 특성을 개선할 수 있으며, 이에 따라, 본 발명은 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 제1 및 제2절연막(104, 108)을 차례로 형성한다. 상기 반도체 기판(100)과 상기 제1절연막(104)의 사이 및 상기 제1절연막(104)과 제2절연막(108)의 사이에 각각 제1식각정지막(102)과 제2식각정지막(106)을 형성함이 바람직하다. 상기 제1 및 제2식각정지막(102, 106)은, 예컨대, SiN막으로 형성한다.
도 2b를 참조하면, 상기 제2절연막(108), 제2식각정지막(106), 제1절연막(104) 및 제1식각정지막(102)을 식각하여 배선 형성 영역(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 트렌치 및 비아홀 구조로 형성할 수 있다.
도 2c를 참조하면, 상기 배선 형성 영역(D)의 표면을 포함한 제2절연막(108) 상에, 바람직하게, 10∼100Å의 두께를 갖도록 V막(110)을 형성한다. 상기 V막(110)은, 예컨대, PVD, 또는, CVD 방식으로 형성하며, 상기 CVD 방식은 소오스 가스로서 10∼100sccm의 V(NMe2)4를 사용하고200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다.
도 2d를 참조하면, 상기 V막(110) 상에 VN막(112), 바람직하게, VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)막을 형성한다. 상기 VN막(112)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition) 중 어느 하나의 방식으로 형성하거나, 또는, 상기 V막(110)의 표면을 질화시켜 형성한다.
상기 VN막(112)을 형성하기 위한 CVD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 사용하며, 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다. 상기 VN막(112)을 형성하기 위한 ALD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 교대로 주입하여 수행하며, 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행한다.
상기 VN막(112)을 형성하기 위한 질화는 상기 V막(110)을 질소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행하며, 이를 통해, 상기 V막(110) 상에 5∼50Å의 두께를 갖는 VN막(112)이 형성된다. 상기 열처리는 10∼1000sccm의 N2를 사용하여 200∼500℃의 온도 조건으로 수행하며, 상기 플라즈마 처리는 10∼500sccm의 N2를 사용하여 200∼500℃의 온도 조건과 1∼10Torr의 압력 조건 및 100∼1000W의 RF(Radio Frequency) 파워 조건으로 수행한다.
도 2e를 참조하면, 상기 VN막(112)의 표면을 산화시켜 VNO막(114), 바람직하게, VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)을 형성한다. 상기 VN막(112)의 산화는 상기 VN막(112)을 산소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행한다. 이를 통해, 상기 VN막(112)의 표면 상에 5∼50Å의 두께를 갖는 VNO막(114)이 형성되며, 그 결과, 상기 배선 형성 영역(D)의 표면을 포함한 제2절연막(108) 상에 V막(110)과 VN막(112) 및 VNO막(114)의 다층 구조를 포함하는 확산방지막(116)을 형성한다.
도 2f를 참조하면, 상기 확산방지막(116) 상에 상기 배선 형성 영역(D)을 매립하도록 금속막(118a)을 형성한다. 상기 금속막(118a)은, 바람직하게, 구리막으로 형성한다.
도 2g를 참조하면, 상기 금속막 및 확산방지막(116)을 상기 제2절연막(108)이 노출되도록 CMP(Chemical Mechanical Polishing)하여 상기 배선 형성 영역(D)을 매립하는 금속배선(118)을 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 금속배선을 완성한다.
이와 같이, 본 발명은 금속배선의 확산방지막으로서 V막, VxNy막 및 VxNyOz막을 형성함으로써, 상기 확산방지막의 두께를 종래 보다 증가시키지 않고도 상기 확산방지막의 특성을 개선할 수 있다. 이를 통해, 본 발명은 구리막의 성분이 절연막으로 확산되는 것을 방지할 수 있으며, 또한, 누설 전류 및 콘택 저항을 개선할 수 있으므로, 따라서, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (31)

  1. 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막;
    상기 절연막의 배선 형성 영역 표면 상에 형성되며, V막, VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2) 및 VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)이 차례로 적층된 삼중막 구조를 포함하는 확산방지막; 및
    상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;
    을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  2. 제 1 항에 있어서,
    상기 V막은 10∼100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  3. 제 1 항에 있어서,
    상기 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)은 5∼50Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)은 5∼50Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  8. 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계;
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 V막, VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2) 및 VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)이 차례로 적층된 삼중막 구조를 포함하는 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 8 항에 있어서,
    상기 확산방지막을 형성하는 단계는,
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 V막을 형성하는 단계;
    상기 V막 상에 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)을 형성하는 단계; 및
    상기 VxNy막의 표면을 산화시켜 VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 9 항에 있어서,
    상기 V막은 10∼100Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 9 항에 있어서,
    상기 V막은 PVD(Physical Vapor Deposition), 또는, CVD(Chemical Vapor Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 11 항에 있어서,
    상기 CVD 방식은 소오스 가스로서 10∼100sccm의 V(NMe2)4를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 11 항에 있어서,
    상기 CVD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 삭제
  15. 제 9 항에 있어서,
    상기 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)은 5∼50Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  16. 제 9 항에 있어서,
    상기 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)은 PVD, CVD 및 ALD(Atomic Layer Deposition) 중 어느 하나의 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  17. 제 16 항에 있어서,
    상기 CVD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  18. 제 16 항에 있어서,
    상기 CVD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  19. 제 16 항에 있어서,
    상기 ALD 방식은 소오스 가스로서 각각 10∼100sccm의 V(NMe2)4와 NH3를 교대로 주입하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  20. 제 16 항에 있어서,
    상기 ALD 방식은 200∼500℃의 온도 조건 및 0.1∼10Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  21. 제 9 항에 있어서,
    상기 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)은 상기 V막의 표면을 질화시켜 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  22. 제 21 항에 있어서,
    상기 V막의 질화는 상기 V막을 질소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  23. 제 22 항에 있어서,
    상기 열처리는 10∼1000sccm의 N2를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  24. 제 22 항에 있어서,
    상기 열처리는 200∼500℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  25. 제 22 항에 있어서,
    상기 플라즈마 처리는 10∼500sccm의 N2를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  26. 제 22 항에 있어서,
    상기 플라즈마 처리는 200∼500℃의 온도 조건 및 1∼10Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  27. 제 22 항에 있어서,
    상기 플라즈마 처리는 100∼1000W의 RF(Radio Frequency) 파워 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  28. 삭제
  29. 제 9 항에 있어서,
    상기 VxNyOz막(0.7≤x≤0.94, 0.05≤y≤0.2, 0.01≤z≤0.1)은 5∼50Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  30. 제 9 항에 있어서,
    상기 VxNy막(0.8≤x≤0.95, 0.05≤y≤0.2)의 산화는 상기 VxNy막을 산소 분위기에서 열 처리, 또는, 플라즈마 처리하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  31. 제 8 항에 있어서,
    상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020080000319A 2008-01-02 2008-01-02 반도체 소자의 금속배선 및 그 형성방법 KR100914982B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080000319A KR100914982B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 및 그 형성방법
US12/326,374 US7741216B2 (en) 2008-01-02 2008-12-02 Metal line of semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000319A KR100914982B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20090074510A KR20090074510A (ko) 2009-07-07
KR100914982B1 true KR100914982B1 (ko) 2009-09-02

Family

ID=40797169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000319A KR100914982B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 및 그 형성방법

Country Status (2)

Country Link
US (1) US7741216B2 (ko)
KR (1) KR100914982B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161667B1 (ko) * 2008-12-30 2012-07-03 에스케이하이닉스 주식회사 반도체 소자의 금속배선 및 그 형성방법
KR20110072331A (ko) * 2009-12-22 2011-06-29 삼성전자주식회사 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8735280B1 (en) 2012-12-21 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US11898243B2 (en) * 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
KR20010090729A (ko) * 2000-03-27 2001-10-19 니시무로 타이죠 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528180B1 (en) * 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
JP5031953B2 (ja) * 2001-06-28 2012-09-26 株式会社アルバック 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP4133589B2 (ja) * 2003-04-21 2008-08-13 株式会社高純度化学研究所 テトラキス（エチルメチルアミノ）バナジウムとその製造方法およびそれを用いた窒化バナジウム膜の形成方法
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4783561B2 (ja) * 2004-09-27 2011-09-28 株式会社アルバック 銅配線の形成方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
KR20010090729A (ko) * 2000-03-27 2001-10-19 니시무로 타이죠 반도체 장치

Also Published As

Publication number Publication date
US20090166870A1 (en) 2009-07-02
KR20090074510A (ko) 2009-07-07
US7741216B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
US7898082B2 (en) Nitrogen rich barrier layers and methods of fabrication thereof
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US6472231B1 (en) Dielectric layer with treated top surface forming an etch stop layer and method of making the same
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US8497208B2 (en) Semiconductor device and method for manufacturing the same
US20040152336A1 (en) Semiconductor device and its manufacturing method
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20010018273A1 (en) Method of fabricating copper interconnecting line
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100924546B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20030001068A (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2015133382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee