KR20030001068A - 구리를 사용한 대머신 금속배선 형성 방법 - Google Patents
구리를 사용한 대머신 금속배선 형성 방법 Download PDFInfo
- Publication number
- KR20030001068A KR20030001068A KR1020010037398A KR20010037398A KR20030001068A KR 20030001068 A KR20030001068 A KR 20030001068A KR 1020010037398 A KR1020010037398 A KR 1020010037398A KR 20010037398 A KR20010037398 A KR 20010037398A KR 20030001068 A KR20030001068 A KR 20030001068A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- film
- forming
- tan
- metal wire
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 54
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 10
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 transition metal nitride Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이다. 본 발명은 구리확산방지막의 비저항 특성을 확보할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명은 구리확산방지막으로 Ta막을 사용하되, 고온(250∼500℃)에서 비저항 값이 낮은 α-Ta막으로 증착하여 사용한다. TaNx막의 경우는 화학양론(stoichiometry)에 따라 비저항값이 변화하지만, 순순한 Ta막은 β-Ta의 경우는 180∼200μΩ·㎝, α-Ta의 경우는 20∼30μΩ·㎝와 같이 상(phase)에 따라 비저항값이 다르게 나타난다. 한편, 구리 확산에 대한 Ta막의 베리어 특성을 보다 강화하기 위하여 Ta막 상부 또는 하부에 TaNx막을 더 적용할 수 있다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이다.
금속 콘택 형성 공정은 다층화된 반도체 소자를 제조하기 위해서는 필수적으로 도입되는 기술로, 상/하부 전도층 간의 수직배선의 근간이 된다. 한편, 반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 축소에 따라 콘택홀의 에스펙트 비(aspect ratio)는 점차 증가하고 있으며, 이에 따라 금속 콘택 형성 공정의 난이도와 중요성이 증대되고 있다.
알루미늄(Al)은 콘택 매립 특성이 우수하지 못함에도 불구하고 비저항이 2.7μΩcm 정도로 낮고 공정이 비교적 용이하기 때문에 금속 배선 물질로서 가장 널리 사용되어 왔다. 그러나, 디자인 룰이 0.25㎛ 급으로 축소되면서 스텝 커버리지(step coverage)가 열악한 물리기상증착(Physical Vapor Deposition, PVD) 방식의 알루미늄 증착을 통해 충분한 콘택 매립을 이룰 수 없고, 일렉트로마이그레이션(electromigration) 특성 등에 의해 열화되는 문제점이 있었다.
이러한 알루미늄 금속배선의 한계를 고려하여 알루미늄에 비해 콘택 매립 특성이 우수한 구리를 금속배선 재료로 사용하는 기술에 대한 관심이 높아가고 있다. 통상적으로 구리를 사용하여 금속배선을 형성할 때 화학기상증착법(CVD)을 사용하고 있다.
그런데, 구리는 식각 특성이 매우 불량한 단점을 가지고 있어 일반적인 금속배선 형성 공정에 적용하기 어렵다. 즉, 고단차비를 가지는 금속배선의 형성시 금속배선의 CD 균일도(critical dimension uniformity), 라인 식각 프로파일(lineetch profile) 및 포토레지스트의 식각 선택비 등에서 만족할만한 결과를 얻기 힘들다. 이러한 구리의 단점을 극복하기 위하여 대머신 금속배선 공정이 사용되고 있다.
통상적인 대머신 금속배선 공정은 층간절연막에 라인용 트렌치 및 콘택홀을 형성하고, 베리어 금속과 구리를 증착한 후 화학적·기계적 평탄화(chemical mechanical planarization, CMP) 기술을 이용하여 층간절연막 상부에 있는 베리어 금속 및 배선 금속을 제거하는 과정을 거치고 있다.
그러나, 이와 같이 대머신 공정을 적용하는 경우에도 문제점은 있다. 즉, 금속배선간의 피치가 작아짐에 따라 RC-지연이 증가하는 문제점이 발생한다. 이러한 대머신 타입의 금속배선의 RC-지연을 줄이기 위한 하나의 방법으로 저유전율 절연막을 사용하고 있다.
한편, 구리(Cu)는 알루미늄(Al)과 달리 층간절연막(주로, SiO2)을 통해 확산이 일어나며, 층간절연막을 통과하여 기판쪽으로 이동한 구리는 실리콘 내에서 딥 레벨 불순물(deep level dophant)로 작용하여 Si의 포비든 밴드(forbidden band) 내에 여러 개의 억셉터(acceptor)와 도우너(donor) 레벨을 형성시킨다. 이러한 딥 레벨 도펀트는 생성-재결합(generation-recombination)의 소오스로 작용하여 누설 전류를 유발시킨다. 따라서, 구리를 배선공정에 도입하려면 이종 금속과 접촉하는 부분은 물론이고 층간절연막으로 이루어진 측벽 부분에도 구리확산방지막(Cu diffusion barrier)을 필수적으로 사용해야 한다.
최근, 구리확산방지막으로 이온화 물리기상증착(ionised PVD)법으로 증착한 TaN(정확하게는, TaNx)막을 사용하고 있다. TaN은 TiN과 같은 천이금속계 질화물로서 열적으로 매우 안정한 반면, Ta2N의 경우 180∼200μΩ·㎝로 비저항 값이 높은 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 구리확산방지막의 비저항 특성을 확보할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 구리를 사용한 싱글 대머신 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판
11 : 층간절연막
12 : Ta막
13 : 구리 씨드층
14 : 구리막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 구리를 사용한 대머신 금속배선 형성방법에 있어서, 구리확산방지막으로서 대부분이 α-Ta의 상(phase)을 가지는 탄탈륨막을 사용하는 구리를 사용한 대머신 금속배선 형성방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 소정의 하부층 공정을 마친 기판 상에 형성된 층간절연막을 식각하여 대머신 패턴을 형성하는 제1 단계; 상기 제1 단계를 마친 전체 구조 표면을 따라, 250∼500℃의 온도에서 물리기상증착법으로 증착된 탄탈륨막을 포함하는 구리확산방지막을 형성하는 제2 단계; 상기 제2 단계를 마친전체 구조 표면에 구리 씨드층을 형성하는 제3 단계; 및 상기 대머신 패턴 내에 구리막을 매립하는 제4 단계를 포함하는 구리를 사용한 대머신 금속배선 형성방법이 제공된다.
본 발명은 구리확산방지막으로 Ta막을 사용하되, 고온(250∼500℃)에서 비저항 값이 낮은 α-Ta막으로 증착하여 사용한다. TaNx막의 경우는 화학양론(stoichiometry)에 따라 비저항값이 변화하지만, 순순한 Ta막은 β-Ta의 경우는 180∼200μΩ·㎝, α-Ta의 경우는 20∼30μΩ·㎝와 같이 상(phase)에 따라 비저항값이 다르게 나타난다. 한편, 구리 확산에 대한 Ta막의 베리어 특성을 보다 강화하기 위하여 Ta막 상부 또는 하부에 TaNx막을 더 적용할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 4는 본 발명의 일 실시예에 따른 구리를 사용한 싱글 대머신 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 1에 도시된 바와 같이 소정의 하부층 공정을 마친 기판(10) 상에 형성된 층간절연막(11)을 선택적으로 식각하여 대머신 패턴을 형성한다.
다음으로, 도 2에 도시된 바와 같이 전체 구조 표면을 따라 구리확산방지막으로서 50∼500Å 두께의 Ta막(12)을 증착한다. 이때, Ta막(12)은 PVD법으로 증착하며, 250∼500℃의 고온에서 증착하여 대부분이 α-Ta의 상(phase)을 가지도록 한다. 한편, Ta막(12)의 하부 또는 상부에 50∼500Å 두께의 TaNx막(도시되지 않음)을 더 증착하는 것이 바람직하며, 이때 TaNx막의 질소(N) 함량은 5∼40at%가 되도록 한다.
이어서, 도 3에 도시된 바와 같이 무전해도금법 또는 화학기상증착(CVD)법을 이용하여 전체 구조 표면을 따라 구리 씨드층(13)을 형성한다.
다음으로, 도 4에 도시된 바와 같이 전해도금법으로 대머신 패턴 내에 구리막(14)을 매립하고 화학적·기계적 연마(CMP) 공정을 실시하여 금속배선을 디파인한다.
상기와 같은 공정을 실시하는 경우, 비저항 값이 20∼30μΩ·㎝로 매우 낮은 구리확산방지막을 얻을 수 있다. 한편, 구리 씨드층 형성시 기존의 PVD법 대신 무전해도금법 또는 화학기상증착(CVD)법을 이용하는데, 이는 이전 공정인 구리확산방지막 증착시 고온 공정을 이용하기 때문에 PVD법으로 구리 씨드층을 형성하면 Cu의 응집(agglomeration)을 피할 수 없기 때문이다. 즉, 무전해도금법이나 CVD법은 구리확산방지막 증착 후 웨이퍼를 진공 챔버에서 꺼내어 따로 진행하기 때문에 Cu의 응집을 염려할 필요가 없으며, CVD법의 경우 150℃ 이상의 웨이퍼 온도에서 수행하므로 프리-히팅(pre-heating) 시간을 최소화할 수 있는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 싱글 대머신 공정을 일례로 들어 설명하였으나, 본 발명은 듀얼 대머신 공정시 구리확산방지막으로 실리콘카바이드막을 사용하는 경우에도 적용된다.
전술한 본 발명은 구리를 사용한 대머신 공정시 비저항 값이 낮은 α-Ta의 상을 가지는 Ta막을 구리확산방지막으로 사용함으로써 기존의 TaNx에 비해 콘택 저항을 1/10 정도로 줄일 수 있는 효과가 있으며, 이로 인하여 구리배선의 신뢰도를 높일 수 있다.
Claims (8)
- 구리를 사용한 대머신 금속배선 형성방법에 있어서,구리확산방지막으로서 대부분이 α-Ta의 상(phase)을 가지는 탄탈륨막을 사용하는 구리를 사용한 대머신 금속배선 형성방법.
- 소정의 하부층 공정을 마친 기판 상에 형성된 층간절연막을 식각하여 대머신 패턴을 형성하는 제1 단계;상기 제1 단계를 마친 전체 구조 표면을 따라, 250∼500℃의 온도에서 물리기상증착법으로 증착된 탄탈륨막을 포함하는 구리확산방지막을 형성하는 제2 단계;상기 제2 단계를 마친 전체 구조 표면에 구리 씨드층을 형성하는 제3 단계; 및상기 대머신 패턴 내에 구리막을 매립하는 제4 단계를 포함하는 구리를 사용한 대머신 금속배선 형성방법.
- 제2항에 있어서,제2 단계는,상기 제1 단계를 마친 전체 구조 표면을 따라 TaNx막을 형성하는 제5 단계와,상기 TaNx막 상에 상기 탄탈륨막을 형성하는 제6 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
- 제2항에 있어서,상기 제2 단계는,상기 제1 단계를 마친 전체 구조 표면을 따라 상기 탄탈륨막을 형성하는 제5 단계와,상기 탄탈륨막 상에 TaNx막을 형성하는 제6 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
- 제3항 또는 제4항에 있어서,상기 탄탈륨막은 50∼500Å 두께인 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
- 제5항에 있어서,상기 TaNx막은 50∼500Å 두께인 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
- 제3항 또는 제4항에 있어서,상기 TaNx막은 질소(N) 함량이 5∼40at%인 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
- 제3항 또는 제4항에 있어서,상기 구리 씨드층은 무전해도금법 또는 화학기상증착법으로 증착하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037398A KR100744669B1 (ko) | 2001-06-28 | 2001-06-28 | 구리를 사용한 대머신 금속배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037398A KR100744669B1 (ko) | 2001-06-28 | 2001-06-28 | 구리를 사용한 대머신 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001068A true KR20030001068A (ko) | 2003-01-06 |
| KR100744669B1 KR100744669B1 (ko) | 2007-08-02 |
Family
ID=27711725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037398A KR100744669B1 (ko) | 2001-06-28 | 2001-06-28 | 구리를 사용한 대머신 금속배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100744669B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186446B2 (en) | 2003-10-31 | 2007-03-06 | International Business Machines Corporation | Plasma enhanced ALD of tantalum nitride and bilayer |
| KR100968312B1 (ko) * | 2004-06-02 | 2010-07-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 저-ｋ 물질 상의 ＴａＮ 확산장벽 영역의 ＰＥ-ＡＬＤ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101665784B1 (ko) * | 2014-05-23 | 2016-10-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 금속의 접촉 저항을 감소시키기 위한 장치 및 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243286B1 (ko) * | 1997-03-05 | 2000-03-02 | 윤종용 | 반도체 장치의 제조방법 |
| US6887353B1 (en) * | 1997-12-19 | 2005-05-03 | Applied Materials, Inc. | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| US6398929B1 (en) * | 1999-10-08 | 2002-06-04 | Applied Materials, Inc. | Plasma reactor and shields generating self-ionized plasma for sputtering |
-
2001
- 2001-06-28 KR KR1020010037398A patent/KR100744669B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186446B2 (en) | 2003-10-31 | 2007-03-06 | International Business Machines Corporation | Plasma enhanced ALD of tantalum nitride and bilayer |
| KR100724818B1 (ko) * | 2003-10-31 | 2007-06-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 탄탈륨 질화물 이중층의 플라즈마 강화 ａｌｄ |
| KR100968312B1 (ko) * | 2004-06-02 | 2010-07-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 저-ｋ 물질 상의 ＴａＮ 확산장벽 영역의 ＰＥ-ＡＬＤ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100744669B1 (ko) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132363B2 (en) | Stabilizing fluorine etching of low-k materials | |
| US6153523A (en) | Method of forming high density capping layers for copper interconnects with improved adhesion | |
| US6130161A (en) | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity | |
| US20020089063A1 (en) | Copper dual damascene interconnect technology | |
| US6472231B1 (en) | Dielectric layer with treated top surface forming an etch stop layer and method of making the same | |
| US20070278624A1 (en) | Damascene filament wire structure | |
| US9334572B2 (en) | Interconnect structure and method of making same | |
| US6225210B1 (en) | High density capping layers with improved adhesion to copper interconnects | |
| US6797652B1 (en) | Copper damascene with low-k capping layer and improved electromigration reliability | |
| US6818557B1 (en) | Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance | |
| US6713874B1 (en) | Semiconductor devices with dual nature capping/arc layers on organic-doped silica glass inter-layer dielectrics | |
| KR20050006472A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100914982B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US6727592B1 (en) | Copper interconnect with improved barrier layer | |
| TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
| KR100450738B1 (ko) | 알루미늄 금속 배선 형성방법 | |
| KR100744669B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
| US7381660B2 (en) | Dielectric barrier layer for a copper metallization layer having a varying silicon concentration along its thickness | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US6323135B1 (en) | Method of forming reliable capped copper interconnects/with high etch selectivity to capping layer | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR20040012912A (ko) | 증착 공정에 의해 배선 영역들을 선택적으로 합급하는 방법 | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| KR100454257B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |