[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100843441B1 - 멀티칩 패키지 - Google Patents

멀티칩 패키지 Download PDF

Info

Publication number
KR100843441B1
KR100843441B1 KR1020070000173A KR20070000173A KR100843441B1 KR 100843441 B1 KR100843441 B1 KR 100843441B1 KR 1020070000173 A KR1020070000173 A KR 1020070000173A KR 20070000173 A KR20070000173 A KR 20070000173A KR 100843441 B1 KR100843441 B1 KR 100843441B1
Authority
KR
South Korea
Prior art keywords
chips
chip
state
output
package
Prior art date
Application number
KR1020070000173A
Other languages
English (en)
Inventor
임형진
양기선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070000173A priority Critical patent/KR100843441B1/ko
Application granted granted Critical
Publication of KR100843441B1 publication Critical patent/KR100843441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 동일한 종류의 디지털 출력신호를 출력하는 출력 단자를 갖는 복수의 IC을 구비하며, 상기 복수의 IC 칩에서 동종의 출력신호를 출력하는 출력 단자를 하나의 접속 패드에 공통으로 전기적 연결함으로써 접속 패드의 수를 줄이고 패키지의 사이즈를 감소시킬 수 있는 멀티칩 패키지에 관한 것이다. 본 발명은, 복수의 접속 패드를 갖는 기판; 및 서로 동종의 디지털 출력 신호를 출력하는 출력 단자를 각각 구비하는 복수의 IC 칩을 포함하며, 상기 복수의 IC 칩에서 상기 동종의 출력 신호를 출력하는 출력 단자는 하나의 상기 접속 패드에 공통으로 전기적으로 연결되며, 상기 IC 칩은 상기 출력 단자의 상태를 하이, 로우 및 개방의 세 상태중 하나로 결정하는 3-상태 스위치(3 state switch)를 포함하는 것을 특징으로 하는 멀티칩 패키지를 제공한다.
멀티칩 패키지, 공통 접속, 3-상태 스위치, 하이 임피던스(High Impedence)

Description

멀티칩 패키지{MULTI-CHIP PACKAGE}
도 1은 종래의 멀티칩 패키지의 평면도이다.
도 2a는 본 발명의 일실시형태에 따른 멀티칩 패키지의 평면도이다.
도 2b는 본 발명의 일실시형태에 따른 멀티칩 패키지의 종단면도이다.
도 3은 본 발명의 멀티칩 패키지에 포함된 IC칩에 구비된 3-상태 스위치의 개념도이다.
*도면의 주요부분에 대한 부호의 설명*
21: 기판 22, 23: IC 칩
21a-21l: 접속 패드 22a-22l, 23a-23l: 출력 단자
본 발명은 다수의 IC 칩을 갖는 멀티칩 패키지에 관한 것으로, 더욱 상세하게는 동일한 종류의 디지털 출력신호를 출력하는 출력 단자를 갖는 복수의 IC을 구비하며, 상기 복수의 IC 칩에서 동종의 출력신호를 출력하는 출력 단자를 하나의 접속 패드에 공통으로 전기적 연결함으로써 접속 패드의 수를 줄이고 패키지의 사 이즈를 감소시킬 수 있는 멀티칩 패키지에 관한 것이다.
최근 방송수신을 위한 셋톱 박스는 위성, 지상파, 케이블, IP 등 다양한 방식의 방송을 수신할 수 있는 복합형으로 개발이 진행되고 있다. 이에 다양한 방식의 방송 수신이 가능한 수신기를 가능한 적은 수의 부품으로 구현하고자 각 수신기의 블록을 하나의 칩 또는 패키지의 형태로 제작하기 위한 연구가 활발하게 이루어지고 있다. 또한, 칩 또는 패키지 자체의 사이즈를 감소시키기 위한 연구도 병행되고 있다.
예를 들어, 안테나 또는 케이블을 통해 수신되는 RF 신호에서 원하는 주파수 대역을 선택하여 중간 주파수로 변환하는 튜너가 하나의 칩 형태로 제작될 수 있으며, 상기 중간 주파수로부터 기저대역의 영상, 음성 신호를 복조하는 복조부가 하나의 패키지 형태로 제작될 수 있다. 특히, 디지털 방송방식에서 상기 복조부에서 출력되는 신호는 MPEG 스트림 형태를 갖는다. 한편 하나의 패키지로 이루어진 복조부를 다양한 방송방식에 채용하기 위해서는 상기 패키지는 각 방송방식의 복조방식에 적절한 다수의 복조 IC 칩을 포함하는 형태를 갖는다. 이는 다양한 방송방식에 적용되는 변복조방식이 서로 상이하기 때문이다. 예를 들어, 위성 방송은 QPSK 방식의 변복조 방식을 사용하며, 지상파의 경우, OFDM 또는 VSB 방식의 변복조 방식을 사용하며, 케이블의 경우 QAM 방식의 변복조 방식을 사용한다.
이와 같은, 다양한 복조 IC 칩을 하나의 패키지로 제작하기 위해, 도 1과 같은 멀티칩 패키지 구조가 제안되었다. 도 1에 도시된 종래의 멀티칩 패키지는, 기 판(11) 상에 서로 다른 방식에 적용되는 복조 IC 칩(12, 13)을 상하로 적층하고, 각 복조 IC 칩의 출력 단자(12a 내지 12ℓ, 13a 내지 13ℓ)와 기판(11) 상의 접속 패드(11a 내지 11b)를 일대일로(11a-12a, 11a'-13a, 11b-12b, 11b'-13b, ...) 연결하는 구조를 갖는다.
이러한 종래의 멀티칩 패키지 구조는 복수의 IC 칩이 갖는 출력 단자 수 만큼 기판에 접속 패드를 구비하여야 하므로, 기판이 접속 패드를 형성하기 위한 면적을 확보하여야 하므로 패키지 사이즈의 증가를 필수적으로 수반하게 되는 문제점을 갖는다. 또한, 종래의 멀티칩 패키지는 기판의 사이즈 증가, 접속 패드의 수 증가로 인해 제품의 단가가 상승하게 되는 문제점이 발생한다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은 다수의 IC 칩의 출력 단자를 기판 상의 접속 패드에 공통으로 연결함으로써 패키지 사이즈 및 제조 단가를 절감할 수 있는 구조를 갖는 멀티칩 패키지를 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 구성으로서, 본 발명은,
복수의 접속 패드를 갖는 기판; 및
서로 동종의 디지털 출력 신호를 출력하는 출력 단자를 각각 구비하는 복수의 IC 칩을 포함하며,
상기 복수의 IC 칩에서 상기 동종의 출력 신호를 출력하는 출력 단자는 하나의 상기 접속 패드에 공통으로 전기적으로 연결되며,
상기 IC 칩은 상기 출력 단자의 상태를 하이, 로우 및 개방의 세 상태중 하나로 결정하는 3-상태 스위치(3 state switch)를 포함하는 것을 특징으로 하는 멀티칩 패키지를 제공한다.
바람직하게, 상기 복수의 IC 칩 중 동작하지 않는 IC 칩의 상기 3-상태 스위치는 해당 IC 칩의 상기 출력 단자를 개방 상태로 유지할 수 있다.
본 발명의 일실시형태는, 상기 복수의 IC 칩이 상기 기판 상에 상하로 적층된 구조를 갖는 적층형 멀티칩 패키지일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분 야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 2a는 본 발명의 일실시형태에 따른 멀티칩 패키지의 평면도이며, 도 2b는 본 발명의 일실시형태에 따른 멀티칩 패키지의 종단면도이다.
도 2a 및 도 2b를 참조하면, 본 발명의 일실시형태에 따른 멀티칩 패키지는, 기판(21)과, 두 개의 IC 칩(22, 23)을 포함하여 구성된다. 본 실시형태는 두 개의 IC 칩(22, 23)을 사용한 예를 제시하고 있으나 본 발명은 이에 한정되지 않으며, 본 실시형태에 대한 설명을 통해 3 이상의 다수의 IC 칩을 사용하는 경우에도 본 발명을 적용할 수 있다는 것을 당업자는 쉽게 알 수 있을 것이다. 또한, 도 2b는 하나의 IC 칩 상부에 다른 IC 칩을 적층한 적층형 멀티칩 패키지를 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
상기 기판(21)은 당 기술분야에 잘 알려진 다양한 인쇄 회로 기판을 사용할 수 있다. 상기 기판의 상면에는 IC 칩을 배치하기 위한 영역과 상기 IC 칩에 형성된 단자와 전기적으로 연결되어 신호를 입출력하거나 전원 또는 접지를 제공하기 위한 복수의 접속 패드가 형성된다.
상기 IC 칩(22, 23)은 서로 동일한 종류의 출력 신호를 출력하는 IC 칩일 수 있다. 예를 들어, 상기 IC 칩(22, 23) 다양한 방식의 방송을 수신하기 위한 셋톱 박스에 적용되는 수신기의 복조 IC로서, 지상파 방송 신호를 복조하기 위한 OFDM 복조 IC와 케이블 방송 신호를 복조하기 위한 QAM 복조 IC일 수 있다. 상기 복조 IC들은 동일한 종류의 디지털 출력 신호를 갖는다. 예를 들어, 상기 복조 IC들이 갖는 동종의 출력 신호가 출력되는 출력 단자로는, 복조된 MPEG 스트림을 출력하는 데이터 단자와, 동작이 유효함을 알리는 밸리드(valid) 단자와, 출력 데이터의 동기를 알리는 싱크(sink) 단자와, 해당 IC의 초기화를 알리는 리셋(reset) 단자 등이 있다.
상기 복수의 IC 칩에서 동종의 출력 신호가 출력되는 각 출력 단자는 기판 상에 형성된 하나의 접속 패드에 공통으로 전기적으로 연결(예를 들어, 와이어 연결)된다. 도 2a 및 도 2b에서, 동종의 출력 신호가 출력되는 출력 단자는 동일한 알파벳을 포함하는 참조부호를 사용하였으며, 이들 종종의 출력 신호가 출력되는 출력 단자들이 공통으로 연결되는 기판의 접속 패드도 동일한 알파벳을 포함하는 참조부호를 사용하였다.
한편, 상기와 같이 동일한 종류의 출력 단자들을 하나의 공통 접속 패드에 연결하게 되면 각 IC 칩의 출력 단자들이 서로 전기적으로 연결된 상태가 되므로, 출력 신호에 다른 IC 칩의 출력 단자로부터 불필요한 신호가 흘러 들어 노이즈를 발생시키거나 출력을 왜곡하는 현상이 발생할 수 있다. 이러한 문제를 해결하기 위해, 본 발명은 각 IC 칩의 출력 단자에 3-상태 스위치를 구비한다.
도 3은 본 발명의 멀티칩 패키지에 포함된 IC칩에 구비된 3-상태(3-state) 스위치의 개념도이다.
도 3에 도시된 것과 같이, 본 발명의 멀티칩 패키지에 포함되는 IC 칩(22)들은 각 출력 단자(22a)의 전기적 상태를 세가지의 상태로 결정하는 3-상태 스위치(31)를 포함한다. 더욱 구체적으로, 상기 3-상태 스위치(31)는 IC 칩(22)의 출력 단자(22a)의 상태를 전원전압(Vcc)이 인가된 상태(하이(HIGH) 상태), 접지된 상태(로우(LOW) 상태) 및 개방 상태(하이 임피던스(High Impedence)) 상태로 결정한다.
본 발명에서, 멀티칩 패키지에 포함된 IC 칩들 중 동작중인 IC 칩의 출력 단자에 연결된 3-상태 스위치는 하이 상태와 로우 상태를 필요에 따라 전환하면서 디지털 신호를 출력하며, 동작하지 않는 IC 칩의 출력 단자에 연결된 3-상태 스위치는 개방 상태, 즉 하이 임피던스 상태를 유지한다. 이러한 3-상태 스위치의 상태 전환은 IC 칩 내부의 어드레스 선택 비트(Address Select bit)를 설정하는데 따라 결정될 수 있다.
예를 들어, 지상파 방송과 케이블 방송을 복조하기 위한 복조 IC 칩들을 구비한 멀티칩 패키지에서, 사용자의 선택에 의해 지상파 방송이 선택된다면, 사용자의 선택을 입력 받은 셋톱박스의 세트에 위치한 마이크로 프로세서에서 지상파 방송 복조 IC를 동작시키고, 이에 따라 지방파 방송 복조용 IC 칩의 출력 단자에 연결된 3-상태 스위치는 하이와 로우를 반복하며 각 출력 단자에 해당하는 디지털 신호를 출력하게 되며, 케이블 방송 복조용 IC 칩의 출력 단자에 연결된 3-상태 스위치는 개방상태를 유지하게 된다.
이와 같이, 본 발명은 멀티칩 패키지에 포함된 복수의 IC 칩의 출력 단자에 3-상태 스위치를 구비함으로써, 동작하지 않는 IC 칩 출력 단자를 전기적으로 개방 상태, 즉 높은 임피던스를 갖는 상태로 유지함으로써 공통으로 출력 단자가 연결된 다른 IC 칩의 출력에 영향을 미치지 않게 할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 다수의 IC 칩을 갖는 멀티칩 패키지에서 동일한 종류의 출력 신호를 출력하는 출력 단자를 기판 상의 하나의 접속 패드와 공통으로 연결함으로써, 기판 상에 형성된 접속 패드의 수를 감소시킬 수 있어 패키지의 사이즈 및 제조 단가를 감소시킬 수 있는 효과가 있다.
또한, 많은 수의 IC 칩을 적층하더라도 접속 패드의 수를 거의 증가시킬 필요가 없으므로 다수의 IC 칩을 하나의 패키지로 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 공통 접속된 IC 출력 단자의 전기적 상태를 하이, 로우, 개방과 같은 세가지 상태로 제어하는 3-상태 스위치를 구비하고, 동작하지 않는 IC 칩의 출력 단자의 상태를 개방 상태가 되게 함으로써, 공통으로 연결된 IC 칩들의 각 출력 단자들 사이에 발생하는 신호 간섭 등을 차단하여 우수한 품질의 출력을 제공할 수 있는 효과가 있다.

Claims (3)

  1. 삭제
  2. 복수의 접속 패드를 갖는 기판; 및
    서로 동종의 디지털 출력 신호를 출력하는 출력 단자를 각각 구비하는 복수의 IC 칩을 포함하며,
    상기 복수의 IC 칩에서 상기 동종의 출력 신호를 출력하는 출력 단자는 하나의 상기 접속 패드에 공통으로 전기적으로 연결되고, 상기 IC 칩은 상기 출력 단자의 상태를 하이, 로우 및 개방의 세 상태중 하나로 결정하는 3-상태 스위치(3 state switch)를 포함하며, 상기 복수의 IC 칩 중 동작하지 않는 IC 칩의 상기 3-상태 스위치는 해당 IC 칩의 상기 출력 단자를 개방 상태로 유지하는 것을 특징으로 하는 멀티칩 패키지.
  3. 제2항에 있어서, 상기 복수의 IC 칩은,
    상기 기판 상에 상하로 적층되는 것을 특징으로 하는 멀티칩 패키지.
KR1020070000173A 2007-01-02 2007-01-02 멀티칩 패키지 KR100843441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000173A KR100843441B1 (ko) 2007-01-02 2007-01-02 멀티칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000173A KR100843441B1 (ko) 2007-01-02 2007-01-02 멀티칩 패키지

Publications (1)

Publication Number Publication Date
KR100843441B1 true KR100843441B1 (ko) 2008-07-03

Family

ID=39823603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000173A KR100843441B1 (ko) 2007-01-02 2007-01-02 멀티칩 패키지

Country Status (1)

Country Link
KR (1) KR100843441B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257765A (zh) * 2020-02-13 2021-08-13 爱思开海力士有限公司 包括具有点对称芯片焊盘的半导体芯片的半导体封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077922A (ko) * 2000-01-31 2001-08-20 가나이 쓰토무 반도체장치 및 그 제조방법
KR20010110080A (ko) * 2000-06-02 2001-12-12 후지야마 겐지 반도체 장치
KR20030020707A (ko) * 2001-09-04 2003-03-10 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
KR20050055390A (ko) * 2003-12-08 2005-06-13 삼성전자주식회사 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077922A (ko) * 2000-01-31 2001-08-20 가나이 쓰토무 반도체장치 및 그 제조방법
KR20010110080A (ko) * 2000-06-02 2001-12-12 후지야마 겐지 반도체 장치
KR20030020707A (ko) * 2001-09-04 2003-03-10 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
KR20050055390A (ko) * 2003-12-08 2005-06-13 삼성전자주식회사 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257765A (zh) * 2020-02-13 2021-08-13 爱思开海力士有限公司 包括具有点对称芯片焊盘的半导体芯片的半导体封装

Similar Documents

Publication Publication Date Title
US8730401B2 (en) Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal
US9215404B2 (en) Apparatus and method for receiving two modes of broadcasts using one tuner in set-top-box
JP5845974B2 (ja) 受信装置および受信方法
US7692520B2 (en) Single package television tuning apparatus and television receiver including the same
KR100998395B1 (ko) 디지털 텔레비전 수신기용 모듈 및 그것을 구비한 디지털텔레비전 수신기
WO2003085851A1 (en) Signal reception device, signal reception circuit, and reception device
KR100843441B1 (ko) 멀티칩 패키지
US9491393B2 (en) Multi-chip module for a multi-mode receiver and method therefor
WO2006109206A2 (en) Electronic circuit module comprising a heat producing component
JP3940901B2 (ja) チューナおよび受信装置
JP2008511235A (ja) マルチアンテナ入力のためのｒｆ選択スイッチ
KR100552239B1 (ko) 튜너의 아이씨 전원 조정용 스위칭 회로
JP4159960B2 (ja) チューナｉｃパッケージおよびデジタル放送受信機用サブアセンブリ
JP2008167052A (ja) 回路装置及びデジタル放送受信装置
TWI597944B (zh) 衛星訊號接收器
KR100756909B1 (ko) 다이버시티 기법을 이용한 휴대용 디지털 비디오 방송 수신칩
KR100799850B1 (ko) 듀얼밴드 튜너모듈
KR100576871B1 (ko) 복합형 텔레비전 튜너
JPH1032805A (ja) セットトップコンバータ
JP4019770B2 (ja) 衛星放送受信チューナーユニット、衛星放送受信フロントエンドユニット及び衛星放送受信装置
KR20040003409A (ko) 지상파 및 케이블 방송의 수신이 가능한 복조칩 내장형 디지털 튜너
KR101789493B1 (ko) Ｄｔｖ의 아날로그 프론트 엔드, 이를 포함하는 디지털 ｔｖ 시스템, 및 이들의 동작 방법
KR100992301B1 (ko) Ｒｆ-변조기능을 갖는 디지털 튜너 장치
JP2005136209A (ja) デジタル衛星放送受信用集積回路
JP2005354147A (ja) テレビジョンチューナ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee