[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100825780B1 - 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법 - Google Patents

레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법 Download PDF

Info

Publication number
KR100825780B1
KR100825780B1 KR1020060096401A KR20060096401A KR100825780B1 KR 100825780 B1 KR100825780 B1 KR 100825780B1 KR 1020060096401 A KR1020060096401 A KR 1020060096401A KR 20060096401 A KR20060096401 A KR 20060096401A KR 100825780 B1 KR100825780 B1 KR 100825780B1
Authority
KR
South Korea
Prior art keywords
package
leadframe
lead
leads
lead frame
Prior art date
Application number
KR1020060096401A
Other languages
English (en)
Other versions
KR20080029593A (ko
Inventor
방효재
한성찬
한훈
이동춘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060096401A priority Critical patent/KR100825780B1/ko
Priority to US11/855,951 priority patent/US20080079128A1/en
Publication of KR20080029593A publication Critical patent/KR20080029593A/ko
Application granted granted Critical
Publication of KR100825780B1 publication Critical patent/KR100825780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 모듈에 양호하게 접속될 수 있는 리드프레임형 적층 패키지 및 그 제조방법을 개시한다. 본 발명에 따른 리드프레임형 적층 패키지는 상부 패키지의 리드와 하부 패키지의 리드를 레이저 솔더링에 의하여 접합하여 형성한다. 상하 패키지의 리드를 솔더에 담그지 않고 솔더볼에 의하여 접합하므로 솔더 디핑에 의해 발생하는 리드의 도금층의 손실이 없어 하부 패키지의 리드를 반도체 모듈 기판의 접속패드에 접속할 때 솔더링 불량없이 양호하게 접속할 수 있다.
리드프레임형 적층 패키지, 레이저 솔더링

Description

레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법{Manufacturing method of leadframe type stack package using laser soldering}
도 1은 종래의 리드프레임을 사용하는 TSOP 타입의 2층 적층 패키지의 개략적인 단면도이다.
도 2는 도 1의 적층 패키지에서 솔더 디핑에 의한 상하 리드의 접합 후 도금층의 손실이 일어난 리드의 단면도이다.
도 3a는 도금층이 손실된 리드가 반도체 모듈의 접속패드에 불량하게 솔더링되는 과정을 도시한 도면이다.
도 3b는 도금층이 손실된 리드가 반도체 모듈의 접속 패드에 불량하게 접합된 단면 사진이다.
도 4는 본 발명의 일실시예에 따른 리드프레임형 적층 패키지의 단면 사진이다.
도 5는 도 4의 적층 패키지에서 솔더볼에 의한 상하 리드의 접합 후 리드의 단면사진이다.
도 6은 레이저 솔더링 과정을 도시한 도면이다.
도 7a는 도금층이 잘 형성되어 있는 리드가 반도체 모듈의 접속패드에 정상적으로 솔더링이 되는 과정을 도시한 도면이다.
도 7b는 도금층이 잘 형성되어 있는 리드가 반도체 모듈의 접속 패드에 양호하게 접합된 단면 사진이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 상부 패키지 40: 하부 패키지
31, 41: 패키지 본체 33, 43: 리드
43a: 금속합금부 43b: 도금층
51: 접착제 55: 솔더 페이스트
53, 80: 솔더볼 70: 반도체 모듈의 보드
73: 반도체 모듈의 접속패드 91: 레이저 솔더링 헤드
93: 레이저 솔더링 헤드의 측면
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 리드프레임 형의 적층 패키지 및 그 제조 방법에 관한 것이다.
전기,전자 제품의 소형화, 고성능화에 따라 고용량의 반도체 모듈이 요구되고있다. 고용량의 반도체 모듈은 고집적화된 반도체 칩을 사용하여 제공될 수 있으나, 반도체 패키지 내에 다수의 반도체 칩을 포함하거나 반도체 모듈에 다수의 반도체 패키지를 포함함으로써도 얻어질 수 있다. 반도체 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발 시간을 필요로 한다. 반면, 패 키지 레벨 또는 반도체 모듈 레벨의 고용량화는 적층(stack) 기술을 사용하여 상대적으로 용이하게 이룰 수 있으므로 적층 패키지 기술에 대한 연구가 활발하게 이루어지고 있다. 적층 패키지는 메모리 용량의 증대는 물론, 실장 밀도 및 실장 면적의 효율성 측면에서도 유리하다.
도 1은 리드프레임을 사용하는 TSOP(Thin Small Outline Package) 타입의 2층 적층 패키지의 개략적인 단면도이다. TSOP 패키지는 반도체 칩을 포함하는 본체(11,21) 및 본체(11,21)로부터 나온 리드(13, 21)로 구성되어 있다. 도 1에 도시된 TSOP 적층 패키지에서 상부 패키지(10)의 리드(13)가 하부 패키지(20)의 리드(23)에 접합되어 있다. 일반적으로 적층 패키지의 본체(11,21)가 적층되어 패키지의 리드들(13,23)이 맞닿아 있는 상태에서 적층 패키지를 솔더링 단지에 담그는 솔더 디핑에 의하여 리드(13,23) 사이의 접합이 이루어진다.
리드는 반도체 칩과 외부회로를 전기적으로 연결시키는 기능을 하므로 전기전도성이 좋을 뿐만 아니라 솔더링 특성도 좋아야 한다. 이를 위하여 리드는 전기전도성이 좋은 금속합금부를 솔더링 특성이 좋은 도금층으로 감싸고 있는 구성을 갖는다. 이때 금속합금부는 구리(Cu) 또는 금(Au)을 주요 소재로 포함하며, 도금층은 주석(Sn)을 주요 소재로 포함한다.
그런데 솔더 디핑에 의하여 리드(13,23)의 접합을 이루는 과정에서 리드의 도금층이 손실되는 문제가 발생하기도 한다. 도 2는 솔더 디핑에 의한 상하 리드의 접합 후 도금층이 손실된 리드의 단면사진이다. 도금층이 금속합금부를 둘러싸고 존재하여야 하지만 도 2의 리드는 도금층(23b)이 금속합금부(23a)의 상부에만 존재 한다. 도금층이 금속합금부를 둘러싸고 있지 않으면 리드가 반도체 모듈의 접속 패드에 잘 접합되지 않는다.
도 3a 내지 도 3b는 도금층이 손실된 리드가 반도체 모듈의 접속패드에 불량하게 솔더링되는 과정을 도시한 도면이다. 도 3c는 도금층이 손실된 리드가 반도체 모듈의 접속 패드에 불량하게 접합된 단면 사진이다. 도 3a 내지 도 3b를 참조하면, 반도체 모듈의 접속 패드(63)에 솔더링 파우더(65)를 도포하고 패키지 리드(적층 패키지의 하부 리드)(23)를 위치한 후 열을 가한다. 이때 열에 의해 용융된 솔더(65)가 리드(23)의 도금층(23b)을 따라 퍼지면서 리드(23)를 감싸면서 필렛을 형성하면서 솔더링이 이루지게 된다. 그러나 리드(23)의 도금층(23b)이 부족하면 도 3b에 도시한 바와 같이 솔더(65)가 리드(23)를 감싸지 못하고 리드(23)의 하부에만 존재하게 된다. 솔더링 후에는 도 3c에 보이는 바와 같이 솔더(65')가 리드(23)의 하부에만 존재하고 리드(23)의 측면에는 필렛이 형성되지 않아 솔더링이 완전히 이루어지지 않게 된다. 참조번호 23a는 금속합금부이다.
솔더 디핑에 의한 리드 도금층의 손실은 솔더 디핑액에 담가진 리드의 도금층의 성분이 솔더 디핑액으로 확산되어 나감(diffusion out)으로써 발생하는 것으로 여겨진다.
본 발명의 목적은 상부 패키지의 리드가 하부 패키지의 리드에 접합되어 있으면서 리드의 도금층이 손실되지 않아 반도체 모듈에 양호하게 솔더링될 수 있는 리드프레임형 적층 패키지의 제조방법을 제공하는 것이다.
삭제
상기 목적을 달성하기 위한 본 발명에 따른 리드프레임형 패키지의 제조방법은, 각각 본체 및 상기 본체로부터 확장되는 복수의 리드를 포함하는 복수의 리드프레임형 패키지가 적층된 적층 패키지의 제조방법으로서, 제1 리드프레임형 패키지의 리드 위에 제2 리드프레임형 패키지의 리드의 일부가 맞닿도록 상기 제1 리드프레임형 패키지 위에 상기 제2 리드프레임형 패키지를 적층하는 단계; 및 상기 제1 리드프레임형 패키지의 리드와 상기 제2 리드프레임형 패키지의 리드를 레이저 솔더링에 의해 접합하는 단계를 포함한다.
삭제
삭제
삭제
삭제
이때, 상기 제2 리드프레임형 패키지의 리드 위에 제3 리드프레임형 패키지의 리드의 일부가 맞닿도록 상기 제2 리드프레임형 패키지 위에 상기 제3 리드프레임형 패키지를 적층하는 단계; 및 상기 제2 리드프레임형 패키지의 리드와 상기 제3 리드프레임형 패키지의 리드를 레이저 솔더링에 의해 접합하는 단계를 더 포함할 수 있다.
상기 레이저 솔더링에 의하면 솔더볼이 상기 리드들의 접합 부위에 놓여지고, 레이저빔에 의하여 상기 솔더볼이 용융되었다가 굳으면서 상기 리드들을 접합한다. 상기 레이저빔은 Nd:YAG 레이저로부터 생성된 레이저빔일 수 있다.
상기 제1 및 제2 리드프레임형 패키지는 TSOP(Thin Small Outline Package)이거나 QFP(Quad Flat Package)일 수 있다.
상기 리드는 금속합금부와 상기 금속합금부를 둘러싼 도금층으로 이루어질 수 있다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 모듈은 내부에 반도체 칩을 포함하는 본체 및 상기 본체로부터 확장된 복수의 리드를 포함하는 제1 리드프레임형 패키지; 내부에 반도체 칩을 포함하는 본체 및 상기 본체로부터 확장된 복수의 리드를 포함하면서, 상기 리드가 상기 제1 리드프레임형 패키지의 리드에 솔더볼에 의하여 접합됨으로써 상기 제1 리드프레임형 패키지에 적층되어 있는 제2 리드프레임형 패키지; 및 복수의 접속 패드가 형성되어 있으며, 상기 접속 패드에 상기 제1 리드프레임형 패키지의 복수의 상기 리드가 접속되어 있는 모듈 기판을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 일 실시예에 따른 리드프레임형 적층 패키지의 단면 사진이다. 도 4에 보이는 적층 패키지는 하부 패키지와 상부 패키지의 2층으로 구성되어 있다. 각각의 패키지는 TSOP형의 패키지로서 본체(31,41)로부터 리드(33,43)가 바깥쪽으로 나와 있다. 상부 패키지(30)의 리드(33)는 하부 패키지(40)의 리드(43)에 솔더볼(53)에 의하여 연결되어 있다. 이 솔더볼(53)은 레이저 솔더링에 의하여 형성될 수 있으며, 리드(33, 43)와 비슷한 크기의 직경을 갖는다. 상부 패키지(30)와 하부 패키지(40)의 본체는 그 사이의 접착제(51)에 의하여 접착되어 있다. 상부 패키지(30)와 하부 패키지(40)의 리드가 솔더볼(53)에 의하여 연결되어 있으므로 솔더 디핑에 의하여 연결되는 경우에 발생하는 리드 도금층의 손실이 발생하지 않는다.
본 발명에 따른 솔더볼에 의한 리드의 연결 후의 하부 패키지(40)의 리드(43)의 단면사진을 도 5에 나타내었다. 도 5에 보이는 바와 같이 도금층(43b)이 금속합금부(43a)를 완전히 둘러싸고 있다. 금속합금부(43a)는 구리(Cu) 또는 금(Au)을 주성분으로 하는 전기전도도가 좋은 합금으로 이루어질 수 있으며, 도금층(43b)은 솔더링 특성을 양호하게하는 주석(Sn)을 주성분으로 하여 SnAgCu와 같은 금속으로 이루어질 수 있다.
하부 패키지(40)의 리드(43)가 반도체 모듈의 접속 패드에 솔더에 의하여 접속됨으로써 적층패키지는 반도체 모듈에 실장된다. 솔더의 커버링을 돕는 도금층(43b)의 손실이 없으므로 하부 패키지(40)의 리드(43)에 솔더가 균형있게 잘 흡착되어 솔더링이 잘 될 수 있다.
본 실시예는 TSOP 패키지의 적층패키지에 대하여 설명하고 있으나 본 발명은 리드프레임을 사용하는 다른 종류의 패키지, 예를 들면, QFP(Quad Flat Package) 패키지에도 적용될 수 있다. 또한 본 실시예는 2층으로 구성된 적층패키지에 대하여 설명하고 있으나 본 발명은 3층 이상의 적층패키지에 대하여도 적용될 수 있다. 한편, 적층 패키지를 구성하고 있는 단위 패키지는 단일 반도체 칩을 포함할 수도 있고, 복수의 반도체 칩을 포함할 수도 있다.
도 5에 도시된 바와 같은 리드프레임형 적층 패키지를 제조하는 방법은 다음과 같다. 먼저, TSOP와 같은 리드프레임형 패키지를 상하로 적층한다. 이때 상부 패키지의 리드와 하부 패키지의 리드는 서로 맞닿도록 얼라인된다. 상부 패키지와 하부 패키지의 본체는 접착제에 의하여 접착될 수 있다. 다음으로 상부 패키지의 리드와 하부 패키지의 리드가 접속될 부분을 레이저 솔더링에 의하여 접속한다. 이와 같은 레이저 솔더링에 의하여 리드프레임형 패키지를 3층 이상으로 적층할 수도 있다. 즉, 적층된 패키지의 상부 패키지 위에 또 다른 패키지를 적층하고, 상부 패키지의 리드에 상기 다른 패키지의 리드를 레이저 솔더링에 의하여 접속함으로써 계속하여 패키지를 적층할 수 있다.
도 6에 레이저 솔더링 과정을 도시하였다. 도 6을 참조하면, 레이저 솔더링 헤드(91)의 노즐로부터 솔더볼(80)이 상하 리드의 접속 부위로 배출된다. 솔더링 헤드의 측면(93)으로부터 솔더링 헤드의 노즐 내부로 공급된 솔더볼(80)에 레이저빔이 조사되어 솔더볼(80)을 용융시키고, 용융된 솔더볼(80)은 불활성 가스와 같은 배출 가스에 의하여 노즐 밖으로 밀려나오게 된다. 레이저빔은 예를 들면 Nd:YAG 레이저로부터 발생되는 것을 사용할 수 있다. 리드의 접합 부위에 배출된 용융된 솔더볼(80)은 굳으면서 상하 패키지의 리드를 접합시킨다.
이때 비스듬한 방향으로 위치한 레이저 솔더링 헤드(91)로부터 수평으로 놓인 적층 패키지의 리드 접합 부위에 솔더볼이 공급될 수 있다. 또는 수직 방향으로 위치한 레이저 솔더링 헤드(91)로부터 수평으로 놓인 적층 패키지의 리드 접합 부위에 솔더볼이 공급되거나 비스듬한 방향으로 위치한 레이저 솔더링 헤드(91)로부터 비스듬하게 놓인 적층 패키지의 리드 접합 부위에 솔더볼이 공급될 수도 있다.
본 발명에서와 같이 솔더볼(80)에 의한 리드 접합 방식을 사용하면, 적층 패 키지의 리드가 솔더링 단지에 담가지지 않으므로 리드의 도금층이 솔더링 단지의 솔더로 확산되어 도금층이 손실되는 문제가 발생하지 않는다.
도 7a 내지 도 7b에 적층 패키지에서 도금층이 잘 형성되어 있는 리드가 반도체 모듈의 접속패드에 정상적으로 솔더링이 되는 과정을 간략하게 도시하였다. 도 7c는 리드가 반도체 모듈의 접속 패드에 양호하게 접합된 단면 사진이다. 도 7a 내지 도 7b를 참조하면, 먼저 SnAgCu와 같은 금속 파우더를 포함하는 솔더링 파우더 (55)가 도포된 반도체 모듈의 접속패드(73)에 적층 패키지의 리드(43)를 올려놓는다. 열을 가하여 솔더링 파우더(55)를 리플로우시키면 리드(43)의 도금층(43b) 표면을 따라 솔더(55)가 퍼지면서(wetting) 필렛(55')을 형성한다. 리드(43) 표면에 도금층(43b)이 잘 형성되어 있으면 도 7c에 보이는 바와 같이 리드(43)를 접속패드(73)에 접합시키는 필렛(55')이 도금층을 따라 균형있게 형성되어 반도체 모듈의 접속패드에 적층 패키지가 단단하게 접합된다. 이와 같이 형성된 반도체 모듈은 적층 패키지가 단단하게 접속되어 있어 제품의 신뢰도를 높일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따른 리드프레임형 적층 패키지는 상부 패키지의 리드와 하부 패 키지의 리드를 레이저 솔더링에 의하여 접합하여 형성한다. 상하 패키지의 리드를 솔더에 담그지 않고 솔더볼에 의하여 접합하므로 솔더 디핑에 의해 발생하는 리드의 도금층의 손실이 없어 하부 패키지의 리드를 반도체 모듈 기판의 접속패드에 접속할 때 솔더링 불량없이 양호하게 접속할 수 있다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 각각 본체 및 상기 본체로부터 확장되는 복수의 리드를 포함하는 복수의 리드프레임형 패키지가 적층된 적층 패키지의 제조방법에 있어서,
    제1 리드프레임형 패키지의 리드 위에 제2 리드프레임형 패키지의 리드의 일부가 맞닿도록 상기 제1 리드프레임형 패키지 위에 상기 제2 리드프레임형 패키지를 적층하는 단계; 및
    상기 제1 리드프레임형 패키지의 리드와 상기 제2 리드프레임형 패키지의 리드를 레이저 솔더링에 의해 접합하는 단계를 포함하되, 상기 레이저 솔더링에 의한 접합 단계는 레이저 솔더링 헤드로부터 공급되는 솔더볼이 상기 리드들의 접합 부위에 놓여지고, 연속하여 상기 레이저 솔더링 헤드로부터 조사되는 레이저빔에 의하여 상기 솔더볼이 용융되었다가 굳으면서 상기 리드들을 접합하는 것을 포함하는 리드프레임형 적층 패키지의 제조방법.
  9. 제8 항에 있어서, 상기 제2 리드프레임형 패키지의 리드 위에 제3 리드프레 임형 패키지의 리드의 일부가 맞닿도록 상기 제2 리드프레임형 패키지 위에 상기 제3 리드프레임형 패키지를 적층하는 단계; 및
    상기 제2 리드프레임형 패키지의 리드와 상기 제3 리드프레임형 패키지의 리드를 레이저 솔더링에 의해 접합하는 단계를 더 포함하는 리드프레임형 적층 패키지의 제조방법.
  10. 삭제
  11. 제8 항에 있어서, 상기 레이저빔은 Nd:YAG 레이저로부터 생성된 레이저빔인 리드프레임형 적층 패키지의 제조방법.
  12. 제8 항에 있어서, 상기 제1 및 제2 리드프레임형 패키지는 TSOP(Thin Small Outline Package)인 리드프레임형 적층 패키지의 제조방법.
  13. 제8 항에 있어서, 상기 제1 및 제2 리드프레임형 패키지는 QFP(Quad Flat Package)인 리드프레임형 적층 패키지의 제조방법.
  14. 제8 항에 있어서, 상기 리드는 금속합금부와 상기 금속합금부를 둘러싼 도금 층으로 이루어진 리드프레임형 적층 패키지의 제조방법.
  15. 삭제
  16. 제8 항에 있어서, 상기 제1 리드프레임형 패키지 위에 상기 제2 리드프레임형 패키지를 적층하는 단계는 상기 제1 리드프레임형 패키지의 리드가 상기 제2 리드프레임형 패키지의 리드와 맞닿도록 상기 제1 리드프레임형 패키지와 상기 제1 리드프레임형 패키지를 얼라인하는 단계를 포함하는 리드프레임형 적층 패키지의 제조방법.
  17. 제8 항 또는 제16항에 있어서, 상기 제1 리드프레임형 패키지 위에 상기 제2 리드프레임형 패키지를 적층하는 단계는 상기 제1 리드프레임형 패키지의 본체와 상기 제2 리드프레임형 패키지의 본체를 접착제에 의하여 접착하는 단계를 포함하는 리드프레임형 적층 패키지의 제조방법.
KR1020060096401A 2006-09-29 2006-09-29 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법 KR100825780B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060096401A KR100825780B1 (ko) 2006-09-29 2006-09-29 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법
US11/855,951 US20080079128A1 (en) 2006-09-29 2007-09-14 Lead frame type stack package and method o fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096401A KR100825780B1 (ko) 2006-09-29 2006-09-29 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20080029593A KR20080029593A (ko) 2008-04-03
KR100825780B1 true KR100825780B1 (ko) 2008-04-29

Family

ID=39260322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096401A KR100825780B1 (ko) 2006-09-29 2006-09-29 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Country Status (2)

Country Link
US (1) US20080079128A1 (ko)
KR (1) KR100825780B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115395B4 (de) * 2015-09-11 2017-06-14 Krohne Messtechnik Gmbh Antenne mit einer Linse

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091975A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 적층된 초박형 패키지
KR20040008827A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 듀얼 다이 패키지 제조 방법
KR20050008056A (ko) * 2003-07-14 2005-01-21 주식회사 하이닉스반도체 티솝 스택 패키지
KR20050104204A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 스택 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US20040092056A1 (en) * 2002-11-13 2004-05-13 Cheng-Hsun Tsai Multilayer memory stacking method and multilayer memory made by the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091975A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 적층된 초박형 패키지
KR20040008827A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 듀얼 다이 패키지 제조 방법
KR20050008056A (ko) * 2003-07-14 2005-01-21 주식회사 하이닉스반도체 티솝 스택 패키지
KR20050104204A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
US20080079128A1 (en) 2008-04-03
KR20080029593A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
US6137062A (en) Ball grid array with recessed solder balls
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
JPH08510358A (ja) 集積回路チップと基板との相互接続
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
KR19990077732A (ko) 납땜 접합 인쇄 회로 보드
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
US7554039B2 (en) Electronic device
JPH07170098A (ja) 電子部品の実装構造および実装方法
US6455355B1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
KR100825780B1 (ko) 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4910408B2 (ja) 半導体装置
JP2009054684A (ja) 半導体ｐｏｐ装置
JP2974819B2 (ja) 半導体装置およびその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
CN103165558B (zh) 封装结构及其制造方法
CN101355065A (zh) 具有外部连接端子的半导体器件及其制造方法
JP2008071792A (ja) 半導体装置の製造方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN118645440A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060929

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070917

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080331

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 4

End annual number: 4

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20120402

Start annual number: 5

End annual number: 5

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20140331

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160309