CN118645440A - 封装结构的形成方法 - Google Patents
封装结构的形成方法 Download PDFInfo
- Publication number
- CN118645440A CN118645440A CN202310244791.1A CN202310244791A CN118645440A CN 118645440 A CN118645440 A CN 118645440A CN 202310244791 A CN202310244791 A CN 202310244791A CN 118645440 A CN118645440 A CN 118645440A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- forming
- packaged
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000005476 soldering Methods 0.000 claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 claims abstract description 7
- 239000003351 stiffener Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000005429 filling process Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910000851 Alloy steel Inorganic materials 0.000 claims description 3
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供一种封装结构的形成方法包括：提供基板，基板包括中心区和围绕中心区的边缘区，中心区表面暴露出电连接层；在边缘区的表面形成加强环；提供待封装芯片结构，待封装芯片结构具有第一功能面，第一功能面表面具有焊球；将待封装芯片结构置于中心区表面，使第一功能面朝向中心区表面，且焊球与电连接层相接触；采用第一回流焊使待封装芯片结构与基板相互电连接；能够有效提升最终形成的封装结构的性能，降低基板的翘曲。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装结构的形成方法。
背景技术
集成电路的封装工艺是集成电路芯片转化为实用电子产品过程中必不可少的一步，起到电子模块互连、机械支撑、保护等作用，可以显著地提高芯片的可靠性。
球栅阵列(BGA)是一种先进的集成电路封装技术，其特征在于使用基板的上表面装有半导体芯片，而其下表面装有焊锡球的栅格阵列。例如，在表面安装技术过程中，可以通过这些焊球将BGA封装机械结合并电气耦合到印刷电路板(PCB)。
倒装芯片球栅阵列是BGA技术的一种更高级的类型，它使用倒装芯片技术以倒置的方式将芯片的有源面安装在基板上，并通过附着在基板上的多个焊料凸点与基板粘合输入/输出垫在其上。由于倒装芯片球栅阵列封装组件(例如芯片，基板和底部填充材料)之间固有的热膨胀系数失配(粘合剂在芯片和基板之间流动)，因此在倒装芯片球栅阵列封装中经常会引起高封装翘曲和热应力。这些高的热应力和翘曲不仅会导致芯片的低k互连层分层，还会导致焊料凸点裂纹而导致失效，从而降低倒装芯片球栅阵列封装的长期运行可靠性。除了由于热效应引起的芯片翘曲之外，制造过程的其他步骤也可能导致芯片或基板翘曲。
所以如何降低基板的翘曲，这是目前急需解决的技术问题。
发明内容
本发明解决的技术问题是提供一种封装结构的形成方法，能够有效提升最终形成的封装结构的性能，降低基板的翘曲。
为解决上述问题，本发明提供一种封装结构的形成方法包括：提供基板，基板包括中心区和围绕中心区的边缘区，中心区表面暴露出电连接层；在边缘区的表面形成加强环；提供待封装芯片结构，待封装芯片结构具有第一功能面，第一功能面表面具有焊球；将待封装芯片结构置于中心区表面，使第一功能面朝向中心区表面，且焊球与电连接层相接触；采用第一回流焊使待封装芯片结构与基板相互电连接。
可选的，基板为印刷电路板。
可选的，加强环的材料为铜镀镍或者钢或者钨钢合金。
可选的，加强环的高度为1mm～3mm，加强环的宽度为2mm～4mm。
可选的，加强环与边缘区之间形成可拆卸连接。
可选的，待封装芯片结构包括：第一芯片、以及与第一芯片堆叠设置的第二芯片，第一芯片包括相对的第一面和第一功能面，第二芯片具有第二功能面，第二功能面朝向第一面固定，并使第一芯片与第二芯片电连接，第二功能面表面具有第一凸块。
可选的，待封装芯片结构的形成步骤包括：提供第一衬底，第一衬底包括若干相互分立的第一芯片区；提供若干第二芯片，第二芯片具有第二功能面；将若干第二芯片的第二功能面分别固定于第一芯片区表面，并使第二芯片与第一芯片区电连接；在将若干第二芯片的第二功能面分别固定于第一芯片区表面之后，对第一衬底进行切割，使若干第一芯片区相互分离以形成第一芯片。
可选的，第一芯片内具有硅通孔结构。
可选的，在采用第一回流焊将待封装芯片结构与基板相互电连接之后，还包括：提供第三芯片，第三芯片具有第三功能面，第三功能面具有第二凸块；采用第二回流焊，将第三功能面固定于第一芯片区表面，并使第三功能面与第一芯片区表面电连接。
可选的，采用第二回流焊将第二功能面与第一面电性连接之后，还包括：采用第一填胶工艺在第三功能面的表面和第一芯片区表面之间形成第一填充层。
可选的，在形成第一填充层之后，还包括：采用第二填胶工艺在待封装芯片结构与基板之间形成第二填充层。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案的形成方法中，第一回流焊是利用高温熔化焊接球将待封装芯片结构与基板之间形成永久性固定连接，在进行第一回流焊之前在基板的边缘区形成加强环，这样在焊接的过程中焊接的温度由低温至高温，再从高温到低温的过程中加强环的存在能起到抑制基板由于温度变化而发生翘曲的作用，大大降低基板发生翘曲的概率，减少芯片裂纹的产生，提升最终产品的良率。
附图说明
图1至图5是一种封装结构的形成过程结构示意图；
图6至图15是本发明一实施例中封装结构的形成方法过程结构示意图。
具体实施方式
正如背景技术，现有封装结构的性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供第一芯片100和基底101，第一芯片100的器件层与基底101之间通过第一凸块102形成电性连接，基底101与第一芯片100连接的相对面上具有焊接球103。
请参考图2，提供基板104，采用第一回流焊将焊接球103与基板104形成固定连接。
请参考图3，提供第二芯片105，采用第二回流焊将第二芯片105的器件层与基底101之间通过第二连接件106形成电性连接。
请参考图4，在基板104与基底101之间进行填胶107固定。
请参考图5，在基板104上形成围绕基底101的加强环108。
上述实施例中，由于在第一回流焊和第二回流焊中会存在高温的过程，在高温的作用下，基板104由于较高的热膨胀系数，导致在高温下基板104自身会发生翘曲的现象，当基板104发生翘曲的时候，电连接在基板104上的芯片内的低k互连层就会出现分层或者芯片与基板104连接的焊料凸点会出现，这就会导致封装产品的实效，大大降低了产品的良率，限制了产品的使用范围
在此基础上，本发明提供一种封装结构的形成方法中，第一回流焊是利用高温熔化焊接球将待封装芯片结构与基板之间形成永久性固定连接，在进行第一回流焊之前在基板的边缘区形成加强环，这样在焊接的过程中焊接的温度由低温至高温，再从高温到低温的转变过程由于加强环的存在能起到抑制基板由于温度变化而发生翘曲的作用，大大降低基板发生翘曲的概率，减少芯片裂纹的产生，提升最终产品的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图6至图15是本发明一实施例中封装结构的形成方法过程结构示意图。
首先请参考图6，提供基板200。
基板200包括中心区I和围绕中心区I的边缘区II，中心区I表面暴露出电连接层。
在本实施例中，电连接层表面具有球焊盘201，球焊盘201用于后续待封装芯片结构上的焊球焊接连接。
在本实施例中，在边缘区II的表面形成加强环202。
在本实施例中，加强环202的材料为铜镀镍。
在其他实施例中，加强环202的材料还可为钢、钨钢合金等。
在本实施例中，加强环202能够在基板200发生翘曲的过程中，提供一个阻止基板200发生翘曲的阻力，从而减少基板200的翘曲。
在本实施例中，基板200为印刷电路板(PCB)。
在本实施例中，加强环202高度为1mm～3mm，宽度为2mm～4mm。
在本实施例中，加强环202与边缘区II之间形成可拆卸连接。
在本实施例中，加强环202与边缘区II之间采用粘胶连接。
提供待封装芯片结构300，待封装芯片结构300具有第一功能面301b，第一功能面301b表面具有焊球303，待封装芯片结构300的形成过程图请参考图7至图10。
在本实施例中，待封装芯片结构300包括第一芯片301、以及与第一芯片301堆叠设置的第二芯片302，第一芯片301包括相对的第一面301a和第一功能面301b，第二芯片302具有第二功能面302a，第二功能面302a朝向第一面301a固定，并使第一芯片301与第二芯片302电连接，第二功能面302a表面具有第一凸块303。
在本实施例中，所述第一凸块303的材料为铜，所述第一凸块303的顶部表面还具有焊料层(图中未示出)用于熔化将所述第一凸块303与所述第一芯片301形成焊接连接。
请参考图7，提供第一衬底301c，第一衬底301c包括若干相互分立的第一芯片区(图中未标记)。
在本实施例中，第一芯片区301d用于第二芯片302的堆叠。
在本实施例中，第一衬底301c内具有硅通孔结构301d，硅通孔结构301d用于与第二芯片302进行键合。
在本实施例中，第一衬底301c包括相对的第一面L1和第一功能面L2，第一面L1上具有第一焊盘301e，第一焊盘301e用于与第二芯片302上的第一凸起焊接使得第二芯片302与第一衬底301c形成电连接。
在本实施例中，第一面L1形成有导线(图中未示出)，导线与第一焊盘301e电连接。
在本实施例中，第一功能面L2表面具有焊球301f，焊球301f呈球栅阵列结构，焊球301f作为引脚。
请参考图8，提供若干第二芯片302，第二芯片302具有第二功能面302a。
在本实施例中，第二芯片302包括衬底(图中未示出)和位于衬底上的层间介电层(图中未示出)，层间介电层内具有互连金属层(图中未示出)，层间介电层的表面具有键合焊盘(图中未示出)，在键合焊盘上形成第一凸块303，第一凸块303与互连金属层电连接。
在本实施例中，将表面形成第一凸块303的层间介电层的表面作为第二功能面302a。
请参考图9，将若干第二芯片302的第二功能面302a分别固定于第一芯片区301d表面，并使第二芯片302与第一芯片区301d电连接。
在本实施例中，第一凸块303与第一焊盘301e焊接在一起使得第二芯片302与第一芯片区301d形成电连接。
在本实施例中，第一凸块303与第一焊盘301e之间采用回流焊工艺焊接在一起。
请参考图10，对第一衬底301c进行切割，使若干第一芯片区301d相互分离以形成第一芯片301以及待封装芯片结构300。
请参考图11，将待封装芯片结构300置于中心区II表面，使第一功能面301b朝向中心区II表面，且焊球301f与电连接层相接触。
在本实施例中，焊球301f与球焊盘201接触放置。
请参考图12，采用第一回流焊使待封装芯片结构300与基板200相互电连接。
在本实施例中，采用第一回流焊将焊球301f与球焊盘201焊接在一起。
在本实施例中，在进行第一回流焊之前在基板200的边缘区形成加强环202，这样在焊接的过程中焊接的温度由低温至高温，再从高温到低温的过程由于加强环202的存在能起到抑制基板200由于温度变化而发生翘曲的作用，大大降低基板200发生翘曲的概率，减少第二芯片302内部裂纹的产生以及焊接点之间裂纹产生，提升最终产品的良率。
在本实施例中，在采用第一回流焊将焊球301f与球焊盘201焊接在一起之后，在所述第二芯片302与所述第一芯片301之间进行填胶固定，在所述所述第二芯片302与所述第一芯片301之间形成填胶层303。
请参考图13，提供第三芯片400，第三芯片400具有第三功能面400a，第三功能面400a具有第二凸块401。
在本实施例中，提供第三芯片400包括衬底(图中未示出)和位于衬底上的层间介电层(图中未示出)，层间介电层内具有互连金属层(图中未示出)，层间介电层的表面具有键合焊盘(图中未示出)，在键合焊盘上形成第二凸块401，第二凸块401与互连金属层电连接。
在本实施例中，将第三功能面400a朝向第一芯片区301d的表面放置。
请参考图14，采用第二回流焊，将第三功能面400a固定于第一芯片区301d表面，并使第三功能面400a与第一芯片区301d表面电连接。
在本实施例中，第二凸起401与第一芯片进行焊接连接，在第二回流焊的过程中，由于加强环202的存在能够提供阻挡力而抑制基板200发生翘曲，从而减少第三芯片400内的裂纹产生，减少第三芯片400与第一芯片301之间的焊接点出现裂纹的几率，保证最终封装产品的产品良率。
请参考图15，采用第一填胶工艺在第三功能面400a的表面和第一芯片区301d表面之间形成第一填充层，采用第二填胶工艺在待封装芯片结构300与基板200之间形成第二填充层。
在本实施例中，所述第一填充层、所述第二填充层以及填胶层303的材料相同以及作用也相同，所以将所述第一填充层和所述第二填充层都标记成303。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种封装结构的形成方法，其特征在于，包括：
提供基板，所述基板包括中心区和围绕所述中心区的边缘区，所述中心区表面暴露出电连接层；
在所述边缘区的表面形成加强环；
提供待封装芯片结构，所述待封装芯片结构具有第一功能面，所述第一功能面表面具有焊球；
将所述待封装芯片结构置于所述中心区表面，使所述第一功能面朝向所述中心区表面，且所述焊球与所述电连接层相接触；
采用第一回流焊使所述待封装芯片结构与所述基板相互电连接。
2.如权利要求1所述封装结构的形成方法，其特征在于，所述基板为印刷电路板。
3.如权利要求1所述封装结构的形成方法，其特征在于，所述加强环的材料为铜镀镍或者钢或者钨钢合金。
4.如权利要求1所述封装结构的形成方法，其特征在于，所述加强环的高度为1mm～3mm，所述加强环的宽度为2mm～4mm。
5.如权利要求1所述封装结构的形成方法，其特征在于，所述加强环与所述边缘区之间形成可拆卸连接。
6.如权利要求1所述封装结构的形成方法，其特征在于，所述待封装芯片结构包括：第一芯片、以及与所述第一芯片堆叠设置的第二芯片，所述第一芯片包括相对的第一面和所述第一功能面，所述第二芯片具有第二功能面，所述第二功能面朝向所述第一面固定，并使所述第一芯片与所述第二芯片电连接，所述第二功能面表面具有第一凸块。
7.如权利要求6所述封装结构的形成方法，其特征在于，所述待封装芯片结构的形成步骤包括：
提供第一衬底，所述第一衬底包括若干相互分立的第一芯片区；
提供若干第二芯片，所述第二芯片具有第二功能面；
将若干所述第二芯片的所述第二功能面分别固定于所述第一芯片区表面，并使所述第二芯片与所述第一芯片区电连接；
在将若干所述第二芯片的所述第二功能面分别固定于所述第一芯片区表面之后，对所述第一衬底进行切割，使若干第一芯片区相互分离以形成所述第一芯片。
8.如权利要求7所述封装结构的形成方法，其特征在于，所述第一芯片内具有硅通孔结构。
9.如权利要求8所述封装结构的形成方法，其特征在于，在采用所述第一回流焊将所述待封装芯片结构与所述基板相互电连接之后，还包括：
提供第三芯片，所述第三芯片具有第三功能面，所述第三功能面具有第二凸块；
采用第二回流焊，将所述第三功能面固定于所述第一芯片区表面，并使所述第三功能面与所述第一芯片区表面电连接。
10.如权利要求9所述封装结构的形成方法，其特征在于，采用第二回流焊将所述第二功能面与所述第一面电性连接之后，还包括：
采用第一填胶工艺在所述第三功能面的表面和所述第一芯片区表面之间形成第一填充层。
11.如权利要求10所述封装结构的形成方法，其特征在于，在形成所述第一填充层之后，还包括：采用第二填胶工艺在所述待封装芯片结构与所述基板之间形成第二填充层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310244791.1A CN118645440A (zh) | 2023-03-13 | 2023-03-13 | 封装结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310244791.1A CN118645440A (zh) | 2023-03-13 | 2023-03-13 | 封装结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118645440A true CN118645440A (zh) | 2024-09-13 |
Family
ID=92658329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310244791.1A Pending CN118645440A (zh) | 2023-03-13 | 2023-03-13 | 封装结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118645440A (zh) |
-
2023
- 2023-03-13 CN CN202310244791.1A patent/CN118645440A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6960827B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5763121B2 (ja) | シリコン貫通ビアのブリッジする相互接続 | |
| KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
| US8525333B2 (en) | Electronic device and manufacturing method therefor | |
| US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
| KR101153693B1 (ko) | 반도체 장치 | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| US6552267B2 (en) | Microelectronic assembly with stiffening member | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| US20030047814A1 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| KR101712459B1 (ko) | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| CN114497019A (zh) | 一种多芯片立体集成结构及制作方法 | |
| KR20080079742A (ko) | 반도체 장치의 범프 구조물 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| CN118645440A (zh) | 封装结构的形成方法 | |
| KR20050033606A (ko) | 음의 부피 팽창특성을 갖는 무연 전기 접속기 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20050031599A (ko) | 열 매개 물질을 갖는 반도체 패키지 | |
| KR20080002491A (ko) | 플립 칩 패키지 | |
| CN118676068A (zh) | 封装结构及封装结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |