JPH08510358A - 集積回路チップと基板との相互接続 - Google Patents
集積回路チップと基板との相互接続Info
- Publication number
- JPH08510358A JPH08510358A JP6523265A JP52326594A JPH08510358A JP H08510358 A JPH08510358 A JP H08510358A JP 6523265 A JP6523265 A JP 6523265A JP 52326594 A JP52326594 A JP 52326594A JP H08510358 A JPH08510358 A JP H08510358A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bond
- substrate
- electrically conductive
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 208
- 238000000034 method Methods 0.000 claims abstract description 115
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 4
- 229910001020 Au alloy Inorganic materials 0.000 claims description 3
- 239000003353 gold alloy Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 42
- 239000004593 Epoxy Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000005553 drilling Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- ZEMPKEQAKRGZGQ-AAKVHIHISA-N 2,3-bis[[(z)-12-hydroxyoctadec-9-enoyl]oxy]propyl (z)-12-hydroxyoctadec-9-enoate Chemical compound CCCCCCC(O)C\C=C/CCCCCCCC(=O)OCC(OC(=O)CCCCCCC\C=C/CC(O)CCCCCC)COC(=O)CCCCCCC\C=C/CC(O)CCCCCC ZEMPKEQAKRGZGQ-AAKVHIHISA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BBKFSSMUWOMYPI-UHFFFAOYSA-N gold palladium Chemical compound [Pd].[Au] BBKFSSMUWOMYPI-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- -1 organic lamina Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
本発明によれば、集積回路チップと基板とをフリップチップ方式で相互接続する方法及び相互接続構造が与えられる。本発明の一実施例に於いては、集積回路は、基板501上に取り付けられた半導体チップ201を有し、半導体チップの各ボンドパッド上に形成された電気伝導材料202が基板上の誘電体層502に形成された対応するウェル503を通して延在し、誘電体層が設けられた基板の表面に形成された電気伝導材料に接続している。本発明の別の実施例に於いては、電気伝導材料が圧印処理されたボールボンドであって、これは基部の上面に円錐形部分を有する形とすることもできる。
Description
【発明の詳細な説明】
集積回路チップと基板との相互接続発明の背景
1.発明の属する技術分野
本発明は、集積回路、特に集積回路のチップと、他の電気的構成要素及び電気
伝導材料との電気的相互接続に関する。更に詳述すると、本発明は集積回路のチ
ップと、電気伝導トレース、バイア、及び/または電気伝導領域が形成された基
板との相互接続に関する。
2.関連技術
最近の集積回路技術に於いては、実装された集積回路に於ける集積回路チップ
(電気伝導回路が形成された半導体チップ)に向かう、またはチップからの電気
信号路を配線する基本的な方法が3つ存在する。これらの3つのチップレベルで
の相互接続の方法は、ワイヤボンディング方式、テープオートメーテッドボンデ
ィング(TAB)方式、もう1つはコントロールドコラプスチップ接続(contro
lled collapse chip connection)(C4)方式である。最近では、ワイヤボン
ディング方式が実装された集積回路にほぼ97%に於いて使用されているが、こ
れはワイヤボンディング方式が他の方法と較べて比較的コストが掛からないこと
、またワイヤボンディングマシンがプログラム可能であり、従って異なった形式
の集積回路チップに於いても、実装に於けるさまざまな選択に応じた迅速かつ容
易な相互接
続が可能であるためである。
ワイヤボンディング方式に於いて、電気伝導ワイヤ(ボンドワイヤ)の一端は
、集積回路チップ上のボンドパッド(チップ上の回路に電気的に接続されている
)に取り付けられる。ワイヤのもう一端はチップ外部のボンディング位置に取り
付けられるが、このボンディング位置は、例えば電気伝導リードの一端、基板の
ボンディング接続部等との電気的接続をなすのに必要なものである。選択された
チップ上のボンドパッドと選択されたチップ外部のボンディング位置との、この
ような接続をなすべく複数のボンドワイヤが用いられる。
ワイヤボンディングにはいくつかの不利な点がある。各ボンドワイヤによって
インダクタンス及びキャパシタンスが追加され、これによって、ボンドワイヤを
通してチップへ向かう、或いはチップからの電気信号にノイズが生ずる。更に、
ボンドワイヤはボンドパッドからチップ外部のボンディング位置に向かうのが一
般的なので、実装された集積回路の輪郭(厚み)が必要以上に厚くなる。更に、
ボンドワイヤが延びているチップ外部のボンディング位置とチップとの間に距離
があるため、例えば、MCM(multichipmodulo)の基板上に配置されうるチッ
プの密度は理想的な密度よりも小さくなる。この他にボンドワイヤの曲がり(例
えば、チップを封入するための処理の結果、またはその処理中に発生するボンド
ワイヤの変形)によって、隣り
合ったボンドワイヤ同士が電気的にショートしてしまうこともある。
TAB方式は部分的にこれらの問題を克服するが、それはボンドワイヤを使用
せず、チップ上のボンドパッドと、電気的に絶縁性のテープに形成された各リー
ド線の組の内部の末端とを直接接続することによってなされる。ボンドワイヤの
曲がり及び必要以上にパッケージの寸法が大きくなる問題は無くなるが、リード
はまだ存在しているのでリードのインダクタンス及びキャパシタンスによる電気
的ノイズは低減せず、MCMのチップの密度を可能な限り小さなものとすること
はできない。更に、TAB方式を実施するためにはコストがかかる。
C4相互接続法は、ワイヤボンディングによる問題点を克服しているが、それ
はボンドワイヤ及びリードを使用せず、チップ上のボンドパッドとチップ外部の
ボンディング位置との更に直接的な接続をなすことによってなされる。しかし、
C4方式は、やはりTAB方式と同様に、実施のためのコストが、ワイヤボンデ
ィングよりも非常に大きくなる。
典型的なC4方式の相互接続(フリップチップ相互接続としても知られている
)に於いては、ICチップ上のボンドパッドは、はんだバンプである。対応する
はんだパッドも、例えば基板上のチップ外部のボンディング位置上に形成される
。チップ上のはんだバンプ及び基板上のはんだパ
ッドは接続され、その後加熱されてはんだをリフローする。次に、はんだは冷却
されてチップと基板とのはんだによる結合がなされる。
C4方式相互接続に用いるためにバンプが設けられたチップは、使用者に販売
される前に、ワイヤボンディングされるチップには必要のない処理を受ける。典
型的なバンプ処理に於いては、チップ表面上の保護膜層の形成、及び保護膜層を
通してボンドパッドへ至るバイアの形成の後、クロム、銅、及び金の連続的な層
がボンドパッド上に形成される。次に、はんだバンプがクロム、銅及び金の層の
上に、マスクを通した蒸着またはスパッタリングによって形成される。この処理
は比較的困難を伴い、かつコストもかかるものである。この結果、典型的なC4
方式相互接続に於いて用いるためのバンプを設けたチップは、製造コストのかか
るものとなり、ワイヤボンディング用のチップよりも入手しにくいものとなる。発明の要約
本発明によれば、集積回路チップと基板とのフリップチップ相互接続のための
方法及びそれによって形成される構造が提供される。本発明の方法及び構造はワ
イヤボンディングによるチップと基板との相互接続に於ける問題点を克服し、従
来のフリップチップ相互接続方法及び構造より少ないコストで済ますことができ
る。
ワイヤボンディング方式によるチップレベルの相互接続
のためのウエハ製造プロセスを用いて製造された従来の集積回路チップは、フリ
ップチップ相互接続を用いて基板と電気的に接続される。ワイヤボンディング用
に製造されたチップは広く入手可能であるため、本発明に基づく集積回路を広く
さまざまな用途に用いることができるように製造することが可能となる。更に、
ワイヤボンディング用のチップとフリップチップ用のチップの在庫を別々に分け
ておく必要はないが、これはワイヤボンディング用のチップが両方の用途に用い
ることができるからである。更に、ワイヤボンディング用のチップは典型的には
従来のフリップチップ用のチップより非常に安価であるため、フリップチップ方
式のチップの製造コストが低減される。
従来のワイヤボンディング用の装置は、本発明のバンプを設けたチップにも用
いることができる。これにより、本発明に基づくフリップチップ用のチップの製
造を、従来のフリップチップの製造よりも、より容易、かつコストの小さいもの
とすることができるが、これはいくつかの理由による。第1に、従来のワイヤボ
ンディング用の装置は、従来のフリップチッププロセス用のバンプチップに用い
られる装置よりも安い。第2に、集積回路産業に於いてワイヤボンディングが優
位であることは、本発明に用いられるバンプチップに用いることができる現存す
るワイヤボンディング装置が多く存在するということを意味する。第3に、従来
のワイヤボンディング装置を用いてチップにバンプを
設けるのにかかる時間は、標準的なフリップチップ方式バンプ形成プロセスによ
ってチップにバンプを設けるのにかかる時間よりも少なくて済み、従って、チッ
プの処理を更に迅速に実施することによってコストを減らすことができる。
このように、本発明のフリップチップ相互接続は、従来のフリップチップ相互
接続に較べてより安く、かつより容易に実施をすることができるのであるが、更
にワイヤボンディングによるチップレベルの相互接続の問題点を避けることもで
きる。ボンドワイヤによって生ずるインダクタンス及びキャパシタンスは排除さ
れ、チップへの及びチップからの信号の電気的ノイズを低減する。更に、本発明
に基づく集積回路の輪郭(例えば厚み)は、比較可能なワイヤボンド用集積回路
と比較して小さくなるが、これは弧状のボンドワイヤを排除することができるか
らである。更に、MCMのチップをより高密度化できるが、これは本発明によら
ない場合に、ワイヤボンド方式の集積回路に於いてチップとチップ外部のボンデ
ィング位置(例えば、基板のボンディング位置またはリード)との間に存在する
空間が、本発明に基づく集積回路に於いては存在しないからである。また、ボン
ドワイヤが存在しないために、ボンドワイヤの曲がりのために隣接するボンドワ
イヤ同士が接触する可能性も排除される。
本発明の実施例の1つに於いては、集積回路は基板上に
取り付けられた半導体チップを有するが、半導体チップの各ボンドパッド上の電
気伝導材料は、基板上の誘電体層に形成された対応するウェルを通して延在し、
誘電体層が設けられた基板の表面に形成された電気伝導材料との接続をなすよう
にされる。
本発明の別の実施例に於いては、電気伝導材料は、圧印処理された(coined)
ボールボンド(ball bond)であって、この圧印処理されたボールボンドの断面
の形状は、チップ表面上方第1の距離に於ける断面の幅が、チップ表面上方第2
の距離に於ける断面の幅より小さいものであるが、ここで第1の距離は第2の距
離よりも大きいものである。圧印処理されたボールボンドは、例えば、上記の制
限を満たす形状の基部及び延出部を有する形であり得る。延出部は円錐形または
円錐台形である。
基板上の誘電体層を通して存在するウェルは、機械的穿孔、レーザー穿孔、化
学的エッチング、若しくはプラズマエッチングなどのさまざまな方法によって形
成され得る。図面の簡単な説明
第1図は、本発明に基づく実装された集積回路の形成プロセスの流れ図を示し
たものである。
第2図は、ボールボンドが形成される半導体チップの一部の断面図である。
第3A図及び第3B図は、本発明の別の実施例に基づくチップ及び第2図のボ
ールボンド材を圧印処理した後の断
面図である。
第4A図及び第4B図は、本発明の別の実施例に於いて用いられる圧印処理具
(coining tool)の断面図である。
第5A図は、本発明に基づき誘電体層が形成される基板の一部の平面図である
。第5B図は、第5A図の基板及び誘電体層を図の線5A−5Aで切った断面図
である。
第6図は、第5A図及び第5B図の基板の断面図であって、誘電体層に設けら
れたウェル及びそれにはんだを充填したところを詳細に示したものである。
第7図は、本発明の実施例の1つに基づき実装された集積回路を形成するため
のプロセスの流れ図を示したものである。
第8図は、第5A図及び第5B図の基板の誘電体層に隣接して配置された第2
図のチップの一部の断面図であって、誘電体層に設けられたはんだを充填された
ウェルに圧印処理されたボールボンドが押し込まれているのを示したものである
。
第9図は、第5A図及び第5B図の基板に取り付けられた、第2図のチップの
断面図である。
第10図は、第5A図及び第5B図に取り付けられた、第2図のチップの断面
図であって、誘電体層とチップとの間の領域がエポキシで満たされているのを示
したものである。
第11図は、第10図のチップ及び基板の断面図であっ
て、チップ上に形成され、誘電体層と接触するパッケージが、チップを周囲の環
境から隔てて封止しているのを示したものである。
第12図は、第11図のチップ及び基板の断面図であって、基板の表面のボン
ディング位置に形成された相互接続バンプが示されている。
第13図は、第10図のチップ及び基板の断面図であって、リードフレームの
チップ取り付けパドル上に取り付けられた基板、及びリードフレームのリードが
ボンドワイヤによって基板上のボンディング位置に接続されているところが示さ
れている。
第14図は、第10図のチップ及び基板の断面図であって、ヒートシンク上に
取り付けられた基板、及びリードが基板上のボンディング位置にボンドワイヤに
よって接続されているところが示されている。発明の詳細な説明
本発明によれば、集積回路チップ(その上に電気伝導回路が形成される半導体
チップ)は、フリップチップ相互接続を用いて基板に電気的に接続される。ここ
では、従来のワイヤボンディング方式を用いたチップレベルの相互接続のための
、ウエハ製造プロセスを用いて製造されたチップを用いることができる。ワイヤ
ボンディング方式用のチップは、従来のフリップチップ相互接続に必要なバンプ
を設けたチップよりも広く入手可能であるため、本発明に基づ
く部分的に実装された集積回路を、幅広い用途に用いるために製造することが可
能となる。ワイヤボンディング用のチップとフリップチップ用のチップの在庫を
別々に分けておく必要もない。更に、ワイヤボンディング用のチップは、従来の
フリップチップ用のチップよりもかなり安いのが一般的なので、フリップチップ
用のチップの製造コストも低減できる。
従来のワイヤボンディング用の装置は、本発明のバンプを設けたチップにも用
いることができる。これにより、本発明に基づくフリップチップ用のチップの製
造を、従来のフリップチップの製造よりも、より容易、かつコストの小さいもの
とすることができるが、これはいくつかの理由による。第1に、従来のワイヤボ
ンディング用の装置は、従来のフリップチッププロセス(例えばC4方式のプロ
セス)用のバンプチップに用いられる装置よりも安い。第2に、集積回路産業に
於いてワイヤボンディングが優位であることは、ワイヤボンディング装置が多く
存在するということを意味する。この現存するワイヤボンディング装置は、本発
明に用いられるバンプチップに用いることができる。第3に、従来のワイヤボン
ディング装置を用いてチップにバンプを設けるのにかかる時間は、C4方式プロ
セスによってチップにバンプを設けるのにかかる時間よりも少なくて済み、従っ
て、チップの処理を更に迅速に実施することによってコストを減らすことができ
る。
本発明のフリップチップ相互接続は、従来のフリップチップ相互接続よりも安
く、かつより容易に実施できる一方、ワイヤボンディングによるチップレベルの
相互接続に於ける問題も回避することができる。チップ上のボンドパッドは、ボ
ンドワイヤに接続されるのでなく直接基板上のボンディング位置に接続されるの
で、ボンドワイヤによって生ずるインダクタンス及びキャパシタンスが排除され
、チップに入出力される信号に於ける電気的ノイズが低減される。更に、本発明
に基づいて部分的に実装された集積回路の形状(例えば厚み)は、これと比較可
能なワイヤボンドを用いた部分的に実装された集積回路よりも小さくなるが、こ
れはチップ上に基板とは離れて延在するボンドワイヤが無いからである。更に、
MCMのチップをより高密度に封入することが可能となるが、これは、本発明の
方式によらない場合、部分的に実装されたワイヤボンドを用いた集積回路に於い
てチップとチップ外部のボンディング位置(例えば、基板のボンディング位置ま
たはリード)との間に存在する空間が、本発明に基づく部分的に実装された集積
回路に於いては存在しないからである。また、ボンドワイヤが存在しないために
、ボンドワイヤの曲がり(例えばチップを封入するプロセスの結果またはそのプ
ロセスの実施中に起こるボンドワイヤの変形)によって、隣接するボンドワイヤ
同士が接触する可能性も排除される。
第1図は、本発明に基づく実装された集積回路の形成プ
ロセスの流れ図を示したものである。第1図に於いて、半導体チップ及び基板は
それぞれ別々に準備され、次に一体に取り付けられて、実装された集積回路を形
成する。
ブロック111に示すように、半導体チップは、従来のウエハ製造技術を用い
て半導体ウエハ上に形成される。ウエハの寸法はいかなる大きさでも良い。ウエ
ハ上には金属配線のパターンが設けられて、複数の半導体チップのための、集積
回路及びボンドパッドを形成する。金属配線のパターンは、例えばアルミニウム
を用いて形成され得る。フリップチップ用にチップ上に形成される金属配線パタ
ーンは、ワイヤボンド用にチップ上に形成されるパターンとは異なるのが一般的
である。しかし、本発明によれば、フリップチップ方式の実装された集積回路は
、ワイヤボンディング方式に用いられるチップと同様な方法でパターンを設けら
れたチップを用いて形成され得る。従って、本発明に基づく、実装された集積回
路を生成するための方法及び構造を用いることによって、フリップチップ方式と
ワイヤボンディング方式用に別々の半導体チップを設計し準備する必要が無くな
る。
金属配線パターンがウエハ上に形成された後、ウエハの表面は不活性化される
。次に、各ウエハ上のチップがプローブによる試験を受け、品質の悪いチップが
マークされる。
品質の悪いチップの同定の後、図のブロック112に示すように、品質の良い
各チップの各ボンドパッド上に尾部
のないボールボンドを設けることによって、品質の良いチップに「バンプが形成
(bumped)」される。品質の良いチップにのみバンプを形成することによって、
本発明に基づき実装された集積回路を製造するためのコストが低減する。
第2図は、ボールボンド202が形成される半導体チップ201の一部の断面
図である。ボールボンド202は、アルミニウムで作られたボンドパッド(図示
せず)上に形成されるのが一般的である。チップ201全体の上に形成されたボ
ンドパッドの中の選択されたものの上に、複数のボールボンド202が形成され
ているのが理解されよう。ボールボンド202は、例えば、金、または金−パラ
ジウム、金−錫のような金の合金から作られる。
ボールボンド202は、従来のワイヤボンディングプロセス及びワイヤボンダ
を用いて形成されるが、その入手可能なものの例としては米国ペンシルベニア州
HorshamのKulike and Soffe社製のModel1484
がある。ウエハはボンディングマシンに取り付けられる。ボンド材料は細管(ca
pillary)から供給される。放電のスパーク若しくは燃焼可能なガス(例えば水
素)によってワイヤの先端を溶解させ、ボールを形成する。細管は下方向に移動
して、形成されたボールをボンドパッドに圧着し、ボールボンド202を形成す
る。ボンドは熱圧着によって形成(細管によって与えられる力と熱の組み合わせ
によってボンドを形成)、若しくは超音波熱圧着によっ
て形成(超音波エネルギーを与えて、細管からの力と熱の組み合わせによってボ
ンドを形成)される。金のボンドワイヤ材料はアルミニウムパッドと合金のボン
ドを形成する。対照的に、典型的なC4方式の相互接続チップバンプ形成に於い
ては、銅若しくはクロムの層の上にはんだ付け可能な金を与えて、はんだとボン
ドパッドとを適当にボンディングすることが必要であることに注意されたい。ボ
ンドパッド上にボールボンド202を取り付けた後、ワイヤは挟んで引かれ、ボ
ールボンド202の上で切断される。このようにワイヤを引っ張って切断するこ
とによって、各ボールボンド202の頂部に小さな尾部が残される。ボンドワイ
ヤを形成するのがうまくいかず、各ボールボンド202毎に異なった位置にボン
ドワイヤに尾部が形成されると、ボールボンド202上に尾部が不規則に形成さ
れることになる。
第1図のブロック113に示すように、ボールボンド202を形成した後、ボ
ールボンド202は圧印処理される。上記のボールボンド202を形成するのに
用いたのと同じ装置が用いられるが、細管の代わりに圧印処理具が用いられる点
が異なる。チップ201はワイヤボンダ固定具に固定され、ボールボンドが形成
されるチップの表面が、圧印処理具と向かい合うことになる。圧印処理具及びウ
エハが加熱されるか、若しくはウエハだけが加熱される。圧印処理具は、ワイヤ
ボンダパターン認識システムを用いて各連
続的に並べられたボールボンド202の上に位置合わせされて、ボールボンド2
02の位置が形成されるボンドパッドの中心点に合わせられる。圧印処理具はボ
ールボンド202と接触するように移動され、超音波エネルギーと熱及び圧力と
を組み合わせて与えることによって、望ましい形で、例えば、圧印処理されたボ
ールボンド202が、所望の円錐(以下に述べる)形の中心点の位置及び高さを
有することになるように、ボールボンドを圧印処理する。
第3A図及び第3B図は、本発明の別の実施例に基づく、圧印処理した後のボ
ールボンド202の断面図である。各実施例に於いて、圧印処理によってボール
ボンド202は変形させられるが、この場合、ボールボンド202が基部202
a及び延出部202bを有する形となる。座面(seating plane)202cは基
部202a上に形成され、延出部202bの下端部分と隣接する。チップ201
が以下に述べるように基板に取り付けられている場合、座面202cは、圧印処
理されたボールボンド202が嵌合するウェルに隣接する、基板の表面に支承す
る。
第3A図に於いて、圧印処理されたボールボンド202は、以下第4A図を参
照しつつ述べるように、円錐形の断面を有する圧印処理具によって形成される。
第3B図に於いて、圧印処理されたボールボンド202の延出部202bは、以
下第4B図を参照しつつ述べるように、圧印処理具によって円錐形の断面を持つ
ように形成される。
第4A図及び第4B図は、それぞれ本発明の別の実施例に基づく圧印処理具4
00及び410の断面図である。圧印処理具400及び410は、それぞれ圧印
処理中にボールボンド202と接触する凹部401または411を有する。
第4A図の凹部401は一般的に円錐形の形状を有する。凹部401の内角4
01cは実施例の1つに於いては60〜120°であり、別の実施例に於いては
、概ね110°である。圧印処理具400の基部表面400aに於ける凹部40
1の幅401bは、ウェルの直径よりもやや小さく作られ、実施例の1つの於い
ては、概ね2mil(51μm)である。凹部401の基部表面400aから凹
部の内角の頂点までの高さ401aは、ウェルの深さ(即ち、第5図を参照しつ
つ以下に述べるように誘電体層の厚み)よりも少し小さく作られ、1実施例に於
いては、概ね0.7mil(18μm)である。ウェルの寸法と一致していれば
、高さ401a及び幅401bが他の値を取ることも可能であることが理解され
よう。
圧印処理具410の凹部411は円錐形、即ち一般的な円錐で平坦な頂部をも
つものである。1実施例に於いては、凹部411の内角411cは60〜120
°であり、他の実施例に於いては概ね110°である。圧印処理具410の基部
表面410aに於ける凹部411の幅411b、及び凹部411の基部表面41
0aから平坦な平面410c
までの、凹部411の高さ411aは、圧印処理具400の幅401b及び高さ
401aと同様に決定される。1実施例に於いては、幅411bは概ね2mil
(51μm)であり、高さ411aは概ね0.7mil(18μm)である。凹
部411の円錐台形の上面の幅411dは幅411bよりも小さくなければなら
ない。1実施例に於いては、幅411dは0.2〜1.0mil(5〜25μm
)の間であり、別の実施例に於いては、幅411dは概ね0.5mil(13μ
m)である。
別の形状の凹部を有する圧印処理具も使用可能である。例えば、凹部の断面が
円、楕円、もしくは放物線の弧を描く曲線の形状を有するものでもよい。
圧印処理具400及び410は両者とも、第4A図及び第4B図の断面に平行
、かつ表面400a及び410aにそれぞれ垂直な方向の断面が、円形である。
しかしながら、本発明に於いてはこの断面の形状は重要ではなく、楕円のような
他の円い断面を持つ形にすることも可能であることが理解されよう。表面400
a及び410aの直径400b及び410bはそれぞれ、1実施例に於いては、
5mil(177μm)である。直径400a及び400bは、圧印処理具40
0または410と、圧印処理されるボールボンド202に隣接するボールボンド
202とが干渉し合わないようになる程度小さいものであれば、どのような寸法
でも可能である。直径400a及び400bは、それぞ
れ凹部401及び411の幅401b及び411bよりも大きくなければならな
い。
例えば、第4A図及び第4B図に示されているような凹部を有する圧印処理具
を用いることによって、均一な高さ(Z軸)を有し、正確な中心(X軸及びY軸
)を有する圧印処理されたボールボンドの形成が可能となる。このように圧印処
理されたボールボンドの幾何学的形状を制御することは、従来のワイヤボンディ
ング装置から作られるボールボンドの通常でない寸法及び形状という意味で特に
重要である。圧印処理されたボールボンドの延出部のチップ表面からの高さは、
0.2mil(5μm)以下の許容誤差の範囲内で制御されることが可能である
。各ボールボンドの延出部の中心は、たとえ圧印処理されていないボールボンド
の中心が1mil(25μm)程度ずれていたとしても、ボンドパッドの中心に
対して0.08mil(2μm)の許容誤差の範囲内で配置されることが可能で
ある。
第1図のブロック114に示すように、次に、圧印処理されたボールボンド付
の半導体チップが、従来の処理方法及び装置を用いてソーイング(sawing)によ
り分離される。別の実施例に於いては、初めにウエハがチップから切り離され、
品質の良いチップが悪いチップから切り離される。次に、ボールボンドは各品質
の良いチップ上に形成され、各ボールボンドは上記のように圧印処理される。次
に、以下詳細に述べるように、圧印処理されたボールボンドを、
基板に形成されたウェルに被着された電気伝導材料に接合することによって、各
チップは基板に取り付けられる。
第1図のブロック121に示されているように、本発明による実装された集積
回路に用いられる基板が形成される。基板は、有機ラミネート(organic lamina
te)、セラミック、アルミナ、若しくはシリコンのような所望の材料から作られ
得る。基板は従来のプリントサーキットボードプロセスによって形成され得る。
基板は1つ以上の層を含むことができる。各層は、電気伝導材料の層か、若しく
は電気伝導領域及び/若しくは電気伝導パスが形成された電気的絶縁材料の層で
あり得る。基板が1枚以上の層を含む場合、層はエポキシ樹脂若しくはポリイミ
ドのような電気的に絶縁性の接着剤によって分けられ得る。必要ならば、バイア
が形成され得るが、これは例えば機械的穿孔、レーザー穿孔、化学的エッチング
、若しくはプラズマエッチングによって1枚以上の層を貫通する形で所望の位置
に設けられ、さまざまな層の間の電気的な相互接続を与えるものである。電気伝
導トレースは基板の1番上の層に於いて形成される。
第5A図は、基板501の誘電体層502がその上に形成される部分の平面図
である。第5B図は、第5A図の線5A−5Aで切った基板501及び誘電体層
502の断面図である。基板501が形成された後、例えばエポキシ樹脂若しく
はポリイミドであるような誘電体層502は、真空ラミネーション、電解被着、
スクリーニング(screenin
g)、若しくは吹き付け(spraying)等の従来の処理を用いて、第1図のブロッ
ク122に示すように基板501の表面501aに設けられる。誘電体層502
は表面501a全体を被覆する。1実施例に於いては、誘電体層502の厚みは
概ね2mil(51μm)である。
第1図のブロック123に示すように、ウェルが、誘電体層502を通して基
板501の表面501a上に形成された電気伝導トレースに至る形で設けられる
。複数のウェル503は誘電体層502を通して基板501の表面501aに至
る形で設けられる。ウェル503は、ウェル503の位置がチップ201上のボ
ンドパッドの位置に対応するように配置される。ウェル503の数は、電気的接
続をなすことが必要とされるチップ201上のボンドパッドの数によって決まり
、ウェル503は誘電体層502を通して設けられることが理解されよう。
ウェル503は誘電体層502に於いて、例えば、化学的エッチング、プラズ
マエッチング、若しくはレーザー穿孔によって設けられ得る。「バイアによる相
互接続技術を用いた集積回路パッケージ及びそのパッケージの形成方法(Integr
ated Circuit package with Via Interconnection Techniques and Method for
Forming Such a Package)」という表題の、ロバート.C.マース(Robert C.
Marrs)、ハヤカワタダシによる、1992年7月2日に出願された米国特許出
願第07/893,518号は本発明の譲受人
によって共有され、また本発明の同時継続出願であり、その明細書にはレーザー
穿孔によるウェル503の形成について述べられており、その内容を本明細書の
一部とされたい。その内容は、要するにレーザーの流束量(fluence)(即ち、
レーザーエネルギーが与えられる時間とそれが与えられている間のレーザーの強
度の組み合わせ)が制御され、レーザーが誘電体層502を貫通する穿孔を行う
が、基板501は貫通しないというものである。プラズマ若しくは化学的エッチ
ングによるウェルの形成は、従来のプロセスを用いて行われる。
ウェル503が形成された後、第1図のブロック124に示されるように、従
来のプロセスを用いて、各ウェル503の中に、はんだが電気メッキ若しくはス
クリーニングされる。次に、はんだは冷却されてウェル503の内部で硬化され
る。第6図は基板501の断面図であり、ウェル503にはんだ604が充填さ
れているのを詳細に示したものである。はんだ604は、例えば、鉛−錫合金で
あり得る。実施例の1つに於いては、はんだ604は鉛63%、錫37%の鉛−
錫合金である。しかし、本発明に於いては他の合金も使われ得ることが理解され
よう。
本発明の他の実施例に於いては、ウェル503をはんだで満たすのでなく、ウ
ェル503は銀を含有するエポキシ樹脂のような電気伝導エポキシによって満た
される。エポキシは常温でウェル503内に置かれる。第7図は、本発
明のこの実施例に基づいて実装された集積回路を形成するためのプロセスの流れ
図を示したものである(ブロック724は、ウェル503に電気伝導エポキシを
充填していることを示す)。第7図のプロセスの流れは第1図のプロセスの流れ
に相似しており、似たようなステップは同じ符号を付してある。以下、著しく異
なるものでなければ、記述された各プロセスステップは、第1図のプロセスフロ
ーにも第7図のプロセスフローにも当てはまるものである。
実施例の1つに於いては、ウェル503は先細の(tapered)側壁503aに
よって形成される。ウエル503はレーザー穿孔によって設けられた場合は、先
細の側壁503はレーザー穿孔の結果として自然に生成される。ウェル503が
エッチングによって形成される場合は、先細の側壁503aはエッチングにかけ
る時間、エッチング剤の温度、及びエッチング剤の流速を適当に制御することに
よって得られる。先細であることによって、以下詳細に述べるように、圧印処理
されたボンドボール202がはんだで満たされたウェル503に挿入されるとき
、圧印処理されたボンドボール202が中心に配置されるのを助ける。更に、先
細の側壁は、圧印処理されたボンドボール202の円錐形の形状と相まって、従
来のフリップチップ相互接続に於いて用いられたダブルはんだバンプ接続と比較
して、チップ201と基板501の間での応力が小さい、はんだ(または電気伝
導エポキシ)による接合をなさしめる。
本発明の他の実施例に於いては、垂直な側壁を有するウェルが形成され得る。
垂直な側壁を有するウェルは、例えばプラズマエッチングのようなエッチングに
よって形成され得る。
ウェル503の誘電体層502の表面502aの部分に於ける直径は、各圧印
処理されたボールボンド202の円錐部分202bの基部の直径よりもやや大き
いものである。圧印処理されたボールボンド202のそれぞれの座面202cの
外径はウェル503の直径よりもやや大きい。一実施例に於いては、表面502
aに於けるウェル503の直径は2.2〜2.5mil(56〜64μm)であ
り、各圧印処理されたボールボンド202の円錐部分202bの基部の直径は1
.95〜2.05mil(50〜52μm)であり、各圧印処理されたボールボ
ンド202の座面202cの外径は3.2〜3.5mil(81〜89μm)で
ある。
次に、第1図のブロック131に示すように、米国ニュージャージー州Wes
t Piscatawayのリサーチ・デバイス社(Reserch Devices)から部
品番号M8Bとして入手可能なフリップチップ位置合わせ器及びボンダのような
、標準的なフリップチップ固定具(fixture)に基板501が配置される。フリ
ップチップ用固定具はヒーターを有し、これは以下に述べるようにチップ201
の取り付け中に基板501を加熱するのに用いることができる。
第1図のブロック132に示すように、チップ201は、フリップチップ固定
具により基板501の上の一定の場所に保持され、ボールボンド202は対応す
るウエル503と位置合わせされて、チップ201及び基板501は加熱される
。チップ201は周知の視覚システムを用いて基板501と位置合わせされる。
基板501は、ウェル503内のはんだ604が溶ける温度まで加熱される。は
んだ604が63%の鉛と37%の錫を含む合金であるような本発明の一実施例
に於いては、基板501は215〜240℃の温度まで加熱される。チップ20
1は従来の吸引器具を用いて取り上げられる。チップ201を保持する吸引器具
もヒーターを含み、これはチップ201を加熱して圧印処理されたボールボンド
202の表面がはんだ604で濡らされるのを促進する。チップ201は概ね基
板501の温度と同程度の温度まで加熱される。はんだ604が63%の鉛と3
7%の錫を含む合金であるような本発明の実施例に於いては、チップ201は2
15〜240℃の温度まで加熱される。
上記のように、チップ201は基板501の温度と概ね等しい温度まで加熱さ
れるが、本発明の別の実施例に於いてはこれは必ずしも必要ではなく、チップ2
01は加熱されない。
電気伝導エポキシがウェル503内に入れられるような本発明の実施例に於い
ては、チップ201及び基板501
はこの温度にまでは加熱されない。むしろ、第7図のブロック732に示すよう
に、チップ201は視覚システムを用いて固定具に位置合わせされ、熱を与えら
れない。
第1図のブロック133に示すように、圧印処理されたボールボンド202は
対応するウェル503を満たす溶解したはんだ604の中に押し込まれる。第8
図は誘電体層502に隣接して配置されたチップ201の断面図であって、圧印
処理されたボールボンド202が、ウェル503を満たすはんだ604の中に押
し込まれているところを示す。
本発明の別の実施例に於いては、はんだ若しくはエポキシがウェル503を満
たしていない。その代わりに、圧印処理されたボールボンド202は、はんだ若
しくは電気伝導エポキシの中に浸されてからウェル503の中に挿入される。
圧印処理されたボールボンド202の延出部202bは、圧印処理されたボー
ルボンド202がウェル503に挿入されたとき、圧印処理されたボールボンド
202の位置合わせを助ける。圧印処理されたボールボンド202がウェル50
3に滑り込むとき、初めに圧印処理されたボールボンド202の位置が合ってい
ない場合は、延出部202bが先細側壁503aと当接して摺動し、ウェル50
3の中央部に向かって移動して、圧印処理されたボールボンド202はウェル5
03内の中央部に配置されることになる。
更に、第1図のブロック134に示されるように、低レベルの超音波エネルギ
ーが吸引器具を通して与えられ、圧印処理されたボールボンド202をウェル5
03内の溶解したはんだ604内に保持する一方で、チップ201を振動させる
ようにすることもできる。この振動はチップ201から圧印処理されたボールボ
ンド202を通してはんだ604に伝えられる。はんだ604が振動することに
よって溶解したはんだ604の表面に存在する酸化層が壊れ、圧印処理されたボ
ールボンド202がはんだ604で濡らされるのを促進する。チップ201に与
えられる超音波エネルギー及び熱は圧印処理されたボールボンド202の表面の
汚れを取る機能も果たす。この結果、一般に行われるように、はんだ付けの後取
り除くのが困難で、アルミニウムボンドパッドを腐食させることもある従来のフ
ラックスを用いることなく、はんだ604と圧印処理されたボールボンド202
との間によりよい結合が形成される。
本発明の別の実施例に於いては、はんだ付けの後汚れを取ることが不要な非腐
食性のフラックスが用いられ得る。
はんだ604の表面の酸化部分を破壊すべく超音波エネルギーを用いることに
加えて、或いは用いる代わりに、チップ201上の圧印処理されたボールボンド
202がウェル503の溶解したはんだ604に挿入されるとき、水素ガス若し
くは水素−窒素ガスの混合物をチップ201及び基板501上に流して、更にこ
れらの表面の酸化部分の形
成を低減させることもできる。
電気伝導エポキシがウェル503内に入っているような本発明の実施例に於い
ては、第7図に於いてステップが抜けていることによって示されているように、
超音波エネルギーは与えられない。
はんだ604が冷却されるにつれ、はんだ604は固形化し、チップ201が
、圧印処理されたボールボンド202に結合して、基板501に取り付けられる
ことになる。第9図は、ブロック135のステップの後、基板501に取り付け
られたチップ201の断面図である。
第7図のブロック734に示されるように、電気伝導エポキシがウェル503
内に入れられているような本発明の実施例に於いては、この段階に於いて、エポ
キシが加熱され、また硬化されて、圧印処理されたボールボンド202とエポキ
シが結合することになる。本発明の一実施例に於いては、エポキシは150〜1
75℃の温度で1〜2時間加熱される。
第1図のブロック136に示すように、チップ201を基板501に取り付け
た後、チップ201と誘電体層502との間の開口領域はエポキシで満たされる
。第10図は、基板501に取り付けられたチップ201の断面図であって、エ
ポキシ1001が誘電体層502とチップ201との間の領域を満たしていると
ころが示されている。エポキシ1001が存在することによって、チップ201
の下の、
水分や汚れが集められ得る空気ポケットが無くなる。エポキシ1001はボール
ボンド201とはんだ604との間の相互接続部分にかかる応力を軽減するのも
助ける。
第1図のブロック137に示すように、実施例の1つの於いてはチップ201
を封止するべく外装部が形成される。第11図は、チップ201上に形成された
パッケージ1101の断面図であって、誘電体層502に接合して周囲の環境か
らチップ201を封止する。パッケージ1101は、例えば射出成形、トランス
ファ成形、若しくはポッティングによって作られたプラスチックから形成される
。第11図に示すように、チップ201を外囲する外装部を形成することは、本
発明に於いては重要でなく、以下に述べる他の本発明の実施例に於いては、チッ
プ201は別の方法で外装がなされる。
第1図のブロック138に示すように、相互接続バンプは、基板501の誘電
体層が形成される表面501aとは反対側の表面501b上に形成される。第1
2図は、第11図のチップ201及び基板501の断面図であって、基板501
の表面501b上のボンディング位置(図示せず)上に形成された相互接続バン
プ1201が示されている。ボンディング位置は基板501を貫通して形成され
たバイア(図示せず)の一端、若しくは表面501b上に形成されたトレースの
一端である。相互接続バンプ1201は、周知の方法によりはんだから形成され
る。
相互接続バンプ1201は、基板501とプリントサーキットボードのような
他の電気伝導材料との間の電気的接続をなすのに用いられる。相互接続バンプ1
201が他の電気伝導材料上のボンディング位置と接続するように、基板501
は他の伝導材料上に配置される。はんだから作られた相互接続バンプ1201は
加熱されて、次に冷却されて固形化され、基板501と他の電気伝導材料とを結
合する。
第12図のブロック138に示されているように、本発明に基づく、基板50
1と実装された集積回路の一部ではない電気伝導材料との電気的接続をなす方法
は、本発明に於いては重要ではなく、他の方法も用いられ得ることが理解されよ
う。本発明の他の実施例に於いては、はんだバンプ1201は基板501の表面
501b上に形成されない。
第13図は、第10図に示す基板501及びチップ201の断面図であって、
基板501がリードフレームのチップ取り付けパドル1301に、従来のチップ
取り付け接着剤(図示せず)で取り付けられているのが示されている。リードフ
レームのリード1302は、基板501の外周部を取り巻く形で形成される。電
気伝導性ボンドワイヤ1303は、リード1302の内部と基板501の表面5
01aに形成されたボンディング位置とを接続する。
この実施例に於いては、チップ201を封止すべくパッケージ1101(第1
1図)が形成されない。これとは異
なり、リード1302の内部、チップ取り付けパドル1301、ボンドワイヤ1
301、基板501、及びチップ201が、トランスファ成形若しくは射出成形
のような方法によりパッケージ1304内に封止される。
第14図は、第10図に示す基板501及びチップ201の断面図であって、
基板501が従来のチップ取り付け接着剤(図示せず)でヒートシンク1401
に取り付けられているところが示されている。リード1302は、基板501の
外周部を取り巻く形で形成される。第14図に示されていないが、リード130
2はヒートシンク1401の表面1401bに従来の接着剤(図示せず)で取り
付けられ得る。リード1302は、基板501の表面501a上に形成されたボ
ンディング位置にボンドワイヤで結合される。
他方、パッケージ1101(第11図)は形成されない。リード1302の内
部の部分、ヒートシンク1401、ボンドワイヤ1303、基板501、及びチ
ップ201は、例えば、トランスファ成形若しくは射出成形によりパッケージ1
304内に封入される。ヒートシンク1401の表面1401bとは反対側の表
面1401aはパッケージ1304の外側に露出されたままである。
更に別の実施例に於いては、基板501の表面501b上に形成されたボンデ
ィング位置は、リードフレームのリードの組の内部の一端に直接取り付けられ得
る。このよう
な取り付けは、各リードの位置と対応する位置に基板501を通して相互接続バ
イアを形成し、基板501を各リードに溶接若しくははんだ付けすることにより
、若しくは基板501をTABテープ上のトレースの組に溶接若しくははんだ付
けすることによってなされ得る。
本発明のさまざまな実施例について述べてきた。この記述は発明の実施例を示
すためのものであり、発明をこれらの実施例に限定するものではない。従って、
請求の範囲に記載の本発明の範囲を逸脱することなく、記述された本発明のさま
ざまな改変を成し得ることは当業者には明らかであろう。
【手続補正書】特許法第184条の7第1項
【提出日】1994年9月8日
【補正内容】請求の範囲
1.第1の表面と、その反対側の第2の表面とを有し、前記第1の表面上に電気
伝導材料が形成された基板と、
第1の表面と、その反対側の第2の表面を有する誘電体層であって、前記誘電
体層が前記基板の第1の表面上に設けられた前記電気伝導材料を被覆するように
、前記誘電体層の第2の表面が前記基板の第1の表面に隣接して設けられ、かつ
前記誘電体層を貫通して前記基板の第1の表面上に形成された前記電気伝導材料
の選択された部分に至るウェルが形成された、該誘電体層と、
第1の表面と、その反対側の第2の表面を有し、前記第1の表面上に電気伝導
回路及び1つ以上のボンドパッドが形成された集積回路チップであって、電気伝
導材料が、前記集積回路チップの第1の表面上に延在するべく前記1つ以上のボ
ンドパッドの上に形成される、該集積回路チップとを有し、
前記誘電体層を通して設けられた前記ウェルの位置が、前記集積回路チップの
第1の表面上の前記1つ以上のボンドパッドの位置に対応することを特徴とし、
前記集積回路チップの第1の表面が前記誘電体層の第1の表面と隣接して配置
され、前記1つ以上のボンドパッド上に形成された電気伝導材料が1つ以上の対
応する前記ウェルを通して延在し、前記基板の第1の表面上に形成された前記電
気伝導材料と電気的に接続していることを特徴と
する基板と相互接続された集積回路。
2.前記1つ以上のボンドパッド上に形成された前記電気伝導材料が、ボールボ
ンドであることを特徴とする請求項1に記載の基板と相互接続された集積回路。
3.前記各ボールボンドが、前記集積回路チップの第1表面と平行な面の中の予
め定められた位置に於いて前記集積回路の第1の表面上方予め定められた最大高
さを有する、圧印処理されたボールボンドであることを特徴とする請求項2に記
載の基板と相互接続された集積回路。
4.前記各ボールボンドが、基部及び延出部を有する圧印処理されたボールボン
ドであって、前記基部は座面を有し、かつ前記延出部が前記座面上のほぼ中央部
に形成されることを特徴とする請求項3に記載の基板と相互接続された集積回路
。
5.前記各圧印処理されたボールボンドの前記延出部が、実質的に円錐形である
ことを特徴とする請求項4に記載の基板と相互接続された集積回路。
6.前記各圧印処理されたボールボンドの前記延出部が、円錐台形であることを
特徴とする請求項4に記載の基板と相互接続された集積回路。
7.前記各圧印処理されたボールボンドの断面の形状が、前記座面上方第1の距
離に於ける断面の幅が、前記座面上方第2の距離に於ける断面の幅よりも小さく
、かつ前記第1の距離が前記第2の距離よりも大きいような形状である
ことを特徴とする請求項3に記載の基板と相互接続された集積回路。
8.前記ボールボンドが金若しくは金の合金から形成されることを特徴とする請
求項2に記載の基板と相互接続された集積回路。
9.半導体チップであって、
電気伝導回路及び複数の電気伝導ボンドパッドが前記チップの表面上に形成さ
れ、ボールボンドが前記選択された各ボンドパッドの上に各1つ形成され、前記
各ボールボンドが、座面を有する基部と、前記座面のほぼ中央部に形成される延
出部とを有するように形成されることを特徴とする半導体チップ。
10.前記各ボールボンドが、前記座面上方第1の距離に於ける断面の幅が、前
記座面上方第2の距離に於ける断面の幅よりも小さく、かつ前記第1の距離が前
記第2の距離よりも大きいような断面の形状を有することを特徴とする請求項9
に記載の半導体チップ。
11.前記各ボールボンドの前記延出部が、実質的に円錐形であることを特徴と
する請求項10に記載の半導体チップ。
12.前記各ボールボンドの前記延出部が、円錐台形であることを特徴とする請
求項10に記載の半導体チップ。
13.集積回路と基板との間の相互接続を形成する方法であって、
集積回路チップの第1の表面上に、電気伝導回路及び複数の電気伝導ボンドパ
ッドを形成する過程と、
前記ボンドパッドの選択された1つの上にボールボンドを形成する過程と、
圧印処理具を用いて各前記ボールボンドを圧印処理する過程と、
第1の表面と、その反対側の第2の表面とを有し、前記第1の表面上に電気伝
導材料が形成された基板を形成する過程と、
前記電気伝導体を含む前記基板の第1の表面を被覆する誘電体層を形成する過
程であって、前記誘電体層が、前記基板の第1の表面に隣接する第1の表面と、
その反対側の第2の表面とを有する、該誘電体層を形成する過程と、
前記基板の第1の表面上に形成された前記誘電体層を通して前記電気伝導材料
に至るウェルを形成する過程であって、前記ウェルの位置が前記集積回路チップ
上の前記ボールボンドの位置に対応する、該ウェルを形成する過程と、
前記ウェルを前記電気伝導材料で満たす過程と、
各前記圧印処理されたボールボンドが対応するウェルに延在する形となるよう
に、前記誘電材料の層の第2の表面に隣接する前記集積回路チップの第1の表面
を配置する過程と、
前記圧印処理されたボールボンドが一定の位置に保持され、各圧印処理された
ボールボンドと前記基板の第1の表
面上に形成された前記対応する電気伝導材料との電気的接続がなされるように、
前記ウェルの内部の前記電気伝導材料を硬化する過程とを有することを特徴とす
る集積回路と基板との間の相互接続形成方法。
14.前記誘電体層を通してウェルを形成する過程が、レーザーエネルギーを用
いて前記ウェルを形成する過程を更に有し、前記レーザーエネルギーを与える時
間及びその強さが、前記レーザーエネルギーによって誘電体層のみが除去される
ように制御されることを特徴とする請求項13に記載の方法。
15.前記誘電体層を通してウェルを形成する過程が、前記誘電体層内の前記ウ
ェルをエッチングする過程を更に有することを特徴とする請求項13に記載の方
法。
16.前記圧印処理具が、基部及び延出部を有する圧印処理されたボールボンド
を形成するべく基部表面に形成された凹部を有し、前記基部が座面を有し、前記
延出部が前記基部の前記座面のほぼ中央部に形成されることを特徴とする請求項
13に記載の方法。
17.前記凹部が、実質的に円錐形の形状を有することを特徴とする請求項16
に記載の方法。
18.前記凹部の内角が、60〜120°の間であることを特徴とする請求項1
7に記載の方法。
19.前記凹部の内角が、概ね110°であることを特徴とする請求項17に記
載の方法。
20.前記凹部が、円錐台形の形状を有することを特徴とする請求項16に記載
の方法。
21.前記圧印処理具が、前記集積回路チップの第1の表面上方第1の距離に於
ける断面の幅が、前記集積回路チップの第1の表面上方第2の距離に於ける断面
の幅より小さく、かつ前記第1の距離が前記第2の距離より大きいような断面の
形状を有する、圧印処理されたボールボンドを形成することを特徴とする請求項
13に記載の方法。
22.表面に複数の電気伝導ボンドパッド及び電気伝導回路が形成された半導体
チップを生成する方法であって、
選択された前記ボンドパッドの上に各1つのボンドボールを形成する過程と、
前記チップ表面上方第1の距離に於ける断面の幅が、前記チップ表面上方第2
の距離に於ける断面の幅より小さく、かつ前記第1の距離が前記第2の距離より
大きいような断面の形状を有するように、各前記ボールボンドを圧印処理する過
程とを有することを特徴とする半導体チップの生成方法。
23.前記圧印処理されたボールボンドのそれぞれが、基部及び前記基部の上面
に形成された円錐形の部分を有することを特徴とする請求項22に記載の方法。
24.前記圧印処理されたボールボンドのそれぞれが、基部及び前記基部の上面
に形成された円錐台形の部分を有することを特徴とする請求項22に記載の方法
。
25.各前記ウェルの壁が先細の形状をなしており、前記基板の前記第1の表面
に隣接する前記誘電体層の第2の表面の位置での前記ウェルの第1断面積が、前
記誘電体層の第1の表面の位置での前記ウェルの第2断面積より小さいことを特
徴とする請求項7に記載の基板と相互接続された集積回路。
26.各前記圧印処理されたボールボンドの座面が、前記誘電体層の前記第1の
表面と接続することを特徴とする請求項4に記載の基板と相互接続された集積回
路。
27.各前記圧印処理されたボールボンドの前記延出部が、前記座面の位置での
第1断面積から、それと平行で面積の小さい第2断面積にかけて先細りの形状と
なっていることを特徴とする請求項4に記載の基板と相互接続された集積回路。
28.各前記圧印処理されたボールボンドが、前記誘電体層を通して設けられた
各対応するウェルの深さより小さいか、若しくは等しい最大の高さを有すること
を特徴とする請求項3に記載の基板と相互接続された集積回路。
29.各前記ボールボンドが圧印処理されて、前記集積回路チップの第1の表面
の予め定められた最大高さと、予め定められた形状を有するようにされることを
特徴とする請求項2に記載の基板と相互接続された集積回路。
30.各前記ウェルが電気伝導材料で満たされることを特徴とする請求項1に記
載の基板と相互接続された集積回路。
31.前記基板の前記第2の表面に形成された電気伝導バンプと、
前記基板を通して形成され、前記伝導材料と前記バンプとの電気的接続をなす
バイアとを更に有することを特徴とする請求項1に記載の基板と相互接続された
集積回路。
32.周辺部と、それを取り囲む形で設けられた複数のリードとを有するチップ
取り付けパドルを有するリードフレームであって、前記基板の第2の表面が前記
チップ取り付けパドルに取り付けられる、該リードフレームと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが複数のリードの中の
対応するリードの内部の部分と前記基板の第1の表面上のボンディング位置とを
接続する、該ボンドワイヤとを更に有することを特徴とする請求項1に記載の基
板と相互接続された集積回路。
33.前記集積回路チップ、誘電体層、基板、ボンドワイヤ、チップ取り付けパ
ドル、及びリードの内部の部分を封入するパッケージを更に有することを特徴と
する請求項32に記載の基板と相互接続された集積回路。
34.第1の表面とそれと反対側の第2の表面とを有するヒートシンクであって
、前記基板の前記第2の表面が前記ヒートシンクの前記第1の表面に取り付けら
れる、該ヒートシンクと、
前記基板の周囲を取り巻く形で配置された複数の電気伝導リードと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが前記複数の電気伝導
リードの中の対応するリードの内部の部分と前記基板の前記第1の表面上のボン
ディング位置とを接続する、該ボンドワイヤとを有することを特徴とする請求項
1に記載の基板と相互接続された集積回路。
35.前記集積回路チップ、誘電体層、基板、ボンドワイヤ、ヒートシンク、及
び前記リードの内部の部分を封入するパッケージであって、前記ヒートシンクの
前記第2の表面が前記パッケージの外部に露出されることを特徴とする請求項3
4に記載の基板と相互接続された集積回路。
36.前記集積回路チップの前記第1の表面と前記誘電体層の前記第1の表面と
の間に空間が存在するように、前記集積回路チップの前記第1の表面が、前記誘
電体層の前記第1の表面に隣接して配置されることを特徴とし、
保護材料が、前記誘電体層の第1の表面と前記集積回路チップの第1の表面と
の間の前記空間を満たして、前記保護材料がなければ周囲の環境に露出される、
1つ以上のボンドパッド上に形成された電気伝導材料を全て封止することを特徴
とする請求項1に記載の基板と相互接続された集積回路。
37.前記集積回路チップを封入するべく、前記基板の第1の表面上に形成され
たパッケージを更に有することを特徴とする請求項1に記載の基板と相互接続さ
れた集積回路。
38.第1の表面と、その反対側の第2の表面とを有する
基板であって、電気伝導材料が前記基板の第1表面上に形成される、該基板と、
第1の表面と、その反対側の第2の表面とを有する集積回路チップであって、
電気伝導回路及びボンドパッドが前記集積回路チップの第1の表面上に形成され
、電気伝導ボールボンドが1つ以上の前記ボンドパッドの上に形成されて前記集
積回路チップの第1の表面の上に延在する、該集積回路チップとを有し、
1つ以上の前記ボンドパッドの上に形成された前記伝導材料が、前記基板の第
1の表面上に形成された前記電気伝導材料と接続するように、前記集積回路チッ
プの前記第1の表面が、前記基板の第1の表面に隣接して配置されることを特徴
とする基板と相互接続された集積回路。
39.各前記ボールボンドが、前記集積回路チップの第1の表面と平行な面の中
の予め定められた位置に於いて、前記集積回路チップの前記第1の表面上方予め
定められた最大高さを有する圧印処理されたボールボンドであることを特徴とす
る請求項38に記載の基板と相互接続された集積回路。
40.各前記ボールボンドが、前記集積回路チップの前記第1の表面上方予め定
められた最大高さと、予め定められた形状とを有する圧印処理されたボールボン
ドであることを特徴とする請求項38に記載の基板と相互接続された集積回路。
41.各前記1つ以上のボールボンドが、基部及び延出部を有する圧印処理され
たボールボンドであって、前記基部は座面を有し、
前記延出部は前記基部の座面上のほぼ中央部に形成され、前記1つ以上のボー
ルボンドが、前記基板の第1の表面上の電気伝導材料に接続することを特徴とす
る請求項38に記載の基板と相互接続された集積回路。
42.各圧印処理されたボールボンドの前記延出部が、円錐の形状を有すること
を特徴とする請求項41に記載の基板と相互接続された集積回路。
43.各前記圧印処理されたボールボンドの前記延出部が、円錐台形の形状を有
することを特徴とする請求項41に記載の基板と相互接続された集積回路。
44.前記基板の第2の表面上に形成された電気伝導バンプと、
前記基板を通して形成され、前記バンプと前記伝導材料との電気的接続をなす
バイアとを更に有することを特徴とする請求項38に記載の基板と相互接続され
た集積回路。
45.周辺部と、それを取り囲む形で設けられた複数のリードとを有するチップ
取り付けパドルを有するリードフレームであって、前記基板の第2の表面が前記
チップ取り付けパドルに取り付けられる、該リードフレームと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが複数のリードの中の
対応するリードの内部の部分と前記
基板の第1の表面上のボンディング位置とを接続する、該ボンドワイヤとを更に
有することを特徴とする請求項38に記載の基板と相互接続された集積回路。
46.第1の表面とそれと反対側の第2の表面とを有するヒートシンクであって
、前記基板の前記第2の表面が前記ヒートシンクの前記第1の表面に取り付けら
れる、該ヒートシンクと、
前記基板の周囲を取り巻く形で配置された複数の電気伝導リードと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが前記複数の電気伝導
リードの中の対応するリードの内部の部分と前記基板の前記第1の表面上のボン
ディング位置とを接続する、該ボンドワイヤとを有することを特徴とする請求項
38に記載の基板と相互接続された集積回路。
47.前記集積回路チップの前記第1の表面と前記誘電体層の前記第1の表面と
の間に空間が存在するように、前記集積回路チップの前記第1の表面が、前記誘
電体層の前記第1の表面に隣接して配置されることを特徴とし、
保護材料が、前記基板の第1の表面と前記集積回路チップの第1の表面との間
の前記空間を満たして、前記保護材料がなければ周囲の環境に露出される、1つ
以上のボンドパッド上に形成された電気伝導材料を全て封止することを特徴とす
る請求項38に記載の基板と相互接続された集積回路。
【手続補正書】特許法第184条の8
【提出日】1995年4月5日
【補正内容】請求の範囲
1.基板であって、
前記基板の第1の表面上に形成された電気伝導材料と、
前記電気伝導材料を含む前記基板の第1の表面を被覆する誘電体層と、
前記誘電体層を貫通して前記基板の第1の表面上に形成された前記電気伝導材
料の選択された部分に至る一連のウェルとを有する、該基板と、
集積回路チップであって、
前記集積回路チップの、前記誘電体層と向き合う表面上に形成された、電気伝
導回路及び複数の電気伝導ボンドパッドと、
各選択された前記ボンドパッドの上に形成されるボールボンドとを有する、該
集積回路チップとを有し、
各前記ボールボンドが、円形のフランジを有する基部と、前記フランジの中心
部から延出する、一体として形成された延出部とを有する、一体構造の圧印処理
されたボールボンドであって、前記基部が、前記チップ表面から外向きに向き合
う環状の座面を有することを特徴とし、
かつ、前記集積回路チップの表面が前記誘電体層と隣接して配置され、各前記
ボンドボールの延出部が対応するウェルを通して延在し、前記基板の第1の表面
上に形成された前記電気伝導材料と電気的に接続する形となっていることを特徴
とする構造体。
2.前記各圧印処理されたボールボンドの前記延出部が、実質的に円錐形である
ことを特徴とする請求項1に記載の構造体。
3.前記各圧印処理されたボールボンドの前記延出部が、円錐台形であることを
特徴とする請求項1に記載の構造体。
4.前記各圧印処理されたボールボンドの前記延出部の断面の形状が、前記環状
の座面上方第1の距離に於ける断面の幅が、前記環状の座面上方第2の距離に於
ける断面の幅よりも小さく、かつ前記第1の距離が前記第2の距離よりも大きい
ような形状であることを特徴とする請求項1に記載の構造体。
5.前記ボールボンドが金から作られることを特徴とする請求項1に記載の構造
体。
6.半導体チップであって、
前記チップの表面上の形成された電気伝導回路及び複数の電気伝導ボンドパッ
ドと、選択された各前記ボンドパッドの上に各1つ形成されたボールボンドとを
有し、
各前記ボールボンドが、円形のフランジを有する基部と、前記フランジの中心
部から延出する、一体として形成された延出部とを有する、一体構造の圧印処理
されたボールボンドであって、前記基部が、前記チップ表面から外向きに向き合
う環状の座面を有することを特徴とする半導体チップ。
7.前記各ボールボンドの前記延出部が、前記環状の座面
上方第1の距離に於ける断面の幅が、前記環状の座面上方第2の距離に於ける断
面の幅よりも小さく、かつ前記第1の距離が前記第2の距離よりも大きいような
断面の形状を有することを特徴とする請求項6に記載の半導体チップ。
8.前記各ボールボンドの前記延出部が、実質的に円錐形であることを特徴とす
る請求項7に記載の半導体チップ。
9.前記各ボールボンドの前記延出部が、円錐台形であることを特徴とする請求
項7に記載の半導体チップ。
10.集積回路と基板との間の相互接続を形成する方法であって、
集積回路チップの第1の表面上に、電気伝導回路及び複数の電気伝導ボンドパ
ッドを形成する過程と、
前記ボンドパッドの選択された1つの上にボールボンドを形成する過程と、
圧印処理具を用いて各前記ボールボンドを圧印処理する過程と、
第1の表面と、その反対側の第2の表面とを有し、前記第1の表面上に電気伝
導材料が形成された基板を形成する過程と、
前記電気伝導体を含む前記基板の第1の表面を被覆する誘電体層を形成する過
程であって、前記誘電体層が、前記基板の第1の表面に隣接する第1の表面と、
その反対側の第2の表面とを有する、該誘電体層を形成する過程と、
前記基板の第1の表面上に形成された前記誘電体層を通
して前記電気伝導材料に至るウェルを形成する過程であって、前記ウェルの位置
が前記集積回路チップ上の前記ボールボンドの位置に対応する、該ウェルを形成
する過程と、
前記ウェルを前記電気伝導材料で満たす過程と、
各前記圧印処理されたボールボンドが対応するウェルに延在する形となるよう
に、前記誘電材料の層の第2の表面に隣接する前記集積回路チップの第1の表面
を配置する過程と、
前記圧印処理されたボールボンドが一定の位置に保持され、各圧印処理された
ボールボンドと前記基板の第1の表面上に形成された前記対応する電気伝導材料
との電気的接続がなされるように、前記ウェルの内部の前記電気伝導材料を硬化
する過程とを有することを特徴とする集積回路と基板との間の相互接続形成方法
。
11.前記誘電体層を通してウェルを形成する過程が、レーザーエネルギーを用
いて前記ウェルを形成する過程を更に有し、前記レーザーエネルギーを与える時
間及びその強さが、前記レーザーエネルギーによって誘電体層のみが除去される
ように制御されることを特徴とする請求項10に記載の方法。
12.前記誘電体層を通してウェルを形成する過程が、前記誘電体層内の前記ウ
ェルをエッチングする過程を更に有することを特徴とする請求項10に記載の方
法。
13.前記圧印処理具が、基部及び延出部を有する圧印処
理されたボールボンドを形成するべく基部表面に形成された凹部を有し、前記基
部が座面を有し、前記延出部が前記基部の前記座面のほぼ中央部に形成されるこ
とを特徴とする請求項10に記載の方法。
14.前記凹部が、実質的に円錐形の形状を有することを特徴とする請求項13
に記載の方法。
15.前記凹部の内角が、60〜120°の間であることを特徴とする請求項1
4に記載の方法。
16.前記凹部の内角が、概ね110°であることを特徴とする請求項14に記
載の方法。
17.前記凹部が、円錐台形の形状を有することを特徴とする請求項13に記載
の方法。
18.前記圧印処理具が、前記集積回路チップの第1の表面上方第1の距離に於
ける断面の幅が、前記集積回路チップの第1の表面上方第2の距離に於ける断面
の幅より小さく、かつ前記第1の距離が前記第2の距離より大きいような断面の
形状を有する、圧印処理されたボールボンドを形成することを特徴とする請求項
10に記載の方法。
19.表面に複数の電気伝導ボンドパッド及び電気伝導回路が形成された半導体
チップを生成する方法であって、
選択された前記ボンドパッドの上に各1つのボンドボールを形成する過程と、
各前記ボールボンドが、円形のフランジを有する基部と、前記フランジの中心
部から延出する、一体として形成され
た延出部とを有し、かつ前記基部が前記チップ表面から外向きに向き合う環状の
座面を有する一体構造となるように、各前記ボールボンドを圧印処理する過程と
を有することを特徴とする半導体チップの生成方法。
20.前記圧印処理されたボールボンドのそれぞれが、円錐台形の延出部を有す
ることを特徴とする請求項19に記載の方法。
21.各前記ウェルの壁が先細の形状をなしており、前記基板の第1の表面の位
置での前記ウェルの第1断面積が、前記集積回路のチップに隣接する前記誘電体
層の表面の位置での前記ウェルの第2断面積より小さいことを特徴とする請求項
1に記載の構造体。
22.各前記圧印処理されたボールボンドの座面が、前記誘電体層の前記第1の
表面と接続することを特徴とする請求項1に記載の構造体。
23.各前記圧印処理されたボールボンドの前記延出部が、前記座面の位置での
第1断面積から、それと平行で面積の小さい第2断面積にかけて先細りの形状と
なっていることを特徴とする請求項1に記載の構造体。
24.各前記ウェルが電気伝導材料で満たされることを特徴とする請求項1に記
載の構造体。
25.前記基板の第2の表面に形成された電気伝導バンプと、
前記基板を通して形成され、前記伝導材料と前記バンプ
との電気的接続をなすバイアとを更に有することを特徴とする請求項1に記載の
構造体。
26.周辺部と、それを取り囲む形で設けられた複数のリードとを有するチップ
取り付けパドルを有するリードフレームであって、前記基板の第2の表面が前記
チップ取り付けパドルに取り付けられる、該リードフレームと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが複数のリードの中の
対応するリードの内部の部分と前記基板の第1の表面上のボンディング位置とを
接続する、該ボンドワイヤとを更に有することを特徴とする請求項1に記載の構
造体。
27.前記集積回路チップ、誘電体層、基板、ボンドワイヤ、チップ取り付けパ
ドル、及びリードの内部の部分を封入するパッケージを更に有することを特徴と
する請求項26に記載の構造体。
28.第1の表面とそれと反対側の第2の表面とを有するヒートシンクであって
、前記基板の前記第2の表面が前記ヒートシンクの前記第1の表面に取り付けら
れる、該ヒートシンクと、
前記基板の周囲を取り巻く形で配置された複数の電気伝導リードと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが前記複数の電気伝導
リードの中の対応するリードの内部の部分と前記基板の前記第1の表面上のボン
ディング位置
とを接続する、該ボンドワイヤとを有することを特徴とする請求項1に記載の構
造体。
29.前記集積回路チップ、誘電体層、基板、ボンドワイヤ、ヒートシンク、及
び前記リードの内部の部分を封入するパッケージであって、前記ヒートシンクの
前記第2の表面が前記パッケージの外部に露出されることを特徴とする請求項2
8に記載の構造体。
30.前記集積回路チップの表面と前記誘電体層の表面との間に間隙が存在する
ように、前記集積回路チップの表面が、前記誘電体層の表面に隣接して配置され
ることを特徴とし、
保護材料が、前記誘電体層の表面と前記集積回路チップの表面との間の前記間
隙を満たすことを特徴とする請求項1に記載の構造体。
31.前記集積回路チップを封入するべく、前記基板の第1の表面上に形成され
たパッケージを更に有することを特徴とする請求項1に記載の構造体。
32.前記基板の第1の表面上に形成された電気伝導材料を有する基板と、
集積回路チップであって、
前記集積回路チップの、前記誘電体層と向き合う表面上に形成された、電気伝
導回路及び複数の電気伝導ボンドパッドと、
各選択された前記ボンドパッドの上に形成されるボール
ボンドとを有する、該集積回路チップとを有し、
各前記ボールボンドが、円形のフランジを有する基部と、前記フランジの中心
部から延出する、一体として形成された延出部とを有する、一体構造の圧印処理
されたボールボンドであって、前記基部が、前記チップ表面から外向きに向き合
う環状の座面を有することを特徴とし、
各前記ボールボンドの前記延出部が、前記基板の第1の表面上に形成された前
記電気伝導材料と接続し、各前記ボンドパッドの前記環状の座面が前記基板の第
1の表面上に載置されて、前記集積回路チップの表面と前記基板の第1表面との
間に間隙が存在することを特徴とする構造体。
33.各圧印処理されたボールボンドの前記延出部が、円錐の形状を有すること
を特徴とする請求項32に記載の構造体。
34.各前記圧印処理されたボールボンドの前記延出部が、円錐台形の形状を有
することを特徴とする請求項32に記載の構造体。
35.前記基板の第2の表面上に形成された電気伝導バンプと、
前記基板を通して形成され、前記バンプと前記伝導材料との電気的接続をなす
バイアとを更に有することを特徴とする請求項32に記載の構造体。
36.周辺部と、それを取り囲む形で設けられた複数のリードとを有するチップ
取り付けパドルを有するリードフレ
ームであって、前記基板の第2の表面が前記チップ取り付けパドルに取り付けら
れる、該リードフレームと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが複数のリードの中の
対応するリードの内部の部分と前記基板の第1の表面上のボンディング位置とを
接続する、該ボンドワイヤとを更に有することを特徴とする請求項32に記載の
構造体。
37.第1の表面とそれと反対側の第2の表面とを有するヒートシンクであって
、前記基板の前記第2の表面が前記ヒートシンクの前記第1の表面に取り付けら
れる、該ヒートシンクと、
前記基板の周囲を取り巻く形で配置された複数の電気伝導リードと、
複数の電気伝導ボンドワイヤであって、各ボンドワイヤが前記複数の電気伝導
リードの中の対応するリードの内部の部分と前記基板の前記第1の表面上のボン
ディング位置とを接続する、該ボンドワイヤとを有することを特徴とする請求項
32に記載の構造体。
38.保護材料が、前記基板の第1の表面と前記集積回路チップの表面との間の
前記間隙を満たして、前記保護材料がなければ周囲の環境に露出される、1つ以
上のボンドパッド上に形成された電気伝導材料を全て封止することを特徴とする
請求項32に記載の構造体。
39.前記ボールボンドが、パラジウムから作られること
を特徴とする請求項1に記載の構造体。
40.前記ボールボンドが、アルミニウムから作られることを特徴とする請求項
1に記載の構造体。
41.前記ボールボンドが、パラジウムから作られることを特徴とする請求項6
に記載の半導体チップ。
42.前記ボールボンドが、アルミニウムから作られることを特徴とする請求項
6に記載の半導体チップ。
Claims (1)
- 【特許請求の範囲】 1.一方の表面上に電気伝導材料が形成された基板と、 前記基板の表面上の前記電気伝導材料を被覆する誘電体層であって、前記誘電 体層を貫通して前記基板の表面に至るウェルが形成された、該誘電体層と、 表面上に電気伝導回路及びボンドパッドが形成された半導体チップであって、 電気伝導材料が前記半導体チップの表面上に延在するべく各前記ボンドパッドの 上に形成される、該半導体チップとを有し、 前記誘電体層を通して設けられた前記ウェルの位置が、前記半導体チップ上の 前記ボンドパッドの位置に対応することを特徴とし、 前記半導体チップが前記誘電体材料と隣接して配置され、前記各ボンドパッド 上に形成された電気伝導材料が対応する前記ウェルを通して延在し、前記基板の 表面上に形成された電気伝導材料と接続していることを特徴とする集積回路。 2.各前記ボンドパッド上に形成された前記電気伝導材料が、ボールボンドであ ることを特徴とする請求項1に記載の集積回路。 3.前記各ボールボンドが、圧印処理されることを特徴とする請求項2に記載の 集積回路。 4.前記各ボールボンドが、圧印処理されて基部及び延出部を形成し、前記基部 は座面を有し、かつ前記延出部が前 記基部の前記座面上のほぼ中央部に形成されることを特徴とする請求項3に記載 の集積回路。 5.前記各ボールボンドの前記延出部が、円錐形であることを特徴とする請求項 4に記載の集積回路。 6.前記各ボールボンドの前記延出部が、円錐台形であることを特徴とする請求 項4に記載の集積回路。 7.前記各ボールボンドの断面の形状が、前記チップ表面上方第1の距離に於け る断面の幅が、前記チップの表面上方第2の距離に於ける断面の幅よりも小さく 、かつ前記第1の距離が前記第2の距離よりも大きいような形状であることを特 徴とする請求項3に記載の集積回路。 8.前記ボールボンドが金若しくは金の合金から形成されることを特徴とする請 求項2に記載の集積回路。 9.半導体チップであって、 電気伝導回路及び複数の電気伝導ボンドパッドが前記チップの表面上に形成さ れ、前記チップが前記ボンドパッドの選択されたいくつかの上に形成され、前記 ボールボンドが、前記チップの表面上の第1の距離に於ける断面の幅が前記チッ プの表面上方第2の距離に於ける断面の幅よりも小さく、かつ前記第1の距離が 前記第2の距離よりも大きくなるような断面の形状を有することを特徴とする半 導体チップ。 10.前記各ボールボンドが圧印処理されて基部及び延出部を形成し、前記基部 が座面を有し、かつ前記延出部が前 記基部の前記座面のほぼ中央部に形成されることを特徴とする請求項9に記載の 半導体チップ。 11.前記各ボールボンドの前記延出部が、円錐形であることを特徴とする請求 項10に記載の半導体チップ。 12.前記各ボールボンドの前記延出部が、円錐台形であることを特徴とする請 求項10に記載の半導体チップ。 13.半導体チップ及び基板、チップ表面上に形成された複数の電気伝導ボンド パッド及び電気伝導回路を有する実装された集積回路であって、前記基板がその 表面上に形成された誘電体層、及び電気伝導トレース、バイア、及び/若しくは 領域を有する、該集積回路の形成方法であって、 前記ボンドパッドの選択された1つの上にボールボンドを形成する過程と、 圧印処理具を用いて各前記ボールボンドを圧印処理する過程と、 前記基板表面上に形成された前記誘電体層を通して電気伝導材料に至るウェル を形成する過程であって、前記ウェルの位置が前記チップ上の前記ボールボンド の位置に対応する、該ウェルを形成する過程と、 前記ウェルを前記電気伝導材料で満たす過程と、 各前記圧印処理されたボールボンドが前記対応するウェルに延在する形となる ように、前記誘電材料に隣接する前記チップを配置する過程と、 前記圧印処理されたボールボンドが一定の位置に保持さ れ、各圧印処理されたボールボンドと前記基板の表面上に形成された前記対応す る電気伝導材料との電気的接続がなされるように、前記ウェルの内部の前記電気 伝導材料を硬化する過程とを有することを特徴とする実装された集積回路の形成 方法。 14.前記誘電体層を通してウェルを形成する過程が、レーザーエネルギーを用 いて前記ウェルを形成する過程を更に有し、前記レーザーエネルギーを与える時 間及びその強さが、前記レーザーエネルギーによって誘電体層のみが除去される ように制御されることを特徴とする請求項13に記載の方法。 15.前記誘電体層を通してウェルを形成する過程が、前記誘電体層内の前記ウ ェルをエッチングする過程を更に有することを特徴とする請求項13に記載の方 法。 16.前記圧印処理具が、基部及び延出部を有する圧印処理されたボールボンド を形成するべく基部表面に形成された凹部を有し、前記基部が座面を有し、前記 延出部が前記基部の前記座面のほぼ中央部に形成されることを特徴とする請求項 13に記載の方法。 17.前記凹部が、一般的に円錐形の形状を有することを特徴とする請求項16 に記載の方法。 18.前記凹部の内角が、60〜120°の間であることを特徴とする請求項1 7に記載の方法。 19 前記凹部の内角が、概ね110°であることを特徴 とする請求項17に記載の方法。 20.前記凹部が、円錐台形の形状を有することを特徴とする請求項16に記載 の方法。 21.前記圧印処理具がベース表面上に形成された凹部を有し、 前記チップ表面上方第1の距離に於ける断面の幅が、前記チップ表面上方第2 の距離に於ける断面の幅より小さく、かつ前記第1の距離が前記第2の距離より 大きいような断面の形状を有するように、前記圧印処理されたボールボンドを形 成することを特徴とする請求項13に記載の方法。 22.表面に複数の電気伝導ボンドパッド及び電気伝導回路が形成された半導体 チップを生成する方法であって、 前記ボンドパッドの選択された1つの上にボンドボールを形成する過程と、 前記チップ表面上方第1の距離に於ける断面の幅が、前記チップ表面上方第2 の距離に於ける断面の幅より小さく、かつ前記第1の距離が前記第2の距離より 大きいような断面の形状を有するように、各前記ボールボンドを圧印処理する過 程とを有することを特徴とする半導体チップの生成方法。 23.前記圧印処理されたボールボンドのそれぞれが、基部及び前記基部の上面 に形成された円錐形部分を有することを特徴とする請求項22に記載の方法。 24.前記圧印処理されたボールボンドのそれぞれが、基 部及び前記基部の上面に形成された円錐台形の部分を有することを特徴とする請 求項22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4732993A | 1993-04-14 | 1993-04-14 | |
US047,329 | 1993-04-14 | ||
PCT/US1994/003696 WO1994024694A1 (en) | 1993-04-14 | 1994-04-12 | Interconnection of integrated circuit chip and substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08510358A true JPH08510358A (ja) | 1996-10-29 |
Family
ID=21948343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6523265A Pending JPH08510358A (ja) | 1993-04-14 | 1994-04-12 | 集積回路チップと基板との相互接続 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5478007A (ja) |
JP (1) | JPH08510358A (ja) |
WO (1) | WO1994024694A1 (ja) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2581017B2 (ja) * | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5874780A (en) | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
US5741430A (en) * | 1996-04-25 | 1998-04-21 | Lucent Technologies Inc. | Conductive adhesive bonding means |
US5925930A (en) | 1996-05-21 | 1999-07-20 | Micron Technology, Inc. | IC contacts with palladium layer and flexible conductive epoxy bumps |
US6558979B2 (en) * | 1996-05-21 | 2003-05-06 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
JP3578581B2 (ja) * | 1997-02-28 | 2004-10-20 | 富士通株式会社 | ベアチップの実装構造および実装方法およびそれに用いるインターポーザ |
US6011307A (en) * | 1997-08-12 | 2000-01-04 | Micron Technology, Inc. | Anisotropic conductive interconnect material for electronic devices, method of use and resulting product |
US5949655A (en) * | 1997-09-09 | 1999-09-07 | Amkor Technology, Inc. | Mounting having an aperture cover with adhesive locking feature for flip chip optical integrated circuit device |
US5867368A (en) * | 1997-09-09 | 1999-02-02 | Amkor Technology, Inc. | Mounting for a semiconductor integrated circuit device |
US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
US6329832B1 (en) * | 1998-10-05 | 2001-12-11 | Micron Technology, Inc. | Method for in-line testing of flip-chip semiconductor assemblies |
TW522536B (en) | 1998-12-17 | 2003-03-01 | Wen-Chiang Lin | Bumpless flip chip assembly with strips-in-via and plating |
TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
SG82590A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
US6184062B1 (en) | 1999-01-19 | 2001-02-06 | International Business Machines Corporation | Process for forming cone shaped solder for chip interconnection |
US6204089B1 (en) * | 1999-05-14 | 2001-03-20 | Industrial Technology Research Institute | Method for forming flip chip package utilizing cone shaped bumps |
US6544880B1 (en) | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6448635B1 (en) | 1999-08-30 | 2002-09-10 | Amkor Technology, Inc. | Surface acoustical wave flip chip |
JP3827497B2 (ja) * | 1999-11-29 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US7414319B2 (en) | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6448506B1 (en) * | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
US6660559B1 (en) | 2001-06-25 | 2003-12-09 | Amkor Technology, Inc. | Method of making a chip carrier package using laser ablation |
US20040053447A1 (en) * | 2001-06-29 | 2004-03-18 | Foster Donald Craig | Leadframe having fine pitch bond fingers formed using laser cutting method |
US7126218B1 (en) | 2001-08-07 | 2006-10-24 | Amkor Technology, Inc. | Embedded heat spreader ball grid array |
US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
JP3923368B2 (ja) * | 2002-05-22 | 2007-05-30 | シャープ株式会社 | 半導体素子の製造方法 |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US20050109746A1 (en) * | 2003-11-26 | 2005-05-26 | International Business Machines Corporation | Method for fluxless soldering of workpieces |
US20050151273A1 (en) * | 2003-12-30 | 2005-07-14 | Arnold Richard W. | Semiconductor chip package |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
JP2009141268A (ja) * | 2007-12-10 | 2009-06-25 | Spansion Llc | 半導体装置の製造方法 |
TW201143013A (en) * | 2010-05-26 | 2011-12-01 | Princeton Technology Corp | Anti-UV electronic device and fabrication method thereof |
CN107301958A (zh) * | 2017-06-07 | 2017-10-27 | 杭州暖芯迦电子科技有限公司 | 一种植入式微电子产品的导线键合装置及键合方法 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3429040A (en) * | 1965-06-18 | 1969-02-25 | Ibm | Method of joining a component to a substrate |
US3373481A (en) * | 1965-06-22 | 1968-03-19 | Sperry Rand Corp | Method of electrically interconnecting conductors |
US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
JPS55143042A (en) * | 1979-04-25 | 1980-11-08 | Hitachi Ltd | Semiconductor device |
JPS57143838A (en) * | 1981-02-27 | 1982-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5897849A (ja) * | 1981-12-07 | 1983-06-10 | Mitsubishi Electric Corp | 半導体素子 |
JPS58148434A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | 電気部品実装基板の製造方法 |
JPS58157147A (ja) * | 1982-03-12 | 1983-09-19 | Mitsubishi Electric Corp | 混成集積回路基板 |
JPS595639A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | 混成集積回路 |
JPS5931042A (ja) * | 1982-08-12 | 1984-02-18 | Mitsubishi Electric Corp | 高周波高出力半導体装置 |
JPS5935439A (ja) * | 1982-08-24 | 1984-02-27 | Fujitsu Ltd | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 |
JPS5940539A (ja) * | 1982-08-30 | 1984-03-06 | Hitachi Tobu Semiconductor Ltd | 半導体装置およびその製造方法 |
JPS59208751A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | バンプ形成方法 |
JPS6089951A (ja) * | 1983-10-24 | 1985-05-20 | Nec Corp | フリツプチツプicの製造方法 |
JPS6094744A (ja) * | 1983-10-27 | 1985-05-27 | Nippon Denso Co Ltd | 混成集積回路装置 |
US4617730A (en) * | 1984-08-13 | 1986-10-21 | International Business Machines Corporation | Method of fabricating a chip interposer |
JPS6267829A (ja) * | 1985-09-20 | 1987-03-27 | Sharp Corp | フリップチップの実装構造 |
JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
JPS62281435A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
US4974057A (en) * | 1986-10-31 | 1990-11-27 | Texas Instruments Incorporated | Semiconductor device package with circuit board and resin |
JPS63119552A (ja) * | 1986-11-07 | 1988-05-24 | Sharp Corp | Lsiチツプ |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
JPS63164343A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electric Ind Co Ltd | フリツプチツプic装置 |
JP2607877B2 (ja) * | 1987-03-30 | 1997-05-07 | 株式会社日立製作所 | 樹脂補強型lsi実装構造体の製造方法 |
JPH0750726B2 (ja) * | 1987-05-07 | 1995-05-31 | 松下電器産業株式会社 | 半導体チップの実装体 |
JPS63288031A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | フリップチップボンディング方法 |
JP2675003B2 (ja) * | 1987-06-19 | 1997-11-12 | 株式会社日立製作所 | Lsi実装構造体 |
JPH0770559B2 (ja) * | 1987-09-14 | 1995-07-31 | オムロン株式会社 | 実装用接合金属の形成装置 |
JPH01140766A (ja) * | 1987-11-27 | 1989-06-01 | Semiconductor Energy Lab Co Ltd | イメージセンサ |
JPH01161850A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01191457A (ja) * | 1988-01-27 | 1989-08-01 | Fuji Electric Co Ltd | 半導体装置 |
US4926241A (en) * | 1988-02-19 | 1990-05-15 | Microelectronics And Computer Technology Corporation | Flip substrate for chip mount |
JPH01217936A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体装置の製造方法および装置 |
JPH01217935A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体装置の製造方法および装置 |
JPH01243533A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | ひょうたん形の突起電極を有するフリップチップ |
DE3824008A1 (de) * | 1988-07-15 | 1990-01-25 | Contraves Ag | Elektronische schaltung sowie verfahren zu deren herstellung |
JP2532615B2 (ja) * | 1988-10-20 | 1996-09-11 | 松下電器産業株式会社 | バンプ形成方法 |
JPH02132836A (ja) * | 1988-11-14 | 1990-05-22 | Seiko Epson Corp | 半導体装置 |
JPH02150042A (ja) * | 1988-11-30 | 1990-06-08 | Nec Corp | 混成集積回路 |
JPH02189926A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体集積回路装置 |
US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
JPH02246236A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | フリップチップ接合方法 |
JPH02249248A (ja) * | 1989-03-22 | 1990-10-05 | Mitsubishi Electric Corp | 混成集積回路装置の製造方法 |
EP0411165B1 (en) * | 1989-07-26 | 1997-04-02 | International Business Machines Corporation | Method of forming of an integrated circuit chip packaging structure |
JP2805245B2 (ja) * | 1989-08-28 | 1998-09-30 | エルエスアイ ロジック コーポレーション | フリップチップ構造 |
US4967950A (en) * | 1989-10-31 | 1990-11-06 | International Business Machines Corporation | Soldering method |
US5056216A (en) * | 1990-01-26 | 1991-10-15 | Sri International | Method of forming a plurality of solder connections |
US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
US5105259A (en) * | 1990-09-28 | 1992-04-14 | Motorola, Inc. | Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation |
US5086966A (en) * | 1990-11-05 | 1992-02-11 | Motorola Inc. | Palladium-coated solder ball |
JPH04243135A (ja) * | 1991-01-17 | 1992-08-31 | Fujitsu Ltd | バンプの製造方法とその整形具 |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5088007A (en) * | 1991-04-04 | 1992-02-11 | Motorola, Inc. | Compliant solder interconnection |
JP3116412B2 (ja) * | 1991-05-16 | 2000-12-11 | セイコーエプソン株式会社 | 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置 |
US5203075A (en) * | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
US5249450A (en) * | 1992-06-15 | 1993-10-05 | Micron Technology, Inc. | Probehead for ultrasonic forging |
-
1994
- 1994-04-12 JP JP6523265A patent/JPH08510358A/ja active Pending
- 1994-04-12 WO PCT/US1994/003696 patent/WO1994024694A1/en active Search and Examination
- 1994-05-11 US US08/241,427 patent/US5478007A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1994024694A1 (en) | 1994-10-27 |
US5478007A (en) | 1995-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
US6163463A (en) | Integrated circuit chip to substrate interconnection | |
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
US7176570B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
US7314818B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
EP0704895B1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
JP2609382B2 (ja) | 半導体装置 | |
US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
US6252178B1 (en) | Semiconductor device with bonding anchors in build-up layers | |
JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
WO2006112393A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US6075281A (en) | Modified lead finger for wire bonding | |
JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
US10541194B2 (en) | Semiconductor package with interconnected leads | |
TWI283048B (en) | New package system for discrete devices | |
KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
JP2681145B2 (ja) | 樹脂封止半導体装置 | |
JP3674550B2 (ja) | 半導体装置 | |
KR100668817B1 (ko) | 반도체 패키지의 제조 방법 | |
CN118824985A (zh) | 将功率终端连接到半导体封装内的衬底的方法 | |
JPH08316272A (ja) | 半導体装置、その製造方法、及び半導体装置用フレキシブル基板 |