[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100779346B1 - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100779346B1
KR100779346B1 KR1020010021493A KR20010021493A KR100779346B1 KR 100779346 B1 KR100779346 B1 KR 100779346B1 KR 1020010021493 A KR1020010021493 A KR 1020010021493A KR 20010021493 A KR20010021493 A KR 20010021493A KR 100779346 B1 KR100779346 B1 KR 100779346B1
Authority
KR
South Korea
Prior art keywords
heat spreader
semiconductor chip
circuit pattern
plating layer
input
Prior art date
Application number
KR1020010021493A
Other languages
English (en)
Other versions
KR20020082296A (ko
Inventor
이재진
문두환
허정필
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010021493A priority Critical patent/KR100779346B1/ko
Publication of KR20020082296A publication Critical patent/KR20020082296A/ko
Application granted granted Critical
Publication of KR100779346B1 publication Critical patent/KR100779346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 고가의 섭스트레이트를 채택하지 않아 제조 비용을 절감할 수 있고, 또한 히트스프레더를 그라운드용으로 이용하여 전기적 성능이 향상되도록, 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연에는 다수의 도금층이 형성되어 있으며, 상기 도금층을 제외한 상면에는 흑색 산화층이 형성되어 있고, 상기 흑색 산화층 상면에는 절연층이 형성된 히트스프레더와; 상기 절연층의 상면에 본드핑거 및 볼랜드를 가지며 형성된 다수의 회로패턴과; 상기 히트스프레더의 요부에 접착되어 있으며, 상면에는 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 입출력패드와 상기 회로패턴중 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와; 상기 반도체칩 및 도전성와이어를 봉지재로 봉지하여 형성된 봉지부와; 상기 각각의 회로패턴중 볼랜드에 융착된 도전성볼을 포함하여 이루어진 것을 특징으로 함

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도3a 내지 도3j는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 반도체패키지
1; 히트스프레더(Heat Spreader) 2; 요부(凹部)
3; 흑색 산화층 4; 도금층
4a; 그라운드링(Ground Ring) 4b; 그라운드플랜(Ground Plane)
5; 절연층 6; 절연성 수지
7; 회로패턴 7a; 본드핑거(Bond Finger)
7b; 볼랜드(Ball Land) 8; 접착수단
9; 반도체칩 10; 입출력패드
11; 도전성와이어 12; 봉지부
13; 도전성볼
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 고가의 섭스트레이트를 채택하지 않아 제조 비용을 절감할 수 있고, 또한 히트스프레더를 그라운드용으로 이용함으로써 전기적 성능을 향상시킬 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
통상 볼그리드어레이(Ball Grid Array) 반도체패키지는 마더보드(Mother Board)에 실장되는 입출력 단자가 섭스트레이트 일면에 어레이(Array)된 다수의 도전성볼로 이루어진 것을 말한다. 이러한 반도체패키지는 실장면적을 최소화시킴과 동시에, 많은 입출력 단자를 확보할 수 있어 최근의 통신기기, 셀룰러 폰, 노트북, 무선 시스템 등의 요구를 충족시키게 적합함으로, 최근 급속하게 이용되고 있는 추세에 있다. 또한, 최근에는 상기 반도체패키지의 방열성능을 향상시키기 위해 섭스트레이트의 일면에 히트스프레더를 장착한 것들이 출시되고 있다.
이러한 종래의 반도체패키지(100')가 도1에 도시되어 있으며, 이를 참조하여 종래 기술을 설명하면 다음과 같다.
먼저, 대략 판상으로서 상면 중앙에 요부(3')(凹部)가 형성된 히트스프레더(2')가 구비되어 있고, 상기 히트스프레더(2')의 요부(3')에는 반도체칩(5')이 접착수단(11')으로 접착되어 있다. 상기 반도체칩(5')은 상면에 다수의 입출력패드(5a')가 형성되어 있다. 상기 히트스프레더(2')의 요부(3')를 제외한 상 면에는 인쇄회로기판(PCB), 써킷테이프(Circuit Tape), 써킷필름(Circuit Film) 등의 섭스트레이트(10')가 접착수단(11')에 의해 접착되어 있다.
상기 섭스트레이트(10')는 통상 수지층(12')을 기본층으로 그 상면에 볼랜드(13a') 및 본드핑거(13b')를 갖는 다수의 회로패턴(13')이 형성되어 있으며, 상기 회로패턴(13')중 본드핑거(13b')는 반도체칩(5')의 입출력패드(5a')와 도전성와이어(6')에 의해 상호 연결되어 있다. 물론, 상기 볼랜드(13a') 및 본드핑거(13b')를 제외한 회로패턴(13') 및 수지층(12') 상면에는 절연성 수지(14')가 코팅되어 그 회로패턴(13')을 보호할 수 있도록 되어 있다.
계속해서, 상기 섭스트레이트(10')의 볼랜드(13a')에는 도전성볼(30')이 융착되어 있으며, 상기 반도체칩(5'), 도전성와이어(6') 등은 봉지재로 봉지되어 일정 형태의 봉지부(21')가 형성되어 있다.
도면중 미설명 부호 22'는 액상 봉지재를 이용하여 봉지부(21)를 형성할 경우, 상기 액상 봉지재가 볼랜드(13a')쪽으로 과도하게 흘러가지 않도록 하는 댐이다.
이러한 종래 반도체패키지(100')는 반도체칩(5')의 시그널(Signal), 그라운드(Ground) 및 파워(Power)가 도전성와이어(6'), 회로패턴(13') 및 도전성볼(30')을 통하여 외부로 출력 또는 입력된다.
그러나, 이러한 종래의 반도체패키지는 상기 히트스프레더의 요부를 제외한 상면에 접착수단을 이용하여 섭스트레이트를 정밀하게 라미네이션(Lamination)하여야 함으로써, 상기 섭스트레이트의 라미네이션 공정중 많은 불량이 발생할 뿐만 아 니라 제조 비용도 상승하는 단점이 있다. 즉, 섭스트레이트의 라미네이션 공정중 상기 히트스프레더, 접착수단 및 섭스트레이트 사이의 얼라인먼트(Alignment) 불일치로 인한 불량이 쉽게 발생하고, 또한 상기 섭스트레이트의 단가가 전체 반도체패키지의 제조 비용중 대략 70% 정도를 차지함으로써, 상기 섭스트레이트로 인하여 반도체패키지의 비용이 지나치게 고가로 되는 단점이 있다.
더불어, 상기 회로패턴중 다수를 그라운드용으로 할당하여야 하는 단점이 있다. 즉, 공통된 그라운드 수단이 없기 때문에, 상기 회로패턴중 다수개를 그라운드용으로 사용함으로써, 그만큼 시그널 또는 파워용 회로패턴의 갯수가 낭비된다.
또한, 최근의 회로패턴은 반도체칩에 형성된 많은 수의 입출력 단자를 확보하기 위해, 파인피치(Fine Pitch)화 됨으로써, 상기 회로패턴 상호간의 크로스 터크(Cross Talk) 현상이 더욱 심하게 발생하고 이에 따라, 반도체칩과 마더보드 사이의 시그널 지연이 길어지고, 또한 반도체칩의 전기적 성능을 저하시키는 단점도 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 고가의 섭스트레이트를 채택하지 않아 제조 비용을 절감하고, 또한 히트스프레더를 그라운드용으로 이용함으로써 전기적 성능을 향상시킬 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 판상으로 서 상면 중앙에 일정깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연에는 다수의 도금층이 형성되어 있으며, 상기 도금층을 제외한 상면에는 흑색 산화층이 형성되어 있고, 상기 흑색 산화층 상면에는 절연층이 형성된 히트스프레더와; 상기 절연층의 상면에 본드핑거 및 볼랜드를 가지며 형성된 다수의 회로패턴과; 상기 히트스프레더의 요부에 접착되어 있으며, 상면에는 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 입출력패드와 상기 회로패턴중 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와; 상기 반도체칩 및 도전성와이어를 봉지재로 봉지하여 형성된 봉지부와; 상기 각각의 회로패턴중 볼랜드에 융착된 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 도금층은 상기 히트스프레더의 요부와 인접한 영역에 대략 링 모양으로 형성된 그라운드링과, 상기 회로패턴중 특정한 회로패턴과 전기적으로 연결되도록 형성된 다수의 그라운드플랜으로 이루어질 수 있다.
또한, 상기 반도체칩의 입출력패드와 상기 도금층의 그라운드링은 도전성와이어로 서로 연결될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연에는 다수의 도금층이 형성된 히트스프레더를 제공하는 단계와; 상기 히트스프레더의 도금층을 제외한 히트스프레더의 상면에 흑색 산화층을 형성하는 단계와; 상기 히트스프레더의 요부 외주연인 흑색 산화층에 절연층을 형성하는 단계와; 상기 도금층 및 절연층 상면에 본드핑거 및 볼랜드를 갖는 다수의 회로패턴을 형성하 는 단계와; 상면에 다수의 입출력패드가 형성된 반도체칩을 상기 히트스프레더의 요부에 접착하는 단계와; 상기 반도체칩의 입출력패드와 회로패턴의 본드핑거를 도전성와이어로 상호 본딩하는 단계와; 상기 반도체칩, 도전성와이어 등을 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계와; 상기 회로패턴중 볼랜드에 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 도금층은 상기 히트스프레더의 요부와 인접한 영역에 대략 링 모양으로 그라운드링을 형성하고, 상기 회로패턴중 특정한 회로패턴과 전기적으로 연결되도록 다수의 그라운드플랜을 형성하여 이루어질 수 있다.
또한, 상기 와이어 본딩 단계는 반도체칩의 입출력패드와 상기 도금층중 그라운드링을 도전성와이어로 상호 본딩하는 단계가 더 포함될 수 있다.
또한, 상기 회로패턴은 구리박막의 에칭, 도금 또는 실크스크린 중 어느 한 방법에 의해 형성될 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 히트스프레더의 표면에 흑색 산화층 및 절연층을 순차적으로 형성하고 그 표면에는 직접 회로패턴을 형성함으로써, 종래와 같은 섭스트레이트 및 접착수단이 필요없을 뿐만 아니라 그것의 라미네이션 공정도 필요없게 되어, 전체적인 반도체패키지의 제조 비용을 절감할 수 있게 된다.
또한, 히트스프레더의 표면에 도금층을 형성하고, 이 도금층은 반도체칩 및 회로패턴과 전기적으로 연결되도록 함으로써, 많은 수의 그라운드용 입출력패드가 상기 히트스프레더를 통하여 수용될 수 있도록 하여, 시그널용 회로패턴의 갯수를 극대화할 수 있다.
더불어, 회로패턴의 하면에 그라운드딩된 히트스프레더가 위치됨으로써, 시그널용 회로패턴 간의 크로스 터크(Cross Talk) 현상 등을 억제할 수 있게 되어, 반도체패키지의 전기적 성능이 저하되지 않게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의한 반도체패키지(100)를 도시한 단면도이다.
도시된 바와 같이 대략 판상으로서 상면 중앙에는 일정깊이의 요부(2)(凹部)가 형성되고, 상기 요부(2)의 외주연에는 다수의 도금층(4)이 형성되어 있으며, 상기 도금층(4)을 제외한 상면에는 흑색 산화층(3)이 형성되어 있으며, 상기 흑색 산화층(3) 상면에는 절연층(5)이 형성된 히트스프레더(1)가 구비되어 있다.
상기 히트스프레더(1)는 방열 성능이 양호한 알루미늄(Al), 구리(Cu) 또는 이것의 등가물로 이루어져 있으며, 상기 도금층(4)은 통상의 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 등가물으로 형성되어 있다. 또한, 상기 도금층(4)은 히트스프레더(1)의 요부(2)와 인접한 영역에 대략 링(Ring) 모양으로 형성된 그라운드링(4a)과, 하기할 회로패턴(7)중 특정한 회로패턴(7)과 전기적으로 연결되도록 형성된 다수의 그라운드플랜(4b)으로 이루어질 수 있다. 여기서, 상기 그라운드링(4a) 및 그라운드플랜(4b)을 총칭하여 도금층(4)으로 정의한다.
또한, 상기 흑색 산화층(3)은 상기 절연층(5)과의 접착력을 강화하는 수단으 로서, 상기 도금층(4)이 형성된 히트스프레더(1)의 상면뿐만 아니라, 요부(2)의 상면에도 형성될 수 있다. 그러나, 상기 히트스프레더(1)의 측면이나 하면에는 형성되어 있지 않다.
더불어, 상기 흑색 산화층(3) 및 절연층(5)의 총두께는 상기 도금층(4)의 두께와 비슷하게 형성됨으로써, 하기할 특정한 회로패턴(7)이 상기 도금층 즉, 그라운드플랜(4b)에 용이하게 연결될 수 있도록 되어 있다.
한편, 상기 절연층(5)은 고온에서 파괴되지 않고 오래 견딜 수 있는 폴리이미드(Polyimide) 계열 또는 이것의 등가물로 형성될 수 있다.
계속해서, 상기 절연층(5)의 상면에는 본드핑거(7a) 및 볼랜드(7b)를 갖는 다수의 회로패턴(7)이 형성되어 있다. 또한, 상기 다수의 회로패턴(7)중 특정 회로패턴(7)은 상기 도금층(4)중 그라운드플랜(4b)에 연결되어 있다. 즉, 모든 회로패턴(7)이 상기 도금층(4)의 그라운드플랜(4b)에 연결되는 것은 아니고, 차후 그라운드용으로 이용될 회로패턴(7)만이 연결되어 있다.
상기 회로패턴(7)은 통상적인 구리 박막의 에칭(Etching) 및 도금에 의해 형성되거나, 또는 솔더(Solder)의 실크 스크린(Silk Screen) 방법에 의해 형성될 수 있다. 또한, 상기 회로패턴(7)중 상기 볼랜드(7b) 및 본드핑거(7a)를 제외한 영역과 상기 절연층(5)의 표면은 절연성 수지(6)로 코팅되어 있다.
이어서, 상기 히트스프레더(1)의 요부(2)에는 접착수단(8)이 개재되어 상면에 다수의 입출력패드(10)가 형성된 반도체칩(9)이 접착되어 있다.
상기 반도체칩(9)의 입출력패드(10)와 상기 회로패턴(7)중 본드핑거(7a)는 골드와이어(Au Wire) 또는 알루미늄와이어(Al Wire)와 같은 도전성와이어(11)에 의해 상호 연결되어 있다. 또한, 상기 도금층(4)중 그라운드링(4a)은 특정한 그라운드용의 입출력패드(10)에 도전성와이어(11)로 상호 연결되어 있다.
따라서, 상기 반도체칩(9)의 그라운드는 상기 도전성와이어(11), 그라운드링(4a), 히트스프레더(1), 그라운드플랜(4b) 및 회로패턴(7) 순으로 전달된다.
이어서, 상기 반도체칩(9) 및 도전성와이어(11)는 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 인캡(Encap, 페이스트(Paste) 모양의 액상 봉지재로서 공기중에 노출되면 경화됨)과 같은 봉지재로 봉지되어, 일정 모양의 봉지부(12)를 형성하고 있다.
계속해서, 상기 각각의 회로패턴(7)중 볼랜드(7b)에는 솔더볼과 같은 도전성볼(13)이 융착됨으로써, 차후 마더보드에 실장 가능한 형태로 되어 있다.
도3a 내지 도3j는 상기와 같은 반도체패키지의 제조 방법을 도시한 설명도로서, 이를 참조하여 본 발명의 제조 방법을 순차적으로 설명하면 다음과 같다.
1. 히트스프레더 제공 단계로서, 대략 판상이며 상면 중앙에는 일정 깊이의 요부(2)(凹部)가 형성되어 있고, 상기 요부(2)의 외주연에는 다수의 도금층(4)이 형성된 히트스프레더(1)를 제공한다.
상기 히트스프레더(1)는 방열 성능이 좋은 통상의 알루미늄(Al), 구리(Cu) 또는 이들의 등가물로 형성된다. 또한, 상기 도금층(4)은 상기 요부(2)의 외주연에 대략 사각의 링 모양을 하는 그라운드링(4a)과, 상기 그라운드링(4a)의 외주연에 형성된 다수의 그라운드플랜(4b)을 지칭한다. 상기 그라운드링(4a) 및 다수의 그라운드플랜(4b)은 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 등가물로 형성된 것이다.(도3a 및 도3b 참조)
2. 흑색 산화층 형성 단계로서, 상기 히트스프레더(1)의 도금층(4)을 제외한 그 상면 전체에 흑색 산화층(3)을 형성한다. 또한, 상기 흑색 산화층(3)은 상기 히트스프레더(1)의 요부(2)(凹部)에도 형성할 수 있다. 상기 흑색 산화층(3)은 주지된 바와 같이 소정 물질(예를 들면, 합성수지 계열)과 밀착성이 높고 또한 자체 절연성이 높은 특징이 있다.(도3d 참조)
3. 절연층 형성 단계로서, 상기 히트스프레더(1)의 요부(2) 외주연에 위치되는 흑색 산화층(3) 표면에 일정두께의 절연층(5)을 형성한다. 상기 절연층(5)은 통상적인 폴리이미드 계열 또는 이것의 등가물을 이용하여 형성할 수 있다.(도3d 참조)
여기서, 상기 흑색 산화층(3) 및 절연층(5)의 총 두께는 상기 도금층(4) 즉, 그라운드링(4a) 및 그라운드플랜(4b)의 두께를 초과하지 않도록 함이 바람직하다.
4. 회로패턴 형성 단계로서, 상기 도금층(4) 및/또는 절연층(5) 상면에 본드핑거(7a) 및 볼랜드(7b)를 갖는 다수의 회로패턴(7)을 형성한다. 이때, 상기 회로패턴(7)의 본드핑거(7a)는 상기 도금층(4)중 그라운드링(4a)에는 접촉되지 않도록 형성한다. 또한, 상기 회로패턴(7)중 특정한 것만 상기 도금층(4)중 그라운드플랜(4b)에 접촉되도록 한다.(도3e 참조)
한편, 상기 회로패턴(7)은 주지된 바와 같이 통상적인 구리 박막의 에칭, 도 금 또는 실크 스크린 방법에 의해 형성될 수 있다. 즉, 상기 도금층 및/또는 절연층 표면에 구리박막을 형성한 후, 그 표면에 패턴이 형성된 드라이필름(또는 포토레지스트)을 부착한 후 화학적 에칭에 의해 회로패턴을 형성하거나, 상기 도금층 및/또는 절연층 표면에 회로패턴 모양으로 무전해 도금 및 전해 도금을 수행하여 회로패턴을 형성하거나 또는 패턴 모양을 한 실크 스크린에 솔더 페이스트(Solder Paste) 또는 실버 파우더(Silver Powder) 등을 인쇄한 후 리플로우(Reflow)하여 회로패턴을 형성할 수 있다.
5. 절연성 수지 코팅 단계로서, 상기 회로패턴(7)중 본드핑거(7a) 및 볼랜드(7b)를 제외한 영역과 절연층(5)의 표면을 절연성 수지(6)로 코팅한다. 이때, 상기 도금층(4)중 상기 그라운드링(4a)은 상기 절연성 수지(6)로 코팅되지 않도록 한다.(도3f 참조)
6. 반도체칩 접착 단계로서, 상면에 다수의 입출력패드(10)가 형성된 반도체칩(9)을 상기 히트스프레더(1)의 요부(2)에 접착수단(8)을 이용하여 접착한다.(도3g 참조)
7. 와이어 본딩 단계로서, 상기 반도체칩(9)의 입출력패드(10)와 회로패턴(7)의 본드핑거(7a)를 도전성와이어(11)로 상호 본딩한다. 상기 도전성와이어(11)의 역할은 시그널 또는 파워용이다. 또한, 상기 반도체칩(9)의 입출력패드(10)중 그라운드용은 상기 도금층(4)중 그라운드링(4a)에 도전성와이어(11)로 연결되도록 한다.(도3h 참조)
8. 봉지 단계로서, 상기 반도체칩(9), 도전성와이어(11) 등을 봉지재로 봉지 하여 일정 형태의 봉지부(12)를 형성한다.
여기서, 상기 봉지재는 상술한 바와 같이 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 인캡(Encap, 페이스트(Paste) 모양의 액상 봉지재로서 공기중에 노출되면 경화됨)과 같은 것을 이용한다.(도3i 참조)
9. 도전성볼 융착 단계로서, 상기 회로패턴(7)중 볼랜드(7b)에 솔더볼과 같은 도전성볼(13)을 융착함으로써, 차후 마더보드에 실장 가능한 형태가 되도록 한다.(도3j 참조)
상기와 같이 하여, 반도체칩(9)의 시그널 및 파워는 도전성와이어(11), 회로패턴(7)의 본드핑거(7a) 및 볼랜드(7b), 그리고 도전성볼(13)을 통하여 마더보드와 교환하게 되고, 반도체칩(9)의 그라운드는 도전성와이어(11), 그라운드링(4a), 히트스프레더(1), 그라운드플랜(4b), 회로패턴의 볼랜드(7b) 및 도전성볼(13)을 통하여 마더보드와 교환하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 히트스프레더의 표면에 흑색 산화층 및 절연층을 순차적으로 형성하고 그 표면에는 직접 회로패턴을 형성함으로써, 종래와 같은 섭스트레이트 및 접착수단이 필요없을 뿐만 아니라 그것의 라미네이션 공정도 필요없게 되어, 전체적인 반도체패키지의 제조 비용을 절감할 수 있는 효과가 있다.
또한, 히트스프레더의 표면에 도금층을 형성하고, 이 도금층은 반도체칩 및 회로패턴과 전기적으로 연결되도록 함으로써, 많은 수의 그라운드용 입출력패드가 상기 히트스프레더를 통하여 수용될 수 있도록 하여, 시그널 또는 파워용 회로패턴의 갯수를 극대화할 수 있는 효과가 있다.
더불어, 회로패턴의 하면에 그라운드딩된 히트스프레더가 위치됨으로써, 시그널 또는 파워용 회로패턴 간의 크로스 터크(Cross Talk) 현상 등을 억제할 수 있게 되어, 반도체패키지의 전기적 성능이 저하되지 않게 된다.

Claims (7)

  1. 판상으로서 상면 중앙에 일정 깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연에는 적어도 하나의 도금층이 형성되며, 상기 도금층을 제외한 상면에는 흑색 산화층이 형성되고, 상기 흑색 산화층 상면에는 절연층이 형성된 히트스프레더;
    상기 절연층의 상면에 본드핑거 및 볼랜드를 가지며 형성된 다수의 회로패턴;
    상기 히트스프레더의 요부에 접착되며, 상면에는 다수의 입출력패드가 형성된 반도체칩;
    상기 반도체칩의 입출력패드와 상기 회로패턴중 본드핑거를 전기적으로 연결하는 다수의 도전성와이어;
    상기 반도체칩 및 상기 도전성와이어를 봉지재로 봉지하여 형성된 봉지부; 및,
    상기 각각의 회로패턴중 볼랜드에 융착된 도전성볼을 포함하고,
    상기 도금층은 상기 히트스프레더의 요부와 인접한 동시에 상기 회로패턴과 이격된 영역에 링 모양으로 형성된 그라운드링과, 상기 회로패턴과 전기적으로 연결된 적어도 하나의 그라운드플랜으로 이루어진 것을 특징으로 하는 반도체패키지.
  2. 삭제
  3. 제1항에 있어서, 상기 반도체칩의 입출력패드와 상기 도금층의 그라운드링은 도전성와이어로 서로 연결된 것을 특징으로 하는 반도체패키지.
  4. 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연에는 적어도 하나의 도금층이 형성된 히트스프레더를 제공하는 단계;
    상기 히트스프레더의 도금층을 제외한 히트스프레더의 상면에 흑색 산화층을 형성하는 단계;
    상기 히트스프레더의 요부 외주연인 흑색 산화층에 절연층을 형성하는 단계;
    상기 도금층 및 절연층 상면에 본드핑거 및 볼랜드를 갖는 다수의 회로패턴을 형성하는 단계;
    상면에 다수의 입출력패드가 형성된 반도체칩을 상기 히트스프레더의 요부에 접착하는 단계;
    상기 반도체칩의 입출력패드와 회로패턴의 본드핑거를 도전성와이어로 상호 본딩하는 단계;
    상기 반도체칩, 도전성와이어를 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계; 및,
    상기 회로패턴중 볼랜드에 도전성볼을 융착하는 단계를 포함하고,
    상기 도금층은 상기 히트스프레더의 요부와 인접한 동시에 상기 회로패턴과 이격된 영역에 링 모양으로 그라운드링을 형성하고, 상기 회로패턴과 전기적으로 연결되도록 적어도 하나의 그라운드플랜을 형성하여 이루어짐을 특징으로 하는 반도체패키지의 제조 방법.
  5. 삭제
  6. 제4항에 있어서, 상기 와이어 본딩 단계는 반도체칩의 입출력패드와 상기 도금층중 그라운드링을 도전성와이어로 상호 본딩하여 이루어짐을 특징으로 하는 반도체패키지의 제조 방법.
  7. 제4항 또는 제6항에 있어서, 상기 회로패턴은 구리박막의 에칭, 도금 또는 실크스크린 방법중 어느 한 방법에 의해 형성됨을 특징으로 하는 반도체패키지의 제조 방법.
KR1020010021493A 2001-04-20 2001-04-20 반도체패키지 및 그 제조 방법 KR100779346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010021493A KR100779346B1 (ko) 2001-04-20 2001-04-20 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010021493A KR100779346B1 (ko) 2001-04-20 2001-04-20 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020082296A KR20020082296A (ko) 2002-10-31
KR100779346B1 true KR100779346B1 (ko) 2007-11-23

Family

ID=27702009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021493A KR100779346B1 (ko) 2001-04-20 2001-04-20 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100779346B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077785A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ

Also Published As

Publication number Publication date
KR20020082296A (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7638879B2 (en) Semiconductor package and fabrication method thereof
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US7190071B2 (en) Semiconductor package and method for fabricating the same
US6389689B2 (en) Method of fabricating semiconductor package
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
KR980006157A (ko) 반도체패키지의 구조 및 제조방법
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR100779346B1 (ko) 반도체패키지 및 그 제조 방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100426501B1 (ko) 반도체패키지의 제조 방법
KR100393098B1 (ko) 반도체패키지용 부자재의 패턴층 형성 방법
KR20010058579A (ko) 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
KR100393097B1 (ko) 반도체패키지
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
JP2000307038A (ja) チップサイズ・パッケージ（ｃｓｐ）及びその作製方法
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
KR100393100B1 (ko) 반도체패키지 및 그 제조 방법
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee