JPH11191603A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH11191603A JPH11191603A JP35913197A JP35913197A JPH11191603A JP H11191603 A JPH11191603 A JP H11191603A JP 35913197 A JP35913197 A JP 35913197A JP 35913197 A JP35913197 A JP 35913197A JP H11191603 A JPH11191603 A JP H11191603A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- heat sink
- semiconductor integrated
- circuit device
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップで発生する熱の放熱性が向上さ
れ、かつ基板に配設される接地配線層の接続構造が簡素
化された半導体集積回路装置およびその製造方法を提供
することである。 【解決手段】 ガラスセラミック製の多層基板１に段差
状の凹部１０を設け、凹部１０の内部に導電性のヒート
シンク４を配置し、ヒートシンク４上にパワーＦＥＴチ
ップ５を取り付ける。多層基板１の凹部１０内には各プ
リント基板１ａ〜１ｄ間に形成されたグランドライン２
が露出する。ヒートシンク４の下面は凹部１０の段差に
沿う段差状に形成され、露出したグランドライン２に接
触する。ヒートシンク４の下面はプリント基板１ａに形
成された接続部１１に接続される。
れ、かつ基板に配設される接地配線層の接続構造が簡素
化された半導体集積回路装置およびその製造方法を提供
することである。 【解決手段】 ガラスセラミック製の多層基板１に段差
状の凹部１０を設け、凹部１０の内部に導電性のヒート
シンク４を配置し、ヒートシンク４上にパワーＦＥＴチ
ップ５を取り付ける。多層基板１の凹部１０内には各プ
リント基板１ａ〜１ｄ間に形成されたグランドライン２
が露出する。ヒートシンク４の下面は凹部１０の段差に
沿う段差状に形成され、露出したグランドライン２に接
触する。ヒートシンク４の下面はプリント基板１ａに形
成された接続部１１に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体チ
ップを接合してなる半導体集積回路装置およびその製造
方法に関する。
ップを接合してなる半導体集積回路装置およびその製造
方法に関する。
【０００２】
【従来の技術】図１３は、従来の半導体集積回路装置の
構成を示す断面図である。図１３において、従来の半導
体集積回路装置は、絶縁性材料からなる複数のプリント
基板（図示の例では４層）１ａ〜１ｄが積層された多層
基板１の凹部１５にパワーＦＥＴ（電界効果トランジス
タ）等の半導体チップ５が配置されてなる。半導体チッ
プ５は凹部１５の底面となるプリント基板１ａの上面に
配置され、多層基板１の中間のプリント基板１ｂの表面
に形成された回路配線層（図示せず）とボンディングワ
イヤ６を介して電気的に接続されている。各プリント基
板間にはグランドライン２が配置されている。各グラン
ドライン２は多層基板１の厚み方向に形成された接続部
１６により接続されている。
構成を示す断面図である。図１３において、従来の半導
体集積回路装置は、絶縁性材料からなる複数のプリント
基板（図示の例では４層）１ａ〜１ｄが積層された多層
基板１の凹部１５にパワーＦＥＴ（電界効果トランジス
タ）等の半導体チップ５が配置されてなる。半導体チッ
プ５は凹部１５の底面となるプリント基板１ａの上面に
配置され、多層基板１の中間のプリント基板１ｂの表面
に形成された回路配線層（図示せず）とボンディングワ
イヤ６を介して電気的に接続されている。各プリント基
板間にはグランドライン２が配置されている。各グラン
ドライン２は多層基板１の厚み方向に形成された接続部
１６により接続されている。
【０００３】上記の半導体集積回路装置において、半導
体チップ５は動作時に発熱する。一方、例えばガラスセ
ラミックからなる多層基板１は、熱伝導率が２．５Ｗ／
ｍ・Ｋ程度と低いため、半導体チップ５で生じた熱を十
分に吸収して外部へ放熱することが困難である。このた
めに、半導体チップ５の温度が上昇し易い。半導体チッ
プ５の温度が上昇すると半導体チップ５の動作特性が劣
化する。
体チップ５は動作時に発熱する。一方、例えばガラスセ
ラミックからなる多層基板１は、熱伝導率が２．５Ｗ／
ｍ・Ｋ程度と低いため、半導体チップ５で生じた熱を十
分に吸収して外部へ放熱することが困難である。このた
めに、半導体チップ５の温度が上昇し易い。半導体チッ
プ５の温度が上昇すると半導体チップ５の動作特性が劣
化する。
【０００４】そこで、図１３に示すように、多層基板１
に凹部１５を設け、半導体チップ５が載置される部分の
多層基板１の厚みを薄くしている。さらに、半導体チッ
プ５が載置される部分に多層基板１の裏面に貫通する多
数のスルーホール３を形成し、スルーホール３の内部に
伝熱性材料を充填して放熱部１７を形成している。これ
により、半導体チップ５で発生した熱が放熱部１７に伝
わり、多層基板１の裏面から放熱され、それによって半
導体チップ５の温度上昇が抑制される。
に凹部１５を設け、半導体チップ５が載置される部分の
多層基板１の厚みを薄くしている。さらに、半導体チッ
プ５が載置される部分に多層基板１の裏面に貫通する多
数のスルーホール３を形成し、スルーホール３の内部に
伝熱性材料を充填して放熱部１７を形成している。これ
により、半導体チップ５で発生した熱が放熱部１７に伝
わり、多層基板１の裏面から放熱され、それによって半
導体チップ５の温度上昇が抑制される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
放熱部１７を用いた構造では、放熱量に限界があり、例
えば半導体チップ５から生じる熱量が２〜３Ｗ以上にな
ると、放熱量が不足する。近年では、パワーＦＥＴ等の
半導体チップ５に対する高出力化が増々要求されてお
り、半導体チップ５の発熱量が増大する傾向にある。こ
のため、半導体チップ５の温度上昇を招き、半導体チッ
プ５の特性劣化が生じていた。
放熱部１７を用いた構造では、放熱量に限界があり、例
えば半導体チップ５から生じる熱量が２〜３Ｗ以上にな
ると、放熱量が不足する。近年では、パワーＦＥＴ等の
半導体チップ５に対する高出力化が増々要求されてお
り、半導体チップ５の発熱量が増大する傾向にある。こ
のため、半導体チップ５の温度上昇を招き、半導体チッ
プ５の特性劣化が生じていた。
【０００６】また、多層基板１のプリント基板間や表面
に形成されたグランドライン２は、多層基板１の裏面側
に延びる接続部１６を介して当該半導体集積回路装置が
実装される主基板のグランドラインに接続されている。
この接続部１６が形成される貫通孔は、多層基板１の各
プリント基板１ａ〜１ｄの所定の位置に予め貫通孔を形
成した後、各プリント基板１ａ〜１ｄを積層することに
よって形成されている。このため、各プリント基板１ａ
〜１ｄの貫通孔の形成位置にずれが生じたり、あるいは
貫通孔内に充填される導電性の金属材料の充填不良によ
り、グランドライン２の導電特性が変化する場合があっ
た。
に形成されたグランドライン２は、多層基板１の裏面側
に延びる接続部１６を介して当該半導体集積回路装置が
実装される主基板のグランドラインに接続されている。
この接続部１６が形成される貫通孔は、多層基板１の各
プリント基板１ａ〜１ｄの所定の位置に予め貫通孔を形
成した後、各プリント基板１ａ〜１ｄを積層することに
よって形成されている。このため、各プリント基板１ａ
〜１ｄの貫通孔の形成位置にずれが生じたり、あるいは
貫通孔内に充填される導電性の金属材料の充填不良によ
り、グランドライン２の導電特性が変化する場合があっ
た。
【０００７】本発明の目的は、半導体チップで発生する
熱の放熱性が向上され、かつ基板に配設される接地配線
層の接続構造が簡素化された半導体集積回路装置および
その製造方法を提供することである。
熱の放熱性が向上され、かつ基板に配設される接地配線
層の接続構造が簡素化された半導体集積回路装置および
その製造方法を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】（１）
第１の発明 第１の発明に係る半導体集積回路装置は、配線層が形成
された基板上にヒートシンクを介して半導体チップが設
けられるとともに、配線層がヒートシンクに電気的に接
続されたものである。
第１の発明 第１の発明に係る半導体集積回路装置は、配線層が形成
された基板上にヒートシンクを介して半導体チップが設
けられるとともに、配線層がヒートシンクに電気的に接
続されたものである。
【０００９】本発明に係る半導体集積回路装置において
は、半導体チップがヒートシンク上に配置されているの
で、動作時に半導体チップで発生する熱がヒートシンク
側に伝達され、拡散される。このため、半導体チップの
温度上昇が抑制され、半導体チップが安定した動作を行
うことができる。
は、半導体チップがヒートシンク上に配置されているの
で、動作時に半導体チップで発生する熱がヒートシンク
側に伝達され、拡散される。このため、半導体チップの
温度上昇が抑制され、半導体チップが安定した動作を行
うことができる。
【００１０】また、配線層がヒートシンクを介して接続
される。このため、配線層を接続するための接続部を省
略することができ、構造が簡素化されるとともに、配線
層間を確実に接続することができる。
される。このため、配線層を接続するための接続部を省
略することができ、構造が簡素化されるとともに、配線
層間を確実に接続することができる。
【００１１】（２）第２の発明 第２の発明に係る半導体集積回路装置は、第１の発明に
係る半導体集積回路装置の構成において、配線層が接地
配線層であるものである。
係る半導体集積回路装置の構成において、配線層が接地
配線層であるものである。
【００１２】この場合、ヒートシンクによって接地配線
層を容易にかつ確実に接続することができる。
層を容易にかつ確実に接続することができる。
【００１３】（３）第３の発明 第３の発明に係る半導体集積回路装置は、第１または第
２の発明に係る半導体集積回路装置の構成において、ヒ
ートシンクが導電性および伝熱性を有する材料からなる
ものである。
２の発明に係る半導体集積回路装置の構成において、ヒ
ートシンクが導電性および伝熱性を有する材料からなる
ものである。
【００１４】この場合、ヒートシンクの導電性によって
配線層間が電気的に接続され、また伝熱性によって半導
体チップから熱を吸収して半導体チップの温度上昇を抑
制することができる。
配線層間が電気的に接続され、また伝熱性によって半導
体チップから熱を吸収して半導体チップの温度上昇を抑
制することができる。
【００１５】（４）第４の発明 第４の発明に係る半導体集積回路装置は、開口部を有
し、接地配線層が形成された基板と、基板の開口部内に
配置され、接地配線層と接続されるヒートシンクと、ヒ
ートシンク上に配置された半導体チップとを備えたもの
である。
し、接地配線層が形成された基板と、基板の開口部内に
配置され、接地配線層と接続されるヒートシンクと、ヒ
ートシンク上に配置された半導体チップとを備えたもの
である。
【００１６】本発明に係る半導体集積回路装置において
は、基板に開口部を設け、かつ開口部内にヒートシンク
を配置し、ヒートシンク上に半導体チップを配置してい
る。このため、半導体チップの動作時に発生する熱がヒ
ートシンクに伝えられ、それによって半導体チップの温
度上昇を抑制することができる。また、ヒートシンク上
に半導体チップが配置されることにより、基板の上面に
形成された配線層と半導体チップとの距離が短くなり、
それによって接続用のワイヤを短くすることができる。
は、基板に開口部を設け、かつ開口部内にヒートシンク
を配置し、ヒートシンク上に半導体チップを配置してい
る。このため、半導体チップの動作時に発生する熱がヒ
ートシンクに伝えられ、それによって半導体チップの温
度上昇を抑制することができる。また、ヒートシンク上
に半導体チップが配置されることにより、基板の上面に
形成された配線層と半導体チップとの距離が短くなり、
それによって接続用のワイヤを短くすることができる。
【００１７】（５）第５の発明 第５の発明に係る半導体集積回路装置は、第４の発明に
係る半導体集積回路装置の構成において、基板が、複数
の配線基板が積層された多層基板であり、接地配線層が
多層基板の１または複数の配線基板の表面または裏面に
形成された１または複数の接地導体からなり、ヒートシ
ンクが、開口部内で少なくとも１つの接地導体に電気的
に接続されたものである。
係る半導体集積回路装置の構成において、基板が、複数
の配線基板が積層された多層基板であり、接地配線層が
多層基板の１または複数の配線基板の表面または裏面に
形成された１または複数の接地導体からなり、ヒートシ
ンクが、開口部内で少なくとも１つの接地導体に電気的
に接続されたものである。
【００１８】この場合、多層基板を用いることによって
半導体集積回路装置の平面占有面積が縮小化され、当該
半導体集積回路装置を実装する装置の実装密度を向上さ
せることができる。
半導体集積回路装置の平面占有面積が縮小化され、当該
半導体集積回路装置を実装する装置の実装密度を向上さ
せることができる。
【００１９】（６）第６の発明 第６の発明に係る半導体集積回路装置は、第５の発明に
係る半導体集積回路装置の構成において、接地配線層が
複数の接地導体からなり、複数の接地導体のうち少なく
とも２つの接地導体の一部が開口部内に露出し、ヒート
シンクは開口部内に露出した少なくとも２つの接地導体
の一部に接触しているものである。
係る半導体集積回路装置の構成において、接地配線層が
複数の接地導体からなり、複数の接地導体のうち少なく
とも２つの接地導体の一部が開口部内に露出し、ヒート
シンクは開口部内に露出した少なくとも２つの接地導体
の一部に接触しているものである。
【００２０】この場合、開口部内に露出した少なくとも
２つの接地導体の一部がヒートシンクに接触することに
よって電気的に接続される。このため、少なくとも２つ
の接地導体を接続するための接続部を設ける必要がなく
なり、半導体集積回路装置の配線構造を簡素化すること
ができる。
２つの接地導体の一部がヒートシンクに接触することに
よって電気的に接続される。このため、少なくとも２つ
の接地導体を接続するための接続部を設ける必要がなく
なり、半導体集積回路装置の配線構造を簡素化すること
ができる。
【００２１】（７）第７の発明 第７の発明に係る半導体集積回路装置は、第５または第
６の発明に係る半導体集積回路装置の構成において、開
口部は、底面を有する凹部からなり、少なくとも１つの
接地導体の一部は、凹部内に露出し、ヒートシンクは凹
部内に露出した少なくとも１つの接地導体の一部に接触
しているものである。
６の発明に係る半導体集積回路装置の構成において、開
口部は、底面を有する凹部からなり、少なくとも１つの
接地導体の一部は、凹部内に露出し、ヒートシンクは凹
部内に露出した少なくとも１つの接地導体の一部に接触
しているものである。
【００２２】この場合、基板に凹部を設け、凹部内にヒ
ートシンクが配置される。このため、半導体チップから
ヒートシンクを介して熱が伝わる領域、すなわち凹部底
面の基板の厚みが薄くなり、基板自体の放熱性が向上す
る。
ートシンクが配置される。このため、半導体チップから
ヒートシンクを介して熱が伝わる領域、すなわち凹部底
面の基板の厚みが薄くなり、基板自体の放熱性が向上す
る。
【００２３】（８）第８の発明 第８の発明に係る半導体集積回路装置は、第７の発明に
係る半導体集積回路装置の構成において、凹部が段差状
に形成され、少なくとも１つの接地導体の一部が、凹部
内の底面または段差上に露出し、ヒートシンクは、段差
状の凹部に対応する段差部を有し、段差部が凹部内に露
出した接地導体の一部に接触しているものである。
係る半導体集積回路装置の構成において、凹部が段差状
に形成され、少なくとも１つの接地導体の一部が、凹部
内の底面または段差上に露出し、ヒートシンクは、段差
状の凹部に対応する段差部を有し、段差部が凹部内に露
出した接地導体の一部に接触しているものである。
【００２４】この場合、凹部を段差状に形成することに
よって接地導体の一部を段差上に容易に露出させること
ができる。さらに、ヒートシンクに段差状の凹部に対応
する段差部を形成することによって、ヒートシンクと凹
部内に露出した接地導体とを接続することが容易とな
る。
よって接地導体の一部を段差上に容易に露出させること
ができる。さらに、ヒートシンクに段差状の凹部に対応
する段差部を形成することによって、ヒートシンクと凹
部内に露出した接地導体とを接続することが容易とな
る。
【００２５】（９）第９の発明 第９の発明に係る半導体集積回路装置は、第８の発明に
係る半導体集積回路装置の構成において、凹部の底面に
導電性貫通部が設けられたものである。
係る半導体集積回路装置の構成において、凹部の底面に
導電性貫通部が設けられたものである。
【００２６】この場合、多層基板の下面に露出した導電
性貫通部を外部の接地配線に接続させることによって多
層基板内の各接地導体を外部の接地配線に電気的に接続
することができる。
性貫通部を外部の接地配線に接続させることによって多
層基板内の各接地導体を外部の接地配線に電気的に接続
することができる。
【００２７】（１０）第１０の発明 第１０の発明に係る半導体集積回路装置は、第５または
第６の発明に係る半導体集積回路装置の構成において、
開口部は貫通孔からなり、少なくとも１つの接地導体の
一部は貫通孔内に露出し、ヒートシンクは貫通孔内に露
出した少なくとも１つの接地導体の一部に接触している
ものである。
第６の発明に係る半導体集積回路装置の構成において、
開口部は貫通孔からなり、少なくとも１つの接地導体の
一部は貫通孔内に露出し、ヒートシンクは貫通孔内に露
出した少なくとも１つの接地導体の一部に接触している
ものである。
【００２８】この場合、貫通孔の内部に接地導体の一部
を露出させ、貫通孔の内部にヒートシンクを配置するこ
とによってヒートシンクを接地導体の接続部として利用
することができ、それによって、配線構造を簡素化する
ことができる。
を露出させ、貫通孔の内部にヒートシンクを配置するこ
とによってヒートシンクを接地導体の接続部として利用
することができ、それによって、配線構造を簡素化する
ことができる。
【００２９】（１１）第１１の発明 第１１の発明に係る半導体集積回路装置は、第１０の発
明に係る半導体集積回路装置の構成において、貫通孔は
段差状に形成され、ヒートシンクは段差状の貫通孔に対
応する段差部を有し、少なくとも１つの接地導体の一部
は、貫通孔内の下端開口、段差上面または段差下面に露
出し、ヒートシンクは、段差状の貫通孔に対応する段差
部を有し、段差部が貫通孔内に露出した接地導体の一部
に接触しているものである。
明に係る半導体集積回路装置の構成において、貫通孔は
段差状に形成され、ヒートシンクは段差状の貫通孔に対
応する段差部を有し、少なくとも１つの接地導体の一部
は、貫通孔内の下端開口、段差上面または段差下面に露
出し、ヒートシンクは、段差状の貫通孔に対応する段差
部を有し、段差部が貫通孔内に露出した接地導体の一部
に接触しているものである。
【００３０】この場合、貫通孔を段差状に形成すること
によって接地導体の一部を段差上面または段差下面に容
易に露出させることができる。さらに、ヒートシンクに
段差状の貫通孔に対応する段差部を形成することによっ
て、ヒートシンクと貫通孔内に露出した接地導体とを接
続することが容易となる。
によって接地導体の一部を段差上面または段差下面に容
易に露出させることができる。さらに、ヒートシンクに
段差状の貫通孔に対応する段差部を形成することによっ
て、ヒートシンクと貫通孔内に露出した接地導体とを接
続することが容易となる。
【００３１】（１２）第１２の発明 第１２の発明に係る半導体集積回路装置は、第１１の発
明に係る半導体集積回路装置の構成において、ヒートシ
ンクの下面は多層基板の裏面とほぼ面一に配置されたも
のである。
明に係る半導体集積回路装置の構成において、ヒートシ
ンクの下面は多層基板の裏面とほぼ面一に配置されたも
のである。
【００３２】この場合、多層基板の裏面を半導体集積回
路装置の外部の基板等に実装する際、ヒートシンクの下
面を外部の基板の配線との接続部として利用することが
でき、外部の基板の配線との接続が容易となる。
路装置の外部の基板等に実装する際、ヒートシンクの下
面を外部の基板の配線との接続部として利用することが
でき、外部の基板の配線との接続が容易となる。
【００３３】（１３）第１３の発明 第１３の発明に係る半導体集積回路装置は、第５〜第１
２のいずれかの発明に係る半導体集積回路装置の構成に
おいて、複数の接地導体のうち少なくとも２つの接地導
体間の配線基板に、少なくとも２つの接地導体を電気的
に接続する接続孔が形成されたものである。
２のいずれかの発明に係る半導体集積回路装置の構成に
おいて、複数の接地導体のうち少なくとも２つの接地導
体間の配線基板に、少なくとも２つの接地導体を電気的
に接続する接続孔が形成されたものである。
【００３４】この場合、ヒートシンクから離れた位置に
形成された接地導体をこの接続孔を用いて容易に接続す
ることができる。
形成された接地導体をこの接続孔を用いて容易に接続す
ることができる。
【００３５】（１４）第１４の発明 第１４の発明に係る半導体集積回路装置の製造方法は、
接地配線層が形成された多層基板上に半導体チップが配
設されてなる半導体集積回路の製造方法において、開口
部を有するとともに、開口部内に露出する複数の接地配
線層が形成された多層基板を用意する工程と、開口部に
露出した複数の接地配線層に接続可能な形状を有するヒ
ートシンクを形成する工程と、ヒートシンクを開口部に
配設し、ヒートシンクと接地配線層とを接続する工程
と、ヒートシンク上に半導体チップを取り付ける工程と
を備えたものである。
接地配線層が形成された多層基板上に半導体チップが配
設されてなる半導体集積回路の製造方法において、開口
部を有するとともに、開口部内に露出する複数の接地配
線層が形成された多層基板を用意する工程と、開口部に
露出した複数の接地配線層に接続可能な形状を有するヒ
ートシンクを形成する工程と、ヒートシンクを開口部に
配設し、ヒートシンクと接地配線層とを接続する工程
と、ヒートシンク上に半導体チップを取り付ける工程と
を備えたものである。
【００３６】本発明に係る半導体集積回路装置の製造方
法においては、段差状の開口部が形成され、かつ開口部
内に接地配線層を露出させた多層基板を用意する。ま
た、ヒーシンクを、開口部に露出した複数の接地配線層
に接続可能な形状に形成する。そして、ヒートシンクを
開口部内に配設することによって接地配線層を電気的に
接続し、さらにヒートシンク上に半導体チップを取り付
ける。これにより、接地配線層の接続構造が簡素化さ
れ、かつ半導体チップの温度上昇が抑制された半導体集
積回路装置を得ることができる。
法においては、段差状の開口部が形成され、かつ開口部
内に接地配線層を露出させた多層基板を用意する。ま
た、ヒーシンクを、開口部に露出した複数の接地配線層
に接続可能な形状に形成する。そして、ヒートシンクを
開口部内に配設することによって接地配線層を電気的に
接続し、さらにヒートシンク上に半導体チップを取り付
ける。これにより、接地配線層の接続構造が簡素化さ
れ、かつ半導体チップの温度上昇が抑制された半導体集
積回路装置を得ることができる。
【００３７】（１５）第１５の発明 第１５の発明に係る半導体集積回路装置の製造方法は、
第１４の発明に係る半導体集積回路装置の製造方法の構
成において、多層基板の開口部の内面が段差状に形成さ
れており、ヒートシンクを形成する工程は、ヒートシン
クに多層基板の開口部の内面の段差状に対応する段差状
の面を形成するものである。
第１４の発明に係る半導体集積回路装置の製造方法の構
成において、多層基板の開口部の内面が段差状に形成さ
れており、ヒートシンクを形成する工程は、ヒートシン
クに多層基板の開口部の内面の段差状に対応する段差状
の面を形成するものである。
【００３８】この場合、ヒートシンクに段差状の開口部
の内面に対応する段差状の面を形成することによって、
開口部内に接地配線層の一部を露出させることが容易と
なり、加えて露出した接地配線層にヒートシンクの段差
面を接触させて電気的に接続することが容易となる。
の内面に対応する段差状の面を形成することによって、
開口部内に接地配線層の一部を露出させることが容易と
なり、加えて露出した接地配線層にヒートシンクの段差
面を接触させて電気的に接続することが容易となる。
【００３９】
【発明の実施の形態】図１は本発明の第１の実施例によ
る半導体集積回路装置の断面図である。図１の半導体集
積回路装置では、多層基板１の凹部１０内にヒートシン
ク４を介してパワーＦＥＴチップ５が配置されている。
る半導体集積回路装置の断面図である。図１の半導体集
積回路装置では、多層基板１の凹部１０内にヒートシン
ク４を介してパワーＦＥＴチップ５が配置されている。
【００４０】多層基板１はガラスセラミックからなる複
数のプリント基板（配線基板）、図示の例では４つのプ
リント基板１ａ〜１ｄが上下方向に積層されて形成され
ており、各プリント基板１ａ〜１ｄの上面および下面に
は接地導体のパターンからなるグランドライン（接地配
線層）２あるいは回路配線層（図示せず）が配設されて
いる。また、多層基板１には段差状の凹部１０が形成さ
れており、凹部１０の段差部の上面にはグランドライン
２の一部が露出している。
数のプリント基板（配線基板）、図示の例では４つのプ
リント基板１ａ〜１ｄが上下方向に積層されて形成され
ており、各プリント基板１ａ〜１ｄの上面および下面に
は接地導体のパターンからなるグランドライン（接地配
線層）２あるいは回路配線層（図示せず）が配設されて
いる。また、多層基板１には段差状の凹部１０が形成さ
れており、凹部１０の段差部の上面にはグランドライン
２の一部が露出している。
【００４１】多層基板１の最下層のプリント基板１ａに
は多数のスルーホール３が形成されており、スルーホー
ル３の内部には導電性の金属材料が充填された接続部１
１が形成されている。
は多数のスルーホール３が形成されており、スルーホー
ル３の内部には導電性の金属材料が充填された接続部１
１が形成されている。
【００４２】多層基板１の凹部１０には、ヒートシンク
４が配置されている。ヒートシンク４は、Ｃｕ（銅）、
Ｆｅ（鉄）、Ａｌ（アルミニウム）、ＣｕＷ（銅−タン
グステン）合金等の銅合金あるいはＡｇＰｔ（銀−白
金）合金等の金属材料からなり、段差状の凹部１０の内
面に沿うような段差部を有している。このヒートシンク
４を多層基板１の凹部１０内に配置すると、ヒートシン
ク４の底面４ａがプリント基板１ａの上面に形成された
グランドライン２に接続され、ヒートシンク４の下部の
各段差部が中間のプリント基板１ｂ，１ｃの上面に露出
したグランドライン２に接続される。
４が配置されている。ヒートシンク４は、Ｃｕ（銅）、
Ｆｅ（鉄）、Ａｌ（アルミニウム）、ＣｕＷ（銅−タン
グステン）合金等の銅合金あるいはＡｇＰｔ（銀−白
金）合金等の金属材料からなり、段差状の凹部１０の内
面に沿うような段差部を有している。このヒートシンク
４を多層基板１の凹部１０内に配置すると、ヒートシン
ク４の底面４ａがプリント基板１ａの上面に形成された
グランドライン２に接続され、ヒートシンク４の下部の
各段差部が中間のプリント基板１ｂ，１ｃの上面に露出
したグランドライン２に接続される。
【００４３】パワーＦＥＴチップ５はヒートシンク４の
上面に載置される。そして、パワーＦＥＴチップ５と多
層基板１の表面に形成された回路配線層（図示せず）お
よびヒートシンク４とがそれぞれボンディングワイヤ
６，７により接続される。また、多層基板１の上面に
は、チップコンデンサ、抵抗、インダクタ等のチップ部
品９が配置されている。
上面に載置される。そして、パワーＦＥＴチップ５と多
層基板１の表面に形成された回路配線層（図示せず）お
よびヒートシンク４とがそれぞれボンディングワイヤ
６，７により接続される。また、多層基板１の上面に
は、チップコンデンサ、抵抗、インダクタ等のチップ部
品９が配置されている。
【００４４】さらに、パワーＦＥＴチップ５およびヒー
トシンク４が配置された凹部１０はエポキシ樹脂の保護
層８により被覆されている。
トシンク４が配置された凹部１０はエポキシ樹脂の保護
層８により被覆されている。
【００４５】図１の半導体集積回路装置は、当該半導体
集積回路装置が組み込まれる機器の主基板２０上に多層
基板１の裏面が接するようにして取り付けられる。そし
て、主基板２０に形成されたグランドライン（図示せ
ず）が多層基板１の裏面に露出した接続部１１に接続さ
れる。これにより、多層基板１内に配設された各グラン
ドライン２が接続部１１およびヒートシンク４を介して
主基板２０のグランドラインに電気的に接続される。
集積回路装置が組み込まれる機器の主基板２０上に多層
基板１の裏面が接するようにして取り付けられる。そし
て、主基板２０に形成されたグランドライン（図示せ
ず）が多層基板１の裏面に露出した接続部１１に接続さ
れる。これにより、多層基板１内に配設された各グラン
ドライン２が接続部１１およびヒートシンク４を介して
主基板２０のグランドラインに電気的に接続される。
【００４６】上記構造を有する半導体集積回路装置の一
例では、ガラスセラミック製多層基板１のサイズは１０
×１０ｍｍであり、凹部１０のサイズは２×３ｍｍであ
る。また、パワーＦＥＴチップ５はゲート長が１μｍ、
ゲート幅が１６ｍｍで、チップサイズが０．８×１．２
ｍｍである。
例では、ガラスセラミック製多層基板１のサイズは１０
×１０ｍｍであり、凹部１０のサイズは２×３ｍｍであ
る。また、パワーＦＥＴチップ５はゲート長が１μｍ、
ゲート幅が１６ｍｍで、チップサイズが０．８×１．２
ｍｍである。
【００４７】次に、上記の半導体集積回路装置の製造方
法について説明する。図２〜図６は図１の半導体集積回
路装置の製造工程を示す断面図である。
法について説明する。図２〜図６は図１の半導体集積回
路装置の製造工程を示す断面図である。
【００４８】図２において、まず、多層基板１を形成す
る。多層基板１の形成工程では、ガラスセラミック等か
らなる複数の薄い基板を用意し、各基板に凹部１０を形
成するための開口、グランドライン２および回路配線層
を形成してプリント基板１ａ〜１ｄを形成する。さら
に、プリント基板１ｄにはグランドライン２および複数
の接続部１１を形成する。接続部１１はプリント基板１
ｄにスルーホール３を形成し、その内部に導電性の金属
材料を充填して形成される。その後、各プリント基板１
ａ〜１ｄを積層し、凹部１０を有する多層基板１を形成
する。
る。多層基板１の形成工程では、ガラスセラミック等か
らなる複数の薄い基板を用意し、各基板に凹部１０を形
成するための開口、グランドライン２および回路配線層
を形成してプリント基板１ａ〜１ｄを形成する。さら
に、プリント基板１ｄにはグランドライン２および複数
の接続部１１を形成する。接続部１１はプリント基板１
ｄにスルーホール３を形成し、その内部に導電性の金属
材料を充填して形成される。その後、各プリント基板１
ａ〜１ｄを積層し、凹部１０を有する多層基板１を形成
する。
【００４９】次に、図３において、多層基板１の凹部１
０内に、表面が銀メッキされた銅製のヒートシンク４を
配置する。上述したようにヒートシンク４の下部は段差
状に形成されており、凹部１０内に露出した各グランド
ライン２にヒートシンク４の段差下面が接触する。この
状態で、ＡｕＳｎはんだを用いてヒートシンク４の段差
下面とグランドライン２とを接着する。
０内に、表面が銀メッキされた銅製のヒートシンク４を
配置する。上述したようにヒートシンク４の下部は段差
状に形成されており、凹部１０内に露出した各グランド
ライン２にヒートシンク４の段差下面が接触する。この
状態で、ＡｕＳｎはんだを用いてヒートシンク４の段差
下面とグランドライン２とを接着する。
【００５０】さらに、図４において、ヒートシンク４の
上面にパワーＦＥＴチップ５を載置し、はんだ付けによ
り接着する。
上面にパワーＦＥＴチップ５を載置し、はんだ付けによ
り接着する。
【００５１】さらに、図５において、パワーＦＥＴチッ
プ５の表面の電極パターンと多層基板１の表面の回路配
線層（図示せず）およびヒートシンク４とを金製のボン
ディングワイヤ６，７で接続する。
プ５の表面の電極パターンと多層基板１の表面の回路配
線層（図示せず）およびヒートシンク４とを金製のボン
ディングワイヤ６，７で接続する。
【００５２】さらに、図６において、多層基板１の凹部
１０内にエポキシ樹脂を滴下して硬化させる。これによ
り、ヒートシンク４およびパワーＦＥＴチップ５が配置
された凹部１０全体を被覆する保護層８を形成する。さ
らに、多層基板１の表面に、チップコンデンサ等のチッ
プ部品９をはんだ付けし、図１に示す半導体集積回路装
置を製造する。
１０内にエポキシ樹脂を滴下して硬化させる。これによ
り、ヒートシンク４およびパワーＦＥＴチップ５が配置
された凹部１０全体を被覆する保護層８を形成する。さ
らに、多層基板１の表面に、チップコンデンサ等のチッ
プ部品９をはんだ付けし、図１に示す半導体集積回路装
置を製造する。
【００５３】上記の半導体集積回路装置は、パワーＦＥ
Ｔチップ５の直下にヒートシンク４が取り付けられてい
る。ヒートシンク４は基板材料、たとえばガラスセラミ
ック等に比べて熱伝導率が高い材料、例えば銅から形成
されている。そして、ガラスセラミックの熱伝導率が
２．５Ｗ／ｍ・Ｋであるのに対し、銅は４０３Ｗ／ｍ・
Ｋである。このため、パワーＦＥＴチップ５の動作時に
生じる熱がヒートシンク４内に拡散して伝わり、パワー
ＦＥＴチップ５の温度上昇を抑制することができる。
Ｔチップ５の直下にヒートシンク４が取り付けられてい
る。ヒートシンク４は基板材料、たとえばガラスセラミ
ック等に比べて熱伝導率が高い材料、例えば銅から形成
されている。そして、ガラスセラミックの熱伝導率が
２．５Ｗ／ｍ・Ｋであるのに対し、銅は４０３Ｗ／ｍ・
Ｋである。このため、パワーＦＥＴチップ５の動作時に
生じる熱がヒートシンク４内に拡散して伝わり、パワー
ＦＥＴチップ５の温度上昇を抑制することができる。
【００５４】このヒートシンク４による温度上昇の抑制
効果を確認するために、ヒートシンク４を有する図１の
半導体集積回路装置の熱抵抗を測定した。比較のため
に、ヒートシンクを用いない従来の半導体集積回路装置
の熱抵抗も同時に測定した。測定に用いたヒートシンク
４のサイズは、段差の最下部で１．５×１．５ｍｍ、最
上部で２×３ｍｍである。また、図７は比較例の半導体
集積回路装置の断面図である。図１の半導体集積回路装
置Ａおよび図７の従来の半導体集積回路装置Ｂの測定サ
ンプルを縦２５×横２５×厚み５ｍｍのアルミニウム製
ヒートシンク上に取り付けた。そしてΔＶＦ法により、
本発明および比較例の半導体集積回路装置Ａ，Ｂの各パ
ワーＦＥＴチップに印加時間を変えつつ電力パルスを与
え、その際のパワーＦＥＴチップの順方向電圧を測定し
た。さらに測定した順方向電圧の値を換算して熱抵抗を
算出した。熱抵抗は、パワーＦＥＴチップに与えた電力
に対するパワーＦＥＴのチャネルの温度上昇を示す。
効果を確認するために、ヒートシンク４を有する図１の
半導体集積回路装置の熱抵抗を測定した。比較のため
に、ヒートシンクを用いない従来の半導体集積回路装置
の熱抵抗も同時に測定した。測定に用いたヒートシンク
４のサイズは、段差の最下部で１．５×１．５ｍｍ、最
上部で２×３ｍｍである。また、図７は比較例の半導体
集積回路装置の断面図である。図１の半導体集積回路装
置Ａおよび図７の従来の半導体集積回路装置Ｂの測定サ
ンプルを縦２５×横２５×厚み５ｍｍのアルミニウム製
ヒートシンク上に取り付けた。そしてΔＶＦ法により、
本発明および比較例の半導体集積回路装置Ａ，Ｂの各パ
ワーＦＥＴチップに印加時間を変えつつ電力パルスを与
え、その際のパワーＦＥＴチップの順方向電圧を測定し
た。さらに測定した順方向電圧の値を換算して熱抵抗を
算出した。熱抵抗は、パワーＦＥＴチップに与えた電力
に対するパワーＦＥＴのチャネルの温度上昇を示す。
【００５５】図８は、半導体集積回路装置の過渡熱抵抗
特性の算出結果を示す図である。図８からわかるよう
に、パワーＦＥＴチップに印加する電力パルスの印加時
間が０．１秒を超えると、ヒートシンク４を取り付けた
本発明の半導体集積回路装置Ａでは、ヒートシンク４を
用いない従来の半導体集積回路装置Ｂに比べて熱抵抗が
約１０℃／Ｗ低下している。すなわち、本発明の半導体
集積回路装置Ａの方がパワーＦＥＴチップの放熱効果が
大きくなっている。特に、電力パルスの印加時間が無限
大、すなわち定常状態では、従来の半導体集積回路装置
Ｂに比べて、本発明の半導体集積回路装置Ａの熱抵抗は
約３５°Ｃ／Ｗと低い値を示している。このように、パ
ワーＦＥＴチップ５の直下にヒートシンク４を設けるこ
とにより、パワーＦＥＴチップ５の温度上昇が抑制さ
れ、パワーＦＥＴチップ５の動作特性が安定化する。
特性の算出結果を示す図である。図８からわかるよう
に、パワーＦＥＴチップに印加する電力パルスの印加時
間が０．１秒を超えると、ヒートシンク４を取り付けた
本発明の半導体集積回路装置Ａでは、ヒートシンク４を
用いない従来の半導体集積回路装置Ｂに比べて熱抵抗が
約１０℃／Ｗ低下している。すなわち、本発明の半導体
集積回路装置Ａの方がパワーＦＥＴチップの放熱効果が
大きくなっている。特に、電力パルスの印加時間が無限
大、すなわち定常状態では、従来の半導体集積回路装置
Ｂに比べて、本発明の半導体集積回路装置Ａの熱抵抗は
約３５°Ｃ／Ｗと低い値を示している。このように、パ
ワーＦＥＴチップ５の直下にヒートシンク４を設けるこ
とにより、パワーＦＥＴチップ５の温度上昇が抑制さ
れ、パワーＦＥＴチップ５の動作特性が安定化する。
【００５６】また、ヒートシンク４を用いたことによ
り、図１３に示す従来の半導体集積回路装置に比べてパ
ワーＦＥＴチップ５と多層基板１の上面の回路配線層と
の距離が短くなる。これにより、ボンディングワイヤ６
を短縮化することができる。
り、図１３に示す従来の半導体集積回路装置に比べてパ
ワーＦＥＴチップ５と多層基板１の上面の回路配線層と
の距離が短くなる。これにより、ボンディングワイヤ６
を短縮化することができる。
【００５７】図９は本発明の第２の実施例による半導体
集積回路装置の断面図である。第２の実施例による半導
体集積回路装置が第１の実施例による半導体集積回路装
置と異なる点は、多層基板１の凹部１０に代えて段差状
の貫通孔１２が形成され、ヒートシンク１４の下面がこ
の貫通孔１２を通して多層基板１の裏面側に露出してい
ることである。
集積回路装置の断面図である。第２の実施例による半導
体集積回路装置が第１の実施例による半導体集積回路装
置と異なる点は、多層基板１の凹部１０に代えて段差状
の貫通孔１２が形成され、ヒートシンク１４の下面がこ
の貫通孔１２を通して多層基板１の裏面側に露出してい
ることである。
【００５８】この場合、半導体集積回路装置を主基板上
に実装すると、主基板に形成されたグランドラインとヒ
ートシンク１４の露出した最下面とが接触する。これに
より、主基板のグランドラインと多層基板１内に形成さ
れたグランドライン２とをヒートシンク１を介して電気
的に接続することができる。
に実装すると、主基板に形成されたグランドラインとヒ
ートシンク１４の露出した最下面とが接触する。これに
より、主基板のグランドラインと多層基板１内に形成さ
れたグランドライン２とをヒートシンク１を介して電気
的に接続することができる。
【００５９】図１０は、本発明の第３の実施例による半
導体集積回路装置の断面図である。第３の実施例による
半導体集積回路装置が第１の実施例による半導体集積回
路装置と異なる点は、多層基板１の厚み方向の異なる位
置に形成されたグランドライン２あるいは回路配線層
（図示せず）が多層基板１内に形成された導電性の接続
部１３により接続されることである。図１０の例では、
プリント基板１ｂとプリント基板１ｃとの間に形成され
たグランドライン２と多層基板１の上面に形成されたグ
ランドライン２とが接続部１３により接続されている。
なお、図１０の例に限らず、他のグランドライン２間が
接続部１３により接続されてもよい。この場合には、ヒ
ートシンク４から離れた位置に形成されたグランドライ
ン２間を接続部１３を用いて容易に接続することができ
る。
導体集積回路装置の断面図である。第３の実施例による
半導体集積回路装置が第１の実施例による半導体集積回
路装置と異なる点は、多層基板１の厚み方向の異なる位
置に形成されたグランドライン２あるいは回路配線層
（図示せず）が多層基板１内に形成された導電性の接続
部１３により接続されることである。図１０の例では、
プリント基板１ｂとプリント基板１ｃとの間に形成され
たグランドライン２と多層基板１の上面に形成されたグ
ランドライン２とが接続部１３により接続されている。
なお、図１０の例に限らず、他のグランドライン２間が
接続部１３により接続されてもよい。この場合には、ヒ
ートシンク４から離れた位置に形成されたグランドライ
ン２間を接続部１３を用いて容易に接続することができ
る。
【００６０】図１１は本発明の第４の実施例による半導
体集積回路装置の断面図である。第４の実施例による半
導体集積回路装置が第１の実施例による半導体集積回路
装置と異なる点は、多層基板１の凹部１０に代えて段差
状の貫通孔３３が形成されたことである。多層基板１の
貫通孔３３は上部のプリント基板１ｄに開口を有し、下
部のプリント基板１ａに向かって開口幅が広くなるよう
な段差状に形成されている。また、ヒートシンク３４
は、その上部が多層基板１の段差状の貫通孔３３に沿う
ように段差状に形成されている。ヒートシンク３４の下
面は多層基板１の下面に形成された裏面メタル１８に接
続されている。
体集積回路装置の断面図である。第４の実施例による半
導体集積回路装置が第１の実施例による半導体集積回路
装置と異なる点は、多層基板１の凹部１０に代えて段差
状の貫通孔３３が形成されたことである。多層基板１の
貫通孔３３は上部のプリント基板１ｄに開口を有し、下
部のプリント基板１ａに向かって開口幅が広くなるよう
な段差状に形成されている。また、ヒートシンク３４
は、その上部が多層基板１の段差状の貫通孔３３に沿う
ように段差状に形成されている。ヒートシンク３４の下
面は多層基板１の下面に形成された裏面メタル１８に接
続されている。
【００６１】実装時には、半導体集積回路装置の裏面メ
タル１８が主基板のグランドラインに接続される。これ
により、ヒートシンク３４を介して主基板のグランドラ
インと多層基板１内のグランドライン２とが電気的に接
続される。この実施例による半導体集積回路装置におい
ては、従来の半導体集積回路装置に比べて多層基板１の
上面の実装面積を大きくすることができる。このため、
多層基板１の上面に抵抗、コンデンサ、インダクタなど
のチップ部品９を高密度に実装することができる。
タル１８が主基板のグランドラインに接続される。これ
により、ヒートシンク３４を介して主基板のグランドラ
インと多層基板１内のグランドライン２とが電気的に接
続される。この実施例による半導体集積回路装置におい
ては、従来の半導体集積回路装置に比べて多層基板１の
上面の実装面積を大きくすることができる。このため、
多層基板１の上面に抵抗、コンデンサ、インダクタなど
のチップ部品９を高密度に実装することができる。
【００６２】さらに、図１２は本発明の第５の実施例に
よる半導体集積回路装置の断面図である。第５の実施例
による半導体集積回路装置では、多層基板１の厚み方向
に平行な内面を有する貫通孔４３が形成されている。貫
通孔４３の内面には、多層基板１の層間に形成されたグ
ランドライン２の端部が露出している。また、貫通孔４
３内には導電性のヒートシンク４４が配置されている。
ヒートシンク４４と多層基板１の貫通孔４３との隙間に
はＡｕＳｎ（金−スズ）、はんだ、Ａｇペーストなどの
導電性接着材が挿入され、ヒートシンク４４と各グラン
ドライン２とが接着される。また、ヒートシンク４４の
下面は多層基板１の裏面側に形成された裏面メタル１８
に接続されている。
よる半導体集積回路装置の断面図である。第５の実施例
による半導体集積回路装置では、多層基板１の厚み方向
に平行な内面を有する貫通孔４３が形成されている。貫
通孔４３の内面には、多層基板１の層間に形成されたグ
ランドライン２の端部が露出している。また、貫通孔４
３内には導電性のヒートシンク４４が配置されている。
ヒートシンク４４と多層基板１の貫通孔４３との隙間に
はＡｕＳｎ（金−スズ）、はんだ、Ａｇペーストなどの
導電性接着材が挿入され、ヒートシンク４４と各グラン
ドライン２とが接着される。また、ヒートシンク４４の
下面は多層基板１の裏面側に形成された裏面メタル１８
に接続されている。
【００６３】本実施例の半導体集積回路装置を主基板上
に取り付けると、主基板のグランドラインが裏面メタル
１８に接続される。これにより、主基板のグランドライ
ンと多層基板１のグランドライン２とがヒートシンク４
４を介して電気的に接続される。この半導体集積回路装
置では、貫通孔４３の加工が容易となるため、基板の加
工にかかるコストを低減することができる。
に取り付けると、主基板のグランドラインが裏面メタル
１８に接続される。これにより、主基板のグランドライ
ンと多層基板１のグランドライン２とがヒートシンク４
４を介して電気的に接続される。この半導体集積回路装
置では、貫通孔４３の加工が容易となるため、基板の加
工にかかるコストを低減することができる。
【００６４】このように、本発明による半導体集積回路
装置は、ヒートシンクを用いることによってパワーＦＥ
Ｔ等の半導体チップの放熱特性が向上し、安定した動作
特性を保持することができる。さらに、導電性のヒート
シンクを用いてグランドライン間を接続することによ
り、容易に接続することができ、しかも安定した導電性
を確保することができる。
装置は、ヒートシンクを用いることによってパワーＦＥ
Ｔ等の半導体チップの放熱特性が向上し、安定した動作
特性を保持することができる。さらに、導電性のヒート
シンクを用いてグランドライン間を接続することによ
り、容易に接続することができ、しかも安定した導電性
を確保することができる。
【００６５】なお、本発明はパワーＦＥＴチップ５を備
えた半導体集積回路装置のみならず、他の半導体チップ
を備えた半導体集積回路装置に適用することもできる。
えた半導体集積回路装置のみならず、他の半導体チップ
を備えた半導体集積回路装置に適用することもできる。
【図１】本発明の第１の実施例による半導体集積回路装
置の断面図である。
置の断面図である。
【図２】図１の半導体集積回路装置の製造工程を示す断
面図である。
面図である。
【図３】図１の半導体集積回路装置の製造工程を示す断
面図である。
面図である。
【図４】図１の半導体集積回路装置の製造工程を示す断
面図である。
面図である。
【図５】図１の半導体集積回路装置の製造工程を示す断
面図である。
面図である。
【図６】図１の半導体集積回路装置の製造工程を示す断
面図である。
面図である。
【図７】本発明の比較例による半導体集積回路装置の断
面図である。
面図である。
【図８】本発明および比較例の半導体集積回路装置の過
渡熱抵抗特性を示す図である。
渡熱抵抗特性を示す図である。
【図９】本発明の第２の実施例による半導体集積回路装
置の断面図である。
置の断面図である。
【図１０】本発明の第３の実施例による半導体集積回路
装置の断面図である。
装置の断面図である。
【図１１】本発明の第４の実施例による半導体集積回路
装置の断面図である。
装置の断面図である。
【図１２】本発明の第５の実施例による半導体集積回路
装置の断面図である。
装置の断面図である。
【図１３】従来の半導体集積回路装置の断面図である。
１ 多層基板 ２ グランドライン ３ スルーホール ４，１４，３４，４４ ヒートシンク ５ パワーＦＥＴチップ ６，７ ボンディングワイヤ １０，２３ 凹部 ３３，４３ 貫通孔 １１，１３ 接続部
Claims (15)
- 【請求項１】 配線層が形成された基板上にヒートシン
クを介して半導体チップが設けられるとともに、前記配
線層が前記ヒートシンクに電気的に接続されたことを特
徴とする半導体集積回路装置。 - 【請求項２】 前記配線層は接地配線層であることを特
徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 前記ヒートシンクは導電性および伝熱性
を有する材料からなることを特徴とする請求項１または
２記載の半導体集積回路装置。 - 【請求項４】 開口部を有し、接地配線層が形成された
基板と、 前記基板の前記開口部内に配置され、前記接地配線層と
接続されるヒートシンクと、 前記ヒートシンク上に配置された半導体チップとを備え
たことを特徴とする半導体集積回路装置。 - 【請求項５】 前記基板は、複数の配線基板が積層され
た多層基板であり、 前記接地配線層は前記多層基板の１または複数の配線基
板の表面または裏面に形成された１または複数の接地導
体からなり、 前記ヒートシンクは、前記開口部内で少なくとも１つの
接地導体に電気的に接続されたことを特徴とする請求項
４記載の半導体集積回路装置。 - 【請求項６】 前記接地配線層は複数の接地導体からな
り、前記複数の接地導体のうち少なくとも２つの接地導
体の一部が前記開口部内に露出し、 前記ヒートシンクは前記開口部内に露出した前記少なく
とも２つの接地導体の一部に接触していることを特徴と
する請求項５記載の半導体集積回路装置。 - 【請求項７】 前記開口部は、底面を有する凹部からな
り、 少なくとも１つの接地導体の一部は、前記凹部内に露出
し、 前記ヒートシンクは前記凹部内に露出した前記少なくと
も１つの接地導体の一部に接触していることを特徴とす
る請求項５または６記載の半導体集積回路装置。 - 【請求項８】 前記凹部は段差状に形成され、 前記少なくとも１つの接地導体の一部は、前記凹部内の
底面または段差上に露出し、 前記ヒートシンクは、前記段差状の凹部に対応する段差
部を有し、前記段差部が前記凹部内に露出した接地導体
の一部に接触していることを特徴とする請求項７記載の
半導体集積回路装置。 - 【請求項９】 前記凹部の底面に導電性貫通部が設けら
れたことを特徴とする請求項８記載の半導体集積回路装
置。 - 【請求項１０】 前記開口部は貫通孔からなり、 少なくとも１つの接地導体の一部は前記貫通孔内に露出
し、 前記ヒートシンクは前記貫通孔内に露出した前記少なく
とも１つの接地導体の一部に接触していることを特徴と
する請求項５または６記載の半導体集積回路装置。 - 【請求項１１】 前記貫通孔は段差状に形成され、 前記ヒートシンクは前記段差状の貫通孔に対応する段差
部を有し、 前記少なくとも１つの接地導体の一部は、前記貫通孔内
の下端開口、段差上面または段差下面に露出し、 前記ヒートシンクは、前記段差状の貫通孔に対応する段
差部を有し、前記段差部が前記貫通孔内に露出した接地
導体の一部に接触していることを特徴とする請求項１０
記載の半導体集積回路装置。 - 【請求項１２】 前記ヒートシンクの下面は前記多層基
板の裏面とほぼ面一に配置されたことを特徴とする請求
項１１記載の半導体集積回路装置。 - 【請求項１３】 前記複数の接地導体のうち少なくとも
２つの接地導体間の配線基板に、前記少なくとも２つの
接地導体を電気的に接続する接続孔が形成されたことを
特徴とする請求項５〜１２のいずれかに記載の半導体集
積回路装置。 - 【請求項１４】 接地配線層が形成された多層基板上に
半導体チップが配設されてなる半導体集積回路の製造方
法において、 開口部を有するとともに、前記開口部に露出する複数の
前記接地配線層が形成された前記多層基板を用意する工
程と、 前記開口部に露出した前記複数の接地配線層に接続可能
な形状を有するヒートシンクを形成する工程と、 前記ヒートシンクを前記開口部に配設し、前記ヒートシ
ンクと前記接地配線層とを接続する工程と、 前記ヒートシンク上に前記半導体チップを取り付ける工
程とを備えたことを特徴とする半導体集積回路装置の製
造方法。 - 【請求項１５】 前記多層基板の前記開口部の内面が段
差状に形成されており、 前記ヒートシンクを形成する工程は、前記ヒートシンク
に前記多層基板の前記開口部の内面の段差状に対応する
段差状の面を形成することを特徴とする請求項１４記載
の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35913197A JPH11191603A (ja) | 1997-12-26 | 1997-12-26 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35913197A JPH11191603A (ja) | 1997-12-26 | 1997-12-26 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191603A true JPH11191603A (ja) | 1999-07-13 |
Family
ID=18462905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35913197A Pending JPH11191603A (ja) | 1997-12-26 | 1997-12-26 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191603A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102483A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体装置 |
| KR100393097B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| WO2003077313A3 (fr) * | 2002-03-11 | 2004-07-15 | Thales Sa | Substrat multi-couches ceramique pour des composants de puissance integres, et procede de fabrication du substrat |
| JP2006524904A (ja) * | 2003-02-10 | 2006-11-02 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ |
| KR100779346B1 (ko) * | 2001-04-20 | 2007-11-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP2008186957A (ja) * | 2007-01-29 | 2008-08-14 | Honda Motor Co Ltd | 半導体装置およびその製造方法 |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| JP2012089549A (ja) * | 2010-10-15 | 2012-05-10 | Fujitsu Ltd | 電子装置及びその製造方法、送受信装置 |
| JP2012134230A (ja) * | 2010-12-20 | 2012-07-12 | Kyocera Corp | 回路基板およびそれを用いた電子装置 |
| JP2013093620A (ja) * | 2013-02-06 | 2013-05-16 | Daikin Ind Ltd | モジュール |
| JP2013232474A (ja) * | 2012-04-27 | 2013-11-14 | Ngk Spark Plug Co Ltd | 発光素子搭載用配線基板 |
| WO2015151644A1 (ja) * | 2014-03-31 | 2015-10-08 | 富士電機株式会社 | 電力変換装置 |
| JP2017069491A (ja) * | 2015-10-01 | 2017-04-06 | 住友電気工業株式会社 | 光学装置、プリント回路基板 |
| CN110010563A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
| CN112292000A (zh) * | 2020-10-23 | 2021-01-29 | 江西艾普若科技有限责任公司 | 移动终端和移动终端的制造方法 |
| WO2024021794A1 (zh) * | 2022-07-27 | 2024-02-01 | 华为技术有限公司 | 电路板及电子设备 |
-
1997
- 1997-12-26 JP JP35913197A patent/JPH11191603A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102483A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体装置 |
| KR100393097B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100779346B1 (ko) * | 2001-04-20 | 2007-11-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| WO2003077313A3 (fr) * | 2002-03-11 | 2004-07-15 | Thales Sa | Substrat multi-couches ceramique pour des composants de puissance integres, et procede de fabrication du substrat |
| JP2006524904A (ja) * | 2003-02-10 | 2006-11-02 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ |
| JP2008186957A (ja) * | 2007-01-29 | 2008-08-14 | Honda Motor Co Ltd | 半導体装置およびその製造方法 |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| US8952846B2 (en) | 2010-10-15 | 2015-02-10 | Fujitsu Limited | Electronic apparatus, method of making the same, and transceiving device |
| JP2012089549A (ja) * | 2010-10-15 | 2012-05-10 | Fujitsu Ltd | 電子装置及びその製造方法、送受信装置 |
| CN102456639A (zh) * | 2010-10-15 | 2012-05-16 | 富士通株式会社 | 电子设备及其制造方法、以及收发装置 |
| JP2012134230A (ja) * | 2010-12-20 | 2012-07-12 | Kyocera Corp | 回路基板およびそれを用いた電子装置 |
| JP2013232474A (ja) * | 2012-04-27 | 2013-11-14 | Ngk Spark Plug Co Ltd | 発光素子搭載用配線基板 |
| JP2013093620A (ja) * | 2013-02-06 | 2013-05-16 | Daikin Ind Ltd | モジュール |
| WO2015151644A1 (ja) * | 2014-03-31 | 2015-10-08 | 富士電機株式会社 | 電力変換装置 |
| JPWO2015151644A1 (ja) * | 2014-03-31 | 2017-04-13 | 富士電機株式会社 | 電力変換装置 |
| US9875952B2 (en) | 2014-03-31 | 2018-01-23 | Fuji Electric Co., Ltd. | Power conversion device |
| JP2017069491A (ja) * | 2015-10-01 | 2017-04-06 | 住友電気工業株式会社 | 光学装置、プリント回路基板 |
| CN110010563A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
| CN110010563B (zh) * | 2018-10-10 | 2021-01-15 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
| CN112292000A (zh) * | 2020-10-23 | 2021-01-29 | 江西艾普若科技有限责任公司 | 移动终端和移动终端的制造方法 |
| CN112292000B (zh) * | 2020-10-23 | 2023-03-28 | 江西艾普若科技有限责任公司 | 移动终端和移动终端的制造方法 |
| WO2024021794A1 (zh) * | 2022-07-27 | 2024-02-01 | 华为技术有限公司 | 电路板及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635958B2 (en) | Surface mount ceramic package | |
| US6029343A (en) | Insulated surface mount circuit board construction | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6218731B1 (en) | Tiny ball grid array package | |
| US6724631B2 (en) | Power converter package with enhanced thermal management | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| US5179366A (en) | End terminated high power chip resistor assembly | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JPH05304248A (ja) | 半導体装置 | |
| US20080043447A1 (en) | Semiconductor package having laser-embedded terminals | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| JPS59188948A (ja) | チツプキヤリア | |
| JP6633151B2 (ja) | 回路モジュール | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000200977A (ja) | ハイブリッドモジュ―ル | |
| JPH03120851A (ja) | 半導体搭載用基板 | |
| CN113169138A (zh) | 载体，具有载体的装置和用于制造载体的方法 | |
| JPH11163217A (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 |