KR100759555B1 - 평판 표시장치 및 그 제조 방법 - Google Patents
평판 표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100759555B1 KR100759555B1 KR1020050055096A KR20050055096A KR100759555B1 KR 100759555 B1 KR100759555 B1 KR 100759555B1 KR 1020050055096 A KR1020050055096 A KR 1020050055096A KR 20050055096 A KR20050055096 A KR 20050055096A KR 100759555 B1 KR100759555 B1 KR 100759555B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- region
- silicon
- semiconductor active
- active layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000010409 thin film Substances 0.000 claims abstract description 75
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910001220 stainless steel Inorganic materials 0.000 claims 1
- 239000010935 stainless steel Substances 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 98
- 239000012044 organic layer Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910016048 MoW Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 125000001637 1-naphthyl group Chemical group [H]C1=C([H])C([H])=C2C(*)=C([H])C([H])=C([H])C2=C1[H] 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 평판 표시장치에 있어서, 화소 영역과 회로 영역의 반도체 활성층각각에 요구되는 특성을 고려하여, 반도체 활성층을 형성함으로써, 회로영역의 고속응답과 화소영역의 정확하고 균일한 화소 표현이 가능한 평판 표시장치 및 그 제조방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은 기판상에 형성되고, 발광 소자와 적어도 채널 영역을 포함한 반도체 활성층을 갖는 화소 영역 및 상기 기판상에 형성되고, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 채널 영역을 포함한 반도체 활성층을 갖는 회로 영역을 포함하며, 상기 화소 영역의 반도체 활성층은 실리콘(Si) 박막을 포함하고, 상기 회로 영역의 반도체 활성층은 실리콘 게르마늄(SiGe) 박막을 포함하는 것을 특징으로 하는 평판 표시장치 및 그 제조방법을 제공한다.
Description
도 1은 평판 표시장치의 평면구조를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I부분의 반도체 활성층 제조 과정상의 기판상의 반도체 박막들의 단면을 개략적으로 도시한 단면도이다.
도 3은 제1 실시예에 따른 도 1의 I-I부분의 상세한 단면구조를 도시한 단면도이다.
도 4a ~4d는 제1 실시예에 따른 도 1의 I-I부분의 반도체 활성층의 제조 과정을 도시한 단면도들이다.
도 5는 제2 실시예에 따른 도 1의 I-I부분의 상세한 단면구조를 도시한 단면도이다.
도 6a ~ 6c는 제2 실시예에 따른 도 1의 I-I부분의 반도체 활성층의 제조 과정을 도시한 단면도들이다.
본 발명은 평판 표시장치 및 그 제조 방법에 관한 것으로, 특히 화소 영역에 는 실리콘(Si)계 반도체 활성층을, 회로 영역에는 실리콘 게르마늄(SiGe)계 반도체 활성층을 구비하는 평판 표시장치 및 그 제조방법에 관한 것이다.
액정 표시장치나 유기 발광 표시장치 또는 무기 발광 표시장치 등 평판 표시장치는 구동방식에 따라, 수동 구동방식의 패시브 매트릭스(Passive Matrix: PM)형과, 능동 구동 방식의 액티브 매트릭스(Active Matrix: AM)형으로 구분된다.
상기 패시브 매트릭스형은 단순히 양극과 음극이 각각 컬럼(column)과 로우(row)로 배열되어 음극에는 로우 구동회로로부터 스캐닝 신호가 공급되고, 이때 복수의 로우 중 하나의 로우만이 선택된다. 또한, 컬럼 구동회로에는 각 화소로 데이터 신호가 입력된다.
한편, 상기 액티브 매트릭스형은 박막 트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)를 이용해 각 화소 당 입력되는 신호를 제어하는 것으로 방대한 양의 신호를 처리하기에 적합하여 동영상을 구현하기 위한 디스플레이 장치로서 많이 사용되고 있다.
이처럼 액티브 매트릭스형 평판 표시장치의 TFT들은 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
상기 반도체 활성층은 비정질 실리콘 또는 다결정질 실리콘으로 많이 사용되는데, 비정질 실리콘은 저온 증착이 가능하다는 장점이 있으나, 전기적 특성과 신뢰성이 저하되어, 최근에는 다결정질 실리콘에 대한 연구가 활발하다. 다결정질 실 리콘은 수십 내지 수백 ㎠/V.s의 높은 전류 이동도를 갖고, 고주파 동작 특성 및 누설 전류치가 낮아 평판 표시장치 등에 사용하기에 적합하다.
한편, 평판 표시장치는 회로 영역과 화소 영역으로 크게 구분될 수 있는데, 보통 회로 영역의 반도체 활성층은 고속 응답이 가능하여야 하기 때문에 높은 채널 이동도를 가져야 하는 반면에 화소 영역의 반도체 활성층은 정확하고 균일한 화소 표현이 중요하므로 회로 영역보다는 낮은 채널 이동도를 가지는 것이 보통이다. 그런데 기존의 평판 표시장치는 회로 영역의 반도체 활성층과 화소 영역의 반도체 활성층을 실리콘(Si) 박막이나 실리콘 게르마늄(SiGe) 박막 등의 어느 한 종류의 반도체 박막으로 구현하거나, 회로 영역의 반도체 활성층을 별도의 기판에 제작하여 사용함으로써, 동일 기판상에서 상기의 회로 영역의 특성과 화소 영역의 특성을 적정하게 구현시킬 수 없는 문제점을 안고 있었다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 동일한 기판상에 화소 영역과 회로 영역을 동시에 집적하면서도, 각각의 영역의 반도체 활성층의 특성을 고려하여 화소 영역의 반도체 활성층은 실리콘(Si) 박막을 이용하되, 회로 영역의 반도체 활성층은 채널 이동도가 높은 실리콘 게르마늄(SiGe) 박막을 이용하여 제작함으로써, 얇고 가벼우면서도 각각의 영역의 반도체 활성층에서 요구되는 특성에 적합한 평판 표시장치 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 기판상에 형성되고, 발광 소자와 적어도 채널 영역을 포함한 반도체 활성층을 갖는 화소 영역 및 상기 기판상에 형성되고, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 채널 영역을 포함한 반도체 활성층을 갖는 회로 영역을 포함하며, 상기 화소 영역의 반도체 활성층은 실리콘(Si) 박막을 포함하고, 상기 회로 영역의 반도체 활성층은 실리콘 게르마늄(SiGe) 박막을 포함하는 것을 특징으로 하는 평판 표시장치를 제공한다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판상에 실리콘(Si) 박막을 포함하는 제1 영역을 형성하는 단계, 상기 기판상에 실리콘 게르마늄(SiGe) 박막을 포함하는 제2 영역을 형성하는 단계 및 상기 제1 영역 및 제2 영역을 패터닝하여 반도체 활성층들을 형성하는 단계를 포함하는 평판 표시장치의 제조방법을 제공한다.
상기 SiGe 박막은 Si 박막과 동일층 또는 다른 층에 형성될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 평판 표시장치의 평면구조를 개략적으로 도시한 평면도로서, 기판(100)상에 형성된 화소 영역(10)과 회로 영역(20)을 개략적으로 나타내고 있다. 화소 영역(10)에는 유기 발광 소자(미도시) 및 선택 구동회로를 갖춘 다수의 부화소들(미도시)이 배치된다.
회로 영역(20)에는 상기 부화소들을 구동하는 수평 드라이버 및/또는 수직 드라이버가 배치된다. 도 1에서는 회로 영역(20)에 수직 드라이버(VD)만을 도시하 였으나, 반드시 이에 한정되는 것은 아니며, 수평 드라이버나 컨트롤러 등 다수의 회로가 배치될 수 있다. 그리고 상기 회로 영역(20)에는 외부 회로에 연결되는 단자부(미도시)와 적어도 화소 영역(10)을 밀봉하는 밀봉부(미도시) 등이 위치한다.
도 2는 상기 도 1의 I-I부분에 대한 단면 중 제1 실시예에 따른 반도체 활성층 제조를 위한 기판상의 반도체 박막들의 개략적인 단면도로서, 기판(100)상에 실리콘(Si) 박막(30)과 실리콘(Si) 박막(30)의 일부분 위에 실리콘 게르마늄(SiGe) 박막(30a)이 형성되어 있음을 개략적으로 보여준다. 실리콘 박막만이 존재하는 부분(제1 영역)은 패터닝 등의 공정을 거친 후, 도 1의 화소 영역(10)의 반도체 활성층이 되고, 실리콘 박막과 실리콘 게르마늄 박막의 이중층 부분(제2 영역)은 역시 패터닝 등의 공정을 거친 후, 도 1의 회로 영역(20)의 반도체 활성층이 되게 된다. 즉, 화소 영역의 반도체 활성층이 될 부분(제1 영역)과 회로 영역의 반도체 활성층이 될 부분(제2 영역)이 동일한 기판(100)상에 함께 형성된다.
상기에서 실리콘과 실리콘 게르마늄 반도체를 예를 들고 있지만, 이에 한정되지 않으며, 화소 영역과 회로 영역의 반도체 활성층의 특성에 적합한, 채널 이동도의 차이가 있는 다른 반도체들을 이용하여 제1 영역 및 제2 영역을 형성할 수 있음은 물론이다.
도 3은 제1 실시예에 따른 상기 도 1의 I-I부분의 단면 중 반도체 활성층이 존재하는 부분 즉, TFT들이 위치하는 부분을 상세하게 보여주는 단면도로서, 각 단위 화소 내의 선택 구동회로의 구동TFT(11), 스위칭TFT(12)를 나타내며, 수직 드라이버의 CMOS TFT (21)를 나타낸다. CMOS TFT(21)는 N형 TFT(22)와 P형 TFT(23)가 결합한 형태를 취하고 있다. 전술한 수직 드라이버(VD)는 반드시 이러한 CMOS TFT(21)만을 구비하고 있는 것은 아니며, 다양한 종류의 TFT들과 회로 소자들이 연계되어 구동회로를 형성한다.
이들 TFT들(11,12,22,23) 중 화소 영역의 구동 TFT(11)와 스위칭TFT(12)는 제1 영역의 실리콘 박막을, 회로 영역의 CMOS TFT(21)는 제2 영역의 실리콘 박막 위의 실리콘 게르마늄 박막을 이용하여, 적어도 채널이 되는 반도체 활성층을 형성하며, 전술한 대로 동일한 기판(100)상에 형성된다.
상기 기판(100)은 글라스재 또는 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 등의 휘어질 수 있는(flexible) 플라스틱 재료가 사용될 수 있는데, 반드시 이에 한정되는 것은 아니며, 스테인리스 스틸(SUS) 등의 금속재도 사용 가능하다. 이 기판(100)상에는, 필요에 따라 불순물 이온이 확산되는 것을 방지하기 위한 버퍼층(110)이 선택적으로 형성될 수 있다. 그리고 상기 기판(100)상에 도 2의 반도체 박막들(30,30a)이 패터닝 등이 되어, 각 TFT들(11,12,22,23)의 반도체 활성층들(121,122,123,124)의 적어도 채널을 형성하게 된다. 반도체 활성층들 중 회로 영역의 반도체 활성층들(123,124)은 각각 제2 영역의 이중 박막층의 구조 즉, 실리콘 박막(123b,124b)과 실리콘 게르마늄 박막(123a,124a)의 이중층 구조를 가진다.
도 3에 도시된 바와 같이, 상기 TFT 각각의 활성층들(121,122,123,124)의 상부에는 실리콘 옥사이드(SiO2) 및/또는 실리콘 나이트라이드(SiNx)등으로 이루어진 게이트 절연막(130)이 형성되고, 그 위에 MoW, Al, Cr, Al/Cu, Ti/Al/Ti 등의 도전성 금속막에 의해 각 TFT들(11,12,22,23)의 게이트 전극들(141,142,143,144)이 형성될 수 있다.
게이트 절연막(130) 및 게이트 전극들(141,142,143,144)의 상부에는 실리콘 옥사이드 및/또는 실리콘 나이트라이드 등으로 이루어진 층간 절연막(150)이 형성되고, 그 위에 상기 게이트 전극들(141,142,143,144)과 절연되도록 형성된 각 TFT들(11,12,22,23)의 소스/드레인 전극 (161,162,163,164)이 배치된다. 소스/드레인 전극들(161,162,163,164)은 MoW, Al, Cr, Al/Cu, Ti/Al/Ti 등의 도전성 금속막이나 도전성 폴리머 등의 도전성 소재로 구비된다. 또한, 소스/드레인 전극들(161,162,163,164)은 콘택홀(150a,150b,150c,150d)을 통해 각각의 활성층들 (121,122,123,124)의 소스/드레인 영역에 각각 접속된다. 이렇게 형성함으로써, 본 발명에 따른 박막 트랜지스터를 형성한다.
한편, 상기 게이트 전극들(141,142,143,144) 및 소스/드레인 전극들(161,162,163,164)의 형성 시 이들과 동일한 물질로 충전용 커패시터(Cst)를 형성할 수 있다.
상기 소스/드레인 전극들은(161,162,163,164) 상부로는 실리콘 옥사이드 및/또는 실리콘 나이트라이드 등으로 이루어진 패시베이션막(170)이 형성되고, 그 위로 아크릴, BCB, 폴리이미드 등에 의한 평탄화막(171)이 형성된다. 그리고 패시베이션막(170) 및 평탄화막(171)에는 구동 TFT(11)의 소스 및 드레인 전극(161) 중 어느 하나가 노출되도록 비아홀(170a)이 형성된다. 상기 패시베이션막(170)과 평탄 화막(171)은 반드시 이에 한정될 필요는 없으며, 어느 한 층만 구비되어도 무방하다.
상기 평탄화막(171) 상부에는 유기 발광소자(OLED)의 화소 전극(180)이 형성된다. 이 화소 전극(180)이 비아홀(170a)을 통해 상기 소스 및 드레인 전극(161) 중 어느 하나에 연결되도록 한다.
상기 화소 전극(180)의 상부로는, 아크릴, BCB, 폴리이미드 등의 유기물, 또는 실리콘 옥사이드, 실리콘 나이트라이드 등의 무기물과 같은 절연물에 의해 화소 정의막(185)이 형성된다. 화소 정의막(185)은 선택 구동회로의 구동 TFT(11), 스위칭 TFT(12) 등의 TFT들을 덮고, 상기 화소 전극(180)의 소정 부분이 노출되도록 개구부를 가지도록 형성된다.
그리고, 발광층을 구비한 유기막(190)은 적어도 화소 정의막(185)이 노출된 개구부 상에 도포 된다. 유기막(190)은 화소 정의막(185)의 전면에 형성될 수도 있다. 이때, 유기막(190)의 발광층은 각 화소당 적, 녹, 청색으로 패터닝되어 풀 컬러를 구현할 수 있다.
한편, 회로 영역(20)의 수직 또는 수평 드라이버가 위치한 부분 상에는 도 3에서 볼 수 있듯이, 화소 정의막(185)이 형성되지 않을 수도 있으나, 반드시 이에 한정되는 것은 아니며, 이를 덮도록 형성될 수도 있다.
상기 유기막(190)이 형성된 후에는 유기 발광 소자(OLED)의 공통 전극(195)이 형성된다. 이 공통 전극(195)은 모든 화소를 다 덮도록 형성될 수 있는데, 반드시 이에 한정되는 것은 아니며, 패터닝 될 수도 있음은 물론이다.
상기 화소 전극(180)과 공통 전극(195)은 상기 유기막(190)에 의해 서로 절연되어 있으며, 유기막(190)에 서로 다른 극성의 전압을 가해 유기막(190)에서 발광이 이루어지도록 한다.
한편, 화소 전극(180)은 애노드 전극의 기능을 하고, 공통 전극(195)은 캐소드 전극의 기능을 하는데, 물론, 이들 화소전극(180)과 공통 전극(195)의 극성은 반대로 되어도 무방하다.
화소 전극(180)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3을 형성할 수 있다.
한편, 공통 전극(195)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 공통 전극(195)이 캐소드 전극으로 사용되므로, 일함수가 적은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 유기막(190)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
상기 유기막(190)은 저분자 또는 고분자 유기층이 사용될 수 있는데, 저분자 유기층을 사용할 경우 홀 주입층(Hole Injection Layer:HIL), 홀 수송층(Hole Transport Layer:HTL), 유기 발광층(Emission Layer:EML), 전자 수송층(Electron Transport Layer:ETL), 전자 주입층(Electron Injection Layer:EIL) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N-N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N-N'-diphenyl-benzidine:NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기 물질을 사용하여, 이를 스크린 인쇄나 잉크제트 인쇄방법 등으로 형성할 수 있다.
한편, 상기 회로 영역(20)의 드라이버들에 구비되는 TFT들(22,23)의 반도체 활성층들(123,124)은 전술한 대로 실리콘 박막(123b,124b)과 실리콘 게르마늄 박막(123a,124a)의 이중층 구조로 되어 있으며, 여기서 TFT들(22,23)의 적어도 채널이 되는 것은 게이트 절연막과 접촉되는 실리콘 게르마늄 박막(123a,124a)임은 자명하다.
상기 제1 실시예에 따른 본 발명의 평판 표시장치는, 동일한 기판상에서 화소 영역의 반도체 활성층은 낮은 채널 이동도를 가지는 실리콘(Si) 박막을 이용하고, 회로 영역의 반도체 활성층은 높은 채널 이동도를 가진 실리콘 게르마늄(SiGe) 박막을 이용함으로써, 상기의 회로 영역의 고속 응답과 화소 영역의 정확하고 균일 한 화소 표현이 가능하면서도, 동일 기판의 이용으로 인한 얇고 가벼운 표시장치의 구현이 가능하다.
도 4a ~ 4d은 제1 실시예에 따른 기판상의 반도체 활성층의 제조 과정을 개략적으로 보여주는 상기 도 1의 I-I부분의 단면도들이다.
도 4a는 기판(100) 위에 선택적으로 실리콘 나이트라이드(SiNx) 등의 버퍼층(110)이 형성되고, 그 위에 실리콘 박막(30)을 형성한 후, 화소 영역의 반도체 활성층이 될 부분(제1 영역)에만 플라즈마 화학기상 증착(PECVD)법에 의해 실리콘 옥사이드(SiO2)를 증착하여 절연막(200)이 형성된 상태인 반도체 활성층 제조 과정의 제1 단계를 나타내고 있다.
도 4b는 상기 제1 단계 이후에 화학기상 증착(CVD)법이나 분자선 켜기(MBE)법에 의해 고품위의 실리콘 게르마늄(SiGe) 에피층(30a)을 형성하는 반도체 활성층 제조 과정의 제2 단계를 나타내고 있다.
CVD법은 두 가지 이상의 가스를 챔버(chamber)에 불어 넣어 반응가스간의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착하여 절연막이나 전도성막을 형성시키는 방법을 말한다. 한편, MBE법은 에피층 성장기술의 한 방법으로서, Molecular Beam Epitaxy의 약자이며 분자선에피택시라고도 한다. MBE법은 토르(torr)이하의 초고진공 반응관에서 증발된 결정재료(본 발명의 경우 Ge)가 분자나 원자형태로 빔을 형성하면서 기판 위에 도달한 후 기판표면과 반응하여 결정성장이 되게 하는 방법이다. 종래의 물리기상방식(physical vapor deposition:PVD)을 발전 시킨 것으로 일반적으로 정밀한 에피층 성장이 필요할 때 사용된다.
CVD법이나 MBE법은 증착 방법들 중의 하나를 예를 든 것이고, 그 밖의 다른 방법들에 의한 실리콘 게르마늄 박막의 형성도 가능하다.
도 4c은 상기 제2 단계 이후에 제1 영역 상의 실리콘 게르마늄 박막은 플루오르화수소(HF) 용액으로 실리콘 옥사이드(SiO2)를 리프트 오프(lift-off)하여 제거함으로써, 실리콘 박막(30)만의 제1 영역과 실리콘 박막(30)과 실리콘 게르마늄 박막(30a)의 이중층 구조의 회로영역의 반도체 활성층이 될 부분(제2 영역)을 형성하는 제3 단계를 나타내고 있다.
도 4d는 상기 제3 단계 이후 제1 영역과 제2 영역을 원하는 형태로 패터닝 등을 한 개략적인 모습의 반도체 활성층을 보여주는 제4 단계로서, 상기 도 3의 TFT 반도체 활성층들 중 화소 영역의 스위칭 TFT의 반도체 활성층(122)과 회로영역의 CMOS TFT중 N형 TFT의 반도체 활성층(123)만을 나타내고 있다. 도 4d에서 보듯이 회로 영역의 반도체 활성층(123)은 상기 도 4c의 제2 영역이 패터닝 등이 되어 형성되므로, 실리콘 박막(123b)과 실리콘 게르마늄 박막(123a)의 이중층 구조이며, 여기서 N형 TFT의 적어도 채널이 되는 것은 전술한 대로 실리콘 게르마늄 박막(123a)이 된다.
상기 제2 단계 및 제3 단계가 실질적인 본 발명의 실리콘 박막(30)과 실리콘 게르마늄 박막(30a)의 이중층 구조의 제2 영역을 형성하는 단계가 될 것이다. 한편, 상기 도 3과 같은 완전한 평판 표시장치가 되기 위해서는 제4 단계 이후에 여 러 공정을 거쳐야 하나, 본 발명의 특징과 무관하므로 더 이상의 설명은 생략한다.
도 5는 제2 실시예에 따른 상기 도 1의 I-I 부분의 단면 중 반도체 활성층이 존재하는 부분 즉, TFT들이 위치하는 부분을 상세하게 보여주는 단면도로서, 상기 도 3과의 차이는 회로 영역의 TFT의 반도체 활성층(123a,124a)이 실리콘 게르마늄 박막의 단일층이라는 점이다. 그 밖에 부분들은 도 5에서 보듯이 동일하므로 그 부분들의 설명은 생략한다.
도 6a ~ 6c는 제2 실시예에 따른 기판상의 반도체 활성층의 제조 과정을 개략적으로 보여주는 상기 도 1의 I-I 부분의 단면도들이다.
도 6a는 상기 도 4a 이후에 실리콘 옥사이드 절연막(200)이 도포 되지 않은 실리콘 박막(30)의 부분(제2 영역)에 이온 주입(Ion Implantation)법에 의해 게르마늄 이온을 실리콘 박막에 주입하여, 바로 실리콘 게르마늄 박막(40a)을 형성하는 단계를 나타내고 있다.
도 6b는 상기 도 4c와 동일하게 제1 영역 상의 실리콘 옥사이드를 HF 용액으로 리프트 오프하여 제거함으로써, 실리콘 박막(30)의 제1영역과 단일층인 실리콘 게르마늄 박막(40a)의 제2 영역을 형성하는 단계를 보여주고 있다.
도 6c는 상기 도 4d와 마찬가지로 반도체 활성층을 원하는 형태로 패터닝한 개략적인 모습의 반도체 활성층 보여주는 단계로서, 역시 두 개의 반도체 활성층(122,123a)만을 보여주고 있다. 도 6c에서 보듯이 회로 영역의 반도체 활성층(123a)은 상기 도 6b의 제2 영역이 패터닝된 실리콘 게르마늄 박막(123a)의 단일층으로서, 화소 영역의 반도체 활성층인 실리콘 박막(122)과 동일 층상에 형성됨을 보여주고 있다.
도 6a ~ 6c의 제2 실시예에 따른 제조과정과 상기 도 4a ~ 4d의 제1 실시예에 따른 제조과정의 주요한 차이는 회로 영역의 반도체 활성층이 실리콘 게르마늄 박막(123a)의 단일층이 되도록 이온 주입법을 사용하고 있다는 점이다. 물론 그 이후의 과정은 앞서에서 언급했듯이 본 발명의 특징과 무관하므로 더 이상의 설명을 생략한다.
도 4a ~ 4d 또는 도 5a ~ 5c와 같은 제조 방법을 통해, 동일 기판상에서 화소 영역과 회로 영역의 반도체 활성층을 다른 특성의 반도체 즉. 실리콘 박막과 실리콘 게르마늄 박막 각각을 이용하여 제작함으로써, 전술한 대로의 회로 영역에서는 고속 응답이, 화소 영역에서는 정확하고 균일한 화소 표현이 가능한 평판 표시장치를 구현할 수 있다.
이상 설명한 바와 같은 본 발명은 반드시, 유기 발광 표시장치에 한정되는 것은 아니며, 액정 표시장치, 무기 발광 표시장치, LED 등 TFT를 가질 수 있는 다양한 형태의 평판 표시 장치에 모두 적용될 수 있음은 물론이다. 또한, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은, 동일 기판상에서 화소 영역의 반도체 활성층은 실리콘 박막을, 회로 영역의 반도체 활성층은 실리콘 게르마늄 박막을 이용하여 제작함으로써, 회로 영역의 고속응답과 화소 영역의 정확하고 균일한 화소 표현을 구현하고 더욱 얇고 가벼운 디스플레이 패널을 제공할 수 있을 뿐 아니라, 그 얇음으로 인하여 유연성(flexible) 디스플레이에 그 적용이 더욱 용이해 질 수 있다.
한편, 실리콘 박막과 실리콘 게르마늄 박막을 동일 기판상에서 함께 이용함으로써, 실리콘 박막만으로 디스플레이를 구현하는 경우에 비해 공정 비용이 추가되는 문제가 있지만, 구동회로 부분의 높은 채널 이동도에 의한 정밀성과 고속 응답으로 인하여 고성능의 디스플레이가 요구되는 군수산업 등의 특수한 분야에 매우 유망할 것으로 판단된다.
Claims (12)
- 플렉시블(flexible) 기판상에 형성되고, 유기발광소자(OLED)와 채널 영역을 포함한 반도체 활성층을 갖는 화소 영역; 및상기 기판상에 형성되고, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 채널 영역을 포함한 반도체 활성층을 갖는 회로 영역;을 포함하며,상기 화소 영역의 반도체 활성층은 실리콘(Si) 박막을 포함하고, 상기 회로 영역의 반도체 활성층은 상기 실리콘 박막 및 상기 실리콘 박막 상에 형성된 실리콘 게르마늄(SiGe) 박막을 포함하는 것을 특징으로 하는 평판 표시장치.
- 삭제
- 삭제
- 삭제
- 제1 항에 있어서,상기 플렉시블 기판은 스테인리스 스틸(SUS) 기판인 것을 특징으로 하는 평판 표시장치.
- 제1 항에 있어서,상기 기판은 상부에 버퍼층을 포함하는 것을 특징으로 하는 평판 표시장치.
- 플렉시블(flexible) 기판상에 실리콘(Si) 박막을 형성하고 소정 부분의 실리콘 박막 상으로 절연막을 형성하는 단계;상기 실리콘 박막 및 상기 절연막 상에 실리콘 게르마늄(SiGe) 박막을 형성하는 단계;상기 절연막과 상기 절연막 상의 실리콘 게르마늄 박막을 제거하여 상기 실리콘 박막을 포함하는 제1 영역, 및 상기 실리콘 박막과 실리콘 게르마늄 박막을 포함하는 제2 영역을 형성하는 단계; 및상기 제1 영역 상부로 유기발광소자(OLED)를 형성하는 단계;를 포함하는 평판 표시장치의 제조방법.
- 제 7항에 있어서,상기 실리콘 게르마늄 박막을 형성하는 단계는,상기 기판상에 형성된 실리콘 박막에 화학기상 증착(CVD)법 또는 분자선 켜기(MBE)법에 의해 실리콘 게르마늄(SiGe) 에피층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 삭제
- 제7 항에 있어서,상기 제1 영역은 화소영역이 되고, 상기 제2 영역은 회로영역이 되는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055096A KR100759555B1 (ko) | 2005-06-24 | 2005-06-24 | 평판 표시장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055096A KR100759555B1 (ko) | 2005-06-24 | 2005-06-24 | 평판 표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060135256A KR20060135256A (ko) | 2006-12-29 |
| KR100759555B1 true KR100759555B1 (ko) | 2007-09-18 |
Family
ID=37813301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050055096A KR100759555B1 (ko) | 2005-06-24 | 2005-06-24 | 평판 표시장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100759555B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266313A (ja) * | 1996-03-28 | 1997-10-07 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH11251600A (ja) | 1998-03-05 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004336049A (ja) | 2003-05-06 | 2004-11-25 | Internatl Business Mach Corp <Ibm> | ノッチ型ゲート電界効果トランジスタの構造および製造方法 |
| KR20050049866A (ko) * | 2003-11-24 | 2005-05-27 | 삼성전자주식회사 | 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법 |
-
2005
- 2005-06-24 KR KR1020050055096A patent/KR100759555B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266313A (ja) * | 1996-03-28 | 1997-10-07 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH11251600A (ja) | 1998-03-05 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004336049A (ja) | 2003-05-06 | 2004-11-25 | Internatl Business Mach Corp <Ibm> | ノッチ型ゲート電界効果トランジスタの構造および製造方法 |
| KR20050049866A (ko) * | 2003-11-24 | 2005-05-27 | 삼성전자주식회사 | 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060135256A (ko) | 2006-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8182304B2 (en) | Method of manufacturing an organic electroluminescent device having organic light-emitting transistors | |
| US7749827B2 (en) | Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture | |
| US7279708B2 (en) | Electroluminescence display device and method of manufacturing the same | |
| KR100858821B1 (ko) | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 | |
| US8933450B2 (en) | Organic electro-luminescent display device | |
| CN102280467B (zh) | 有机发光显示器及其制造方法 | |
| KR100918404B1 (ko) | 박막 트랜지스터 및 이를 이용한 평판 표시 장치 | |
| US8941133B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| US7335919B2 (en) | Active matrix organic electroluminescent display device including organic thin film transistor and method of manufacturing the display device | |
| US10446630B2 (en) | Thin film transistor (TFT) substrate, manufacturing method thereof, and organic light-emitting diode (OLED) substrate | |
| US8299470B2 (en) | Flat display device and method of manufacturing the same | |
| US20050269562A1 (en) | Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT) | |
| KR20080014328A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US20060270097A1 (en) | Organic light emitting display and method of fabricating the same | |
| US20060001092A1 (en) | Thin film transistor (TFT) and flat panel display including TFT | |
| KR100759555B1 (ko) | 평판 표시장치 및 그 제조 방법 | |
| US10361263B2 (en) | Display apparatus and method of manufacturing the same | |
| KR100603335B1 (ko) | 유기 전계 발광 표시장치 및 그 제조방법 | |
| KR100696548B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR20050077832A (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100719567B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR101202343B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 | |
| KR100696507B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| KR101201719B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20050081542A (ko) | 유기 전계 발광 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 12 |