[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100678984B1 - 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법 - Google Patents

리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법 Download PDF

Info

Publication number
KR100678984B1
KR100678984B1 KR1020050051631A KR20050051631A KR100678984B1 KR 100678984 B1 KR100678984 B1 KR 100678984B1 KR 1020050051631 A KR1020050051631 A KR 1020050051631A KR 20050051631 A KR20050051631 A KR 20050051631A KR 100678984 B1 KR100678984 B1 KR 100678984B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
adhesive
semiconductor
semiconductor wafer
lead portion
Prior art date
Application number
KR1020050051631A
Other languages
English (en)
Other versions
KR20060048393A (ko
Inventor
마사토 호시카
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060048393A publication Critical patent/KR20060048393A/ko
Application granted granted Critical
Publication of KR100678984B1 publication Critical patent/KR100678984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)
  • Light Receiving Elements (AREA)

Abstract

광경화성 접착제와 열경화성 접착제를 포함하는 접착층은 복수의 반도체 소자가 형성된 반도체 웨이퍼에 형성된다. 선택적으로 접착층을 빛에 노출시키고 각 반도체 소자의 주변부의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 접착층과 반도체 웨이퍼가 서로 접착된다. 광경화성 접착제를 현상함으로써, 노광되지 않은 영역의 접착층이 제거된다. 접착층의 패턴이 양호한지의 여부(良否)는 각 반도체 소자마다 판정된다. 리드부(lid part)는 양호한 것으로 판정된 반도체 소자의 접착층상에 배치되고, 접착층을 가열하고 접착층에 포함된 열경화성 접착제를 경화시켜 접착성을 발현시키게함으로써 접착층과 리드부가 서로 접착된다.
리드부를 갖춘 반도체 웨이퍼의 제조방법, 반도체 장치의 제조방법

Description

리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법{Manufacturing Method Of Semiconductor Wafer Having Lid Part And Manufacturing Method Of Semiconductor Device}
도 1은 고체 촬상 장치의 구조를 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법의 개요를 나타내는 플로우챠트이다.
도 3a 내지 3h는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 설명하는 설명도이다.
도 4a와 4b는 접착층 형성 공정을 설명하는 설명도이다.
도 5는 잔여 접착층의 일례의 상태를 나타내는 도면이다.
도 6은 접착층의 형상불량의 일례의 상태를 나타내는 도면이다.
도 7a와 7b는 리드부(lid part) 접착 공정을 설명하는 설명도이다.
도 8은 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법의 개요를 나타내는 플로우챠트이다.
도 9는 접착층 보수 공정을 설명하는 설명도이다.
도 10a와 10b는 본 발명의 제 3 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 설명하는 설명도이다.
본 발명은 반도체 웨이퍼내에 형성된 복수의 반도체 소자마다 리드부를 갖는 반도체 웨이퍼의 제조방법과 이 반도체 웨이퍼 제조방법을 사용한 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 일종인 CCD와 CMOS 이미저(imager)와 같은 고체 촬상 장치는 실제적으로 다방면에 사용된다. 광다이오드와 같은 수광부를 포함하는 회로, 및 수광부의 출력에 기초한 전기신호를 판독하는 판독부로 구성된다. 이와같은 고체 촬상 장치는 공지기술을 사용하여 반도체 웨이퍼상에 복수의 층을 적층함으로써 제조된다.
그런데, 최근, 고밀도, 고해상도, 및 소형화된 고체 촬상 장치가 요구되고 1 픽셀당 피치 천공이 감소하는 경향이 있다. 이와같은 요구를 만족하기 위해, 수광부 영역(이하, 수광영역이라 함)은 작아져야 한다. 수광영역이 작아지면, 수광량이 감소하고, 동적범위가 감소하여, 수광부상에 마이크로렌즈를 배치함으로써 수광량의 감소를 보상할 필요가 있다.
일반적으로, 마이크로렌즈는 고체 촬상 장치로서의 기능 소자가 형성된 반도체 칩의 표면에, 투광성 수지를 온칩 렌즈 형태로 가공하여 형성된다. 따라서, 마이크로 렌즈는 고체 촬상 장치의 표면이 불균일한 원인이 된다. 고체 촬상 장치의 수광면은 센서로서 매우 중요하고, 만일 이물질이 부착되면, 그 이물질에 의해 명 도 및 색도가 변화되어서 포착된 이미지의 재현성이 저하되고, 수광면이 상처를 입을 가능성이 있다. 따라서, 이물질이 부착하면 고체 촬상 장치의 품질과 신뢰성이 저하되기 때문에, 고체 촬상 장치의 수광면은 유리 등으로 만들어진 투광성 리드부로 보호된다.
상기한 바와같이, 고체 촬상 장치는 수광부 표면이 리드부로 보호되는 구조를 갖는다. 특히, 온칩 마이크로렌즈(on-chip microlense)를 갖는 고체 촬상 장치에서 표면의 불균일함은 매우 복잡하다. 따라서, 세라믹, 플라스틱 등으로 만들어진 패키지 케이스내에 반도체 칩을 장착한 후, 수광면은 패키지 케이스내의 고체 촬상 장치를 보호하고 외부로부터 이물질이 침입하는 것을 방지하기 위해 리드부로 커버된다. 그러나, 패키지 구조의 고체 촬상 장치의 천공 감소에는 제한이 있기 때문에, 도 1에 도시된 구조가 제안되어 있다. 상기 구조에서, 유리판(106)은 수광부에만 형성된 천공부(103)를 갖는 에폭시계 수지 시트(sheet)(104)를 통해 고체 촬상 소자가 형성된 반도체 칩(101)의 표면과 접착제로 접착된다(예컨대, 일본 특허 공개 2001-257334호 공보 참조). 따라서, 유리판(리드부)(106)을 반도체 칩(101)에 직접 접착함으로써, 패키지 구조에 비해, 고체 촬상 장치의 천공이 감소될 수 있다.
그러나, 상기한 고체 촬상 장치의 제조방법에서, 에폭시계 수지 시트(104)는 유리판(106)과 반도체 칩(101) 사이의 간격을 확보하는데 사용되고, 유리판(106)과 반도체 칩(101)은 접착제(105)를 사용하여 에폭시계 수지 시트(104)의 양면에 접착된다. 에폭시계 수지 시트(104)는 수광부(102) 위에 배치되지 않도록 구멍이 형성 되어 있기 때문에, 시트에 가해지는 장력이 구멍의 영향으로 불균일하다. 따라서, 에폭시계 수지 시트(104)를 부착할 경우 매우 불안정한 형상이 되고, 부착 단계가 매우 어려워지는 문제가 있다. 또한, 에폭시계 수지 시트(104)를 반도체 칩(101)의 면에 부착하면, 에폭시계 수지 시트(104)와 반도체 칩(101)의 위치를 정하는데 시간이 소요되고, 마이크로렌즈가 배치된 수광면의 오염을 방지하기 위한 충분한 대책이 마련되지 않기 때문에 제조공정의 관리가 복잡해지는 문제도 있다.
또한, 에폭시계 수지 시트(104)에서, 천공부(103)가 구멍 가공에 의해 형성되기 때문에, 천공부(103)의 천공 감소에는 한계가 있다. 고체 촬상 장치의 닫힌 공간의 천공이 천공부(103)에 의해 정해지기 때문에, 일본 특허 공개 2001-257334호 공보에 개시된 방법이 사용된다 하더라도 고체 촬상 장치의 구조의 천공 감소에는 한계가 있다.
본 발명은 상기 문제를 해결하기 위해 만들어졌으며, 복수의 반도체 소자가 형성된 반도체 웨이퍼와 리드부를 함께 접착하기 위한 접착층의 재료로서, 광경화성 접착제(감광성 접착제)와 열경화성 접착제를 적당히 혼합하여 얻어진 재료를 반도체 웨이퍼상에 형성하고, 접착층에 포함된 광경화성 접착제의 특성을 이용해서 소정의 형상으로 접착층을 패터닝하고, 리드부를 배치한 후에 패터닝된 접착층을 가열하고, 접착층에 포함된 열경화성 접착제의 특성을 이용해서 접착층을 통해 반도체 웨이퍼와 리드부를 함께 접착함으로써 공간을 생성해서 외부에서의 영향(습기와 먼지 등)을 저감함과 아울러, 반도체 장치의 소형화를 통해 품질 및 신뢰성이 높은 칩 사이즈의 반도체 장치를 실현할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 접착층을 패터닝한 후에, 패터닝된 접착층이 각 반도체 소자마다 양호한지의 여부(良否)를 판정하여, 양호하지 않은 것으로 판정된 접착층상에는 리드부를 배치하지 않도록 함으로써, 높은 제조 효율을 달성할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 접착층을 패터닝 한 후에 패터닝된 접착층이 각 반도체 소자마다 양호한지의 여부를 판정하고, 양호하지 않은 것으로 판정된 결함부를 가진 접착층을 보수함으로써, 높은 제조 수율을 달성할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 광경화성 접착제와 열경화성 접착제를 포함하는 접착 시트를 복수의 반도체 소자가 형성된 반도체 웨이퍼에 접착하여 매우 간단한 방법과 낮은 가격으로 반도체 웨이퍼상에 접착층을 형성할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 보호 필름을 접착 시트 양면에 부착하고 반도체 웨이퍼에 대향하는 면측상에 보호 필름을 박리해서 접착제를 반도체 웨이퍼에 접착함으로써, 접착 시트를 매우 간단한 방법에 의해 효과적으로 제공함과 아울러 제조기계에 필요한 비용을 줄일 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 접착층에 포함된 광경화성 접착제의 특성을 이용해서 소정의 형상으로 접착층을 패터닝한 후에 타방의 보호 필름을 박리하여 패터닝까지 평활성을 확보할 수 있고, 또한, 제조 공정에 있어서의 접착층의 표면에 먼지의 부착을 방지할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 각 반도체 장치의 평면사이즈보다 작은 평면사이즈를 갖는 리드부를 사용하여 각 반도체 소자의 접착층에 리드부를 접착할 수 있기 때문에, 양호하지 않은 것으로 판정된 반도체 소자의 접착층상에는 리드부를 배치하지 않음으로써 높은 제조효율을 달성할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 복수의 반도체 장치를 커버할 수 있는 평면사이즈를 갖는 리드부를 사용하여 복수의 반도체 소자의 접착층에 리드부를 일괄적으로 접착함으로써 제조 시간을 대폭 단축할 수 있는 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 반도체 웨이퍼를 절단하여 리드부가 접착된 각각의 반도체 소자로 분할함으로써 분할된 이후의 공정에서 반도체 소자의 표면에 먼지의 부착과 상처의 발생을 방지할 수 있는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법은, 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 광경화성 접착제와 열경화성 접착제를 포함하는 접착층을 형성하는 접착층 형성 공정; 접착층을 선택적으로 노광하여 각 반도체 소자의 천공부상의 접착층에 포함된 광경화성 접착제를 경화시켜서 접착층과 반도체 웨이퍼를 접착하는 제 1 접착 공정; 접착층을 현상하여 광경화성 접착제가 경화되지 않은 영역의 접착층을 제거함으로써 접착층을 패터닝하는 현상 공정; 각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부(良否)를 판정하는 검사 공정; 검사 공정에서 양호한 것으로 판정된 반도체 소자의 접착층상에 리드부를 배치하는 리드부 배치 공정; 및 접착층을 가열하여 접착층에 포함된 열경화성 접착제의 접착성을 발현시키게함으로써 접착층과 리드부를 함께 접착하는 제 2 접착 공정을 포함한다.
본 발명에 의하면, 광경화성 접착제와 열경화성 접착제를 포함하는 접착층은 복수의 반도체 소자가 형성된 반도체 웨이퍼에 형성되고, 접착층을 선택적으로 노광하고 각 반도체 소자의 천공부의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 접착층과 반도체 웨이퍼가 함께 접착된다. 그 다음, 광경화성 접착제를 현상하고 노광되지 않은 영역의 접착층을 제거한 후, 접착층이 양호한지의 여부가 각 반도체 소자마다 판정된다. 그 다음, 양호한 것으로 판정된 반도체 소자의 접착층상에 리드부를 배치한 후, 접착층을 가열하여 접착층에 포함된 열경화성 접착제의 접착성을 발현시키게함으로써 접착층과 리드부가 함께 접착된다. 따라서, 패터닝된 접착층은 프레임부가 되어 반도체 웨이퍼, 접착층, 및 리드부에 의해 둘러싸여진 공간이 형성되어 습기와 먼지같은 외부의 영향을 방지할 수 있다. 또한, 리드부가 접착층을 통해 반도체 웨이퍼와 접착하기 때문에, 반도체 장치 사이즈의 감소와 고품질, 및 신뢰성있는 칩 사이즈의 반도체 장치를 실현할 수 있다. 또한, 반도체 소자가 형성된 반도체 웨이퍼가 표면에 불균일한 구조를 갖기 때문에, 이물질이 부착되기 쉽다. 따라서, 광경화성 접착제와 열경화성 접착제를 포함하는 접착층이 본 발명과 같이 노광되고 현상됨으로써 패터닝된 경우, 접착층이 제거되어야할 불균일한 구조의 부분에 접착층이 잔존하기 쉬워진다. 그러나, 사전에 검사 공정에서 각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부에 대해 판정하고 파악해 둠으로써 후속 공정에서 그 판정 결과를 활용할 수 있으며, 생산 효율을 향상시킬 수 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼 제조방법에 의하면, 상기한 발명에 있어서, 제 2 접착 공정에서 리드부는 검사 공정에서 양호하지 않은 것으로 판정된 반도체 소자의 접착층상에 배치되지 않는다. 패터닝된 접착층이 각 반도체 소자마다 검사되고 양호하지 않은 것(불량품)으로 판정된 반도체 소자의 접착층상에 리드부가 배치되지 않기 때문에, 높은 제조 효율을 달성할 수 있다. 예컨대, 제조 로트 번호, 반도체 웨이퍼 번호, 및 반도체 칩 번호에 의해 각 반도체 소자를 식별하고, 각 반도체 웨이퍼에 대해 패터닝된 접착층이 양호한지의 여부를 표시하는 맵핑 데이터와 같은 식별정보를 작성함으로써, 패터닝된 접착층이 양호하지 않은 것으로 판정된 반도체 소자를 확실하게 식별하고 리드부를 배치하지 않을 수 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법은: 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 광경화성 접착제와 열경화성 접착제를 포함하는 접착층을 형성하는 접착층 형성 공정; 선택적으로 접착층을 노광하여 각 반도체 소자의 주변부상의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 접착층과 반도체 웨이퍼를 함께 접착하는 제 1 접착 공정; 접착층을 현상하여, 광경화성 접착제가 경화되지 않은 영역의 접착층을 제거함으로써 접착층을 패터닝하는 현상 공정; 각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부(良否)를 판정하는 검사 공정; 결함부를 갖고 검사 공정에서 열경화성 접착제를 포함하는 접착제가 양호하지 않은 것으로 판정된 접착층을 보수하는 보수 공정; 검사 공정에서 양호한 것으로 판정된 반도체 소자의 접착층과 보수 공정에서 보수된 접착층상에 리드부를 배치하는 리드부 배치 공정; 및 접착층을 가열하여 접착층에 포함된 열경화성 접착제의 접착성을 발현시키게함으로써 접착층과 리드부가 함께 접착되는 제 2 접착 공정을 포함한다.
본 발명에 의하면, 광경화성 접착제와 열경화성 접착제를 포함하는 접착층은 복수의 반도체 소자가 형성된 반도체 웨이퍼에 형성되고, 접착층을 선택적으로 노광하고 각 반도체 소자의 천공부의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 접착층과 반도체 웨이퍼가 접착된다. 그 다음, 광경화성 접착제를 현상하고 노광되지 않은 영역의 접착층을 제거한 후, 패터닝된 접착층이 양호한지의 여부가 각 반도체 소자마다 판정된다. 그 다음, 결함부를 갖고 열경화성 접착제를 포함하는 접착제가 양호하지 않은 것으로 판정된 접착층을 보수한 후, 양호한 것으로 판정된 반도체 소자의 접착층과 보수된 접착층상에 리드부가 배치되고, 접착층을 가열하여 접착층에 포함된 열경화성 접착제가 접착성을 발현시키게함으로써 접착층과 리드부가 함께 접착된다. 따라서, 패터닝된 접착층은 프레임부가 되어 반도체 웨이퍼, 접착층, 및 리드부에 의해 둘러싸여진 공간이 형성되어 습기와 먼지같은 외부의 영향을 방지할 수 있다. 또한, 리드부가 접착층을 통해 반도체 웨이퍼와 접착되기 때문에, 반도체 장치 사이즈의 감소와 고품질, 및 신뢰성있는 칩 사이즈의 반도체 장치를 실현할 수 있다. 또한, 결함부를 갖고 양호하지 않은 것으로 판정된 접착층이 보수되기 때문에, 제조 수율을 향상시킬 수 있다. 보수 상황에 따른 맵핑 데이터와 같은 식별 정보를 갱신함으로써, 리드부가 보수된 접착층에 배치되지 않을 가능성은 없고, 높은 제조 효율과 높은 제조 수율을 달성할 수 있다. 또한, 반도체 소자가 형성된 반도체 웨이퍼는 표면에 불균일한 구조를 가지기 때문에, 이물질이 부착하기 쉽다. 따라서, 광경화성 접착제와 열경화성 접착제를 포함하는 접착층이 본 발명에서와 같이 노광과 현상에 의해 패터닝된 경우, 접착층이 제거되어야할 불균일한 구조의 부분에 접착층이 잔존하기 쉬워진다. 그러나, 사전에 검사 공정에서 각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부에 대해 판정하고 파악해 둠으로써 후속 공정에서 그 판정 결과를 활용할 수 있고 생산 효율을 향상시킬 수 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법에 의하면, 상기한 발명에 있어서, 접착층은 접착층 형성 공정시 광경화성 접착제와 열경화성 접착제를 포함하는 접착 시트를 복수의 반도체 소자가 형성된 반도체 웨이퍼에 접착함으로써 반도체 웨이퍼상에 형성된다. 광경화성 접착제와 열경화성 접착제를 포함하는 접착 시트를 복수의 반도체 소자가 형성된 반도체 웨이퍼에 접착함으로써 접착층이 매우 간단한 방법과 낮은 가격으로 반도체 웨이퍼상에 형성될 수 있다. 또한, 접착제의 형태를 쉽게 바꿀 수 있기 때문에, 이 방법은 반도체 웨이퍼의 많은 형태를 생산하는데 특히 적합하다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법에 의하면, 상기한 발명에 있어서, 보호 필름은 접착 시트의 양면에 부착되고, 접착 시트는 접착층 형성 공정시 반도체 웨이퍼에 대향하는 면측의 보호 필름을 박리하여 반도체 웨이퍼에 접착된다. 접착 시트의 양측에 보호 필름을 부착하여, 반도체 웨이퍼에 대향하는 측상에서 보호 필름을 박리함으로써 접착제를 반도체 웨이퍼에 접착함으로써 매우 간단한 방법에 의해 효과적으로 접착 시트를 제공하는 것이 가능하고, 제조기계에 필요한 비용을 감소시킬 수 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법은 상기한 발명을 기초로 하고, 제 1 접착 공정 후에, 타방의 보호 필름을 박리하는 공정을 더 포함한다. 접착층을 패터닝한후, 접착층에 포함된 광경화성 접착제의 특성을 이용하여 소정의 형태로 다른 보호 필름을 박리함으로써, 패터닝되기까지 접착층의 상면에 보호 필름이 배치된 상태를 유지할 수 있고, 그 결과, 접착층의 표면은 불균일함을 가지지 않을 것이고, 평활성을 유지할 수 있고, 제조공정에 있어서 접착층의 표면에 먼지의 부착을 방지할 수도 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법에 의하면, 상기한 각 발명에 있어서, 리드부를 각 반도체 소자의 접착층에 접착하도록 리드부는 각 반도체 장치의 평면사이즈보다 작은 평면사이즈를 갖는다. 반도체 웨이퍼가 후에 분단되는 각 반도체 장치의 평면사이즈보다 작은 평면사이즈를 갖는 리드부를 사용함으로써, 리드부가 각 반도체 소자의 접착층에 접착될 수 있다. 따라서, 양호하지 않은 것으로 판정된 반도체 소자의 접착층상에 리드부가 배치되지 않음으로써, 높은 제조 효율을 달성할 수 있다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법에 의하면, 상기한 각 발명에 있어서, 복수의 반도체 소자의 접착층에 리드부가 일괄적으로 접착하도록 리드부는 복수의 반도체 장치를 커버할 수 있는 평면사이즈를 갖는다. 복수의 반도체 장치를 커버할 수 있는 평면사이즈를 갖는 리드부를 사용함으로써, 복수의 반도체 소자의 접착층에 리드부를 일괄적으로 접착할 수 있고, 이에 따라 대폭적인 시간 단축이 가능하다. 또한, 리드부를 모든 반도체 소자의 접착층에 접촉되도록 배치하면 충분하기 때문에, 이 배치의 정밀도가 문제될 일은 없다.
본 발명에 의한 리드부를 갖춘 반도체 웨이퍼의 제조방법에 의하면, 상기한 각 발명에 있어서, 마이크로렌즈는 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 형성된다. 본 발명의 제조방법은 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 형성된 마이크로렌즈를 포함하는 고체 촬상 소자에 적합하고, 칩 사이즈의 고체 촬상 장치를 실현할 수 있다. 마이크로렌즈가 형성된 반도체 웨이퍼의 표면상에 이물질이 부착되기 쉽다. 따라서, 본 발명의 경우와 같이 노광과 현상에 의해 광경화성 접착제와 열경화성 접착제를 포함한 접착층을 패터닝할때, 마이크로렌즈가 형성된다면, 특히 접착층이 제거되어야할 부분에 접착층이 잔존하기 쉬워진다. 그러나, 각 반도체 소자를 검사하여 사전에 검사 공정에서 패터닝된 접착층이 양호한지의 여부에 대해 판정하고, 예컨대, 양호하지 않은 것으로 판정된 반도체 소자에 대해 후속 공정을 수행하지 않음으로써, 매우 효과적으로 생산 효율을 향상시킬 수 있다.
본 발명에 의한 반도체 장치의 제조방법은 상기한 각 발명에 기초하여 제조된 반도체 웨이퍼를 절단하여 리드부를 갖춘 각각의 반도체 장치로 분할하는 분할 공정을 더 포함한다. 반도체 웨이퍼를 리드부가 접착된 각각의 반도체 장치로 절단하고 분할함으로써, 분할 공정 후 반도체 소자의 표면상에 먼지가 부착하고 상처가 발생하는 것을 방지할 수 있다. 또한, 리드부가 접착되기까지 반도체 웨이퍼 단위를 기초로 공정이 수행되기 때문에, 반도체 웨이퍼를 쉽고 안전하게 보관, 및 운반할 수 있고, 공정 관리를 쉽게 할 수도 있다.
상기한 본 발명의 목적과 특징은 도면을 참조한 이하의 상세한 설명으로부터 더욱 충분히 분명해질 것이다.
이하 설명은 본 발명의 몇 가지 실시예를 예시하는 도면에 기초하여 본 발명을 상세하게 설명한다. 또한, 반도체 웨이퍼가 실리콘 웨이퍼인, CCD와 CMOS 이미저(imager)와 같은 반도체 장치로서의 고체 촬상 장치의 제조에 본 발명을 적용한 경우를 자세히 설명한다.
(제 1 실시예)
도 2는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법의 개요를 나타내는 플로우챠트이고, 도 3a 내지 3h는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 설명 하는 설명도이다.
제 1 실시예에 따른 반도체 웨이퍼의 제조방법은, 접착층 형성 공정(S1); 제 1 접착 공정인 노광 공정(S2); 보호 필름 박리 공정(S3); 현상 공정(S4); 검사 공정(S5); 및 제 2 접착 공정인 리드부 접착 공정(S6)을 포함하고, 반도체 장치의 제조공정은 분할 공정(S7)을 더 포함한다.
반도체 웨이퍼(10)에서, CCD와 CMOS 이미저와 같은, 평면도에서 직사각형을 갖는 반도체 소자인 복수의 촬상 소자(20, 20, ...)가 형성된다(도 3a 참조). 수광부(20a)는 고체 촬상 소자(20)의 거의 중앙 영역에 형성되고, 마이크로렌즈(20b)는 수광부(20a)의 상면상에 형성된다. 보다 구체적으로, 수광부(20a)는 광다이오드이고, 마이크로렌즈(20b)에 의해 수광부(20a)의 집광율을 증가시킨다. 마이크로렌즈(20b)는 렌즈 형상으로 투광성 수지를 가공하여 반도체 웨이퍼(10)의 표면상에 형성된다.
우선, 접착층 형성 공정(도 2의 S1)으로서, 상면에 보호 필름(31a)이 부착된 접착층(40)은 복수의 고체 촬상 소자(20)가 형성된 반도체 웨이퍼(10)의 수광면에 형성된다(도 3b 참조). 접착층(40)은 노광될 때 경화되는 광경화성 접착제와 가열될 때 강한 접착성을 발현하는 열경화성 접착제를 적절히 믹싱하여 얻어진 물질이고, 마이크로렌즈보다 두꺼운 두께를 갖는다. 광경화성 접착제로는, 예컨대, 아크릴계 수지인 울트라바이올렛(UV) 경화수지가 사용되고, 열경화성 접착제로는, 예컨대, 에폭시계 수지가 사용된다. 접착층 형성 공정에서, 접착층(40)을 반도체 웨이퍼(10)에 형성된 복수의 고체 촬상 소자(20, 20, ...) 모두에 반드시 형성하는 것 이 필요하고, 배열 정밀도에 대한 제한이 없다.
또한, 구체적으로, 접착층 형성 공정에서, 도 4a와 4b에 도시된 바와같이, 접착 시트(30)은 보호 필름(31a, 31b)이 접착 시트(30)의 양면에 접착된 상태로 감겨있고, 한쪽면(아래면)의 보호 필름(31b)은 박리되고, 부착 롤러(32)는 회전되어, 부착 롤러(32)는 좌우 방향으로 움직이고, 보호 필름이 박리되는 접착 시트(30)의 표면이 반도체 웨이퍼(10)와 접촉되고, 반도체 웨이퍼(10)에 접착된다(도 4a 참조). 접착 시트(30)의 다른 면은 이에 부착된 보호 필름(31a)을 유지한다. 그 다음, 접착 시트(30)은 반도체 웨이퍼(10)의 외주면(참조부호 C 참조)을 따라 절단되어 접착층(40)을 만든다(도 4b 참조).
그 다음, 노광 공정(도 2의 S2)으로서, 접착층(40)은 광마스크(50)을 통해 빛(51)에 노출된다(도 3c). 본 예에서는, 접착층(40)내에 포함된 광경화성 접착제로서 자외선(UV 광)에 대하여 경화성을 발현하는 UV 경화성 수지가 사용되기 때문에, UV 광이 광(51)으로서 사용된다. 광마스크(50)가 패터닝되어 반도체 웨이퍼(10)에 형성된 각 고체 촬상 소자의 수광부(20a)에 대응하는 영역의 바깥영역이 노출된다. 광경화성 접착제는 접착층(40)에 믹스되기 때문에, 접착층(40)이 UV 광에 노출(감광)되면, 경화성이 나타나고, 광경화성 접착제는 광중합반응을 일으키고, 소정의 현상액에 용해되지 않는 물질로 변화된다. 결국, 접착층(40)에서, UV 광에 감광되지 않는 접착층(40b)이 미경화 상태를 유지하는동안, UV 광에 감광되는 접착층(40a)은 경화된다.
그 다음, 보호 필름 박리 공정(도 2의 S3)으로서, 접착층(40)을 노광하기 위 해, 접착층(40)의 상면의 보호 필름(31a)가 박리된다(도 3d). 접착층이 노광되기 전에 보호 필름(31a)이 박리되면, 접착층(40)에 포함된 접착제가 접착층(40)의 접착력에 의해 보호 필름(31a)에 접착되고, 접착층(40)의 표면은 불균일하게 될 수 있다. 그러나, 접착층(40)이 노광되기까지 접착층(40)의 상면에 보호 필름(31a)이 배치된 상태를 유지함으로써, 접착층(40)의 표면은 불균일해지지 않고 평활성을 유지할 수 있고, 제조 공정 중 접착층(40)의 표면에 먼지가 부착하는 것을 방지할 수도 있다. 노광 후, 리드부와 접착되는 부분에서 접착층(40a)의 광경화성 접착제가 경화되기 때문에, 보호 필름(31a)이 접착층(40)으로부터 박리되었다 하더라도, 불균일함은 접착층(40a)의 필요한 부분의 표면에 발생하지 않을 것이고, 표면의 평활성은 유지된다.
그 다음, 현상 공정(도 2의 S4)으로서, 소정의 현상액으로 접착층(40)을 현상함으로써, UV 광에 감광되지 않은 영역의 접착층(40b)이 제거되고, 접착층(40a)은 잔존하여 패터닝을 제공한다(도 3e 참조). 따라서, 접착층(40a)은 각 고체 촬상 소자(20)의 수광부(20a)를 감싸는 형상을 갖고, 다시 말해, 프레임부가 된다. UV 광에 감광된 접착층(40a)의 광경화성 접착제는 감광될 때 광중합반응을 일으키고, 소정의 현상액으로 용해되지 않고, UV 광에 감광되지 않은 접착층(40b)에 있어서 광경화성 접착제는 물리적 성질이 변화되지 않고, 현상액에 용해된다. 광경화성 접착제와 열경화성 접착제를 적절히 믹싱하여 얻어진 물질이 접착층(40)의 물질로 사용되기 때문에, 상기 접착층(40)을 포토리소그래피 기술을 사용한 소정의 형상으로 패터닝할 수 있다.
그 다음, 검사 공정(도 2의 S5)으로서, 반도체 웨이퍼(10)의 표면상의 패터닝된 접착층(40)이 카메라(60)를 사용하여 검사되어, 접착층(40)이 양호한지의 여부가 판정된다(도 3f 참조). 표면 검사를 하는 것은, 적층된 여러가지 패터닝에 의해 반도체 웨이퍼(10)의 표면에 불균일이 생겨, 이 불균일함에 의해 접착층(40b)의 잔사가 남을 수 있기 때문이다. 검사 공정에서, 현상 공정에서 제거될 수 없는,접착층(40b)의 잔사의 존재와 접착층(40a)의 형상불량의 존재가 검사된다. 특히, 본 예와같이 마이크로렌즈가 표면에 형성된 고체 촬상 소자의 경우, 인접한 마이크로렌즈 사이의 공간에 잔사가 남을 가능성이 높기 때문에, 검사 공정을 수행하여 잔사의 존재를 검사하는 것이 효과적이다.
도 5에 도시된 바와같이 접착층(40b)의 잔사로서, 예컨대, 현상 공정에서 접착층(40b)가 제거되어야 하지만, 공정 변화에 의해 마이크로렌즈(20b)의 불균일한 상면에 잔사(41)가 발생하기 쉽다. 또한, 도 6에 도시된 바와같이 접착층(40a)의 형상불량으로서, 예컨대, 반도체 웨이퍼(10)상에 형성된 접착층(40a)의 패터닝된 부분에 결함부(42)가 발생할 수 있다. 따라서, 접착층(40b)의 잔사와 같은 존재와 접착층(40a)의 형상불량의 존재를 검사함으로써 어떤 고체 촬상 장치가 불량인지 식별하기 위하여, 각 고체 촬상 장치 또는 각 고체 촬상 소자의 판정 결과를 나타내는 플래그에 의해 맵핑 데이터가 작성된다.
반도체 제조에서, 각 반도체 소자는 제조 로트 번호, 반도체 웨이퍼 번호, 및 반도체 칩 번호에 의해 식별되고, 맵핑 데이터는 각 반도체 웨이퍼에 대해 작성된다. 결국, 맵핑 데이터는 각 제조 로트 번호와 각 반도체 웨이퍼 번호에 대해 생성되어, 이 맵핑 데이터에 기초하여 각 고체 촬상 장치 또는 각 고체 촬상 소자가 양호한지의 여부에 대한 판정을 할 수 있다. 맵핑 데이터로서, 각 고체 촬상 장치 또는 각 고체 촬상 소자가 양호한지의 여부에 대한 판정 결과를 나타내는 플래그에 추가하여, 그 내용을 식별하기 위한 정보를 포함할 수도 있다. 예컨대, 잔사가 있으면, 이 사실을 식별하는 정보가 맵핑 데이터에 추가되고, 결함부가 있으면, 이 사실을 식별하는 정보가 맵핑 데이터에 추가된다. 그러므로, 맵핑 데이터의 정보에 기초하여, 결함 발생 항목을 식별할 수 있고, 불량 발생율을 각 항목에 따라 정리할 수 있고, 따라서, 맵핑 데이터는 로트 이력을 조사할 경우에 적합하다.
그 다음, 리드부 접착 공정(도 2의 S6)으로서, 본 예에서는, 유리 등으로 제작되고 사전에 각각의 조각으로 박리된 투광성 리드부(70)는 각 고체 촬상 소자(20)의 접착층(40a)에 배치되고, 접착층(40a)과 리드부(70)는 함께 접착된다(도 3g). 리드부(70)의 평면사이즈는 작은 것이 바람직하고, 각 고체 촬상 소자(20)의 수광부(20a)를 감싸는 프레임부인 접착층(40a)의 평면사이즈와 거의 동일한 것이 바람직하다. 반도체 웨이퍼(10)상에 형성된 패드(도시되지 않음)를 외부 회로와 접속하는 와이어 본딩을 행할 경우, 리드부(70)에 의해 패드가 숨겨져 있다면, 본딩 장치에 적당히 조정할 필요가 있지만, 리드부(70)의 평면사이즈를 작게하여 쉽게 와이어 본딩을 수행할 수 있다. 또한, 리드부(70) 배치의 정밀도를 고려한다면, 리드부(70)의 평면사이즈는 각 고체 촬상 소자(20)의 수광부(20a)를 감싸는 프레임부인 접착층(40a)의 평면사이즈보다 약간 큰 것이 바람직하다.
또한, 구체적으로는, 리드부 접착 공정에서, 도 7a와 7b에 도시된 바와같이, 리드부(70)에 접착된 점착성 시트(71)를 준비하고, 리드부(70)는 리드 본더(lid bonder)등의 흡착 장치(72)에 의해 흡착되고, 점착성 시트(71)로부터 박리된다(도 7a). 그 다음, 흡착 장치(72)가 이동하여 반도체 웨이퍼(10)에 형성된 각 고체 촬상 소자(20)의 접착층(40a)상에 리드부를 배치한다(도 7b). 리드부(70)가 접착층(40a)상에 배치된 상태에서 열을 가함으로써, 접착층(40a)에 포함된 열경화성 접착제의 접착성이 발현되고, 접착층(40a)과 리드부(70)가 함께 접착된다. 또한, 접착층(40a)과 반도체 웨이퍼(10)가 노광 공정에서 생성된 광경화성 접착제의 접착력만으로는 충분히 함께 접착되지 않기 때문에, 접착층(40a)와 반도체 웨이퍼(10) 사이의 접착성은 이 가열 처리에 의해 향상된다. 물론, 소정 온도의 고온 용기에 접착층을 배치하거나, 가열하는 동안 적절히 압력을 가함으로써, 접착성을 발현시킬 수 있다. 따라서, 반도체 웨이퍼(10), 리드부(70), 및 접착층(40a)에 의해 공간이 형성되고, 후속 공정에서의 습기의 수광부(20a)로의 침입, 먼지의 침입이나 부착, 상처의 발생 등에 의해 수광부(20a)에 불량이 발생하는 것을 줄일 수 있고, 높은 신뢰성을 갖는 고체 촬상 장치를 좋은 수율로 제조할 수 있다. 반도체 웨이퍼(10), 리드부(70), 및 접착층(40a)에 의해 형성된 공간이 밀봉될 수 있고, 또는 습기의 수광부(20a)로의 침입, 먼지의 침입이나 부착, 상처의 발생 등에 의해 수광부(20a)에 불량이 발생하는 것을 줄일 수 있는 정도로 닫힐 수 있고, 예컨대, 내부로 침입한 습기를 외부로 방출하는 미소통기로가 형성될 수 있다.
카메라와 비디오 레코더 카메라 등의 광학 장치에 고체 촬상 장치가 탑재된 경우, 리드부(70)는 먼지와 상처 등으로부터 수광부(20a)의 표면을 보호하는 것 이 외에 외부 자외선을 차단하는 것이 필요하다. 이 경우, 자외선 차단 필름을 리드부(70)의 표면에 형성하여 광학 필터의 기능을 수행할 수도 있다.
또한, 도 7b에 도시된 바와같이, 검사 공정에서 불량으로 판정된 고체 촬상 장치 또는 고체 촬상 소자의 접착층(40a)(중앙 영역의 접착층)에 리드부(70)를 접착하지 않는 것이 바람직하다. 불량품에 리드부(70)를 접착하지 않음으로써, 리드부(70)의 재료의 가격과 접착 공정에서의 제조 비용을 감소시킬 수 있다. 비용 감소라는 관점에서, 상류측 공정에서 불량품을 선택하고 하류측 공정으로 불량품을 넘기지 않는 것이 바람직하다.
그 다음, 분할 공정(도 2의 S7)으로서, 리드부 접착 공정에서 모든 양질의 고체 찰상 장치 또는 고체 촬상 소자에 대응하는 접착층(40a)에 리드부(70)를 접착한 후, 다이싱 소와 같은 다이싱 장치로 반도체 웨이퍼(10)을 절단하여 각각의 고체 촬상 소자(20)을 포함하는 고체 촬상 장치(80)로 분할한다(도 3h). 분할 공정으로서, 리드부(70)가 접착층(40a)을 통해 접착된 반도체 웨이퍼(10)의 뒷면이 다이싱 링에 고정된 다이싱 테입에 접착되고, 다이싱 소(dicing saw)는 다이싱 방향으로 이동되어 반도체 웨이퍼(10)가 각 고체 촬상 장치(80)로 분할된다. 그 다음, 적절한 조건 하에서 분할된 고체 촬상 장치(80)를 다이싱 테입으로부터 박리함으로써, 고체 촬상 장치(80)을 얻을 수 있다. 반도체 웨이퍼(10)에 공지의 다이싱 선과 빗각 절단선 등의 분할선을 제공하여 다이싱 정밀도를 향상시킬 수도 있다.
상술한 바와같이, 본 발명의 요지는 반도체 웨이퍼(10)와 리드부(70)를 함께 접착시키는 접착층(40)의 재료로서 광경화성 접착제와 열경화성 접착제를 적절히 믹싱함으로써 얻어진 재료를 사용하고, 우선 접착층(40)에 포함된 광경화성 접착제의 특성을 이용하여, 포토리소그래피 기술에 의해 접착층(40)을 소정의 형태로 패터닝하는 것이다. 그 다음, 잔존한 접착층(40a)을 가열함으로써, 리드부(70)를 배치한 후, 접착층(40a)에 포함된 열경화성 접착제의 특성을 사용함으로써 접착층(40a)를 통해 반도체 웨이퍼(10)와 리드부(70)가 함께 접착된다. 이러한 방법에서는, 접착층(40)을 패터닝할 경우, 마이크로렌즈와 같은 불균일한 형상에 의해 잔사가 발생할 수 있다. 따라서, 본 발명은 검사 공정을 수행하여 잔사의 유무를 판정한다. 또한, 각 고체 촬상 소자(20)의 프레임부가 되는 접착층(40a) 부분에 결함이 발생할 수 있기 때문에, 검사 공정에서 이러한 결함에 대해서도 검사를 행한다.
(제 2 실시예)
도 8은 본 발명의 제 2 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법의 개요를 나타내는 플로우챠트이다.
제 2 실시예에 따른 반도체 웨이퍼의 제조방법은, 접착층 형성 공정(S1); 노광 공정(S2); 보호 필름 박리 공정(S3); 현상 공정(S4); 검사 공정(S5); 접착층 보수 공정(S15); 및 리드부 접착 공정(S6)을 포함하고, 반도체 장치의 제조방법은 분할 공정(S7)을 더 포함한다.
접착층 보수 공정(S15)에서는, 검사 공정(S5)에서 생성된 맵핑 데이터에 기초하여, 접착층(40b)의 잔사를 가지지 않고, 접착층(40a)의 패터닝된 부분의 결함부(42) 발생 때문에 불량으로 판정된 접착층(40)이 보수된다. 예컨대, 도 9에 도시된 바와같이, 결함부(42)는 접착제 주사기로서 디스펜서를 사용함으로써 접착제 (45)로 채워질 수 있다. 접착층 보수 공정에서 사용되는 접착제(45)는 접착층 형성 공정에서 사용된 것과 유사한 열경화성 접착제를 포함한다.
따라서, 접착제(45)는 리드부 접착 공정에서 가열 처리에 의해 접착성을 갖고, 리드부(70)와 반도체 웨이퍼(10)를 접착한다. 따라서, 제 1 실시예와 유사하게, 반도체 웨이퍼(10), 리드부(70), 접착층(40a), 및 접착제(45)에 의해 공간이 형성되고, 후속 공정에서 수광부(20a)로 습기가 침입하고 먼지가 침입하여 부착되고 상처가 발생하는 것 등에 의해 수광부(20a)에 불량이 발생하는 것을 감소시킬 수 있고, 높은 신뢰성의 고체 촬상 장치를 좋은 수율로 제조할 수 있다. 본 실시예에서는, 반도체 웨이퍼(10), 리드부(70), 및 접착층(40a)에 의해 형성된 공간이 밀봉되거나, 수광부(20a)로의 습기의 침입, 먼지의 침입과 부착, 상처의 발생 등에 의한 수광부(20a)의 불량을 감소시킬 수 있는 정도로 닫혀질 수 있고, 예컨대, 미소 통기로가 내부로 침입한 습기를 외부로 방출하도록 형성될 수 있다.
또한, 좋은 제품을 만들기 위해 불량 고체 촬상 장치가 보수되기 때문에, 당연히 제조 수율이 향상된다. 접착층 보수 공정에서 접착층(40a)이 보수되면, 보수된 고체 촬상 장치의 플래그는 좋은 제품으로 바뀌고, 검사 공정에서 각 반도체 웨이퍼에 주어진 맵핑 데이터가 적절히 갱신된다. 다른 공정은 제 1 실시예에서와 같으므로, 대응하는 부분은 같은 참조부호로 나타내고, 그 부분에 대한 상세한 설명은 생략된다.
또한, 접착층 보수 공정에서 보수에 사용되는 접착제(45)를 포함한 접착층(40a)의 형상을 재검사하고, 접착층(40a)이 소정의 형태로 보수되어있는지의 여부 를 판정할 수도 있다. 재검사 방법으로서, 상기한 검사 공정(S5)과 같은 방법이 사용될 수 있다. 재검사를 수행하는 경우, 검사 공정(S5)에서 좋은 제품으로 판정된 접착층(40a)을 검사할 필요가 없기 때문에, 처리의 관점에서, 보수된 부분의 접착층(40a)만의 검사가 수행되는 것이 바람직하다.
(제 3 실시예)
제 1 실시예와 제 2 실시예는 유리 등으로 제작되고 사전에 각 조각으로 분할된 투광성 리드부(70)가 각 고체 촬상 소자(20)의 접착층(40a)에 배치되고, 접착층(40a)과 리드부(70)가 함께 접착된 모드를 설명한다. 그러나, 복수의 고체 촬상 장치(반도체 장치)를 커버할 수 있는 사이즈로 단일 판(판의 한조각)의 형태로 투광성 리드부를 접착할 수도 있고, 같은 구조가 제 3 실시예로 설명된다. 제 3 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법은 제 1 실시예와 제 2 실시예와 같은 플로우이지만, 리드부 부착 공정과 분할 공정의 상세한 부분에서 차이가 있다.
도 10a와 10b는 본 발명의 제 3 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법을 설명하는 설명도이고, 좀더 구체적으로는 리드부 접착 공정과 분할 공정을 나타내는 설명도이다.
제 3 실시예에 따른 반도체 웨이퍼의 제조방법 및 반도체 장치의 제조방법에 있어서의 리드부 접착 공정에서는, 단일 판 형태의 투광성 리드부(75)가 각 고체 촬상 소자(20)의 접착층(40a)에 일괄적으로 배치되고, 접착층(40a)과 리드부(75)는 함께 접착된다(도 10a). 단일 판 형태의 리드부(75)가 배치되기 때문에, 모든 고체 촬상 소자(20)의 접착층(40a)과 접촉되는 리드부(75)를 배치하는 것만으로 충분하고, 배치 정밀도는 중요하지 않다. 또한, 단일 판 형태로 리드부(75)를 배치함으로써, 모든 고체 촬상 소자(20)를 일괄적으로 커버할 수 있고, 그것에 의해 대폭적인 제조 시간의 단축을 달성할 수 있다.
그 다음, 접착층(40a)에 리드부(75)가 접착된 상태에서 열을 가함으로써, 접착층(40a)에 포함된 열경화성 접착제는 접착성이 발현되고, 접착층(40a)과 리드부(75)는 함께 접착된다. 또한, 이 가열로, 접착층(40a)과 반도체 웨이퍼(10) 사이의 접착성이 향상된다. 물론, 소정 온도의 고온 용기에 접착층을 배치하거나, 가열하는 동안 적절한 압력을 가함으로써 접착성이 발현될 수 있다. 따라서, 공간은 반도체 웨이퍼(10), 리드부(75), 및 접착층(40a)에 의해 개별적으로 형성되고, 후속 공정에서의 수광부(20a)로의 습기의 침입, 먼지의 침입과 부착, 상처의 발생 등에 의해, 수광부(20a)에 불량이 발생하는 것을 감소시킬 수 있고, 높은 신뢰성의 고체 촬상 소자를 좋은 수율로 제조할 수 있다. 반도체 웨이퍼(10), 리드부(75), 및 접착층(40a)에 의해 형성된 공간은 밀봉되거나, 후속 공정에서의 수광부(20a)로의 습기의 침입, 먼지의 침입과 부착, 상처의 발생 등에 의해 수광부(20a)에 불량이 발생하는 것을 감소시킬 수 있는 정도로 닫혀질 수 있고, 예컨대, 미소 통기로가 내부로 침입한 습기를 외부로 배출하도록 형성될 수 있다.
그 다음, 분할 공정에서는, 반도체 웨이퍼(10)와 리드부(75)는 다이싱 장치로 절단되어 각 고체 촬상 소자(20)를 포함한 고체 촬상 장치(80)로 분할된다(도 10b). 와이어 본딩을 수행하여 반도체 웨이퍼(10)상에 형성된 패드(도시되지 않음) 와 외부회로를 접속시키는 경우, 패드가 리드부(75)에 의해 숨겨진다면, 본딩 장치를 제작하는데 적당한 조정이 필요하다. 따라서, 분할 공정에서는, 반도체 웨이퍼(10)와 리드부(75)는 적절히 절단되어 절단된 리드부(75)의 평면사이즈는 절단된 반도체 웨이퍼(10)[고체 촬상 장치(반도체 장치)]의 평면사이즈보다 작다.
비록 각 실시예는 본 발명이 고체 촬상 장치에 적용된 경우를 설명하지만, 본 발명은 이것에 한정되지 않고, 반도체 장치의 모든 영역에 적용할 수 있고, 특히 투광성 리드부로 수광부를 구성하는 반도체 장치, 예컨대, CCD와 CMOS 이미저와 같은 고체 촬상 장치와 EPROM(Erasabel Programmable Read Only Memoroy)와 같은 반도체 장치에 효과적이다. 또한, 비록 투광성 유리로 제조된 리드부가 설명되었지만, 본 발명은 이것에 한정되지 않고, 예컨대, 수지 재료로 제조된 리드부를 사용하거나, 경우에 따라서는 투광성을 가지지 않는 리드부를 사용할 수 있다. 예컨대, 유리가 아닌 리드부로서 실리콘 기판과 같은 반도체 기판을 사용한 반도체 웨이퍼에 본 발명이 적용된 경우에는, 기능 소자가 형성된 실리콘 웨이퍼에 보호 캡용의 실리콘 조각을 리드부로서 접착한다. 또한, 실리콘 기판과 같은 반도체 기판을 사용한 반도체 장치에 본 발명을 적용한 예에서는, 보호 캡용 실리콘 조각이 접착된 실리콘 웨이퍼가 절단된다.
본 발명에 의하면, 상기한 바와같이, 광경화성 접착제와 열경화성 접착제를 적절히 믹싱하여 얻어진 재료로 만들어진 접착층은 반도체 웨이퍼상에 형성되고, 접착층에 포함된 광경화성 접착제의 특성을 이용함으로써 소정의 형태로 패터닝되고, 리드부를 배치한 후, 반도체 웨이퍼와 리드부는 접착층에 포함된 열경화성 접착제의 특성을 사용함으로써 접착층을 통해 함께 접착된다. 따라서, 공간이 형성되고, 외부로부터의 습기와 먼지의 영향을 감소시킬 수 있고, 반도체 장치의 사이즈의 감소도 달성할 수 있고, 높은 품질과 신뢰할만한 칩 사이즈의 반도체 장치를 실현할 수 있다. 또한, 본 발명에 의하면, 패터닝된 반도체 층이 양호한지의 여부에 대한 각 반도체 소자의 검사를 수행하고, 양호하지 않은 것으로 판정된 반도체 소자의 반도체 층에 리드부를 배치하지 않음으로써, 제조 효율이 향상될 수 있다. 또한, 본 발명에 의하면, 패터닝된 반도체 층이 양호한지의 여부에 대한 각 반도체 소자의 검사를 수행하고, 양호하지 않은 것으로 판정된 결함부를 갖는 반도체 층을 보수함으로써, 제조 수율이 향상될 수 있다.

Claims (10)

  1. 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 광경화성 접착제와 열경화성 접착제를 포함하는 접착층을 형성하는 접착층 형성 공정;
    선택적으로 상기 접착층을 노광하여, 각 반도체 소자의 주변부의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 상기 접착층과 상기 반도체 웨이퍼를 함께 접착시키는 제 1 접착 공정;
    상기 접착층을 현상하여, 상기 광경화성 접착제가 경화되지 않은 영역의 접착층을 제거함으로써 접착층을 패터닝하는 현상 공정;
    각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부(良否)를 판정하는 검사 공정;
    상기 검사 공정에서 양호한 것으로 판정된 반도체 소자의 접착층상에 리드부를 배치하는 리드부 배치 공정; 및
    상기 접착층을 가열하여, 상기 접착층에 포함된 열경화성 접착제를 경화시켜 접착성을 발현시키게함으로써 접착층과 리드부를 함께 접착하는 제 2 접착 공정을 포함하는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 접착 공정에서, 상기 검사 공정에서 양호하지 않은 것으로 판정된 상기 반도체 소자의 상기 접착층에 상기 리드부를 배치하지 않는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  3. 복수의 반도체 소자가 형성된 반도체 웨이퍼상에 광경화성 접착제와 열경화성 접착제를 포함하는 접착층을 형성하는 접착층 형성 공정;
    선택적으로 상기 접착층을 노광하여, 각 반도체 소자의 주변부의 접착층에 포함된 광경화성 접착제를 경화시킴으로써 상기 접착층과 상기 반도체 웨이퍼를 함께 접착시키는 제 1 접착 공정;
    상기 접착층을 현상하여, 상기 광경화성 접착제가 경화되지 않은 영역의 접착층을 제거함으로써 접착층을 패터닝하는 현상 공정;
    각 반도체 소자를 검사하여 패터닝된 접착층이 양호한지의 여부(良否)를 판정하는 검사 공정;
    상기 검사 공정에서 양호하지 않은 것으로 판정된 결함부를 가지는 접착층을, 열경화성 접착제를 포함하는 접착제로 보수하는 보수 공정;
    상기 검사 공정에서 양호한 것으로 판정된 반도체 소자의 접착층 및 상기 보수공정에서 보수된 접착층상에 리드부를 배치하는 리드부 배치 공정; 및
    상기 접착층을 가열하여, 상기 접착층에 포함된 열경화성 접착제를 경화시켜 접착성을 발현시키게함으로써 접착층과 리드부를 함께 접착하는 제 2 접착 공정을 포함하는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접착층 형성 공정은,
    광경화성 접착제 및 열경화성 접착제를 포함하는 접착 시트를, 복수의 반도체 소자가 형성된 반도체 웨이퍼에 접착하여, 상기 반도체 웨이퍼에 접착층을 형성하는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법
  5. 제 4 항에 있어서,
    상기 접착 시트의 양면에 보호 필름이 부착되어 있고,
    상기 접착층 형성 공정은, 반도체 웨이퍼에 대향하는 면측의 보호필름을 박리하고, 상기 접착 시트를 반도체 웨이퍼에 접착하는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  6. 제 5 항에 있어서,
    상기 제 1 접착 공정 후에, 타방의 보호 필름을 박리하는 박리 공정을 더 포함하는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 리드부의 평면사이즈는, 상기 각 리드부가 각 반도체소자의 접착층마다에 접착하도록, 각 반도체장치의 평면사이즈보다 작은 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 리드부의 평면사이즈는, 리드부가 복수의 반도체소자의 접착층에 일괄적으로 접착하도록, 복수의 반도체장치를 커버할 수 있는 크기인 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 반도체 소자가 형성된 상기 반도체 웨이퍼에 마이크로렌즈가 형성되는 것을 특징으로 하는 리드부를 갖춘 반도체 웨이퍼의 제조방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 제조방법에 의해 제조된 반도체 웨이퍼를 절단하여, 리드부를 가지는 각각의 반도체 장치로 분할하는 분할 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020050051631A 2004-06-15 2005-06-15 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법 KR100678984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00177529 2004-06-15
JP2004177529A JP3801601B2 (ja) 2004-06-15 2004-06-15 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060048393A KR20060048393A (ko) 2006-05-18
KR100678984B1 true KR100678984B1 (ko) 2007-02-06

Family

ID=35079401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051631A KR100678984B1 (ko) 2004-06-15 2005-06-15 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법

Country Status (6)

Country Link
US (1) US7229852B2 (ko)
EP (1) EP1610396A3 (ko)
JP (1) JP3801601B2 (ko)
KR (1) KR100678984B1 (ko)
CN (1) CN100423277C (ko)
TW (1) TWI278104B (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710570A (en) * 2005-05-31 2007-03-16 Taiyo Ink Mfg Co Ltd Composition for forming adhesive pattern, multilayer structure obtained by using same, and method for producing such multilayer structure
CN102174296A (zh) * 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
JP5228909B2 (ja) * 2006-06-07 2013-07-03 住友ベークライト株式会社 受光装置の製造方法
JP2008042186A (ja) * 2006-07-11 2008-02-21 Sumitomo Bakelite Co Ltd 受光装置および受光装置の製造方法
JP2008091399A (ja) * 2006-09-29 2008-04-17 Sumitomo Bakelite Co Ltd 受光装置の製造方法
JP5233164B2 (ja) * 2007-05-21 2013-07-10 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび受光装置
JP4091969B1 (ja) * 2007-07-12 2008-05-28 住友ベークライト株式会社 受光装置および受光装置の製造方法
US7829379B2 (en) * 2007-10-17 2010-11-09 Analog Devices, Inc. Wafer level stacked die packaging
JP2009218482A (ja) * 2008-03-12 2009-09-24 Fujikura Ltd 半導体パッケージおよびその製造方法
JP2009238782A (ja) * 2008-03-25 2009-10-15 Fujikura Ltd 半導体装置及びその製造方法
JPWO2010095593A1 (ja) * 2009-02-23 2012-08-23 住友ベークライト株式会社 半導体ウエハー接合体、半導体ウエハー接合体の製造方法および半導体装置
SG173831A1 (en) * 2009-02-23 2011-09-29 Sumitomo Bakelite Co Method of manufacturing semiconductor wafer bonding product, semiconductor wafer bonding product and semiconductor device
JP5487842B2 (ja) * 2009-06-23 2014-05-14 ソニー株式会社 固体撮像装置
US8193599B2 (en) 2009-09-02 2012-06-05 Himax Semiconductor, Inc. Fabricating method and structure of a wafer level module
WO2011030797A1 (ja) * 2009-09-09 2011-03-17 住友ベークライト株式会社 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
CN102625952A (zh) * 2009-09-16 2012-08-01 住友电木株式会社 隔片形成用膜、半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN103165545B (zh) * 2011-12-19 2016-05-18 精材科技股份有限公司 晶片封装体及其形成方法
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9093489B2 (en) * 2013-03-15 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Selective curing method of adhesive on substrate
US9093563B2 (en) 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
CN104668888A (zh) * 2013-11-27 2015-06-03 厦门市海鼎盛科技有限公司 一体化管壳制造方法
EP2996143B1 (en) 2014-09-12 2018-12-26 Qorvo US, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
CN104362243B (zh) * 2014-10-24 2017-11-03 深圳市华星光电技术有限公司 基板的封装方法及封装结构
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US11014203B2 (en) 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials
US10741519B2 (en) 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US20200006193A1 (en) 2018-07-02 2020-01-02 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
EP3915134A1 (en) 2019-01-23 2021-12-01 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
CN114824027A (zh) * 2021-01-22 2022-07-29 荣星科技股份有限公司 Ic载板的挡墙结构的结合方法及发光二极管光学结构
WO2022186857A1 (en) 2021-03-05 2022-09-09 Qorvo Us, Inc. Selective etching process for si-ge and doped epitaxial silicon
CN117897806A (zh) * 2021-08-31 2024-04-16 日东电工株式会社 半导体元件封装的制造方法和半导体元件封装
JP2024007290A (ja) * 2022-07-05 2024-01-18 ルネサスエレクトロニクス株式会社 外観検査装置および外観検査方法
CN116541426B (zh) * 2023-06-25 2024-05-14 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440888A (en) * 1987-08-06 1989-02-13 Matsushita Electric Ind Co Ltd Color el display device
JPH03151666A (ja) * 1989-11-08 1991-06-27 Nec Corp 固体撮像装置の製造方法
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
JPH07202152A (ja) * 1993-12-28 1995-08-04 Olympus Optical Co Ltd 固体撮像装置
DE19508222C1 (de) * 1995-03-08 1996-06-05 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
JPH11121653A (ja) * 1997-07-31 1999-04-30 Fuji Film Microdevices Co Ltd 半導体装置とその製造方法
JP2001126862A (ja) * 1999-10-25 2001-05-11 Futaba Corp カラーフィルターを備えた有機エレクトロルミセント素子
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
EP1387397A3 (en) * 2002-07-29 2005-09-07 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing the same
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
JP2004296453A (ja) 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005011794A (ja) * 2003-05-22 2005-01-13 Tohoku Pioneer Corp 有機ｅｌパネル及びその製造方法
JP4148932B2 (ja) * 2004-08-31 2008-09-10 シャープ株式会社 半導体装置、半導体モジュール及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006005025A (ja) 2006-01-05
US7229852B2 (en) 2007-06-12
TWI278104B (en) 2007-04-01
EP1610396A2 (en) 2005-12-28
CN100423277C (zh) 2008-10-01
KR20060048393A (ko) 2006-05-18
CN1713392A (zh) 2005-12-28
JP3801601B2 (ja) 2006-07-26
EP1610396A3 (en) 2009-11-18
US20050277268A1 (en) 2005-12-15
TW200605338A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100678984B1 (ko) 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법
JP4148932B2 (ja) 半導体装置、半導体モジュール及び半導体装置の製造方法
KR100575094B1 (ko) 광학장치용 모듈 및 그 제조방법
TWI404196B (zh) 固體攝像元件模組之製造方法
JP4686400B2 (ja) 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法
US7723741B2 (en) Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
JP2007027713A (ja) 透明カバーが付着されている光学装置の製造方法及びそれを利用した光学装置モジュールの製造方法
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
TWI394269B (zh) 電子元件晶圓模組、電子元件晶圓模組之製造方法、電子元件模組及電子資訊裝置
JP2006148710A (ja) 撮像モジュール及び撮像モジュールの製造方法
KR100730726B1 (ko) 카메라 모듈
TWI467747B (zh) 固態攝影裝置及其製造方法
JP2004296453A (ja) 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2010102313A (ja) 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
JP2007317719A (ja) 撮像装置及びその製造方法
KR20060063649A (ko) 감광성 경화수지의 도포방법 및 접착방법
US20120098080A1 (en) Method and package for an electro-optical semiconductor device
JP2011187482A (ja) 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法
KR20200035236A (ko) 이미지 센서 모듈 및 이의 제조 방법
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
JP2010165779A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee