KR100647690B1 - 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 - Google Patents
박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Download PDFInfo
- Publication number
- KR100647690B1 KR100647690B1 KR1020050033532A KR20050033532A KR100647690B1 KR 100647690 B1 KR100647690 B1 KR 100647690B1 KR 1020050033532 A KR1020050033532 A KR 1020050033532A KR 20050033532 A KR20050033532 A KR 20050033532A KR 100647690 B1 KR100647690 B1 KR 100647690B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- electrode
- thin film
- film transistor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000001678 irradiating effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 4
- -1 CaSe Chemical compound 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- NAZODJSYHDYJGP-UHFFFAOYSA-N 7,18-bis[2,6-di(propan-2-yl)phenyl]-7,18-diazaheptacyclo[14.6.2.22,5.03,12.04,9.013,23.020,24]hexacosa-1(23),2,4,9,11,13,15,20(24),21,25-decaene-6,8,17,19-tetrone Chemical compound CC(C)C1=CC=CC(C(C)C)=C1N(C(=O)C=1C2=C3C4=CC=1)C(=O)C2=CC=C3C(C=C1)=C2C4=CC=C3C(=O)N(C=4C(=CC=CC=4C(C)C)C(C)C)C(=O)C1=C23 NAZODJSYHDYJGP-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- CLYVDMAATCIVBF-UHFFFAOYSA-N pigment red 224 Chemical compound C=12C3=CC=C(C(OC4=O)=O)C2=C4C=CC=1C1=CC=C2C(=O)OC(=O)C4=CC=C3C1=C42 CLYVDMAATCIVBF-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- UGQZLDXDWSPAOM-UHFFFAOYSA-N pyrrolo[3,4-f]isoindole-1,3,5,7-tetrone Chemical compound C1=C2C(=O)NC(=O)C2=CC2=C1C(=O)NC2=O UGQZLDXDWSPAOM-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Element Separation (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 누설전류가 줄어들고 인접 박막 트랜지스터와의 크로스 토크가 방지된 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 기판과, 상기 기판 상부에 배치된 게이트 전극과, 상기 게이트 전극과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극, 그리고 상기 게이트 전극과 절연되고, 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 구비한 반도체층을 구비하되, 상기 그루브는 적어도 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나고, 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나는 그루브를 상기 소스 전극과 상기 드레인 전극으로 정사영하였을 때 나타나는 영역은, 상기 소스 전극의 상기 드레인 전극 방향의 가장자리 외의 부분과 상기 드레인 전극의 상기 소스 전극 방향의 가장자리 외의 부분을 덮는 것을 특징으로 하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2는 도 1의 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 3은 도 1의 박막 트랜지스터에 대한 비교예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 4는 도 3의 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 5 내지 도 7은 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도들이다.
도 8은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 제조하기 위해 사용되는 포토 마스크를 개략적으로 도시하는 평면도이다.
도 9는 도 8의 IX-IX 선을 따라 취한 단면도이다.
도 10은 도 8의 포토 마스크를 사용하여 제조된 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 12는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 13은 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 14는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
도 15는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
12a: 게이트 배선 12: 게이트 전극
14: 소스 전극/드레인 전극 14a: 소스/드레인 배선
15: 반도체층 16: 그루브
본 발명은 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 누설전류가 줄어들고 인접 박막 트랜지스터와의 크로스 토크가 방지된 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계발광 디스플레이 소자 또는 무기 전계발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 서로 이격된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극을 구비한다.
이와 같은 구조의 박막 트랜지스터들이 어레이 형태로 구현될 경우 각 박막 트랜지스터는 독립된 스위칭 소자 등으로 작동하게 된다. 이때, 인접한 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 반도체층이 패터닝되도록 하는 것이 바람직하다. 따라서 종래의 실리콘 박막 트랜지스터 등의 경우에는 포토 리소그래피법 등을 이용하여 실리콘으로 형성된 반도체층을 패터닝하고 있다.
한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발해짐에 따라 종래의 글래스재 기판이 아닌 플라스틱재 기판을 이용하려는 시도가 계속되고 있다. 이 경우, 상기 플라스틱재 기판은 고온공정을 거칠 수 없다는 문제점이 있기에, 종래의 실리콘 박막 트랜지스터를 이용하기 어렵다는 문제점이 있었다.
따라서, 저온에서 박막 트랜지스터를 플라스틱재 기판에 형성하기 위한 방법들이 제안되고 있다. 특히, 저온 공정이 가능한 유기 박막 트랜지스터, 즉 유기물로 반도체층이 형성된 박막 트랜지스터에 대한 연구가 활발해지고 있다. 그러나 이러한 유기 박막 트랜지스터의 경우에는 종래의 포토 리소그래피법을 이용하여 유기 반도체층을 패터닝할 수 없다는 문제점이 있었다. 즉, 종래의 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체층이 손상되어 사용할 수 없게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 누설전류가 줄어들고 인접 박막 트랜지스터와의 크로스 토크가 방지된 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상부에 배치된 게이트 전극과, 상기 게이트 전극과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극, 그리고 상기 게이트 전극과 절연되고, 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 구비한 반도체층을 구비하되, 상기 그루브는 적어도 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나고, 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나는 그루브를 상기 소스 전극과 상기 드레인 전극으로 정사영하였을 때 나타나는 영역은, 상기 소스 전극의 상기 드레인 전극 방향의 가장자리 외의 부분과 상기 드레인 전극의 상기 소스 전극 방향의 가장자리 외의 부분을 덮는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극에는 소스 배선이 전 기적으로 연결되고, 상기 그루브는 적어도 상기 반도체층의 상기 소스 배선에 대응하는 부분을 지나며, 상기 반도체층의 상기 소스 배선에 대응하는 부분을 지나는 그루브를 상기 소스 배선으로 정사영하였을 때 나타나는 영역은, 상기 소스 배선을 덮는 것으로 할 수 있다.
본 발명의 다른 특징에 의하면, 상기 드레인 전극에는 드레인 배선이 전기적으로 연결되고, 상기 그루브는 적어도 상기 반도체층의 상기 드레인 배선에 대응하는 부분을 지나며, 상기 반도체층의 상기 드레인 배선에 대응하는 부분을 지나는 그루브를 상기 드레인 배선으로 정사영하였을 때 나타나는 영역은, 상기 드레인 배선을 덮는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판 상부에 배치된 게이트 전극과 이에 전기적으로 연결된 게이트 배선과, 상기 게이트 전극과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극, 그리고 상기 게이트 전극과 절연되고, 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 구비한 반도체층을 구비하되, 상기 그루브는 적어도 상기 반도체층의 상기 게이트 배선에 대응하는 부분을 지나며 그 부분의 그루브의 폭은 상기 게이트 배선의 폭 이상인 것을 특징으로 하는 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 반도체층의 상기 게이트 배선에 대응하는 부분을 지나는 그루브를 상기 게이트 배선으로 정사영하였을 때 나타나는 영역은 상기 게이트 배선을 덮는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 그루브는 폐곡선을 이루는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 그루브는 적어도 한 쌍의 평행선을 이루는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 그루브의 깊이는 상기 반도체층의 두께 이하인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 그루브의 깊이는 상기 반도체층의 두께 이상이고, 상기 반도체층의 하부에 배치된 적어도 하나의 층의 두께 이하인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층, 상기 소스 전극 및 상기 드레인 전극을 상기 게이트 전극으로부터 절연시키는 절연막을 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 제 1 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이고, 도 2는 도 1의 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
상기 도면들을 참조하면, 본 실시예에 따른 박막 트랜지스터는 기판(11) 상에 구비된다. 이 기판(11)은 글라스재의 기판, 금속재 기판 및 플라스틱재의 기판 등 다양한 재질의 기판이 사용될 수 있다.
이 기판(11)의 상부에 게이트 전극(12)이 구비되어 있고, 이 게이트 전극(12)과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극(14)이 구비되어 있다. 그리고 게이트 전극(12)과 절연되고, 소스 전극과 드레인 전극(14)에 각각 접하며, 적어도 소스 전극과 상기 드레인 전극(14) 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브(16)를 구비한 반도체층(15)이 구비되어 있다. 도 2에서는 x 방향의 그루브들(16a)과 y 방향의 그루브들(16b)이 구분되어 도시되어 있으며, 편의상 그 그루브들이 교차하는 영역에서도 개별적인 그루브 형태를 갖는 것으로 도시하였다. 이때, 소스 전극과 드레인 전극(14), 그리고 반도체층(15)을 게이트 전극(12)으로부터 절연시키기 위한 절연막(13)이 그 사이에 더 구비될 수 있다.
반도체층(15)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다.
무기 반도체 물질로 형성되는 경우에는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC 또는 Si를 포함하는 것일 수 있다. 유기 반도체 물질로 형성되는 경우에는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 유기 반도체 물질로 반도체층(15)을 형성하는 경우, 디핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.
상기와 같은 구조에 있어서, 반도체층(15)에는 게이트 전극(12)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극 및 드레인 전극(14) 사이에 전기적 신호가 소통된다. 이 경우 인접한 박막 트랜지스터들 간에 크로스 토크가 발생할 수 있다. 따라서 이를 방지하기 위한 수단이 필요한데, 이를 위해 반도체층(15)에 그루브(16)가 형성되도록 한다. 이 그루브는 게이트 전극(12)에 신호가 인가되어 반도체층(15)에 채널이 형성될 시, 적어도 그 채널을 인근 박막 트랜지스터와 구별시키는 패터닝 효과를 가져오는 역할을 한다. 도 1 및 2에서는 그루브(16)가 각각 x 방향과 y 방향으로 연장된 서로 평행한 두 직선의 형태로 구비되도록 하여, 채널이 인근 박막 트랜지스터들과 구별되도록 되어 있다.
이러한 그루브(16)를 반도체층(15)에 형성하기 위해 다양한 방법을 이용할 수 있는데, 반도체층(15)에 레이저 빔을 조사하여 반도체층의 일부를 제거하는 레이저 어블레이션 기술(LAT: laser ablation technique)을 사용하는 것이 바람직하 다.
이 경우, 도 2에 도시된 바와 같이 x 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들(16a)을 형성하고, 다시 y 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들(16b)을 형성함으로써, 소스 전극과 드레인 전극(14) 사이에 아일랜드 형태의 반도체층이 형성되도록 할 수도 있다. 물론 이 외의 다양한 방법이 이용될 수 있음은 물론이다.
상기와 같은 구조에 있어서, 그루브(16)는 소스 전극과 드레인 전극(14)의 서로 마주보는 가장자리를 제외한, 소스 전극과 드레인 전극(14)의 잔여 영역에 대응되도록 구비되어 있다. 즉, 반도체층(15)의 소스 전극과 드레인 전극(14)에 대응하는 부분에 형성된 그루브(16)의 폭이, 소스 전극과 드레인 전극(14)의 폭 보다 크도록 되어 있다. 이에 대해 더 자세히 설명하자면 다음과 같다.
먼저, 도 3은 도 1의 박막 트랜지스터에 대한 비교예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이고, 도 4는 도 3의 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
이 비교예에 따른 박막 트랜지스터의 경우에도 본 실시예에 따른 박막 트랜지스터와 동일한 구성을 취하고 있는데, 본 실시예에 따른 박막 트랜지스터와의 차이점은 반도체층(15)에 형성된 그루브(16)의 형상이다. 즉, 도 3 및 4를 참조하면, 비교예에 따른 박막 트랜지스터의 경우에는 그루브(16)가 소스 전극과 드레인 전극 (14) 사이의 영역의 반도체층만을 다른 영역의 반도체층과 구분시키고 있다. 물론 도 4에서는 그루브(16)가 폐곡선 형태로 구비되어 있는 것으로 도시되어 있으나, x 방향으로 연장된 평행한 두 개의 그루브들과 y 방향으로 연장된 평행한 두 개의 그루브들이 구비될 수도 있다. 그러나 본 실시예에 따른 박막 트랜지스터를 도시한 도 1 및 도 2를 참조하면, 소스 전극과 드레인 전극(14)에 대응하는 영역에는 반도체층(15)이 형성되지 않도록 그루브(16)가 구비되어 있다.
즉, 본 실시예에 따른 박막 트랜지스터의 경우, 반도체층(15)에 형성된 그루브(16)는 적어도 반도체층(15)의 소스 전극과 드레인 전극(14)에 대응하는 부분을 지난다. 그리고 반도체층(15)의 그 부분을 지나는 그루브(16), 즉 반도체층(15)의 소스 전극과 드레인 전극(14)에 대응하는 부분을 지나는 그루브(16)를 소스 전극과 드레인 전극(14)으로 정사영하였을 때 나타나는 영역이, 소스 전극의 드레인 전극 방향의 가장자리를 제외한 부분과, 드레인 전극의 소스 전극 방향의 가장자리를 제외한 부분을 덮도록 되어 있다. 즉, 소스 전극과 드레인 전극(14)의 서로 마주보는 가장자리를 제외한 잔여 영역에 대응하는 부분에는 반도체층(15)이 구비되지 않도록 되어 있다.
전술한 바와 같이 인접 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 그루브(16)가 반도체층(15)에 형성되도록 하여 패터닝 효과를 가져올 수 있는데, 이때 비교예에 따른 박막 트랜지스터를 도시한 도 3 및 도 4를 참조하면, 이 경우에는 소스 전극과 드레인 전극(14)에 대응하는 영역, 즉 소스 전극과 드레인 전극(14) 상에는 여전히 반도체층(15)이 남아있게 된다. 게이트 전극(12)에 신호가 인 가되어 반도체층(15)에 채널이 형성되어 소스 전극과 드레인 전극(14) 사이에 전기적 신호가 전달될 경우, 이 채널은 소스 전극과 드레인 전극(14) 사이에만 형성되면 족하다. 따라서 소스 전극과 드레인 전극(14)의 서로 마주보는 가장자리를 제외한 잔여 영역에는 반도체층(15)이 존재할 필요가 없게 되는데, 그 잔여 영역에 반도체층(15)이 존재하게 되면 누설 전류 등이 유발되어 박막 트랜지스터의 특성을 저하시키는 문제점이 있게 된다. 그러므로 반도체층(15)의 소스 전극과 드레인 전극(14)에 대응하는 영역을 지나는 그루브(16)에 있어서 해당 영역에서 그 폭이 커지도록 함으로써, 그러한 누설 전류 등을 방지하고 박막 트랜지스터의 특성 향상을 도모할 수 있다. 이 경우, 도 2에 도시된 바와 같이 x 방향으로의 그루브(16a)의 폭(W1)과, y 방향으로의 그루브(16b)의 폭(W2)이 서로 다르게 할 수도 있는 등 다양한 변형이 가능하다.
이와 같이 레이저 어블레이션 기술을 이용해 반도체층(15)에 그루브(16)를 형성하는 것은, 특히 반도체층(15)을 형성하는 물질로 유기물을 사용하는 경우, 즉 유기 박막 트랜지스터의 경우에 더욱 효과적이다. 전술한 바와 같이 유기 반도체층의 경우 이를 형성한 후에는 유기물이 손상될 수 있기 때문에, 포토 리소그래피 등과 같이 습식 단계가 혼입된 패터닝 방법을 이용하기 어렵다는 문제점이 있었다. 그러나 상술한 바와 같은 그루브(16)에 의해, 소스 전극과 드레인 전극(14)을 연결하는 반도체층 영역이 인접한 박막 트랜지스터와 구별되어 크로스 토크가 방지되는 패터닝 효과를 얻을 수 있다.
물론, 도 2에서는 x 방향으로 서로 평행한 그루브들(16a)과 y 방향으로 서로 평행한 그루브들(16b)이 형성되어 있는 것으로 도시되어 있으나 본 발명이 이에 한정되는 것은 아니다. 즉, 그루브가 도 4에 도시된 바와 같은 폐곡선 형태를 갖되, 소스 전극과 드레인 전극(14)에 대응하는 부분의 그루브의 폭이 소스 전극과 드레인 전극(14)의 서로 마주보는 가장자리를 제외한 잔여 부분에 대응하게 형성되도록 할 수도 있는 등 그 다양한 변형이 가능함은 물론이다.
도 5 내지 도 7은 본 발명의 바람직한 제 2 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도들이다.
전술한 제 1 실시예의 경우 반도체층의 소스 전극과 드레인 전극에 대응하는 부분에 형성된 그루브의 폭이, 소스 전극과 드레인 전극의 폭 보다 크도록 되어 있었다. 이때, 도 5 및 도 6에 도시된 바와 같이 소스 전극 및 드레인 전극(14)의 어느 한편에는 소스 배선 또는 드레인 배선(14a)이 연결되거나, 도 7에 도시된 바와 같이 양쪽 모두에 배선(14a)이 연결될 수 있다. 이 경우, 반도체층(15)의 이 배선(14a)에 대응하는 부분에도 그루브(16)가 형성되도록 하고 그 폭이 이 배선의 폭보다 크도록 함으로써, 그 부분에서의 누설 전류 등을 방지할 수 있게 된다. 물론 여기서 배선이라 함은, 소스 전극 또는 드레인 전극(14)에 커패시터의 어느 한 전극이 연결될 경우 그와 같은 전극도 포함하는 등, 소스 전극 또는 드레인 전극(14)에 연결된 전기 전도성을 가진 것들을 의미한다.
도 8은 본 발명의 바람직한 제 3 실시예에 따른 박막 트랜지스터를 제조하기 위해 사용되는 포토 마스크를 개략적으로 도시하는 평면도이고, 도 9는 도 8의 IX-IX 선을 따라 취한 단면도이며, 도 10은 도 8의 포토 마스크를 사용하여 제조된 제 3 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
전술한 바와 같이 레이저 어블레이션 기술을 이용하여 도 5에 도시된 바와 같은 그루브(16)를 형성할 시, x 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들(16a)을 형성하고, 다시 y 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들(16b)을 형성함으로써, 소스 전극과 드레인 전극(14) 사이에 아일랜드 형태의 반도체층이 형성되도록 할 수도 있다. 그러나 이 경우, x 방향의 그루브들(16a)과 y 방향의 그루브들(16b)이 교차하는 영역에는 반도체층(15)에 레이저 빔이 스캐닝되는 결과를 가져오며, 이에 따라 그 영역의 반도체층(15)의 하부의 층이 손상될 수 있다.
따라서, 반도체층에 레이저 빔을 조사하여 그루브를 형성할 때, 마스크를 이용하여 반도체층에 레이저 빔을 조사하여 반도체층에 그루브를 형성한다. 이 경우, 그루브가 형성될 일 지점에는 레이저 빔이 한 번만 스캐닝되도록 한다. 이를 통해 그루브가 형성되는 특정 지점에 레이저 빔이 중복되어 스캐닝되는 것이 방지되도록 함으로써, 그 하부의 층의 손상을 방지할 수 있게 된다.
이렇게 그루브를 형성할 때 사용하는 마스크로는 포토마스크를 사용할 수 있는데, 그와 같은 포토마스크의 평면도가 도 8에, 도 8의 IX-IX 선을 따라 취한 단면도가 도 9에 각각 도시되어 있다. 도 8 및 도 9를 참조하면, 글라스재 기판과 같이 레이저가 통과할 수 있는 기판(17) 상에 니켈(Ni), 크롬(Cr) 또는 코발트(Co) 등과 같은 물질로 형성된 광 차폐부(18)가 구비되어 있다. 광 차폐부(18)에는 소정 패턴의 개구부(19)가 구비되어 있는데, 이 개구부(19)의 형상은 반도체층의 그루브의 형상에 대응한다. 예컨대 도 8에 도시된 바와 같은 포토마스크를 사용하여 레이저를 반도체층에 조사함으로써 형성된 그루브를 갖는 박막 트랜지스터의 개략적인 평면도가 도 10에 도시되어 있다.
이때, 도 8 및 도 9에 도시된 바와 같은 포토 마스크를 사용하여 도 10에 도시된 바와 같은 그루브(16)를 형성함에 있어서, y 방향으로 레이저 또는 기판을 이동시키면서, 폭의 크기가 x 방향으로 충분히 큰 레이저 빔을 조사함으로써, 그루브(16)가 형성될 일 지점에는 레이저 빔이 한번만 스캐닝되도록 할 수 있다.
한편, 도 1에서는 그루브(16)의 깊이가 반도체층(15)의 두께와 동일한 경우의 박막 트랜지스터가 도시되어 있으나, 본 발명에 이에 한정되는 것은 아니다. 즉, 도 11에 도시된 제 4 실시예에 따른 박막 트랜지스터와 같이 그루브(16)의 깊이가 반도체층(15)의 두께 이하가 될 수도 있고, 도 12에 도시된 제 5 실시예에 따른 박막 트랜지스터와 같이 그루브(16)의 깊이가 반도체층(15)의 두께 이상이 될 수도 있는 등, 반도체층(15)에 그루브(16)가 형성되어 있으면 족하다. 이와 같은 그루브(16)의 다양한 깊이는 조사되는 레이저 빔의 세기를 조절함으로써 제어될 수 있다.
또한, 도 2, 도 5 내지 도 7 및 도 10에 도시된 것과 같이, 반드시 반도체층의 소스 전극과 드레인 전극 사이에 대응하는 영역을 감싸도록 그루브가 형성되거나 폐곡선으로 형성될 필요는 없으며 다양한 변형이 가능하다. 즉, 어느 일 방향에는 인접한 박막 트랜지스터가 없을 경우 그 방향에는 그루브가 형성되지 않을 수도 있으며, 또는 인접한 박막 트랜지스터가 존재하더라도 특별한 필요에 따라 그 박막 트랜지스터와의 사이에는 그루브가 형성되지 않을 수도 있다. 예컨대 도 13에 도시된 본 발명의 바람직한 제 6 실시예에 따른 박막 트랜지스터와 같이 그루브(16)는 한 쌍의 평행선 형상으로 형성될 수 있다.
도 14는 본 발명의 바람직한 제 7 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이다.
전술한 바와 같이 반도체층(15)에는 게이트 전극(12)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극 및 드레인 전극(14) 사이에 전기적 신호가 소통된다. 이때, 이 채널은 소스 전극과 드레인 전극(14) 사이에만 형성되는 것이 바람직한데, 실질적으로는 반도체층(15)에 형성되는 채널은 반도체층(15)의 게이트 전극(12)에 대응하는 영역에 형성될 수 있다. 특히, 게이트 전극(12)에 신호를 인가하기 위해 게이트 배선(12a)이 게이트 전극(12)에 전기적으로 연결되는데, 따라서 반도체층(15)의 게이트 배선(12a)에 대응하는 영역에도 채널이 형성될 수 있으며, 결과적으로 게이트 배선(12a)을 따라 누설 전류가 발생하거나 인접 박막 트랜지스터와의 크로스 토크가 발생할 수 있다.
따라서, 반도체층(15)에 그루브(16)가 형성되도록 하되, 이 그루브(16)는 적어도 반도체층(15)의 게이트 배선(12a)에 대응하는 부분을 지나며, 그 부분의 그루브(16)의 폭은 게이트 배선(12a)의 폭 이상이 되도록 하는 것이 바람직하다. 더 구체적으로 설명하자면, 반도체층(15)의 게이트 배선(12a)에 대응하는 부분을 지나는 그루브(16)를 게이트 배선(12a)으로 정사영하였을 때 나타나는 영역이 게이트 배선(12a)을 덮도록 그루브를 형성하는 것이 바람직하다. 이러한 형상을 가지도록 함으 로써, 게이트 배선(12a)을 따라 누설 전류가 발생하거나 인접 박막 트랜지스터와 크로스 토크가 발생하는 것을 방지할 수 있다.
전술한 실시예들은 기판 상에 게이트 전극이 배치되고, 게이트 전극을 덮도록 절연막이 배치되며, 이 절연막 상에 소스 전극과 드레인 전극이 배치되고, 그리고 소스 전극과 드레인 전극을 덮도록 반도체층이 형성되는 소위 인버티드 코플래나(inverted coplanar)형 박막 트랜지스터를 기본으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 도 15에 도시된 본 발명의 바람직한 제 8 실시예에 따른 박막 트랜지스터와 같이 스태거드형 박막 트랜지스터에도 적용될 수 있는 등 다양한 형태의 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이다.
상술한 바와 같은 박막 트랜지스터, 특히 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 전계발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있다.
즉, 상기와 같은 박막 트랜지스터는 평판 디스플레이 장치의 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터로 사용될 수 있고, 각종 드라이버의 박막 트랜지스터로도 사용될 수 있다.
구동 박막 트랜지스터로 사용될 경우, 소스전극 및 드레인 전극 중 어느 한 전극에 디스플레이 소자의 화소전극이 연결될 수 있다.
본 발명의 박막 트랜지스터는 특히 유기 전계발광 디스플레이 장치에 유용하게 사용될 수 있는 바, 이하에서는 전계발광 디스플레이 장치에 상술한 바와 같은 박막 트랜지스터가 구비된 경우에 대해 간략히 설명한다.
전계발광 디스플레이 장치는 전계발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적색, 녹색 및 청색의 부화소를 구비한다. 이러한 적색, 녹색 또는 청색의 각 부화소는 자발광 소자인 전계발광 소자를 갖는다.
전계발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 전계발광 디스플레이 장치는 전술한 실시예들에 따른 박막 트랜지스터를 구비한 능동 구동형(Active Matrix: AM) 전계발광 디스플레이 장치이다.
전계발광 소자는 전류의 흐름에 따라 적색, 녹색 또는 청색의 빛을 발광하여 화상 정보를 표시하는 것으로, 전술한 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 연결된 화소 전극과, 전체 화소를 덮도록 구비된 대향 전극, 그리고 이들 화소 전극과 대향 전극 사이에 배치된 적어도 발광층을 포함하는 중간층을 구비한다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 전계발광 디스플레이 장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 화소 전극은 애노드 전극의 기능을 하고, 상기 대향 전극은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극과 대향 전극의 극성은 반대로 되어도 무방하다.
상기 화소 전극은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등 으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
한편, 상기 대향 전극도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물이 유기 발광막의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극 및 대향 전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.
상기 중간층은 유기물 또는 무기물로 구비될 수 있으며, 유기물의 경우에는 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
고분자 유기물로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기와 같은 전계발광 디스플레이 장치에 있어서 전술한 실시예들에 따른 박막 트랜지스터들이 구비되도록 함으로써, 누설 전류 및 크로스 토크의 발생이 방지됨에 따라 입력된 영상신호에 따라 정확하게 이미지를 구현하는 전계발광 디스플레이 장치를 제조할 수 있게 된다.
또한, 본 실시예에 있어서 전계발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다. 그리고 이렇게 본 발명에 따른 박막 트랜지스터는 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로에도 탑재 가능하다.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 레이저 빔에 의해 간단히 형성된 그루브에 의해 인접한 박막 트랜지스 터와 구별되는 패터닝 효과를 얻을 수 있다.
둘째, 습식 공정이 혼입된 단계들을 거치지 않게 되어, 유기 반도체층 등의 손상을 방지할 수 있다.
셋째, 그루브만으로 크로스 토크가 방지되는 효과를 얻게 되므로, 소스 전극과 드레인 전극을 연결하는 반도체층 부분을 제외한 영역의 반도체층 전체를 식각할 필요가 없게 됨으로써, 공정시간 단축과 효율성을 향상시킬 수 있다.
넷째, 반도체층의 소스 전극 또는 드레인 전극에 대응하는 영역에 형성된 그루브의 폭이 소스 전극 또는 드레인 전극의 폭보다 크게 함으로써, 누설 전류 등을 방지할 수 있다.
다섯째, 반도체층의 게이트 배선에 대응하는 영역에 그루브가 형성되도록 하고 그 폭이 게이트 배선의 폭보다 크게 함으로써, 게이트 배선을 따라 발생할 수 있는 누설 전류 및 인접 박막 트랜지스터와의 크로스 토크를 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (12)
- 기판;상기 기판 상부에 배치된 게이트 전극;상기 게이트 전극과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극; 및상기 게이트 전극과 절연되고, 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 구비한 반도체층;을 구비하되,상기 그루브는 적어도 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나고, 상기 반도체층의 상기 소스 전극과 상기 드레인 전극에 대응하는 부분을 지나는 그루브를 상기 소스 전극과 상기 드레인 전극으로 정사영하였을 때 나타나는 영역은, 상기 소스 전극의 상기 드레인 전극 방향의 가장자리 외의 부분과 상기 드레인 전극의 상기 소스 전극 방향의 가장자리 외의 부분을 덮는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 소스 전극에는 소스 배선이 전기적으로 연결되고, 상기 그루브는 적어도 상기 반도체층의 상기 소스 배선에 대응하는 부분을 지나며, 상기 반도체층의 상기 소스 배선에 대응하는 부분을 지나는 그루브를 상기 소스 배선으로 정사영하 였을 때 나타나는 영역은, 상기 소스 배선을 덮는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 드레인 전극에는 드레인 배선이 전기적으로 연결되고, 상기 그루브는 적어도 상기 반도체층의 상기 드레인 배선에 대응하는 부분을 지나며, 상기 반도체층의 상기 드레인 배선에 대응하는 부분을 지나는 그루브를 상기 드레인 배선으로 정사영하였을 때 나타나는 영역은, 상기 드레인 배선을 덮는 것을 특징으로 하는 박막 트랜지스터.
- 기판;상기 기판 상부에 배치된 게이트 전극과 이에 전기적으로 연결된 게이트 배선;상기 게이트 전극과 절연되고 서로 이격되어 배치되는 소스 전극 및 드레인 전극; 및상기 게이트 전극과 절연되고, 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 적어도 상기 소스 전극과 상기 드레인 전극 사이의 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 구비한 반도체층;을 구비하되,상기 그루브는 적어도 상기 반도체층의 상기 게이트 배선에 대응하는 부분을 지나며 그 부분의 그루브의 폭은 상기 게이트 배선의 폭 이상인 것을 특징으로 하 는 박막 트랜지스터.
- 제 4항에 있어서,상기 반도체층의 상기 게이트 배선에 대응하는 부분을 지나는 그루브를 상기 게이트 배선으로 정사영하였을 때 나타나는 영역은 상기 게이트 배선을 덮는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 그루브는 폐곡선을 이루는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 그루브는 적어도 한 쌍의 평행선을 이루는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 그루브의 깊이는 상기 반도체층의 두께 이하인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 그루브의 깊이는 상기 반도체층의 두께 이상이고, 상기 반도체층의 하 부에 배치된 적어도 하나의 층의 두께 이하인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 반도체층, 상기 소스 전극 및 상기 드레인 전극을 상기 게이트 전극으로부터 절연시키는 절연막을 더 구비하는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 반도체층은 유기 반도체층인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 내지 제 5항 중 어느 한 항의 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050033532A KR100647690B1 (ko) | 2005-04-22 | 2005-04-22 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| US11/403,011 US7550766B2 (en) | 2005-04-22 | 2006-04-13 | Thin film transistor (TFT) and flat panel display including the TFT |
| JP2006113124A JP2006303499A (ja) | 2005-04-22 | 2006-04-17 | 薄膜トランジスタ，および薄膜トランジスタを具備した平板ディスプレイ装置 |
| CN2006100793973A CN1862835B (zh) | 2005-04-22 | 2006-04-21 | 薄膜晶体管及包括薄膜晶体管的平板显示器 |
| CN2010101363771A CN101924140B (zh) | 2005-04-22 | 2006-04-21 | 薄膜晶体管及包括薄膜晶体管的平板显示器 |
| EP06112894A EP1715531A1 (en) | 2005-04-22 | 2006-04-21 | Thin film transistor (TFT) and flat panel display including the TFT |
| JP2010127174A JP2010239143A (ja) | 2005-04-22 | 2010-06-02 | 薄膜トランジスタ，および薄膜トランジスタを具備した平板ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050033532A KR100647690B1 (ko) | 2005-04-22 | 2005-04-22 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060111273A KR20060111273A (ko) | 2006-10-26 |
| KR100647690B1 true KR100647690B1 (ko) | 2006-11-23 |
Family
ID=36716632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050033532A Expired - Lifetime KR100647690B1 (ko) | 2005-04-22 | 2005-04-22 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7550766B2 (ko) |
| EP (1) | EP1715531A1 (ko) |
| JP (2) | JP2006303499A (ko) |
| KR (1) | KR100647690B1 (ko) |
| CN (2) | CN1862835B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834348B2 (en) | 2008-03-04 | 2010-11-16 | Samsung Electronics Co., Ltd. | Display device and manufacturing method thereof |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5176414B2 (ja) * | 2007-07-11 | 2013-04-03 | 株式会社リコー | 有機トランジスタアレイ及び表示装置 |
| JP5442234B2 (ja) | 2008-10-24 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP5262613B2 (ja) * | 2008-11-20 | 2013-08-14 | パナソニック株式会社 | 光学反射素子 |
| EP2299492A1 (en) * | 2009-09-22 | 2011-03-23 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Integrated circuit |
| JP6033071B2 (ja) * | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015019000A (ja) * | 2013-07-12 | 2015-01-29 | ソニー株式会社 | 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板 |
| GB2556313B (en) * | 2016-02-10 | 2020-12-23 | Flexenable Ltd | Semiconductor patterning |
| KR102551789B1 (ko) | 2016-06-15 | 2023-07-07 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102510397B1 (ko) * | 2017-09-01 | 2023-03-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 |
| CN112793493A (zh) * | 2021-02-01 | 2021-05-14 | 山东奥斯登房车有限公司 | 一种工程车用遥控舱 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09318974A (ja) * | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置の薄膜トランジスタアレイ基板 |
| KR20040058454A (ko) * | 2002-12-26 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터 |
| JP2005079283A (ja) | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
| KR20050111487A (ko) * | 2004-05-22 | 2005-11-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09318975A (ja) | 1996-05-30 | 1997-12-12 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法 |
| JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
| GB2362262A (en) * | 2000-05-11 | 2001-11-14 | Ibm | Thin film transistor (TFT) with conductive channel which may be p-type or n-type in response to a gate voltage |
| US6696370B2 (en) | 2000-06-16 | 2004-02-24 | The Penn State Research Foundation | Aqueous-based photolithography on organic materials |
| DE10212639A1 (de) | 2002-03-21 | 2003-10-16 | Siemens Ag | Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen |
| JP2004103905A (ja) * | 2002-09-11 | 2004-04-02 | Pioneer Electronic Corp | 有機半導体素子 |
| JP4419383B2 (ja) * | 2002-11-28 | 2010-02-24 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタ用シートの製造方法 |
| EP1629546B8 (en) | 2003-05-20 | 2007-08-01 | Polymer Vision Limited | A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement |
| JP4325479B2 (ja) | 2003-07-17 | 2009-09-02 | セイコーエプソン株式会社 | 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法 |
| US6953705B2 (en) | 2003-07-22 | 2005-10-11 | E. I. Du Pont De Nemours And Company | Process for removing an organic layer during fabrication of an organic electronic device |
| JP2005079225A (ja) * | 2003-08-29 | 2005-03-24 | Institute Of Physical & Chemical Research | 有機材料パターンの形成方法及び薄膜トランジスタの製造方法 |
| JP2005079560A (ja) * | 2003-09-04 | 2005-03-24 | Hitachi Ltd | 薄膜トランジスタ，表示装置、およびその製造方法 |
-
2005
- 2005-04-22 KR KR1020050033532A patent/KR100647690B1/ko not_active Expired - Lifetime
-
2006
- 2006-04-13 US US11/403,011 patent/US7550766B2/en active Active
- 2006-04-17 JP JP2006113124A patent/JP2006303499A/ja active Pending
- 2006-04-21 CN CN2006100793973A patent/CN1862835B/zh active Active
- 2006-04-21 EP EP06112894A patent/EP1715531A1/en not_active Ceased
- 2006-04-21 CN CN2010101363771A patent/CN101924140B/zh active Active
-
2010
- 2010-06-02 JP JP2010127174A patent/JP2010239143A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09318974A (ja) * | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置の薄膜トランジスタアレイ基板 |
| KR20040058454A (ko) * | 2002-12-26 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터 |
| JP2005079283A (ja) | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
| KR20050111487A (ko) * | 2004-05-22 | 2005-11-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834348B2 (en) | 2008-03-04 | 2010-11-16 | Samsung Electronics Co., Ltd. | Display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1715531A1 (en) | 2006-10-25 |
| US20060237789A1 (en) | 2006-10-26 |
| JP2010239143A (ja) | 2010-10-21 |
| US7550766B2 (en) | 2009-06-23 |
| KR20060111273A (ko) | 2006-10-26 |
| CN101924140B (zh) | 2013-01-16 |
| CN101924140A (zh) | 2010-12-22 |
| JP2006303499A (ja) | 2006-11-02 |
| CN1862835B (zh) | 2011-05-18 |
| CN1862835A (zh) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101924140B (zh) | 薄膜晶体管及包括薄膜晶体管的平板显示器 | |
| KR100875101B1 (ko) | 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법 | |
| KR100544144B1 (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| US8710502B2 (en) | Thin film transistor and flat panel display device including the same | |
| KR100669762B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| KR100659103B1 (ko) | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법 | |
| JP5084184B2 (ja) | 有機薄膜トランジスタ、その製造方法、及びそれを備えた有機発光ディスプレイ装置 | |
| JP4602920B2 (ja) | 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法 | |
| KR100603397B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| KR100670379B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 | |
| KR100719546B1 (ko) | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법 | |
| KR100846589B1 (ko) | 기판 정렬 방법 | |
| KR100647686B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치 | |
| KR20050077832A (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR20060105958A (ko) | 박막 트랜지스터의 제조방법 | |
| KR20060108943A (ko) | 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| KR20070005398A (ko) | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050422 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061020 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061113 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061114 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091029 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101026 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111028 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121102 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131031 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141030 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151030 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171101 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181101 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201102 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211027 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221025 Start annual number: 17 End annual number: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231023 Start annual number: 18 End annual number: 18 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241022 Start annual number: 19 End annual number: 19 |