KR100646787B1 - a manufacturing method of a thin film transistor array panel for a liquid crystal display - Google Patents
a manufacturing method of a thin film transistor array panel for a liquid crystal display Download PDFInfo
- Publication number
- KR100646787B1 KR100646787B1 KR1020000013632A KR20000013632A KR100646787B1 KR 100646787 B1 KR100646787 B1 KR 100646787B1 KR 1020000013632 A KR1020000013632 A KR 1020000013632A KR 20000013632 A KR20000013632 A KR 20000013632A KR 100646787 B1 KR100646787 B1 KR 100646787B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- forming
- protective insulating
- liquid crystal
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011368 organic material Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 101
- 239000004020 conductor Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 9
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052804 chromium Inorganic materials 0.000 abstract description 11
- 239000011651 chromium Substances 0.000 abstract description 11
- 238000000151 deposition Methods 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
기판 위에 게이트 배선을 이중막으로 형성하고 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 후, 그 위에 데이터 배선을 이중막으로 형성한다. 배선의 이중막은 하부의 크롬막과 상부의 알루미늄을 포함하는 도전막으로 한다. 데이터 배선 위에 보호 절연막을 증착한 후 그 위에 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 보호 절연막과 게이트 절연막을 식각하여 게이트 패드, 드레인 전극 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시킨다. 다음, 감광막 패턴을 마스크로 하여 게이트 패드, 드레인 전극 및 데이터 패드의 알루미늄막을 전면 식각한다. 다음, 감광막 패턴을 제거한 후 ITO 또는 IZO 따위의 투명 도전막으로 이루어진 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이때, 알루미늄막을 전면 식각할 때 보호 절연막 하부로 식각되는 언더 컷이 발생하지 않으므로 후속 공정에서 투명 도전막과의 전기적 연결의 신뢰성을 높일 수 있다. 한편, 보호 절연막을 유전율이 작은 유기물로 형성하고 알루미늄막을 전면 식각한 후 보호 절연막을 리플로우시키면 알루미늄막과 투명 도전막과의 접촉을 방지하며 플리커 및 크로스토크를 줄일 수 있다.A gate wiring is formed as a double film on the substrate, a gate insulating film, a semiconductor layer, and an ohmic contact layer are sequentially formed thereon, and then data wiring is formed as a double film thereon. The double film of the wiring is a conductive film containing a lower chromium film and an upper aluminum. After depositing a protective insulating film on the data line, a photosensitive film pattern is formed thereon. The protective insulating layer and the gate insulating layer are etched using the photoresist pattern as a mask to form contact holes exposing the gate pad, the drain electrode, and the data pad, respectively, and then the photoresist pattern is reflowed. Next, the aluminum film of the gate pad, the drain electrode, and the data pad is etched entirely using the photoresist pattern as a mask. Next, after removing the photoresist pattern, a pixel electrode, an auxiliary gate pad, and an auxiliary data pad made of a transparent conductive film such as ITO or IZO are formed. In this case, since the undercut that is etched into the lower portion of the protective insulating layer does not occur when the aluminum layer is fully etched, reliability of electrical connection with the transparent conductive layer may be improved in a subsequent process. On the other hand, if the protective insulating film is formed of an organic material having a low dielectric constant and the entire surface of the aluminum film is etched, then the protective insulating film is reflowed to prevent contact between the aluminum film and the transparent conductive film and to reduce flicker and crosstalk.
이중막, 리플로우, ITO, IZO, 언더 컷, 유전율, 플리커, 크로스토크Double layer, reflow, ITO, IZO, undercut, dielectric constant, flicker, crosstalk
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along the line II-II.
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,3A is a layout view of a thin film transistor substrate in a first step of manufacturing according to the first embodiment of the present invention,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,FIG. 3B is a cross-sectional view taken along line IIIb-IIIb in FIG. 3A;
도 4a는 도 3a 다음 단계에서의 배치도이고,FIG. 4a is a layout view in the next step of FIG. 3a;
도 4b는 도 4a에서 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,4B is a cross-sectional view taken along line IVb-IVb in FIG. 4A;
도 5a는 도 4a 다음 단계에서의 배치도이고,FIG. 5A is a layout view of the next step of FIG. 4A;
도 5b는 도 5a에서 Ⅴb-Ⅴb 선을 따라 잘라 도시한 단면도이고,5B is a cross-sectional view taken along the line Vb-Vb of FIG. 5A;
도 6a 내지 도 6c는 도 5b 다음 단계에서의 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도이고,6A through 6C are cross-sectional views illustrating a thin film transistor substrate in a next step of FIG. 5B according to a process sequence thereof.
도 7a는 도 6c 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,FIG. 7A is a layout view illustrating a thin film transistor substrate in the next step of FIG. 6C;
도 7b는 도 7a에서 Ⅶb-Ⅶb 선을 따라 잘라 도시한 단면도이고, FIG. 7B is a cross-sectional view taken along the line VIIb-VIIb of FIG. 7A;
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,8 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 9는 도 8에서 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이고,9 is a cross-sectional view taken along the line VII-VII in FIG. 8,
도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도이다.10A to 10C are cross-sectional views illustrating a thin film transistor substrate according to a second embodiment of the present invention in the order of their processes.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor substrate for a liquid crystal display device.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. A display device for controlling the amount of light transmitted by rearranging them.
이러한 액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선과 데이터선 및 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있다. It is common to have a thin film transistor for switching a voltage applied to an electrode in one substrate of the liquid crystal display. In addition to the thin film transistor, the thin film transistor substrate includes a gate line and a gate pad that receives a signal from the outside and transfers the signal to the gate line. A data line including a gate line, a data line, and a data pad for receiving a signal from the outside and transferring the signal to the data line are formed.
이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 심해진다. 이러한 신호의 지연을 감소시키기 위해 배선의 저항을 줄이는 것이 바람직한데, 이를 위해 알루미늄(Al)막 또는 알루미늄 합금(Al alloy)막을 이용하는 방법이 알려져 있다. In such a liquid crystal display, the larger the screen, the longer the wiring and the greater the delay of the signal transmitted through the wiring. In order to reduce the delay of the signal, it is desirable to reduce the resistance of the wiring. For this purpose, a method using an aluminum (Al) film or an aluminum alloy (Al alloy) film is known.
그러나, 알루미늄막 또는 알루미늄 합금막으로 배선을 형성하면 드레인 전극, 게이트 패드 및 데이터 패드의 알루미늄막이 ITO(indium tin oxide) 따위의 투명 도전막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해지는 문제점이 있다. 이러한 문제를 해결하기 위해 데이터 배선을 하부의 크롬막과 상부의 알루미늄막의 이중막으로 형성한 후 알루미늄막과 ITO막의 접촉을 피하기 위해 알루미늄막을 전면 식각하게 되는데, 이때는 알루미늄막의 언더 컷(under-cut)이 발생하여 공백이 형성되어 ITO막과 크롬막의 전기적 연결이 불량하게 된다.However, when the wiring is formed of an aluminum film or an aluminum alloy film, the aluminum film of the drain electrode, the gate pad, and the data pad is oxidized or corroded at a portion in contact with a transparent conductive film such as indium tin oxide (ITO), resulting in poor contact characteristics. There is this. In order to solve this problem, the data line is formed of a double layer of the lower chromium film and the upper aluminum film, and then the aluminum film is etched to avoid contact between the aluminum film and the ITO film. In this case, the aluminum film is under-cut. This occurs and a void is formed, resulting in poor electrical connection between the ITO film and the chromium film.
본 발명이 이루고자 하는 기술적 과제는 접촉 구멍을 통한 도전막 간의 전기적 연결의 신뢰성을 높이는 것이다. The technical problem to be achieved by the present invention is to increase the reliability of the electrical connection between the conductive film through the contact hole.
이러한 과제를 달성하기 위하여 본 발명에서는 배선을 상부막과 하부막으로 이루어진 이중막으로 형성하고 이를 덮는 보호 절연막에 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시키고 이를 마스크로 하여 상부막을 전면 식각한다.In order to achieve this problem, in the present invention, the wiring is formed of a double layer consisting of an upper layer and a lower layer, a contact hole is formed in a protective insulating layer covering the wiring, and the photoresist pattern is reflowed and the upper layer is etched entirely using the mask.
한편, 보호 절연막을 유전율이 작은 유기 절연막으로 형성하고 접촉 구멍을 통해 상부막을 전면 식각한 후 보호 절연막을 리플로우할 수도 있다. On the other hand, the protective insulating film may be formed of an organic insulating film having a low dielectric constant, the entire upper film is etched through the contact hole, and the protective insulating film may be reflowed.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트 배선을 형성한다. 다음, 게이트 배선을 덮는 게이트 절연막을 형성하고 그 위에 반도체층을 형성한다. 다음, 반도체층 및 게이트 절연막 위에 제1 상부막 및 제1 하부막을 포함하는 이중막으로 이루어진 데이터 배선을 형성한다. 다음, 데이터 배선 위에 보호 절연막을 형성하고 그 위에 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 보호 절연막 및 게이트 절연막을 식각하여 데이터 배선의 적어도 일부분을 드러내는 접촉 구멍을 형성한다. 다음, 감광막 패턴을 리플로우하여 접촉 구멍을 통하여 노출되어 있는 데이터 배선의 일부를 덮고 접촉 구멍을 통해 드러나 있는 제1 상부막을 식각한다. 다음, 감광막 패턴을 제거하고 보호 절연막 위에 접촉 구멍을 통해 데이터 배선과 연결되는 투명 도전체 패턴을 형성한다. 이때, 데이터 배선에서 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고, 투명 도전체 패턴은 드레인 전극 및 데이터 패드와 각각 연결되어 있는 화소 전극 및 보조 데이터 패드이다.When manufacturing a thin film transistor substrate for a liquid crystal display device according to the present invention, a gate wiring is first formed on an insulating substrate. Next, a gate insulating film covering the gate wiring is formed and a semiconductor layer is formed thereon. Next, a data line formed of a double layer including a first upper layer and a first lower layer is formed on the semiconductor layer and the gate insulating layer. Next, a protective insulating film is formed on the data wiring and a photosensitive film pattern is formed thereon. Next, the protective insulating film and the gate insulating film are etched using the photoresist pattern as a mask to form contact holes exposing at least a portion of the data line. Next, the photoresist pattern is reflowed to cover a portion of the data line exposed through the contact hole, and the first upper layer exposed through the contact hole is etched. Next, the photoresist pattern is removed and a transparent conductor pattern connected to the data line through the contact hole is formed on the protective insulating layer. In this case, portions exposed through the contact holes in the data line are drain electrodes and data pads, and transparent conductor patterns are pixel electrodes and auxiliary data pads respectively connected to the drain electrodes and data pads.
여기서, 제1 상부막은 알루미늄을 포함하는 도전막으로 이루어지는 것이 바람직하다.Here, it is preferable that a 1st upper film consists of a conductive film containing aluminum.
반도체층과 데이터 배선 사이에는 저항성 접촉층을 더 형성할 수도 있다.An ohmic contact layer may be further formed between the semiconductor layer and the data line.
한편, 데이터 배선을 드러내는 접촉 구멍을 형성하는 단계에서 게이트 배선의 일부분을 드러내는 접촉 구멍을 함께 형성하는 것이 바람직하다. 이때, 게이트 배선은 제2 상부막과 제2 하부막을 포함하는 이중막으로 이루어질 수 있으며, 게이트 배선의 접촉 구멍을 통해 드러나는 부분은 게이트 패드이고 데이터 배선의 제1 상부막을 식각할 때 게이트 패드의 제2 상부막을 함께 식각하는 것이 바람직하다. 이때, 투명 도전체 패턴은 ITO 또는 IZO로 이루어져 있으며 게이트 패드를 덮는 보조 게이트 패드를 더 포함할 수 있고, 제2 상부막은 알루미늄을 포함하는 도전막으로 이루어지는 것이 바람직하다.On the other hand, in the step of forming the contact hole for exposing the data wiring, it is preferable to form the contact hole for exposing a part of the gate wiring together. In this case, the gate line may be formed of a double layer including a second upper layer and a second lower layer, and the portion exposed through the contact hole of the gate line is a gate pad, and the first line of the gate line is etched when the gate line is etched. It is preferable to etch the two top films together. In this case, the transparent conductor pattern may further include an auxiliary gate pad made of ITO or IZO and covering the gate pad, and the second upper layer is preferably made of a conductive film including aluminum.
이러한 본 발명의 제조 방법에서는 배선의 상부막인 알루미늄막을 식각한 후 절연막 하부에 공백이 형성되지 않으므로 하부막과 그 위에 형성되는 투명 도전체 패턴의 전기적 연결의 신뢰성을 높일 수 있다.In the manufacturing method of the present invention, since a blank is not formed in the lower portion of the insulating layer after the aluminum layer, which is the upper layer of the wiring, is etched, reliability of the electrical connection between the lower layer and the transparent conductor pattern formed thereon can be improved.
본 발명의 다른 실시예에 따르면, 데이터 배선을 제1 상부막 및 제1 하부막을 포함하는 이중막으로 형성하고, 그 위에 데이터 배선 중 적어도 일부분을 드러내는 접촉 구멍을 갖는 보호 절연막을 형성한다. 다음, 접촉 구멍을 통해 드러나 있는 제1 상부막을 식각한 후, 보호 절연막을 리플로우하여 접촉 구멍을 통해 드러난 데이터 패드의 제1 하부막에 접촉시킨다. 다음, 보호 절연막 위에 투명 도전체 패턴을 형성한다. 이때, 데이터 배선에서 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고, 투명 도전체 패턴은 드레인 전극 및 데이터 패드와 각각 연결되어 잇는 화소 전극 및 보조 데이터 패드이다.According to another embodiment of the present invention, a data line is formed of a double layer including a first upper layer and a first lower layer, and a protective insulating layer having contact holes exposing at least a portion of the data line is formed thereon. Next, after etching the first upper layer exposed through the contact hole, the protective insulating layer is reflowed to contact the first lower layer of the data pad exposed through the contact hole. Next, a transparent conductor pattern is formed over the protective insulating film. In this case, portions exposed through the contact holes in the data line are drain electrodes and data pads, and transparent conductor patterns are pixel electrodes and auxiliary data pads connected to the drain electrodes and data pads, respectively.
이때, 보호 절연막은 4 이하의 유전율을 갖는 유기물로 형성하는 것이 바람직하며 이를 리플로우했을 때 제1 상부막이 보호 절연막으로 덮이게 된다. 이러한 보호 절연막을 사용하면 상판의 화소 전극과 데이터 배선이 보호 절연막을 사이에 두고 형성되는 기생 용량이 작아져 플리커 및 크로스토크의 발생을 줄일 수 있다.In this case, the protective insulating layer is preferably formed of an organic material having a dielectric constant of 4 or less, and when reflowed, the first upper layer is covered with the protective insulating layer. By using such a protective insulating film, the parasitic capacitance formed between the pixel electrode and the data wiring of the upper plate with the protective insulating film interposed therebetween can reduce the occurrence of flicker and crosstalk.
여기서, 화소 전극은 개구부 패턴을 갖는 것이 바람직하며, 보호 절연막은 감광성을 지닐 수도 있다.Here, the pixel electrode preferably has an opening pattern, and the protective insulating film may have photosensitivity.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art can easily practice the present invention. .
먼저, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 2.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along a line II-II.
절연 기판(10) 위에 하부의 크롬막(25)과 상부의 알루미늄막 또는 알루미늄-네오디뮴막 따위의 알루미늄 합금막(26)을 포함하는 이중막으로 이루어진 게이트 배선(20, 21, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(20), 게이트선(20)의 일부인 게이트 전극(21), 게이트선(20)에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(20)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(20, 21, 23) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(20, 21, 23)을 덮고 있다.A
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 n형 불순물이 도핑되어 있 는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(21)을 중심으로 양쪽으로 분리되어 형성되어 있다. A
저항성 접촉층(52, 53)과 게이트 절연막(30) 위에는 하부의 크롬막(65)과 상부의 알루미늄막 또는 알루미늄-네오디뮴막 따위의 알루미늄 합금막(66)을 포함하는 이중막으로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(21)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드(64)를 포함한다. On the ohmic contact layers 52 and 53 and the
여기서, 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)은 일부가 제거되어 하부의 크롬막(25, 65)이 드러나 있다.Here, portions of the aluminum layers 26 and 66 of the
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)은 드레인 전극(63)과 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 74)을 가지고 있을 뿐만 아니라 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있다. 여기서, 게이트 패드(23)와 드레인 전극(63), 데이터 패드(64)는 각각 접촉 구멍(73, 72, 74)을 통해 하부의 크롬막(25, 65)과 상부의 알루미늄막(26, 66)이 모두 드러나 있으며 계단 모양을 이루고 있다.A protective insulating
보호 절연막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 형성하는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 ITO 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질로 이루어져 있으며, 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되어 화상 신호를 인가받는다. 한편, 게이트 패드(23) 및 데이터 패드(64) 위에는 접촉 구멍(73, 74)을 통해 각각 이들과 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있는데, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다. On the protective insulating
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 7B and FIGS. 1 and 2.
먼저, 도 3a 및 도 3b에서와 같이 기판(10) 위에 하부의 크롬막(25)과 상부의 알루미늄막 또는 알루미늄 합금막(26)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 증착하고 패터닝하여 게이트 배선(20, 21, 23)을 형성한다. First, as shown in FIGS. 3A and 3B, the
다음, 도 4a 및 도 4b에서와 같이 게이트 절연막(30), 비정질규소층 및 도핑된 비정질규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å, 300Å 내지 600Å의 두께로 차례로 증착한 후, 상부의 두 층을 함께 패터닝하여 반도체층(41)과 분리되지 않은 저항성 접촉층(51)을 형성한다.Next, as shown in FIGS. 4A and 4B, the
다음, 도 5a 및 도 5b에서와 같이 저항성 접촉층(51) 및 게이트 절연막(30) 위에 크롬막(65)과 알루미늄막 또는 알루미늄 합금막(66)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 차례로 증착하고 패터닝하여 데 이터 배선(61, 62, 63, 64)을 형성한다.Next, as shown in FIGS. 5A and 5B, the
다음, 도 6a에서와 같이 질화규소를 화학 기상 증착법 따위를 이용하여 1,500Å 내지 4,000Å의 두께로 증착하여 보호 절연막(70)을 형성하고 그 위에 감광막을 도포한 후 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64) 위의 보호 절연막(70)을 드러내는 감광막 패턴(90)을 형성한다. 다음, 감광막 패턴(90)을 마스크로 하여 보호 절연막(70)과 게이트 절연막(30)을 함께 식각함으로써 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)을 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다.Next, as shown in FIG. 6A, silicon nitride is deposited to a thickness of 1,500 kPa to 4,000 kPa using a chemical vapor deposition method to form a protective insulating
다음, 도 6b에서와 같이 감광막 패턴(90)을 리플로우하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)의 일부를 덮는 새로운 감광막 패턴(91)을 형성한다. Next, as illustrated in FIG. 6B, the
다음, 도 6c에서와 같이 감광막 패턴(91)을 마스크로 하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 드러난 알루미늄막(26, 66)을 전면 식각한다. 이때, 리플로우를 통해 감광막 패턴(91)이 알루미늄막(26, 66)을 덮는 정도를 조절하여 전면 식각 시에 알루미늄막(26, 66)이 보호 절연막(70) 하부로 과도 식각되지 않도록 하는 것이 바람직하다. Next, as shown in FIG. 6C, the exposed
다음, 남아 있는 감광막 패턴(91)을 제거하면 도 7a 및 도 7b에서와 같이 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 크롬막(25, 65)을 드러내며 알루미늄막(26, 66)의 일부도 드러내는 계단 모양의 접촉 구멍(73, 72, 74)이 형성된다.
Next, when the remaining
다음, 앞의 도 1 및 도 2에서와 같이 ITO 또는 IZO 따위의 투명 도전 물질을 증착하고 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIGS. 1 and 2, the transparent conductive material such as ITO or IZO is deposited and patterned to form the
이와 같이, 보호 절연막(70)에 접촉 구멍(73, 72, 74)을 형성한 후 그 위의 감광막 패턴(90)을 리플로우시켜 알루미늄막(26, 66)을 전면 식각하면 알루미늄막(26, 66)이 보호 절연막(70) 하부로 식각되는 언더 컷이 발생하지 않게 되어 그 위에 투명 도전 물질이 형성되었을 때 공백이 형성되지 않는다. As described above, after the contact holes 73, 72, and 74 are formed in the protective insulating
한편, 보호 절연막(70)을 유전율이 작은 유기물로 형성할 수도 있는데, 이에 대하여 도 8 내지 도 10c를 참조하여 본 발명의 제2 실시예로 설명한다.Meanwhile, the protective insulating
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9는 도 8에서 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다. 도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도로서, 본 발명의 제2 실시예에 따라 데이터 배선(61, 62, 63, 64)을 형성한 이후의 공정을 차례로 도시한 것이다.FIG. 8 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line VIII-VIII of FIG. 8. 10A to 10C are cross-sectional views illustrating a thin film transistor substrate according to a second embodiment of the present invention in the order of their processing. The data wirings 61, 62, 63, and 64 are shown according to a second embodiment of the present invention. The process after formation is shown in order.
도 8 및 도 9에서와 같이, 본 발명의 제2 실시예에 따라 제조된 박막 트랜지스터 기판은 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64) 부분이 본 발명의 제1 실시예와 다르다. 보호 절연막(70)에 형성되어 있는 접촉 구멍(73, 72, 74)을 통해 각각 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)이 제거되어 크롬막(25, 65)이 드러나 있고, 보호 절연막(70)이 알루미늄막(26, 66)의 측면을 덮고 있다. 따라서, ITO 또는 IZO와 같은 투명 도전 물 질로 이루어진 보조 게이트 패드(83), 화소 전극(80) 및 보조 데이터 패드(84)와 알루미늄막(26, 66)이 접촉하는 부분이 없으므로 알루미늄막(26, 66)의 측면이 산화되는 것을 방지할 수 있다. 8 and 9, in the thin film transistor substrate manufactured according to the second embodiment of the present invention, a portion of the
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 간략히 설명한다. Next, a method of manufacturing the thin film transistor substrate according to the second embodiment of the present invention will be briefly described.
먼저, 도 10a에서와 같이 게이트 절연막(30) 및 데이터 배선(61, 62, 63, 64) 위에 유전율이 작은 유기물로 보호 절연막(70)을 형성한 후, 그 위에 감광막 패턴(도시하지 않음)을 형성하고 건식 식각을 실시하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다. 한편, 보호 절연막(70)을 감광성을 지닌 유기물로 형성하는 경우에는 접촉 구멍(73, 72, 74)을 형성하기 위해 감광막 패턴을 따로 형성하지 않고 노광한 후 현상하면 된다. First, as shown in FIG. 10A, a protective insulating
다음, 도 10b에서와 같이 접촉 구멍(73, 72, 74)을 통해 드러난 알루미늄막(26, 66)을 전면 식각한다. 이렇게 하면 게이트 절연막(30) 및 보호 절연막(70) 하부로 알루미늄막(26, 66)이 과도 식각되어 빈 공간이 만들어진다. Next, as shown in FIG. 10B, the
다음, 도 10c에서와 같이 보호 절연막(70)을 리플로우시켜 게이트 절연막(30) 및 보호 절연막(70) 하부에 생긴 빈 공간을 보호 절연막(70)으로 채운다. 이때, 보호 절연막(70)은 알루미늄막(26, 66)의 측면에서 1㎛ 이상 덮이는 것이 바람직하다.Next, as shown in FIG. 10C, the protective insulating
다음, 앞서의 도 8 및 도 9에서와 같이 ITO 또는 IZO와 같은 투명 도전 물질 을 증착하고 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as illustrated in FIGS. 8 and 9, a transparent conductive material such as ITO or IZO is deposited and patterned to form the
이와 같이 하면 알루미늄막(26, 66)이 투명 도전 물질과 직접 접촉하여 접촉 저항이 커지는 문제점을 방지할 수 있다. In this way, the problem that the
또한, 화면이 대형화되면서 발생하는 플리커 및 크로스토크 현상에 의해 화질이 불량해지는 문제점을 해결할 수 있다. 이에 대하여 다음에서 설명한다. In addition, it is possible to solve the problem of poor image quality due to flicker and crosstalk phenomena that occur when the screen is enlarged. This will be described below.
박막 트랜지스터 기판에 대응하는 상판(도시하지 않음)에는 화소 전극(80)에 대응하는 영역에 색 필터(도시하지 않음)가 형성되어 있고 색 필터 사이에는 블랙 매트릭스(도시하지 않음)가 형성되어 있으며, 그 위 전면에는 ITO와 같은 투명 도전 물질로 이루어진 공통 전극(도시하지 않음)이 형성되어 있다. 이와 같이 색 필터가 형성되어 있는 상판, 즉 색 필터 기판과 박막 트랜지스터 기판 사이에는 액정(도시하지 않음)이 주입되어 있다. 여기서, 화면이 대형화되면서 색 필터 기판의 크기도 커지는데, 이에 따라 공통 전극의 저항이 증가하게 되어 플리커 및 크로스토크 현상이 심해져 화질이 불량해진다. 이러한 문제점을 해결하기 위해 보호 절연막(70)을 유전율이 작은 유기물로 형성함으로써, 데이터 배선(61, 62, 63, 64)과 공통 전극이 액정 및 보호 절연막(70)을 사이에 두고 각각 이루는 액정 용량과 기생 용량의 커플링이 작아져 플리커 및 크로스토크를 감소시킬 수 있다. 이때, 유기물의 유전율은 4 이하인 것이 바람직하다. In the upper plate (not shown) corresponding to the thin film transistor substrate, a color filter (not shown) is formed in a region corresponding to the
이와 같이 접촉 구멍을 통해 알루미늄막과 투명 도전막이 직접 접촉하지 않는 구조는 광시야각 액정 표시 장치에도 적용될 수 있다. 광시야각 액정 표시 장 치에서는 화소 전극 및 공통 전극에 개구부 패턴이 형성되어 있고 이들에 의해 형성되는 프린지 필드(fringe field)에 의해 액정 분자가 사방으로 배열되는 다중 영역(multi-domain)이 형성되어 시야각이 개선되며, 개구부 패턴은 다양한 모양으로 형성될 수 있다. As such, the structure in which the aluminum layer and the transparent conductive layer do not directly contact through the contact hole may be applied to the wide viewing angle liquid crystal display device. In a wide viewing angle liquid crystal display device, opening patterns are formed in the pixel electrode and the common electrode, and a fringe field formed by them forms a multi-domain in which liquid crystal molecules are arranged in all directions, thereby forming a viewing angle. This is improved and the opening pattern can be formed in various shapes.
이와 같이 본 발명에서는 게이트 배선 및 데이터 배선을 하부의 크롬막과 상부의 알루미늄막으로 이루어진 이중막으로 형성하고 보호 절연막에 게이트 패드, 드레인 전극 및 데이터 패드를 드러내는 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시켜 상부막의 일부를 덮게 한 후 드러난 상부막을 전면 식각한다. 이렇게 하면 상부막이 보호 절연막 아래로 식각되는 언더 컷이 발생하지 않으므로 그 위에 형성되는 투명 도전막과의 전기적 연결의 신뢰성을 높일 수 있다. 한편, 보호 절연막을 유전율이 작은 유기물로 형성하고 접촉 구멍을 통해 상부막을 전면 식각한 후 보호 절연막을 리플로우시키면 상부막과 투명 도전막의 접촉을 방지하며 플리커 및 크로스토크 현상을 줄일 수 있다.As described above, in the present invention, the gate wiring and the data wiring are formed of a double layer made of a lower chromium film and an upper aluminum film, and a contact hole exposing the gate pad, the drain electrode, and the data pad is formed in the protective insulating film, and then the photosensitive film pattern is rippled. To cover a portion of the top layer and then etch the exposed top layer. In this case, since the undercut, in which the upper layer is etched under the protective insulating layer, does not occur, reliability of the electrical connection with the transparent conductive layer formed thereon can be improved. On the other hand, if the protective insulating film is formed of an organic material having a low dielectric constant, the entire upper layer is etched through the contact hole, and the protective insulating film is reflowed, the contact between the upper film and the transparent conductive film can be prevented and the flicker and crosstalk phenomenon can be reduced.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000013632A KR100646787B1 (en) | 2000-03-17 | 2000-03-17 | a manufacturing method of a thin film transistor array panel for a liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000013632A KR100646787B1 (en) | 2000-03-17 | 2000-03-17 | a manufacturing method of a thin film transistor array panel for a liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010091686A KR20010091686A (en) | 2001-10-23 |
KR100646787B1 true KR100646787B1 (en) | 2006-11-17 |
Family
ID=19656199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000013632A KR100646787B1 (en) | 2000-03-17 | 2000-03-17 | a manufacturing method of a thin film transistor array panel for a liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100646787B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9229283B2 (en) | 2011-12-12 | 2016-01-05 | Samsung Display Co., Ltd. | Display substrate including organic layer and method of manufacturing the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100683526B1 (en) * | 2000-12-29 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | Method Of Fabricating Detecting X-ray Device |
KR100945576B1 (en) * | 2002-11-27 | 2010-03-08 | 삼성전자주식회사 | Thin film transistor array panel for a liquid crystal display and manufacturing method thereof |
KR101748842B1 (en) | 2010-08-24 | 2017-06-20 | 삼성디스플레이 주식회사 | An organic light emitting display device and the manufacturing method thereof |
KR102066623B1 (en) | 2013-08-21 | 2020-01-17 | 삼성디스플레이 주식회사 | Display substrate and method of manufacturing display substrate |
CN110828487B (en) * | 2019-11-19 | 2022-05-20 | 京东方科技集团股份有限公司 | Display substrate, manufacturing method thereof and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216069A (en) * | 1991-12-09 | 1993-08-27 | Oki Electric Ind Co Ltd | Production of lower substrate of active matrix liquid crystal display |
KR100190023B1 (en) * | 1996-02-29 | 1999-06-01 | 윤종용 | Tft-lcd and fabrication method thereof |
KR20010028042A (en) * | 1999-09-17 | 2001-04-06 | 윤종용 | A manufacturing method of thin film transistor array panel for liquid crystal display |
KR20010084855A (en) * | 2000-02-29 | 2001-09-06 | 윤종용 | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof |
-
2000
- 2000-03-17 KR KR1020000013632A patent/KR100646787B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216069A (en) * | 1991-12-09 | 1993-08-27 | Oki Electric Ind Co Ltd | Production of lower substrate of active matrix liquid crystal display |
KR100190023B1 (en) * | 1996-02-29 | 1999-06-01 | 윤종용 | Tft-lcd and fabrication method thereof |
KR20010028042A (en) * | 1999-09-17 | 2001-04-06 | 윤종용 | A manufacturing method of thin film transistor array panel for liquid crystal display |
KR20010084855A (en) * | 2000-02-29 | 2001-09-06 | 윤종용 | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9229283B2 (en) | 2011-12-12 | 2016-01-05 | Samsung Display Co., Ltd. | Display substrate including organic layer and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20010091686A (en) | 2001-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100870013B1 (en) | a thin film transistor array panel and a method for manufacturing the panel | |
KR100905470B1 (en) | Thin film transistor array panel | |
KR100321925B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device | |
KR100348995B1 (en) | The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof | |
KR100646787B1 (en) | a manufacturing method of a thin film transistor array panel for a liquid crystal display | |
KR100783702B1 (en) | Thin film transistor array panel and method manufacturing the same | |
KR100580398B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
KR100646781B1 (en) | Methods for manufacturing thin film transistor panels for liquid crystal display | |
KR100552297B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
KR100623981B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
KR100635946B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
KR100338009B1 (en) | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof | |
KR100330097B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
KR100612993B1 (en) | Liquid crystal displays and panels for the same | |
KR100268105B1 (en) | Thin-film transistor substrate and manufacturing method thereof | |
KR100695295B1 (en) | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof | |
KR100870009B1 (en) | A contact portion of a wires, a method for manufacturing the contact portion, a thin film transistor array panel including the contact portion, and a method for manufacturing the panel | |
KR100720086B1 (en) | a manufacturing method of a thin film transistor array panel for a liquid crystal display | |
KR100333984B1 (en) | Liquid crystal display and manufacturing method thereof | |
KR100623976B1 (en) | thin film transistor substrate used in reflection type liquid crystal display and manufacturing method thereof | |
KR100508022B1 (en) | Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof | |
KR19990050745A (en) | Liquid crystal display substrate and its manufacturing method | |
KR100552289B1 (en) | Reflective liquid crystal display device and its manufacturing method | |
KR100315922B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device | |
KR100816334B1 (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111017 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |