[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100333984B1 - Liquid crystal display and manufacturing method thereof - Google Patents

Liquid crystal display and manufacturing method thereof Download PDF

Info

Publication number
KR100333984B1
KR100333984B1 KR1019990020522A KR19990020522A KR100333984B1 KR 100333984 B1 KR100333984 B1 KR 100333984B1 KR 1019990020522 A KR1019990020522 A KR 1019990020522A KR 19990020522 A KR19990020522 A KR 19990020522A KR 100333984 B1 KR100333984 B1 KR 100333984B1
Authority
KR
South Korea
Prior art keywords
gate
layer
pad
data
electrode
Prior art date
Application number
KR1019990020522A
Other languages
Korean (ko)
Other versions
KR20010001366A (en
Inventor
송진호
나병선
최시원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990020522A priority Critical patent/KR100333984B1/en
Publication of KR20010001366A publication Critical patent/KR20010001366A/en
Application granted granted Critical
Publication of KR100333984B1 publication Critical patent/KR100333984B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 게이트 배선을 형성하고 게이트 배선 위에 게이트 절연막, 비정질 규소층, 인(P) 등으로 고농도로 도핑된 비정질 규소층을 차례로 증착하고 패터닝하여 반도체층과 접촉층을 형성한 다음, 크롬을 증착하고 패터닝하여 데이터 배선을 형성한다. 데이터 배선을 식각 차단층으로 하여 소스 전극과 드레인 전극 사이의 접촉층을 식각하고 질화규소를 얇게 증착하여 보호 절연막을 형성하고, 컬러 필터층을 적층하고 패터닝하여 빨강, 파랑, 초록색의 컬러 필터를 형성한다. 다음 유기 절연막을 적층하고 패터닝하여 게이트 패드, 데이터 패드 및 드레인 전극을 노출시키는 접촉구를 형성하고, ITO를 증착하고 패터닝하여 개구부 패턴을 가지는 화소 전극과 보조 게이트 패드 및 보조 데이터 패드를 형성하여 박막 트랜지스터 기판을 제조한다. 이렇게 하면, 데이터 배선을 내화학성이 강한 물질로 이루어진 단일층으로 형성할 수 있어서 공정을 단순화할 수 있고, 데이터 배선을 광 차단막으로 사용하는 대신 상판의 블랙 매트릭스의 폭을 좁게 할 수 있어서 개구율을 증가시킬 수 있으며, 이를 통해 휘도가 향상되므로 휘도 향상을 위해 사용하는 DBEF(double brightness enhanced film)을 생략할 수 있다.A gate wiring is formed on an insulated substrate, and a silicon oxide layer heavily doped with a gate insulating film, an amorphous silicon layer, phosphorus (P), etc. is sequentially deposited and patterned on the gate wiring to form a semiconductor layer and a contact layer, and then chromium is deposited. And patterning to form data wiring. The contact layer between the source electrode and the drain electrode is etched using the data line as an etch stop layer, and silicon nitride is thinly deposited to form a protective insulating film, and the color filter layers are stacked and patterned to form red, blue, and green color filters. Next, an organic insulating layer is stacked and patterned to form a contact hole for exposing the gate pad, the data pad, and the drain electrode, and ITO is deposited and patterned to form a pixel electrode having an opening pattern, an auxiliary gate pad, and an auxiliary data pad to form a thin film transistor. Prepare the substrate. In this way, the data wiring can be formed of a single layer made of a material having high chemical resistance, so that the process can be simplified, and the width of the black matrix of the top plate can be narrowed instead of using the data wiring as a light blocking film, thereby increasing the aperture ratio. Since the brightness is improved through this, the double brightness enhanced film (DBEF) used to improve the brightness can be omitted.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}Liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}

본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor substrate for a liquid crystal display device.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

액정 표시 장치용 상부 기판은 투명한 기판 위에 빨강, 파랑 및 초록색의 컬러 필터(color filter)와 이들 컬러 필터 사이에 형성되어 있는 블랙 매트릭스(black matrix) 및 ITO(indium tin oxide) 등의 투명한 도전 물질로 이루어진 공통 전극을 포함한다. 공통 전극은 컬러 필터나 블랙 매트릭스의 위에 직접 형성될 수도 있으나, 프린지 필드(fringe field)를 형성하기 위하여 공통 전극에 일정한 패턴을 형성하는 경우에는 공통 전극 패터닝을 위한 식각 공정에서 그 하부의 컬러 필터가 손상되는 것을 방지하기 위하여 컬러 필터의 위에 유기 절연막을 적층하고 그 위에 공통 전극을 형성한다.The upper substrate for the liquid crystal display device is a transparent conductive material such as a red, blue and green color filter on the transparent substrate and a black matrix and indium tin oxide (ITO) formed between the color filters. It comprises a common electrode made up. The common electrode may be formed directly on the color filter or the black matrix. However, when a predetermined pattern is formed on the common electrode to form a fringe field, the lower color filter is etched in the etching process for common electrode patterning. In order to prevent damage, an organic insulating layer is laminated on the color filter and a common electrode is formed thereon.

그런데 공통 전극과 컬러 필터 등의 사이에 유기 절연막을 적층함으로 인해 잔상 현상이 심화되고, 공통 전극 신호가 패터닝된 공통 전극을 통해서만 전달되므로 신호가 겪는 저항이 증가한다. 이로 인해 공통 전극 전압이 인입점으로부터 멀어질수록 크게 강하하게 되어 공통 전극 전압이 위치에 따라 서로 다른 값을 가지게 되고, 이는 화면 깜박거림 현상(flicker)을 제어하는 것을 어렵게 만든다. 이러한 문제점은 화면이 대형화하면서 점점 더 심각해진다.However, after the organic insulating layer is stacked between the common electrode and the color filter, the afterimage phenomenon is intensified, and since the common electrode signal is transmitted only through the patterned common electrode, the resistance experienced by the signal increases. As a result, as the common electrode voltage moves away from the entry point, the common electrode voltage drops significantly, and the common electrode voltage has different values according to positions, which makes it difficult to control flicker. This problem becomes more serious as the screen becomes larger.

액정 표시 장치의 하부 기판에는 게이트선과 데이터선이 서로 절연되어 교차하고 있고, 박막 트랜지스터가 게이트선과 데이터선에 연결되어 있으며, 화소 전극이 박막 트랜지스터에 연결되어 있다. 여기서 박막 트랜지스터는 게이트선의 주사 신호에 의하여 개폐되는 스위치로서 기능하며, 스위치가 닫힌 상태에서는 데이터선을 따라 전달되는 화상 신호를 화소 전극에 전달한다.In the lower substrate of the liquid crystal display, the gate line and the data line are insulated from each other and cross each other, the thin film transistor is connected to the gate line and the data line, and the pixel electrode is connected to the thin film transistor. The thin film transistor functions as a switch that is opened and closed by a scan signal of a gate line, and transmits an image signal transmitted along the data line to the pixel electrode when the switch is closed.

그런데 화면이 대형화함에 따라 신호의 RC(resistance-capacitance) 지연 문제가 심각해지고 이를 해소하기 위해서는 게이트선이나 데이터선의 저항을 감소시키는 것이 필요하다. 그러나 저항 감소를 위해 게이트선이나 데이터선의 폭을 증가시키면 그 만큼 개구율이 감소하게 되므로 선폭을 증가시키는 대신 이들 신호선을 2중으로 형성하는 방법을 사용한다. 즉, 한층은 알루미늄-네오디늄과 같이 저항이 작은 물질로 형성하고 다른 한층은 크롬과 같이 화학적으로 안정적이고 다른 물질과의 접촉 특성이 우수한 물질로 형성하는 것이다. 그런데, 데이터선의 경우에는 저항이 작은 알루미늄-네오디늄 층이 나중에 ITO로 이루어지는 화소 전극을 패터닝하는 과정에서 ITO 식각제에 의하여 손상되므로 이를 방지하기 위하여 크롬층이 알루미늄-네오디늄 층을 둘러싸는 형태로 데이터선을 형성하는 것이 보통이다. 그런데 이러한 구조로 데이터선을 형성하기 위해서는 먼저 크롬층과 알루미늄-네오디늄 2중층을 증착하고 사진 식각 공정을 통하여 알루미늄-네오디늄 층을 패터닝한 다음, 다시 크롬층을 증착하고 2중으로 되어 있는 크롬층을 사진 식각하여야 한다. 즉, 데이터선 형성을 위해서만 2번의 식각 공정이 필요하게 되어 액정 표시 장치의 생산성 저하를 초래한다.However, as the screen becomes larger, the problem of delay-capacitance (RC) delay of the signal becomes serious and it is necessary to reduce the resistance of the gate line or the data line to solve the problem. However, if the width of the gate line or data line is increased to decrease the resistance, the aperture ratio decreases by that amount. Therefore, instead of increasing the line width, the signal lines are doubled. That is, one layer is formed of a material having low resistance, such as aluminum-neodynium, and the other layer is formed of a material that is chemically stable and has excellent contact properties with other materials, such as chromium. However, in the case of the data line, the aluminum-neodymium layer having a low resistance is damaged by an ITO etchant in the process of patterning a pixel electrode made of ITO later, so that the chromium layer surrounds the aluminum-neodynium layer in order to prevent this. It is common to form data lines. However, in order to form a data line with such a structure, first, the chromium layer and the aluminum-neodynium double layer are deposited, and the aluminum-neodynium layer is patterned through a photolithography process. Photo should be etched. That is, two etching processes are required only for forming the data lines, resulting in a decrease in productivity of the liquid crystal display.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 생산성을 향상시키는 것이다.An object of the present invention is to improve the productivity of a liquid crystal display device.

본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 개구율을 향상시키는 것이다.Another object of the present invention is to improve the aperture ratio of a liquid crystal display device.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2와 도 3은 각각 도 1의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선에 대한 단면도이고,2 and 3 are cross-sectional views taken along lines II-II 'and III-III' of FIG. 1, respectively.

도 4a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 중간 과정에서의 기판의 배치도이고,4A is a layout view of a substrate in an intermediate process of manufacturing a thin film transistor substrate according to an embodiment of the present invention;

도 4b와 도 4c는 각각 도 4a의 Ⅳb-Ⅳb'선과 Ⅳc-Ⅳc'선에 대한 단면도이고,4B and 4C are cross-sectional views taken along lines IVb-IVb 'and IVc-IVc' of FIG. 4A, respectively.

도 5a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 과정 중에서 도 4a 내지 도 4c의 다음 단계에서의 기판의 배치도이고,5A is a layout view of a substrate in a next step of FIGS. 4A to 4C during a process of manufacturing a thin film transistor substrate according to an embodiment of the present invention;

도 5b와 도 5c는 각각 도 5a의 Ⅴb-Ⅴb'선과 Ⅴc-Ⅴc'선에 대한 단면도이고,5B and 5C are cross-sectional views taken along lines Vb-Vb 'and Vc-Vc' of FIG. 5A, respectively.

도 6a는 도 5a 내지 도 5c의 다음 단계에서의 기판의 배치도이고,6A is a layout view of the substrate in the next step of FIGS. 5A-5C,

도 6b와 도 6c는 각각 도 6a의 Ⅵb-Ⅵb'선과 Ⅵc-Ⅵc'선에 대한 단면도이고,6B and 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively.

도 7a는 도 6a 내지 도 6c의 다음 단계에서의 기판의 배치도이고,FIG. 7A is a layout view of a substrate in the next step of FIGS. 6A-6C,

도 7b와 도 7c는 각각 도 7a의 Ⅶb-Ⅶb'선과 Ⅶc-Ⅶc'선에 대한 단면도이다.7B and 7C are cross-sectional views taken along the lines 'b-'b' and 'c-'c' of FIG. 7A, respectively.

이러한 과제를 해결하기 위하여 본 발명에서는 컬러 필터를 박막 트랜지스터 의 위에 형성한다.In order to solve this problem, the present invention forms a color filter on the thin film transistor.

구체적으로는, 절연 기판 위에 제1 방향으로 뻗어 있는 게이트선, 게이트선의 일단에 연결되어 있는 게이트 패드, 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선 위에 게이트 패드를 노출시키는 접촉구를 가지는 제1 절연막을 형성하며, 제1 절연막 위의 게이트 전극과 일부가 중첩되어 있는 반도체층을 형성한다. 반도체층 위에 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층을 형성하고, 접촉층의 위에 소스 전극, 드레인 전극, 게이트선과 교차하고 있으며 소스 전극과 연결되어 있는 데이터선 및 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성한 다음, 데이터 배선 위에 컬러 필터층을 형성한다. 다음, 컬러 필터층 위에 드레인 전극, 데이터 패드 및 게이트 패드를 노출시키는 접촉구를 가지는 제2 절연막을 형성하고, 제2 절연막위에 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하여 액정 표시 장치용 박막 트랜지스터 기판을 형성한다.Specifically, a gate wiring including a gate line extending in a first direction, a gate pad connected to one end of the gate line, and a gate electrode that is a branch of the gate line is formed on an insulating substrate, and the contact is formed to expose the gate pad on the gate wiring. A first insulating film having a sphere is formed, and a semiconductor layer in which part of the gate electrode on the first insulating film is overlapped is formed. A contact layer is formed on both sides of the semiconductor layer with the gate electrode at the center, and is connected to one end of the data line and the data line intersecting the source electrode, the drain electrode, and the gate line on the contact layer and connected to the source electrode. After forming a data line including a data pad, a color filter layer is formed on the data line. Next, a second insulating film having a contact hole exposing the drain electrode, the data pad and the gate pad is formed on the color filter layer, and a pixel electrode connected to the drain electrode through the contact hole is formed on the second insulating film to form a thin film for a liquid crystal display device. The transistor substrate is formed.

여기서, 컬러 필터 아래에 반도체층을 덮도록 보호 절연막을 더 형성할 수 있고, 제2 절연막 위에 각각 게이트 패드와 데이터 패드를 덮는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다. 또 제2 절연막은 감광성 유기 절연 물질로 형성할 수 있고, 게이트 배선과 데이터 배선은 알루미늄과 크롬 또는 알루미늄-네오디늄과 크롬의 이중층으로 형성할 수 있으며, 데이터선은 15㎛ 내지 25㎛ 사이의 폭을 가지도록 형성할 수 있다. 화소 전극은 개구부 패턴을 가지도록 형성할 수 있다.Here, a protective insulating layer may be further formed below the color filter to cover the semiconductor layer, and an auxiliary gate pad and an auxiliary data pad covering the gate pad and the data pad may be further formed on the second insulating layer. The second insulating film may be formed of a photosensitive organic insulating material, and the gate wiring and the data wiring may be formed of a double layer of aluminum and chromium or aluminum-neodynium and chromium, and the data line may have a width of between 15 μm and 25 μm. It can be formed to have. The pixel electrode may be formed to have an opening pattern.

이러한 박막 트랜지스터 기판과 공통 전극이 형성되어 있는 제2 기판을 마주하도록 배치하고 그 사이에 액정 물질을 주입 밀봉하여 액정 표시 장치를 제조할 수 있다.The liquid crystal display may be manufactured by arranging the thin film transistor substrate and the second substrate on which the common electrode is formed to face each other and injecting and sealing a liquid crystal material therebetween.

이 때, 제2 기판과 공통 전극 사이에 블랙 매트릭스를 더 형성할 수 있고, 화소 전극과 공통 전극은 개구부 패턴을 형성하여 화소 전극의 개구부 패턴과 공통 전극의 개구부 패턴이 중첩되어 화소 영역을 다수의 영역으로 분할하는 형태가 되도록 할 수 있다.In this case, a black matrix may be further formed between the second substrate and the common electrode, and the pixel electrode and the common electrode may form an opening pattern such that the opening pattern of the pixel electrode and the opening pattern of the common electrode overlap each other. It can be made to divide into areas.

이러한 구조의 박막 트랜지스터 기판은 절연 기판 위에 게이트 패드와 게이트선을 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 제1 절연막, 반도체층, 접촉층을 연속으로 적층하는 단계, 접촉층과 반도체층을 사진 식각하여 접촉층 패턴과 그 하부의 반도체층 패턴을 형성하는 단계, 접촉층 위에 형성되는 소스 전극 및 드레인 전극과 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선을 포함하는 기판 위에 컬러 필터층을 형성하는 단계, 컬러 필터층 위에 제2 절연막을 형성하는 단계 및 제2 절연막 위에 화소 전극을 형성하는 단계를 포함하는 공정을 통하여 제조할 수 있다.A thin film transistor substrate having such a structure includes forming a gate wiring including a gate pad and a gate line on an insulating substrate, sequentially laminating a first insulating film, a semiconductor layer, and a contact layer on the gate wiring, and forming a contact layer and a semiconductor layer. Forming a contact layer pattern and a semiconductor layer pattern under the photolithography, forming a data line including a source electrode and a drain electrode and a data pad formed on the contact layer; and a color filter layer on a substrate including the data line. Forming a second insulating film on the color filter layer, and forming a pixel electrode on the second insulating film.

이 때, 데이터 배선을 형성하는 단계 다음에 보호 절연막을 형성하는 단계를 더 포함할 수 있고, 화소 전극을 형성하는 단계에서 게이트 패드를 덮는 보조 게이트 패드와 데이터 패드를 덮는 보조 데이터 패드를 함께 형성할 수 있다. 제2 절연막은 감광성 유기 물질로 형성할 수 있고, 보호 절연막은 질화규소를 형성할 수 있다.In this case, the method may further include forming a protective insulating layer after forming the data line, and in the forming of the pixel electrode, the auxiliary gate pad covering the gate pad and the auxiliary data pad covering the data pad may be formed together. Can be. The second insulating film may be formed of a photosensitive organic material, and the protective insulating film may form silicon nitride.

그러면, 먼저 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2와 도 3은 각각 도 1의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 are cross-sectional views taken along lines II-II 'and III-III' of FIG. 1, respectively.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.First, a gate made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten (MoW) alloy, chromium (Cr), tantalum (Ta) or the like on the insulating substrate 10. Wiring is formed. The gate wiring is connected to the scan signal line or the gate line 22 extending in the horizontal direction and the gate line 22 and the gate pad 24 and the gate which receive the scan signal from the outside and transmit the scan signal to the gate line 22. A gate electrode 26 of the thin film transistor that is part of the line 22.

게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wirings 22, 24, and 26 may be formed in a single layer, but may also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) or Al / Mo Bilayers are an example.

게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.A gate insulating film 30 made of silicon nitride (SiN x ) is formed on the gate wirings 22, 24, and 26 to cover the gate wirings 22, 24, and 26.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(40)이 형성되어 있으며, 반도체(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.A semiconductor pattern 40 made of a semiconductor such as hydrogenated amorphous silicon is formed on the gate insulating layer 30, and an amorphous doped with an n-type impurity such as phosphorus (P) is heavily doped on the semiconductor 40. An ohmic contact layer pattern or intermediate layer patterns 55 and 56 made of silicon are formed.

접촉층 패턴(55, 56) 위에는 Cr 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)도 포함한다. 또 게이트선(22)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(67)도 데이터 배선(62, 64, 65, 66)과 같은 물질로 형성되어 있다. 유지 축전기용 도전체 패턴(67)은 후술할 화소 전극(71)과 연결되어 유지 축전기를 이룬다. 그러나, 화소 전극(71)과 게이트선(22)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(67)을 형성하지 않을 수도 있다.Data lines made of a conductive material such as Cr are formed on the contact layer patterns 55 and 56. The data line is a thin film transistor which is a branch of the data line 62 formed in the vertical direction, the data pad 64 connected to one end of the data line 62 to receive an image signal from the outside, and the data line 62. A drain electrode of the thin film transistor including a data line portion formed of the source electrode 65 of the thin film transistor, and separated from the data line portions 62, 64, and 65 and positioned opposite to the source electrode 65 with respect to the gate electrode 26. Also includes (66). In addition, the conductive capacitor conductor 67 for the storage capacitor positioned on the gate line 22 and overlapping is also formed of the same material as the data lines 62, 64, 65, and 66. The conductive pattern 67 for the storage capacitor is connected to the pixel electrode 71 to be described later to form a storage capacitor. However, the conductive capacitor pattern 67 for the storage capacitor may not be formed if the storage capacitor of sufficient size can be obtained only by the superposition of the pixel electrode 71 and the gate line 22.

이 때, 데이터선(62)은 20㎛ 내외로 종래(6㎛ 내지 7㎛)에 비하여 상당히 넓은 폭을 가지도록 할 수 있다. 따라서, 데이터 배선(62, 64, 65, 66)을 2중으로 형성하지 않더라도 저항을 충분히 낮게 할 수 있다. 물론, 필요에 따라서는 알루미늄-네오디늄 등과 같이 저항이 낮은 물질을 사용하여 데이터 배선(62, 64, 65, 66)을 2중으로 형성할 수도 있다. 이처럼 데이터 배선(62, 64, 65, 66)의 폭을 넓게 할 수 있는 것은 후술하는 바와 같이 컬러 필터를 박막 트랜지스터 기판에 형성하기 때문이며, 이 때 데이터 배선(62, 64, 65, 66)은 블랙 매트릭스의 기능도 겸한다.At this time, the data line 62 can be made to have a considerably wider width than about the conventional (6 micrometers-7 micrometers) within about 20 micrometers. Therefore, the resistance can be made sufficiently low even if the data lines 62, 64, 65, and 66 are not doubled. Of course, if necessary, the data lines 62, 64, 65, and 66 may be formed in duplicate by using a material having a low resistance such as aluminum-neodymium. The width of the data lines 62, 64, 65, and 66 can be widened because the color filter is formed on the thin film transistor substrate as described later. In this case, the data lines 62, 64, 65, and 66 are black. It also functions as a matrix.

데이터 배선(62, 64, 65, 66) 및 유지 축전기용 도전체 패턴(67)의 위에는 질화규소 따위로 이루어진 보호 절연막(91)이 기판 전면에 걸쳐 형성되어 있다. 이 절연막은 박막 트랜지스터의 채널부 반도체층(40)이 컬러 필터(90)와 직접 접촉하는 것을 막아 채널부가 오염되는 것을 방지하기 위한 것이다.On the data wirings 62, 64, 65, 66 and the conductor pattern 67 for the storage capacitor, a protective insulating film 91 made of silicon nitride is formed over the entire substrate. This insulating film is intended to prevent the channel portion semiconductor layer 40 of the thin film transistor from coming into direct contact with the color filter 90 to prevent contamination of the channel portion.

보호 절연막(91) 위에는 빨강, 파랑 및 초록색의 컬러 필터(90)가 형성되어 있다. 컬러 필터(90)는 이웃하는 두 게이트선(22)과 데이터선(62)이 교차하여 이루는 영역으로 정의하는 각 화소 영역마다 각각 빨강, 파랑, 초록색이 번갈아 배열되어 있다. 또 컬러 필터(90)에는 드레인 전극을 노출시키는 접촉구(81)와 유지축전기용 도전체 패턴(67)을 노출시키는 접촉구(82)가 형성되어 있다.Red, blue and green color filters 90 are formed on the protective insulating film 91. In the color filter 90, red, blue, and green colors are alternately arranged for each pixel area defined as a region where two neighboring gate lines 22 and data lines 62 intersect each other. In the color filter 90, a contact hole 81 for exposing the drain electrode and a contact hole 82 for exposing the conductive pattern 67 for the storage capacitor are formed.

컬러 필터(90)의 위에는 기판(10) 전면에 걸쳐 유기 절연막(80)이 적층되어 있다. 유기 절연막(80)에는 게이트 패드(24)와 데이터 패드(64)를 노출시키는 접촉구(83, 84)와 드레인 전극(66)을 노출시키는 접촉구(81) 및 유지 축전기용 도전체 패턴(67)을 노출시키는 접촉구(82)가 형성되어 있다. 여기서, 유기 절연막(80)은 감광성 유기 물질로 형성할 수 있으며, 이때에는 접촉구(81, 83, 84) 형성을 위한 유기 절연막(80) 패터닝을 노광과 현상 공정만을 통하여 완료할 수 있다.On the color filter 90, an organic insulating film 80 is stacked over the entire surface of the substrate 10. In the organic insulating layer 80, the contact holes 83 and 84 exposing the gate pad 24 and the data pad 64, the contact hole 81 exposing the drain electrode 66 and the conductor pattern 67 for the storage capacitor are formed. The contact hole 82 exposing) is formed. Here, the organic insulating layer 80 may be formed of a photosensitive organic material, and in this case, the organic insulating layer 80 for forming the contact holes 81, 83, and 84 may be patterned only through an exposure and development process.

유기 절연막(80) 위에는 접촉구(81, 82)를 통하여 드레인 전극(66)과 유지 축전기용 도전체 패턴(67)과 연결되어 있고 개구 패턴이 형성되어 있는 화소 전극(71)과 게이트 패드(24)를 덮고 있는 보조 게이트 패드(73) 및 데이터 패드(64)를 덮고 있는 보조 데이터 패드(74)가 형성되어 있다. 화소 전극(71)은 접촉구(81)를 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO 따위의 투명한 도전 물질로 만들어진다. 화소 전극(71)은 또한 유지 축전기용 도전체 패턴(67)과도 연결되어 있어서 유지 축전기용 도전체 패턴(67)과 중첩되어 있는 게이트선(22)과의 사이에서 유지 용량을 형성한다. 한편, 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 각각 게이트 패드(24)와 데이터 패드(64)와 외부 회로와의 접촉성을 보완하고 이들 패드(24, 64)를 보완하는 역할을 한다. 화소 전극(71)에 형성되어 있는 개구 패턴은 상판의 공통 전극에 형성되어 있는 개구 패턴(점선)과 함께 하나의 화소를 다수의 영역으로 분할하여 다양한 방향의 프린지 필드를 형성하기 위한 것이고, 이를 통해 시야각을 향상시킬 수 있다.On the organic insulating layer 80, the pixel electrode 71 and the gate pad 24, which are connected to the drain electrode 66 and the conductive capacitor 67 for the storage capacitor and have an opening pattern, are formed through the contact holes 81 and 82. ) And an auxiliary data pad 74 covering the auxiliary gate pad 73 and the data pad 64. The pixel electrode 71 is physically and electrically connected to the drain electrode 66 through the contact hole 81 to receive an image signal from the thin film transistor to generate an electric field together with the electrode of the upper plate, and is made of a transparent conductive material such as ITO. . The pixel electrode 71 is also connected to the conductive capacitor pattern 67 to form a storage capacitor between the conductive capacitor pattern 67 and the gate line 22 overlapping the conductive capacitor pattern 67. On the other hand, the auxiliary gate pad 84 and the auxiliary data pad 86 serve to complement the contact between the gate pad 24 and the data pad 64 and an external circuit, and to complement the pads 24 and 64, respectively. do. The opening pattern formed in the pixel electrode 71 is used to form fringe fields in various directions by dividing one pixel into a plurality of regions together with the opening pattern (dotted line) formed in the common electrode of the upper plate. The viewing angle can be improved.

이상과 같이 하판인 박막 트랜지스터 기판에 컬러 필터를 함께 형성함으로써 상판에는 종래 보다 좁은 폭의 블랙 매트릭스와 공통 전극만을 형성한다. 그런데 블랙 매트릭스로 사용되는 크롬 등은 화학적으로 안정하여 ITO 식각제에도 크게 영향받지 않으므로 유기 절연막을 사용하지 않고 ITO와 직접 접촉시켜 형성할 수 있는데 크롬은 도전 물질이므로 공통 전극 신호의 전달에 기여할 수 있어서, 공통 전극 전압이 인입점으로부터 멀어질수록 강하하는 것을 감소시킬 수 있다. 또 데이터 배선(62, 64, 65, 66)을 블랙 매트릭스로서 기능하도록 함으로써 상판 블랙 매트릭스의 폭은 대폭 감소시킬 수 있고, 결국 개구율이 증가한다.By forming the color filter together on the thin film transistor substrate which is the lower plate as described above, only the black matrix and the common electrode having a narrower width than the conventional one are formed on the upper plate. However, chromium, which is used as a black matrix, is chemically stable and is not significantly affected by ITO etchant, and thus can be formed by directly contacting ITO without using an organic insulating layer. Since chromium is a conductive material, it can contribute to the transmission of a common electrode signal. As the common electrode voltage moves away from the point of entry, the drop can be reduced. In addition, by making the data lines 62, 64, 65, and 66 function as black matrices, the width of the upper black matrices can be greatly reduced, and eventually the aperture ratio increases.

또한 화소 전극(71)과 데이터선(62) 사이에 컬러 필터(90)와 유기 절연막(80)이 두껍게 형성되어 있어서 이 둘 사이의 기생 용량이 감소하게 된다.In addition, since the color filter 90 and the organic insulating film 80 are formed thick between the pixel electrode 71 and the data line 62, the parasitic capacitance between the two is reduced.

그러면 도 3a 내지 도 7c와 앞서의 도 1 내지 도 3을 참고로 하여 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 7C and FIGS. 1 to 3.

먼저, 도 4a 내지 4c에 도시한 바와 같이, 크롬(Cr)과 알루미늄-네오디늄(Al-Nd) 따위의 도전체층을 스퍼터링 따위의 방법으로 연속 증착하고 사진 식각 방법으로 패터닝하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다. 이어서, 게이트 절연막(30), 비정질 규소층, 인(P) 등으로 고농도로 도핑된 비정질 규소층을 화학 기상 증착법을 이용하여 연속 증착하고, 패터닝하여, 일부가 게이트 전극(26)과중첩되는 형태가 되도록 반도체층(40)과 접촉층(50) 패턴을 형성한다.First, as shown in FIGS. 4A to 4C, a conductive layer such as chromium (Cr) and aluminum-neodymium (Al-Nd) is continuously deposited by a sputtering method and patterned by a photolithography method, thereby providing a substrate 10. A gate wiring including a gate line 22, a gate pad 24, and a gate electrode 26 is formed thereon. Subsequently, the amorphous silicon layer heavily doped with the gate insulating film 30, the amorphous silicon layer, the phosphorus (P), or the like is continuously deposited and patterned by using a chemical vapor deposition method, and a portion thereof is overlapped with the gate electrode 26. The semiconductor layer 40 and the contact layer 50 pattern are formed to be.

다음, 도 5a 내지 도 5c에 나타낸 바와 같이, 크롬이나 몰리브덴 등의 화학적으로 안정한 도전 물질을 증착하고 패터닝함으로써 데이터선(62), 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 동시에 유지 축전기용 도전체 패턴(67)도 형성한다. 이 때, 데이터 배선의 폭을 20 ㎛ 내외로 넓게 형성하여 광 차단막의 역할도 하도록 한다. 여기서, 데이터 배선은 종전과 같이 알루미늄 또는 알루미늄-네오디늄과 크롬 또는 알루미늄과 몰리브덴의 이중층으로 형성할 수도 있다. 이어서, 소스 전극(65)과 드레인 전극(66) 사이의 노출되어 있는 접촉층(50)을 식각하여 제거한다.Next, as illustrated in FIGS. 5A to 5C, the data line 62, the data line 62, the data pad 64, and the source electrode 65 are deposited by depositing and patterning a chemically stable conductive material such as chromium or molybdenum. And a data wiring including a drain electrode, and at the same time, a conductor pattern 67 for a storage capacitor is also formed. At this time, the width of the data wiring is formed to be about 20 μm wide to serve as a light blocking film. The data line may be formed of a double layer of aluminum or aluminum-neodynium and chromium or aluminum and molybdenum as before. Subsequently, the exposed contact layer 50 between the source electrode 65 and the drain electrode 66 is etched away.

다음, 도 6a 내지 도 6c에 나타낸 바와 같이, 기판(10) 전면에 질화규소 등을 스퍼터링 등의 방법으로 증착하여 보호 절연막(91)을 형성하고, 보호 절연막(91)의 위에 컬러 필터층(90)을 형성한다. 컬러 필터층(90)은 감광성 물질을 도포하고 노광, 현상하는 과정을 반복함으로써 빨강, 파랑, 초록색의 컬러 필터가 번갈아 배열되도록 형성한다.Next, as shown in FIGS. 6A to 6C, silicon nitride or the like is deposited on the entire surface of the substrate 10 by sputtering or the like to form a protective insulating film 91, and the color filter layer 90 is formed on the protective insulating film 91. Form. The color filter layer 90 is formed such that red, blue, and green color filters are alternately arranged by repeating a process of applying, exposing and developing a photosensitive material.

다음, 도 7a 내지 도 7c에 나타낸 바와 같이, 컬러 필터층(90)의 위에 유기 절연막(80)을 스핀 코팅(spin coating) 등의 방법으로 적층하고 패터닝하여 게이트 패드(24), 데이터 패드(64), 드레인 전극(66) 및 유지 축전기용 도전체 패턴(67)을 각각 노출시키는 접촉구(81, 82, 83, 84)를 형성한다. 이 때, 컬러 필터층(90)의 아래에 형성되어 있는 보호 절연막(91)도 함께 패터닝한다. 또 유기 절연막(80)은 감광성 물질로 형성할 수도 있는데, 이 때에는 마스크를 통한 노광과 현상 공정만으로 유기 절연막(80)을 패터닝할 수 있고, 보호 절연막(91)은 유기 절연막(80)을 식각 마스크로 하여 패터닝하면 된다.Next, as shown in FIGS. 7A to 7C, the organic insulating film 80 is stacked and patterned on the color filter layer 90 by spin coating or the like to form the gate pad 24 and the data pad 64. The contact holes 81, 82, 83, and 84 that expose the drain electrode 66 and the conductive pattern 67 for the storage capacitor are formed. At this time, the protective insulating film 91 formed under the color filter layer 90 is also patterned. In addition, the organic insulating layer 80 may be formed of a photosensitive material. In this case, the organic insulating layer 80 may be patterned only by exposure and development through a mask, and the protective insulating layer 91 may etch the organic insulating layer 80. Patterning may be performed.

마지막으로, 도 1 내지 도 3에 나타낸 바와 같이, ITO 등의 투명 도전 물질을 증착하고 사진 식각 방법으로 패터닝하여 개구부 패턴을 가지는 화소 전극(71)과 보조 게이트 패드(73) 및 보조 데이터 패드(74)를 형성한다. 이 때, 식각 방법으로는 건식은 물론 습식 식각 방법도 사용할 수 있다. 이는 하부에 유기 절연막이 형성되어 있기 때문에 가능한 것으로 종래 질화규소만으로 보호막을 형성한 경우에는 건식 식각 방법만 허용되었다.Finally, as shown in FIGS. 1 to 3, a transparent conductive material such as ITO is deposited and patterned by a photolithography method, thereby forming the pixel electrode 71, the auxiliary gate pad 73, and the auxiliary data pad 74 having an opening pattern. ). In this case, as an etching method, a dry etching method as well as a wet etching method may be used. This is possible because the organic insulating layer is formed on the lower side. When the protective layer is formed of silicon nitride only, only a dry etching method is allowed.

이상과 같은 방법으로 하부 기판을 형성하면, 상부 기판에는 블랙 매트릭스와 공통 전극만 형성하면 된다. 즉, 투명 기판 위에 크롬과 산화 크롬(CrOx)의 이중층을 형성하고 사진 식각 방법으로 패터닝하여 블랙 매트릭스를 형성한다. 블랙 매트릭스는 이외에도 유기 물질을 사용하여 형성할 수도 있다. 다음, ITO 등의 투명 도전 물질을 적층하고 패터닝하여 개구부 패턴을 가지는 공통 전극을 형성한다.When the lower substrate is formed in the above manner, only the black matrix and the common electrode need be formed on the upper substrate. That is, a double layer of chromium and chromium oxide (CrOx) is formed on the transparent substrate and patterned by photolithography to form a black matrix. The black matrix may also be formed using an organic material. Next, a transparent conductive material such as ITO is laminated and patterned to form a common electrode having an opening pattern.

이상의 제조 공정은 모두 종래 사용하던 설비 내에서 수행될 수 있으므로 별도의 설비를 요하지는 않는다.All of the above manufacturing process can be carried out in the equipment used in the prior art does not require a separate equipment.

이상과 같은 구조 및 방법으로 액정 표시 장치를 제조하면, 데이터 배선을 내화학성이 강한 물질로 이루어진 단일층으로 형성할 수 있어서 공정을 단순화할 수 있고, 데이터 배선을 광 차단막으로 사용하는 대신 상판의 블랙 매트릭스의 폭을 좁게 할 수 있어서 개구율을 증가시킬 수 있으며, 이를 통해 휘도가 향상되므로 휘도 향상을 위해 사용하는 DBEF(double brightness enhanced film)을 생략할 수 있다.If the liquid crystal display device is manufactured with the above structure and method, the data wiring can be formed in a single layer made of a material having high chemical resistance, so that the process can be simplified, and instead of using the data wiring as the light blocking film, Since the width of the matrix can be narrowed, the aperture ratio can be increased, and since the brightness is improved, the double brightness enhanced film (DBEF) used for brightness enhancement can be omitted.

Claims (23)

(정정) 절연 기판,Insulated substrate (correction), 상기 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선의 일단에 연결되어 있는 게이트 패드, 상기 게이트선에 전기적으로 연결되어 있는 게이트 전극을 포함하는 게이트 배선,A gate line formed on the insulating substrate and extending in a first direction, a gate pad connected to one end of the gate line, and a gate wire electrically connected to the gate line; 상기 게이트 배선 위에 형성되어 있으며 상기 게이트 패드를 노출시키는 접촉구를 가지는 제1 절연막,A first insulating film formed on the gate wiring and having a contact hole for exposing the gate pad, 상기 제1 절연막 위의 형성되어 있으며 상기 게이트 전극과 일부가 중첩되어 있는 반도체층,A semiconductor layer formed on the first insulating layer and partially overlapping the gate electrode; 상기 반도체층 위에 형성되어 있으며 상기 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층,A contact layer formed on the semiconductor layer and separated on both sides of the gate electrode; 상기 접촉층의 일 측의 위에 형성되어 있는 소스 전극, 상기 접촉층의 나머지 일 측의 위에 형성되어 있는 드레인 전극, 상기 게이트선과 교차하고 있으며 상기 소스 전극과 연결되어 있는 데이터선 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,A source electrode formed on one side of the contact layer, a drain electrode formed on the other side of the contact layer, a data line intersecting with the gate line and connected to the source electrode and one end of the data line. A data wiring comprising a connected data pad, 상기 데이터 배선 위에 형성되어 있는 컬러 필터층,A color filter layer formed on the data line, 상기 컬러 필터층 위에 형성되어 있으며 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드를 노출시키는 접촉구를 가지는 제2 절연막,A second insulating film formed on the color filter layer and having a contact hole for exposing the drain electrode, the data pad, and the gate pad; 상기 제2 절연막 위에 형성되어 있고 상기 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극A pixel electrode formed on the second insulating film and connected to the drain electrode through the contact hole; 을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.Thin film transistor substrate for a liquid crystal display device comprising a. 제1항에서,In claim 1, 상기 컬러 필터 아래에 형성되어 있으며 상기 반도체층을 덮고 있는 보호 절연막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.And a protective insulating layer formed under the color filter and covering the semiconductor layer. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제2 절연막 위에 형성되어 있고 각각 상기 게이트 패드와 상기 데이터 패드를 덮는 보조 게이트 패드와 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.And an auxiliary gate pad and an auxiliary data pad formed on the second insulating layer and covering the gate pad and the data pad, respectively. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제2 절연막은 유기 절연 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판The second insulating film is a thin film transistor substrate for a liquid crystal display device made of an organic insulating material. 제4항에서,In claim 4, 상기 제2 절연막은 감광성 물질인 액정 표시 장치용 박막 트랜지스터 기판.The second insulating film is a photosensitive material thin film transistor substrate for a liquid crystal display device. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 게이트 배선은 알루미늄과 크롬 또는 알루미늄-네오디늄과 크롬의 이중층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.The gate wiring is a thin film transistor substrate for a liquid crystal display device formed of a double layer of aluminum and chromium or aluminum-neodynium and chromium. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 데이터선은 15㎛ 내지 25㎛ 사이의 폭을 가지는 액정 표시 장치용 박막 트랜지스터 기판.The data line has a width of between 15 μm and 25 μm. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 데이터 배선은 알루미늄과 크롬 또는 알루미늄-네오디늄과 크롬의 이중층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.And the data line is formed of a double layer of aluminum and chromium or aluminum-neodynium and chromium. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 화소 전극은 개구부 패턴을 가지는 액정 표시 장치용 박막 트랜지스터 기판.And the pixel electrode has an opening pattern. 상기 제1항의 박막 트랜지스터 기판,The thin film transistor substrate of claim 1, 상기 박막 트랜지스터 기판과 마주보고 있는 제2 기판,A second substrate facing the thin film transistor substrate, 상기 제2 기판의 일면에 형성되어 있는 공통 전극,A common electrode formed on one surface of the second substrate, 상기 박막 트랜지스터 기판과 상기 제2 기판의 사이에 주입되어 있는 액정 물질A liquid crystal material injected between the thin film transistor substrate and the second substrate 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제10항에서,In claim 10, 상기 제2 기판과 상기 공통 전극의 사이에 형성되어 있는 블랙 매트릭스를 포함하는 액정 표시 장치.And a black matrix formed between the second substrate and the common electrode. 제11항에서, 상기 화소 전극과 상기 공통 전극은 개구부 패턴을 가지며 상기 화소 전극의 개구부 패턴과 상기 공통 전극의 개구부 패턴이 중첩되어 화소 영역을 다수의 영역으로 분할하는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 11, wherein the pixel electrode and the common electrode have an opening pattern, and the opening pattern of the pixel electrode and the opening pattern of the common electrode overlap to divide the pixel area into a plurality of areas. 절연 기판 위에 게이트 패드와 게이트선을 포함하는 게이트 배선을 형성하는 단계,Forming a gate wiring including a gate pad and a gate line on the insulating substrate, 상기 게이트 배선 위에 제1 절연막, 반도체층, 접촉층을 연속으로 적층하는 단계,Sequentially depositing a first insulating film, a semiconductor layer, and a contact layer on the gate wiring; 상기 접촉층과 반도체층을 사진 식각하여 접촉층 패턴과 그 하부의 반도체층 패턴을 형성하는 단계,Photo-etching the contact layer and the semiconductor layer to form a contact layer pattern and a semiconductor layer pattern thereunder; 상기 접촉층 위에 형성되는 소스 전극 및 드레인 전극과 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,Forming a data line including a source electrode, a drain electrode, and a data pad formed on the contact layer; 상기 데이터 배선을 포함하는 기판 위에 컬러 필터층을 형성하는 단계,Forming a color filter layer on the substrate including the data line; 상기 컬러 필터층 위에 제2 절연막을 형성하는 단계,Forming a second insulating film on the color filter layer; 상기 제2 절연막 위에 화소 전극을 형성하는 단계Forming a pixel electrode on the second insulating layer 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a. 제13항에서,In claim 13, 상기 데이터 배선을 형성하는 단계 다음에 보호 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.And forming a protective insulating film after forming the data line. 제13항 또는 제14항에서,The method of claim 13 or 14, 상기 화소 전극을 형성하는 단계에서 상기 게이트 패드를 덮는 보조 게이트 패드와 상기 데이터 패드를 덮는 보조 데이터 패드를 형성하는 박막 트랜지스터 기판의 제조 방법.Forming an auxiliary gate pad covering the gate pad and an auxiliary data pad covering the data pad in the forming of the pixel electrode. 제13항 또는 제14항에서,The method of claim 13 or 14, 상기 제2 절연막은 유기 절연 물질로 이루어진 박막 트랜지스터 기판의 제조 방법.And the second insulating film is made of an organic insulating material. 제16항에서,The method of claim 16, 상기 제2 절연막은 감광성 물질로 이루어진 박막 트랜지스터 기판의 제조 방법.The second insulating film is a method of manufacturing a thin film transistor substrate made of a photosensitive material. 제14항에서,The method of claim 14, 상기 보호 절연막은 질화규소로 이루어진 박막 트랜지스터 기판의 제조 방법.The protective insulating film is a method of manufacturing a thin film transistor substrate made of silicon nitride. (신설) 절연 기판,(Newly formed) insulation board, 상기 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선의 일단에 연결되어 있는 게이트 패드, 상기 게이트선에 전기적으로 연결되어 있는 게이트 전극을 포함하는 게이트 배선,A gate line formed on the insulating substrate and extending in a first direction, a gate pad connected to one end of the gate line, and a gate wire electrically connected to the gate line; 상기 게이트 배선 위에 형성되어 있으며 상기 게이트 패드를 노출시키는 접촉구를 가지는 제1 절연막,A first insulating film formed on the gate wiring and having a contact hole for exposing the gate pad, 상기 제1 절연막 위의 형성되어 있으며 상기 게이트 전극과 일부가 중첩되어 있는 반도체층,A semiconductor layer formed on the first insulating layer and partially overlapping the gate electrode; 상기 반도체층 위에 형성되어 있으며 상기 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층,A contact layer formed on the semiconductor layer and separated on both sides of the gate electrode; 상기 접촉층의 일 측의 위에 형성되어 있는 소스 전극, 상기 접촉층의 나머지 일 측의 위에 형성되어 있는 드레인 전극, 상기 게이트선과 교차하고 있으며 상기 소스 전극과 연결되어 있는 데이터선 및 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,A source electrode formed on one side of the contact layer, a drain electrode formed on the other side of the contact layer, a data line intersecting with the gate line and connected to the source electrode and one end of the data line. A data wiring comprising a connected data pad, 상기 게이트선 상에 형성되어 있는 유지 축전기용 도전성 패턴,A conductive pattern for a storage capacitor formed on the gate line, 상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극, 상기 데이터 패드, 상기 게이트 패드 및 상기 유지 축전기용 도전성 패턴을 노출시키는 접촉구를 가지는 제2 절연막,A second insulating film formed over the data line and having a contact hole for exposing the drain electrode, the data pad, the gate pad, and the conductive pattern for the storage capacitor; 상기 제2 절연막 위에 형성되어 있고 상기 접촉구를 통하여 상기 드레인 전극 및 상기 유지 축전기용 도전성 패턴과 전기적으로 연결되고 적어도 일부분이 상기 데이터선과 중첩되어 있는 화소 전극A pixel electrode formed on the second insulating layer and electrically connected to the drain electrode and the conductive pattern for the storage capacitor through the contact hole, and at least partially overlapping the data line; 을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.Thin film transistor substrate for a liquid crystal display device comprising a. (신설) 제19항에서,(New) from paragraph 19 상기 제2 절연막은 유기 절연막임을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.And the second insulating film is an organic insulating film. (신설) 제19항 또는 제20항에서,(Newly established) in 19 or 20, 상기 제2 절연막 위에 형성되어 있고 각각 상기 게이트 패드와 상기 데이터 패드를 덮는 보조 게이트 패드와 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.And an auxiliary gate pad and an auxiliary data pad formed on the second insulating layer and covering the gate pad and the data pad, respectively. (신설) 제21항에서,(New) from paragraph 21, 상기 게이트 배선은 알루미늄 혹은 알루미늄 합금을 포함하는 이중층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.The gate wiring is a thin film transistor substrate for a liquid crystal display device formed of a double layer containing aluminum or aluminum alloy. (신설) 제21항에서,(New) from paragraph 21, 상기 제2 절연막 하부에 컬러 필터층을 더 포함하는 액정 표시 장치용 박막트랜지스터 기판.The thin film transistor substrate of claim 2, further comprising a color filter layer under the second insulating layer.
KR1019990020522A 1999-06-03 1999-06-03 Liquid crystal display and manufacturing method thereof KR100333984B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020522A KR100333984B1 (en) 1999-06-03 1999-06-03 Liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020522A KR100333984B1 (en) 1999-06-03 1999-06-03 Liquid crystal display and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20010001366A KR20010001366A (en) 2001-01-05
KR100333984B1 true KR100333984B1 (en) 2002-04-26

Family

ID=19589884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020522A KR100333984B1 (en) 1999-06-03 1999-06-03 Liquid crystal display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100333984B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870699B1 (en) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 Array substrate and liquid crystal display device having same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437535A (en) * 1987-07-31 1989-02-08 Sumitomo Metal Ind Thin film semiconductor element
KR19980078722A (en) * 1997-04-29 1998-11-25 윤종용 LCD Display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437535A (en) * 1987-07-31 1989-02-08 Sumitomo Metal Ind Thin film semiconductor element
KR19980078722A (en) * 1997-04-29 1998-11-25 윤종용 LCD Display

Also Published As

Publication number Publication date
KR20010001366A (en) 2001-01-05

Similar Documents

Publication Publication Date Title
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100925458B1 (en) Thin film transistor array panel and manufacturing method thereof
KR100870013B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100321925B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device
KR20010104070A (en) Thin film transistor panels for liquid crystal display and methods for manufacturing the same
KR20010046652A (en) liquid crystal display with color filter and method for fabricating the same
KR20010026624A (en) The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof
KR100848108B1 (en) liquid crystal display, thin film transistor array plate and method for fabricating the plate
KR100580398B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100626600B1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR100646787B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100333984B1 (en) Liquid crystal display and manufacturing method thereof
KR100646790B1 (en) Thin film transistor substrate and its manufacturing method
KR100740927B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100612993B1 (en) Wide viewing angle liquid crystal display device and substrate used therein
KR100695298B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR20020056110A (en) array panel of liquid crystal display device and manufacturing method thereof
KR100330097B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100529574B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR100980017B1 (en) Thin film transistor array panel
KR100291268B1 (en) LCD Display
KR20000065687A (en) Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof
KR100777699B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100968562B1 (en) LCD Display
KR100992123B1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990603

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010830

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020412

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060308

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090303

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110315

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20120315

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140401

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 17

End annual number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200122