KR100608612B1 - 캡슐형 반도체 칩 패키지와 그 제조 방법 - Google Patents

Abstract

본 발명은 일면으로부터 소정의 깊이로 공동이 형성되어 있는 패키지 몸체와, 공동에 의해 형성된 패키지 몸체의 바닥면으로부터 내측면을 거쳐 일면에까지 도전성 잉크로 형성된 회로패턴, 그 회로패턴과 범프로 접합되어 전기적으로 연결되는 반도체 칩, 및 상기 반도체 칩이 봉지되도록 공동에 성형 수지가 채워져 형성된 봉지부를 포함하는 것을 특징으로 하는 캡슐형 반도체 칩 패키지와, ⒜일면으로부터 소정의 깊이로 공동이 형성되어 바닥면을 갖는 패키지 몸체에 도전성 잉크로 바닥면으로부터 일면에 연결되는 회로패턴을 형성하는 단계, ⒝바닥면에 도전성 재질로 범프가 형성된 반도체 칩을 회로패턴과 범프가 접합되도록 실장하는 단계, 및 ⒞ 액상의 성형 수지를 공동에 채워 넣은 후 경화시키는 단계를 포함하는 것을 특징으로 하는 캡슐형 반도체 칩 패키지 제조 방법에 관한 것이다. 이에 따르면, 일반적인 형태의 반도체 칩 패키지의 경우에 비하여 그 구조가 매우 단순하여 제조 공정이 크게 줄어든다. 따라서, 패키지 제조에 소요되는 비용과 설비 비용이 크게 감소되어 제조 원가가 감소되고, 공정의 단순화로 인하여 제조에 소요되는 시간도 단축될 수 있다.

반도체 패키지, 캡슐형 반도체 칩 패키지, 도전성 잉크, 캡슐 패키지, 범프

Description

캡슐형 반도체 칩 패키지와 그 제조 방법{Semiconductor Chip Package of Capsule Type and Manufacturing Method Thereof}

도 1은 일반적인 반도체 칩 패키지의 구조를 나타낸 단면도.

도 2는 본 발명에 의한 캡슐형 반도체 칩 패키지의 구조를 나타낸 단면도.

도 3a 내지 도 3c는 본 발명에 의한 캡슐형 반도체 칩 패키지 제조 공정도.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 반도체 칩 패키지 11: 반도체 칩

13: 범프 15: 패키지 몸체

15a: 바닥면 15b: 내측면

15c: 상면 17: 회로패턴

19: 성형 수지 21: 봉지부

30: 흡착 수단 40: 수지 도포기

본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 캡슐 형태의 패키지 몸체 내부에 반도체 칩이 내재되어 봉지되는 캡슐(capsule)형 반도체 칩 패키지와 그 제조 방법에 관한 것이다.

일반적으로 웨이퍼 조립 공정(fabrication)이 완료되어 집적회로가 형성된 반도체 칩은 조립 공정을 거쳐 전자기기 등의 실장에 적합하며 취급에 용이하도록 패키징(packaging)된다. 반도체 칩이 패키징 된 상태의 제품을 반도체 칩 패키지라 한다. 이러한 반도체 칩 패키지는 실장 형태에 따라 표면 실장형(surface mount type)과 삽입형(insert type)으로 구분되며, 현재 다핀화와 고밀도 실장에 유리한 표면 실장형이 다양한 형태로 개발되어 있는 실정이다. 대표적인 표면 실장형의 반도체 칩 패키지를 소개하기로 한다.

도 1은 일반적인 반도체 칩 패키지의 구조를 나타낸 단면도이다.

도 1을 참조하면, 일반적인 반도체 칩 패키지(100)는 다이패드(112)의 상면에 은-에폭시(Ag-epoxy)와 같은 접착제(113)에 의해 반도체 칩(111)이 부착되어 있고, 그 다이패드(112)와 이격되어 있는 내부리드(114)와 반도체 칩(111)이 금선과 같은 도전성 금속선(116)으로 와이어 본딩(wire bonding)되어 있으며, 물리적 또는 화학적인 외부 환경으로부터의 보호를 위하여 반도체 칩(111)과 내부리드(114) 및 도전성 금속선(116)이 봉지되도록 에폭시 몰딩 수지(EMC; Epoxy Molding Compound)와 같은 성형 수지로 패키지 몸체(117)가 형성되어 있고, 그 패키지 몸체(117)의 외부로 내부리드(114)와 일체형으로 형성된 외부리드(115)가 돌출되어 실장에 적합한 형태로 성형되어 있는 구조를 가지고 있다.

이와 같은 구조의 반도체 칩 패키지는 칩 실장(die attach) 공정, 와이어 본딩 공정, 수지 성형(molding) 공정, 경화(cure) 공정, 디플래쉬(deflash) 공정, 도금 공정, 및 절단/절곡 공정 등을 포함하는 일련의 공정에 의해 제조된다.

그러나 일반적인 형태의 반도체 칩 패키지의 경우 그 제조 공정이 복잡하고 그 구조가 간단하지 않기 때문에 패키지 제조에 소요되는 비용이 적지 않다. 이와 같은 단점을 극복하기 위한 다양한 형태의 패키지들에 대한 개발이 최근까지 많은 패키지 제조 업체들에서 지속적으로 이루어지고 있다.

본 발명의 목적은 일반적인 구조의 패키지와는 달리 제조 공정이 단순하고 제조 원가가 저렴한 특수한 형태의 반도체 칩 패키지와 그 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 캡슐형 반도체 칩 패키지는 일면으로부터 소정의 깊이로 공동이 형성되어 있는 패키지 몸체와, 공동에 의해 형성된 패키지 몸체의 바닥면으로부터 내측면을 거쳐 일면에까지 도전성 잉크로 형성된 회로패턴, 그 바닥면에 형성된 회로패턴과 범프로 접합되어 전기적으로 연결되는 반도체 칩, 및 그 반도체 칩이 봉지되도록 공동에 성형 수지가 채워져 형성된 봉지부를 포함하는 것을 특징으로 한다.

또한 상기 목적을 달성하기 위한 본 발명에 따른 캡슐형 반도체 칩 패키지 제조 방법은 ⒜ 일면으로부터 소정의 깊이로 공동이 형성되어 바닥면을 갖는 패키지 몸체에 도전성 잉크로 바닥면으로부터 내측면을 거쳐 일면에 연결되는 회로패턴을 형성하는 단계, ⒝ 도전성 재질로 범프가 형성된 반도체 칩을 바닥면의 회로패턴과 범프가 접합되도록 실장하는 단계, 및 ⒞ 액상의 성형 수지를 공동에 채워 넣 은 후 경화시키는 단계를 포함하는 것을 특징으로 한다.

이하 첨부 도면을 참조하여 본 발명에 따른 캡슐형 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.

도 2는 본 발명에 의한 캡슐형 반도체 칩 패키지의 구조를 나타낸 단면도이다.

도 2를 참조하면, 본 발명의 캡슐형 반도체 칩 패키지(10)는 일반적인 패키지 구조와는 달리 패키지 몸체(15)에 일정한 깊이의 공동이 형성되어 있고, 그 공동에 의해 형성되는 바닥면(15a)으로부터 내측면(15b)을 거쳐 패키지 몸체(15)의 일면(15c)으로 이어지도록 도전성 잉크로 회로패턴(17)이 형성되어 있다. 반도체 칩(11)은 범프(13)에 의해 도전성 잉크의 회로패턴(17)과 접합되도록 하여 전기적으로 연결되며 패키지 몸체(15)의 공동에 위치한다. 실장된 반도체 칩(11)과 그와 접합된 부분들은 성형 수지로 형성된 봉지부(21)에 의해 물리적으로나 화학적인 외부환경으로부터 보호된다. 이와 같은 구조의 캡슐형 반도체 칩 패키지(10)는 도전성 잉크로 회로패턴(17)이 형성되어 있는 구조로서 와이어 본딩이나 별도의 도금이 필요없는 간단한 구조이며, 전기적인 경로가 짧아 전기적 특성면에서 우수하며 제조 공정도 간단하다. 이와 같은 캡슐형 반도체 칩 패키지(10)의 제조 공정을 설명하기로 한다.

도 3a 내지 도 3c는 본 발명에 의한 캡슐형 반도체 칩 패키지 제조 공정도이다.

도 3a를 참조하면, 먼저 공동이 형성되어 있는 패키지 몸체(15)에 도전성 잉 크로 회로패턴(17)을 형성한다. 패키지 몸체(15)는 일반적으로 흡습 및 신뢰도 측면에서 양호한 글래스(glass)나 일반적인 플라스틱(plastic) 재질로 이루어지도록 하며, 패키지 몸체(15)에 형성된 공동은 반도체 칩(11)이 범프 본딩(bump bonding)에 의해 매립될 수 있는 깊이와 폭을 갖도록 한다. 공동에 의해 일면(15c)으로부터 일정한 깊이로 형성된 바닥면(15a)으로부터 내측면(15b)을 거쳐 패키지 몸체(15)의 일면(15c)에 걸쳐 도전성 잉크를 도포하여 회로패턴(17)을 형성한다. 이때 회로패턴(17)은 패키지 몸체(15)의 일면(15c)에서 두 방향으로 배치되도록 할 수도 있고 네 방향으로 배치되도록 형성할 수도 있으며, 회로패턴(17)을 구성하는 도전성 잉크는 범프 접합이 될 수 있는 화학 조성비를 갖도록 한다.

다음에 도전성 잉크로 형성된 회로패턴(17)과 전기적으로 연결되도록 반도체 칩(11)을 실장한다. 흡착 수단(30)으로 반도체 칩(11)을 흡착하여 회로패턴(17)과 그에 대응되는 범프(도 2의 13)가 접합되도록 회로패턴(17)에 반도체 칩(11)을 올려놓고 접합시킨다. 이때 반도체 칩(11)은 도전성 재질, 예컨데 금(Au) 재질의 범프(도 2의 13)가 미리 형성되어 있는 것을 사용한다. 회로패턴(17)과 그에 대응되는 범프(13)의 접합에 의해 반도체 칩(11)의 부착과 전기적인 연결이 동시에 이루어진다.

그리고 도 3b에 도시된 바와 같이 액상의 성형 수지(19)를 패키지 몸체(15)의 공동에 채워넣은 후 경화시킨다. 수지 도포기(40)를 이용하여 액상의 성형 수지(19)를 패키지 몸체(15)의 공동에 주입하여 반도체 칩(11)과 회로패턴(17)의 접합된 부분과 그 반도체 칩(11)이 봉지되도록 한다. 액상의 성형 수지(19)로는 에 폭시 몰딩 수지와 기본적인 물성은 유사하나 용액 형태로 가열시 경화되는 특성이 있는 코팅(coating) 수지가 사용될 수 있다. 코팅 수지는 일반적으로 150℃에서 2시간, 93℃에서 16시간 등 2 종류의 경화 조건을 가지고 있으며 경우에 따라 온도 조건의 차이를 두어 경화를 진행하는 단계 경화(step cure)가 가능하다.

그리고나서 액상의 성형 수지(19)가 완전히 경화되도록 소정의 분위기 온도 및 시간을 인가하면 성형 수지(19)는 경화되어 도 3c에서와 같이 봉지부(21)를 형성하게 된다. 이에 의해 캡슐형 반도체 칩 패키지(10)는 일면에 패키지 몸체(15)에 도전성 잉크로 형성된 회로패턴(17)이 노출되어 있는 형태가 된다. 이와 같이 제조된 캡슐형 반도체 칩 패키지(10)는 피엘씨씨(PLCC; Plastic Leaded Chip Carrier)나 큐에프엔(QFN; Qual Flat Non-lead)의 형태로 인쇄회로기판에 솔더링(soldering)을 통한 직접 접합이 가능하다.

이상과 같은 본 발명의 캡슐형 반도체 칩 패키지는 패키지 몸체 표면에 도전성 잉크를 사용하여 전기적 특성이 출력될 수 있도록 회로패턴을 형성하고 있어 칩 실장 공정의 진행만으로도 칩 실장과 와이어 본딩 효과를 가질 수 있다. 따라서, 패키지 제조 공정중 설비 단가가 높은 와이어 본딩 공정, 수지 성형 공정을 적용하지 않아도 된다. 또한, 일반적인 반도체 칩 패키지와 같은 리드를 갖고 있지 않아, 도금 공정이나 절단/절곡 공정이 필요하지 않다. 즉, 종래의 반도체 칩 패키지 제조 공정이 칩 실장, 와이어 본딩, 수지 성형, 경화, 도금, 마킹, 절단/절곡 등의 일련의 패키지 제조 공정을 따르는 데 비하여 본 패키지는 칩 실장, 수지 봉지, 경화를 거치는 간단한 공정으로 조립이 가능하다.

이상과 같은 본 발명에 의한 캡슐형 반도체 칩 패키지와 그 제조 방법에 따르면, 일반적인 형태의 반도체 칩 패키지의 경우에 비하여 그 구조가 매우 단순하여 제조 공정이 크게 줄어든다. 따라서, 패키지 제조에 소요되는 비용과 설비 비용이 크게 감소되어 제조 원가가 감소되고, 공정의 단순화로 인하여 제조에 소요되는 시간도 단축될 수 있다. 더욱이, 도금 공정을 생략할 수 있어 도금 공정에서 사용되는 환경 유해 물질의 사용이 필요없게 된다.

Claims (2)

1. 일면으로부터 소정의 깊이로 공동이 형성되어 있는 패키지 몸체와, 공동에 의해 형성된 패키지 몸체의 바닥면으로부터 내측면을 거쳐 일면에까지 도전성 잉크로 형성된 회로패턴, 상기 바닥면에 형성된 상기 회로패턴과 범프로 접합되어 전기적으로 연결되며 상기 패키지 몸체의 공동 내에 위치하는 반도체 칩, 및 상기 반도체 칩이 봉지되도록 공동에 성형 수지가 채워져 형성된 봉지부를 포함하는 것을 특징으로 하는 캡슐형 반도체 칩 패키지.
2. ⒜ 일면으로부터 소정의 깊이로 공동이 형성되어 바닥면을 갖는 패키지 몸체에 도전성 잉크로 바닥면으로부터 내측면을 거쳐 일면에 연결되는 회로패턴을 형성하는 단계; ⒝ 도전성 재질로 범프가 형성된 반도체 칩을 바닥면의 회로패턴과 범프가 접합되며 패키지 몸체의 공동 내에 위치하도록 실장하는 단계; 및 ⒞ 액상의 성형 수지를 공동에 채워 넣은 후 경화시키는 단계;를 포함하는 것을 특징으로 하는 캡슐형 반도체 칩 패키지 제조 방법.

Images