[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100418745B1 - 실리콘 결정화방법 - Google Patents

실리콘 결정화방법 Download PDF

Info

Publication number
KR100418745B1
KR100418745B1 KR10-2001-0031878A KR20010031878A KR100418745B1 KR 100418745 B1 KR100418745 B1 KR 100418745B1 KR 20010031878 A KR20010031878 A KR 20010031878A KR 100418745 B1 KR100418745 B1 KR 100418745B1
Authority
KR
South Korea
Prior art keywords
region
crystallization
grain
laser beam
mask
Prior art date
Application number
KR10-2001-0031878A
Other languages
English (en)
Other versions
KR20020094264A (ko
Inventor
정윤호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0031878A priority Critical patent/KR100418745B1/ko
Priority to US10/163,419 priority patent/US6825493B2/en
Publication of KR20020094264A publication Critical patent/KR20020094264A/ko
Application granted granted Critical
Publication of KR100418745B1 publication Critical patent/KR100418745B1/ko
Priority to US10/939,474 priority patent/US7071082B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 레이저 빔(laser beam)을 이용한 저온 실리콘 결정화방법 중 실리콘 그레인(grain)의 측면성장을 유도하는 방법(SLS : sequential lateral solidification)에 관한 것이다.
일반적으로, 레이저를 이용한 결정화 방법은 투과영역과 차단영역으로 구성된 마스크(mask) 상부에 (laser)레이저를 조사하면 마스크에 구성된 투과영역의 형상에 따라 레이저 빔(laser beam)의 패턴이 정의되며, 기판 상에 형성된 비정질 박막은 레이저빔의 패턴대로 결정화가 이루어진다.
종래에는 단일한 기판에 구동소자와 스위칭 소자를 동시에 구성하는 액정패널에 있어서, 상기 구동소자에 구성되는 액티브층과 상기 스위칭 소자에 구성되는 액티브층을 이루는 폴리실리콘을 형성할 경우, 상기 구동부의 액티브층을 형성하는 결정화 방법으로 기판의 전면적을 결정화 하거나, 상기 구동부와 화소부에 따라 서로 다른 마스크를 사용하였다.
전술한 바와 같은 방법은 공정수율 저하와 더불어 다수의 마스크를 사용해야 하기 때문에 생산성이 저하됨은 물론 비용이 상승하는 문제가 있다.
이러한 문제를 해결하기 위한 본 발명은, 동일한 마스크를 이용하여 상기 구동소자와 스위칭 소자가 위치하는 영역을 결정화하되, 상기 회로부를 결정화 할 경우에는 마스크의 이동거리(translation distance)를 짧게 하여 양질의 결정질 층을 얻고, 상기 화소부를 결정화 할 경우에는 마스크의 이동거리를 길게하여 전체적으로 결정화 시간을 단축하는 효과를 얻을 수 있다.

Description

실리콘 결정화방법{A method of crystallizing Si}
본 발명은 저온으로 폴리실리콘(poly silicon) 결정방법에 관한 것으로, 특히 그레인(grain)의 측면성장을 유도하는 결정화 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.
대면적, 고정세및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도가 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화라함.)기술이 국제특허 "WO 97/45827"과 한국 공개특허"2001-004129"에 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.
이러한 SLS기술을 실현하기 위한 SLS 장비는 이하, 도 1에 도시한 바와 같다.
상기 SLS 장비(32)는 레이저 빔(34)을 발생하는 레이저 발생장치(36)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(40)와, 기판(44)에 레이저 빔을 나누어 조사시키는 마스크(38)와, 상기 마스크(38)의 하부에 위치하여 상기 마스크를 통과한 레이저빔(34)을 일정한 비율로 축소하는 축소렌즈(42)로 구성된다.
상기 레이저빔 발생장치(36)는 광원에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 상기 집속렌즈(40)를 통해 레이저 빔(34)을 조사하게 된다.
상기 마스크(38)에 대응되는 위치에는 비정질 실리콘 박막이 증착된 기판(44)이 고정된 X-Y스테이지(46)가 위치한다.
이때, 상기 기판(44)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(46)를 미소하게 이동하여 줌으로써 결정영역을 점진적으로 확대해 나가는 방법을 사용한다.
전술한 구성에서, 상기 마스크(38)는 상기 레이저 빔을 통과시키는 투과영역(A)과, 레이저 빔을 흡수하는 차단영역(B)으로 구분된다.
상기 투과영역 사이의 거리(차단영역의 너비)은 그레인의 측면성장 길이를 결정한다.
전술한 바와 같은 종래의 SLS 결정화 장비를 이용하여 실리콘을 결정화하는 방법을 알아본다.
일반적으로, 결정질 실리콘은 상기 기판에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 선행 막을 증착 한 후에 이를 이용하여 형성한다. 상기 비정질 선행 막은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 선행 막을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정박막의 표면이 매우 거칠어져 전기적으로 특성이 좋지 않기 때문이다.
도 2는 탈수소화 과정을 거치고 임의의 영역이 결정화된 비정질 실리콘(52)막이 형성된 기판(54)이다.
도시한 바와 같이, 레이저 빔을 이용한 결정화는 기판(54)의 전 면적을 동시에 결정화 할 수 없다.
왜냐하면, 레이저 빔의 빔폭과 마스크(도 1의 38)의 크기가 제한되어 있기때문에 대면적으로 갈수록 상기 하나의 마스크(도 1의 38)를 여러번 정렬하고, 그 때마다 결정화 과정을 반복함으로써 결정화가 이루어진다.
이때, 상기 단일 마스크의 축소면적(C)만큼 결정화 된 영역을 한 블록이라 정의하면, 상기 한 블록내의 결정화 또한 다차(多次)의 레이저 빔 조사를 통해 이루어진다.
이하, 도 3a 내지 도 3e를 참조하여, 종래의 제 1 예에 따른 비정질 실리콘 막의 결정화 공정을 설명한다.(마스크에 구성되는 투과영역의 너비는 레이저 빔 조사시 성장하는 그레인의 길이의 두 배와 같거나 작다.)
이하, 도 3a 내지 도 3e는 상기 SLS 장비를 이용한 비정질 실리콘 박막의 결정화 과정을 순서대로 도시한 평면도이다.(이때, 도 2의 한 블록 단위의 결정화를 예를 들어 설명하였다. 또한, 상기 마스크에는 3개의 슬릿이 형성되었다고 가정하자.)
도 3a는 레이저 빔을 1차 조사하였을 경우, 비정질 실리콘이 결정질 실리콘으로 결정화된 단계를 도시한 도면이다.
먼저, 비정질 실리콘 박막(52)의 상부에 위치한 상기 마스크(미도시)를 통해 레이저 빔을 1차 조사한다. 이때, 조사된 레이저빔은 상기 마스크에 구성된 다수의 슬릿(도 2의 A)에 의해 나누어져 부분적(D,E,F)으로 비정질 실리콘 박막(52)을 녹여 액상화한다. 이와 같은 경우, 상기 레이저 에너지의 정도는 상기 비정질 실리콘 박막이 완전히 녹을 정도의 고 에너지 영역대(complete melting regime)를 사용한다.
상기 완전히 용융되어 액상화된 실리콘은 레이저 빔의 조사가 끝나면 비정질 실리콘 영역과 액상화된 실리콘 영역의 계면(56)에서 실리콘 그레인(58a)의 측면성장이 진행된다. 그레인의 측면성장은 상기 계면(56)에 대해 수직으로 일어난다.
일반적으로 레이저빔 조사공정으로 진행되는 결정성장의 길이는 일반적으로 1.5 내지 2㎛의 길이로 성장하게 되며, 빔 패턴이 상기 그레인 성장길이의 두 배보다 크다면, 상기 실리콘 영역의 양측 계면에서 각각 성장한 그레인과 그레인이 근접하는 영역은 다수의 핵생성영역(미세 다결정 실리콘 입자영역)(미도시)이 존재하게 된다.
반면, 도 3b(도 3a의 사각형상의 점선부분을 확대)에 도시한 바와 같이, 상기 투과영역(도 1의 A)의 너비가 상기 그레인 성장길이의 두배 보다 작으면, 상기 실리콘영역의 양측 계면에서 안쪽으로 수직하게 성장한 그레인은 중간지점(50)에서, 상기 각 그레인이 부딪히게 되면서 성장을 멈추게 된다.
전술한 바와 같은 1 차 레이저빔 조사를 통한 결정화 공정으로, 상기 마스크(도 1의 38)에 구성한 투과영역(도 1의 A)의 수만큼 한블럭 내에 부분적으로 결정화된 영역(D,E,F)이 발생한다.
따라서, 상기 각 결정영역은 제 1 그레인 영역(G1)과 충돌영역(I1)과 제 2 그레인 영역(H2)으로 구성된다.
이와 같은 결정을 시작으로 하여 그레인(grain)을 더욱 성장시키기 위해서는 상기 마스크(도 1의 38)의 투과영역(도 1의 38의 A)이 상기 제 2 그레인 영역(H1)과 상기 충돌영역(I1)을 포함하는 위치에 구성되어야 한다.
따라서, 도 3c에 도시한 바와 같이, 결정영역(G1)의 너비가 2㎛라면 상기 투과영역 패턴(레이저 빔 패턴)(A)은 최대 0.7㎛정도 이동하여 2차 레이저 빔을 조사하는 방법으로 그레인을 성장시키는 공정을 진행한다.
따라서, 도 3d에 도시한 바와 같이, 2 차 레이저빔 조사가 끝난 후의 실리콘 결정은, 상기 제 1 그레인 영역(도 3b의 G1)에 속하는 그레인이 연속하여 성장한 그레인(58b)으로 구성된 영역(G2)과 새롭게 발생한 그레인영역(H2)영역과 상기 두 그레인 영역(G2,H2)이 만나는 새로운 충돌영역(I2)으로 형성된다.
따라서, 전술한 바와 같은 공정을 다수 반복하여, 도 3e에 도시한 바와 같이 한블럭에 해당하는 비정질 박막을 결정질 실리콘 박막(59)으로 형성할 수 있다.
또한, 상기 블록단위의 결정화 공정을 반복하여, 큰 면적의 비정질 박막을 결정질 박막으로 형성할 수 있다.
그러나, 전술한 종래의 방법은 측면성장 길이가 긴 그레인을 얻을 수 있으나, 이와 같은 그레인 성장길이를 얻기 위해 상기 마스크 또는 스테이지(미도시)가 여러번 미소 이동하함으로써 결정화되는 방법이므로, 원하는 면적의 결정화를 이루기 위해서는, 상기 마스크 또는 스테이지를 이동하는 총 소요시간이 전체 결정화 공정시간에 대해 큰 비중을 차지하게 되어 공정 수율이 감소하는 원인이 된다.
따라서, 공정시간을 감소하기 위한 방법으로는 상기 투과영역과 투과영역 사이의 너비를 작게하는 방법(즉, 동일한 면적의 마스크로 비교할 경우, 투과영역의 개수를 다수개 구성하는 방법)을 사용할 수 있다. 이와 같은 방법은 레이저 빔 샷을 줄여 공정수율을 개선할 수 있으나, 상기 그레인의 성장길이가 짧기 때문에 구동소자의 액티브층으로 사용하기에는 적합하지 않다.
반면, 상기 그레인의 성장길이가 짧아도(그레인 성장길이 : 1㎛이하) 동작특성에 영향을 받지 않는 부분은 화소부에 구성하는 스위칭 박막트랜지스터의 액티브층이다.
따라서, 종래에는 결정화 시간을 단축하기 위해, 상기 구동회로가 구성되는 구동부와 상기 스위칭 소자가 구성되는 화소부의 결정공정을 진행할 경우, 별도로 제작된 마스크를 사용하였다.
즉, 상기 구동회로를 위한 마스크는 그레인 사이즈를 길게 하려고, 마스크에 구성하는 투과영역의 패턴 수를 적게 구성(투과영역 사이의 너비를 길게함)하고, 반드시 2차 레이저 빔 조사시에 빔 패턴이 1 차 레이저 빔 조사에 의해 결정화된 영역 중 충돌영역을 반드시 포함하도록 하여 결정화를 진행하였다.
반면, 상기 화소부에 사용되는 마스크는 상기 구동회로부에 사용된 마스크와 면적이 동일한 조건에서, 상기 투과영역의 개수를 다수개 넣어 구성한다.
따라서, 짧은 시간에 큰 면적을 결정화 할 수 있다.
이러한 경우의 그레인의 성장길이는 상기 구동 회로부에 해당하는 폴리실리콘층의 그레인의 성장길이에 비해 짧다.
전술한 바와 같은 방법으로 구동부와 화소부에 해당하는 폴리실리콘막을 형성할 수 있다.
종래의 결정화 공정은 마스크의 이동거리가 0.7㎛이기 때문에, 만약 결정성장 길이를 약 1.2㎛로 성장하도록 한다면, 상기 투과영역은 2㎛의 너비를 가지도록 구성하고 상기 투과영역 사이의 거리는 약 10㎛로 한다면, 상기 10㎛의 거리를 결정화하기 위해서는 약 16샷(shot)의 레이저 빔이 필요하다는 결론을 얻을 수 있다. 따라서, 다수의 레이저 빔(laser beam)을 조사하는 공정을 거쳐야 비로소 양질의 결정질을 가지는 폴리실리콘층을 얻을 수 있다.
그러나, 이러한 방법은 상기 레이저 빔의 조사횟수가 많아지면 많아질수록, 상기 레이저 조사회수에 비례하여 공정 수율이 감소된다.
반면, 상기 투과영역의 너비를 2㎛로, 상기 투과영역과 투과영역 사이의 거리를 4㎛로 하고, 마스크이 이동거리를 0.7㎛로 한다면, 한 블럭에 대한 결정화를 이루기 위해서는 9샷(shot)의 레이저빔 조사횟수가 필요하다.
전술한 방법에 비해 레이저빔의 조사횟수는 감소하였으나, 그레인의 성장길이(투과영역 사이의 거리)가 짧기 때문에 전체적으로 결정질 실리콘의 표면이 다수의 그레인 바운더리로 구성된 형태이다. 이와 같은 그레인의 형태는 캐리어(carrier)의 이동도(mobility)를 낮추기 때문에 이러한 폴리실리콘층은 구동소자에 사용하기엔 적합하지 않다.
이러한 문제를 해결하기 위한 방법으로, 상기 구동부와 화소부에 해당하는 폴리실리콘층을 형성하기 위한, 마스크를 달리하여 결정화 공정을 진행하는 방법을 사용할 수 있지만, 공정이 복잡할 뿐 아니라 마스크가 더 필요하기 때문에 재료비가 증가하여 생산비가 증가하는 원인이 된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명에 따른 결정화 방법은 동일한 마스크를 사용하여, 상기 구동부와 상기 화소부를 결정화하는 공정을 진행하되, 상기 각 회로부에서 허용하는 결정질을 얻기 위해, 상기 구동 회로부는 마스크패턴 (투과영역패턴)즉, 레이저 빔 패턴의 이동거리를 짧게 하고 상기 화소부에서는 레이저빔 패턴의 이동거리를 길게 하여 결정화를 진행한다.
따라서, 전술한 바와 같은 본 발명에 따른 결정화 방법을 사용하여 공정시간을 단축하여 생산수율을 향상하는 것을 목적으로 한다.
도 1은 SLS결정화 장비를 도시한 도면이고,
도 2는 결정화가 일부 진행된 기판을 도시한 도면이고,
도 3a 내지 도 3e는 종래의 폴리실리콘 결정화 방법을 공정순서에 따라 도시한 공정 평면도이고,
도 4는 구동부와 화소부로 구성된 액정패널을 개략적으로 도시한 평면도이고,
도 5는 본 발명에 사용되는 마스크를 개략적으로 도시한 평면도이고,
도 6a 내지 도 6d는 본 발명에 따른 액정패널의 구동부에 해당하는 결정화 공정을 순서에 따라 도시한 공정 평면도이고,
도 7a 내지 7d는 본 발명의 제 1 실시예에 따른 액정패널의 화소부에 해당하는 결정화 공정을 순서에 따라 도시한 공정 평면도이고,
도 8은 본 발명의 제 2 실시예에 따른 SLS결정화 공정에 사용되는 마스크의 개략적인 평면도이고,
도 9a 내지 도 9e는 본 발명의 제 2 실시예에 따른 액정패널의 구동부에 해당하는 결정화 공정을 순서에 따라 도시한 공정 평면도이고,
도 10a 내지 도 10e는 본 발명의 제 2 실시예에 따른 액정패널의 화소부에 해당하는 결정화 공정을 순서에 따라 도시한 공정 평면도이고,
도 11은 구동부와 화소부에 대응하는 본 발명의 결정화 방법에 따라 형성된 폴리실리콘층의 게이트 전압에 따른 드레인전류 값을 도시한 그래프이다.
도 12 는 본 발명에 따른 폴리실리콘 결정화 방법을 적용하여 제작된 스위칭 소자와 구동소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
208a :마스크의 이동거리가 1.7㎛일 경우, 게이트 전압에 대한 드레인 전류값.(드레인 전압값이 0.1V일 경우)
208b :마스크의 이동거리가 1.7㎛일 경우, 게이트 전압에 대한 드레인 전류값.(드레인 전압값이 10V일 경우)
210a : 마스크의 이동거리가 0.7㎛일 경우, 게이트 전압에 대한 드레인 전류값.(드레인 전압값이0.1V일 경우)
210b : 마스크의 이동거리가 0.7㎛일 경우, 게이트 전압에 대한 드레인 전류값.(드레인 전압값이 10V일 경우)
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 결정화 방법 비정질 실리콘이 증착된 기판을 준비하는 단계와; 기판을 다수의 셀로 정의하고, 상기 각 셀을 화소부와 구동부로 정의하는 단계와; 상기 기판 중 상기 구동부를 결정화하는 단계에 있어서, 상기 구동부의 상부에 막대 형태의 다수의 투과영역이 소정간격 이격되어 가로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 1차 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 투과영역을 통한 레이저 빔 패턴이 상기 제 1 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 2차 레이저 빔에 의해 상기 제 1 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 구동부를 결정화 하는 단계와;
상기 화소부를 결정화 하는 단계에 있어서,
화소부의 영역에 상기 구동부에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 이동하여 상기 투과영역과 동일한 형상의 레이저 빔 패턴이 상기 제 1 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인영역의 일부를 재결정화 하여 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인이 성장되는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때까지 결정화 공정을 진행하는 단계로 이루어진 화소부 결정화 단계를 포함한다.
상기 구동부에서의 마스크의 이동거리는 0.5㎛∼0.8㎛인 것을 특징으로 한다.
상기 화소부에서의 마스크의 이동거리는 1.5㎛∼1.8㎛인 것을 특징으로 한다.
상기 구동부에 형성된 결정질의 그레인 길이는 10㎛∼13㎛인 것을 특징으로 한다.
상기 화소부에 형성된 결정질의 그레인 길이는 1.5∼2㎛인 것을 특징으로 한다.
상기 마스크의 투과영역 패턴의 너비는 레이저 빔을 한번 조사하였을 경우 성장할 수 있는 그레인의 최대 성장길이 보다 작거나 같은 것을 특징으로 한다.
본 발명에 특징에 따른 측면성장 결정화 방법은 비정질 실리콘이 증착된 기판을 준비하는 단계와; 기판을 다수의 제 1 영역과 제 2 영역으로 정의하는 단계와; 상기 제 1 영역을 결정화 하는 단계에 있어서, 상기 제 1 영역의 상부에 막대 형태의 다수의 투과영역이 소정간격 이격되어 가로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 1차 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 투과영역을 통한 레이저 빔 패턴이 상기 제 1 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 2차 레이저 빔에 의해 상기 제 1 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 제 1 결저영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때까지 결정화 공정을 진행하는 단계로 이루어진 다수의 제 1 영역을 결정화하는 단계와; 상기 제 2 영역을 결정화 하는 단계에 있어서,
제 2 영역의 상부에 상기 제 1 영역에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 이용하여 상기 투과영역과 동일한 형상의 레이저 빔 패턴이 상기 제 1 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인영역의 일부를 재결정화 하여 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인이 성장되는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때까지 결정화 공정을 진행하는 단계로 이루어진 제 2 영역의 결정화 단계를 포함한다.
본 발명의 다른 특징에 따른 폴리실리콘을 결정화 하는 방법은 비정질 실리콘이 증착된 기판을 준비하는 단계와; 기판을 다수의 셀로 정의하고, 상기 각 셀을 화소부와 구동부로 정의하는 단계와; 상기 기판 중 상기 구동부를 결정화하는 단계에 있어서, 상기 구동부의 상부에 가로방향으로 구성된 막대형태의 다수의 투과영역이 소정간격 이격되어 세로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역에 연속하여 가로방향으로 결정화를 진행하는 단계와; 상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 결정영역과 동일한 구성으로 결정화가 연속하여 진행되는 단계와; 상기 가로방향으로 결정화를 연속으로 진행하여 기판의 가로방향으로의 결정화를 완료하는 제 1 결정화 단계와;
상기 제 1 결정화 단계가 완료되면, 상기 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 가로방향으로 미소하게 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 레이저 빔에 의해 상기 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 단계와; 상기 결정화 공정을 가로방향으로 반복하여 결정화를 완료하는 제 2 결정화 단계와; 상기 결정화 단계를 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 구동부를 결정화 하는 단계와;
상기 화소부를 결정화 하는 단계에 있어서,
화소부의 영역에 상기 구동부에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 단계와; 상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 제 1 결정영역에 연속하여 결정화가 진행되는단계와; 상기 가로방향으로 결정화를 연속으로 진행하여 기판의 가로방향으로의 결정화를 완료하는 제 1 결정화 단계와; 상기 제 1 결정화 단계가 완료되면, 상기 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인 영역의 일부를 재결정화 하여, 상기 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 성장시키는 단계와; 상기 결정화 공정을 가로방향으로 반복하여 결정화를 완료하는 제 2 결정화 단계와; 상기 결정화 단계를 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 화소부를 결정화 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 폴리실리콘 결정화 방법(SLS 결정화방법)을 아래의 실시예를 통해 상세히 설명한다.
-- 제 1 실시예 --
도 4는 액정패널의 구조를 개략적으로 도시한 평면도이다.
(액정패널의 가로 길이는 240mm로 하고, 상기 세로길이는 화소부를 190mm로 하고 상기 구동부의 세로길이를 10mm로 정의한다.)
도시한 바와 같이, 액정패널(100)은 화소부(102)와 구동부(104)로 구성되며, 상기 구동부(104)에는 CMOS소자(미도시)가 구성되며, 상기 화소부(102)에는 스위칭 특성을 가지는 박막트랜지스터(미도시)가 구성된다.
이때, 상기 구동부(104)에 구성되는 CMOS소자는 높은 이동(mobility)도를 필요로 하지만, 상기 화소부(102)에 구성되는 박막트랜지스터의 이동도는 상기 CMOS소자에 비해 낮은 이동도(Mobility)가 낮아도 충분한 동작특성을 나타낼 수 있다.
본 발명은 상기 구동부(104)와 화소부(102)를 결정화 할 경우 단일한 마스크를 사용하고, 이때 상기 구동부(104)와 화소부(102)에 해당하는 결정 영역에서, 상기 마스크의 이동거리(translation distance)(즉, 마스크의 투과영역 패턴을 통한 레이저 빔 패턴의 이동거리)를 달리하는 방법으로 결정화를 진행하는 것을 특징으로 한다.
도 5는 본 발명의 제 1 실시예에 따른 마스크를 개략적으로 도시한 평면도이다.
전술한 바와 같은 가로길이와 세로길이를 가지는 액정패널의 어레이기판에 폴리실리콘 막을 형성하기 위해 사용되는 본 발명에 따른 마스크(130)는 투과영역(132)과 차단영역(134)으로 구성되며, 상기 투과영역(132)의 너비(J)는 2㎛로 하고, 상기 차단영역의 너비(K)는 10㎛로 구성한다.
앞서 언급하였지만, 상기 10㎛의 결정화를 이루기 위해서는, 상기 구동부는 16샷 결정화를 실시하고, 상기 화소부는 7샷 결정화를 통해 결정화를 이룰 수 있다.
따라서, 마스크 패턴의 축소된 블록의 크기가 10㎜*10㎜인 경우를 사용하면 아래같다.
즉, 도 4의 액정패널의 영역을 결정화 하는 경우, 상기 구동부의 결정화에 필요한 레이저 샷 수는 240/10*16=384샷이고, 화소부의 결정화에 필요한 레이저 샷수가 [(240/10)*19]*7=3192가 되어 총 레이저 샷 수는 3576샷이 된다.
반면, 구동부의 성능을 확보하기 위해서 전체 면적을 구동부에 기준하여 이동거리를 0.7㎛로 결정화 하게 되면 총 샷수는 [(240/10)*20]*16=7680샷이 된다.
결과적으로, 샷 수는 2.14배 증가하여 생산성이 감소된다.
따라서, 이하 도 6과 도 7에서 설명한 바와 같이, 구동부와 화소부에 해당하는 영역의 특성에 맞는 결정화를 진행한다.
전술한 바와 같은 투과영역(132)과 차단영역(134)으로 구성된 마스크를 이용하여 이하, 도 6a 내지 도 6d를 참조하여 상기 액정패널의 구동부(도 4의 104)에 대응하는 영역을 결정화하는 공정을 설명한다.
구동부의 결정화 영역은 전술한 종래의 도 3a 내지 도 3e의 공정과 유사하므로 설명을 간략히 한다.
먼저, 비정질 실리콘막이 형성된 기판(200)을 전술한 SLS장비의 X-Y스테이지에 고정한다.
다음으로, 상기 마스크(도 5의 130)를 마스크 고정수단에 고정하여, 상기 기판(200)에 형성된 임의의 비정질 실리콘(미도시)영역과 대응하도록 위치시킨다.
다음으로, 도 6a에 도시한 바와 같이, 상기 마스크(미도시)에 레이저 빔을 조사하여, 상기 조사된 레이저빔이 상기 마스크의 투과영역 패턴(도 5의 132)을 통해, 상기 투과영역(도 5의 132 )의 형상과 동일한 레이저빔 패턴이 상기 비정질 실리콘 영역을 용융(melting)하도록 한다.
상기 용융된 영역과 용융되지 않은 영역의 경계인 비정질 영역의 양측계면(202)으로부터 실리콘의 그레인(grain)(204a)이 성장하기 시작하여 다수의 제 1 결정영역을 형성한다.
이때, 상기 제 1 결정영역은 전술한 바와 같이, 제 1 그레인 영역(L1)과 충돌영역(M)과 제 2 그레인 영역(L2)으로 구성된다.
다음으로, 도 6b에 도시한 바와 같이, 상기 1차 레이저 빔 조사로 다수의 영역이 결정화 되면, 상기 마스크(130)를 가로방향으로 약 0.7㎛이동하도록 하여 2 차 레이저 빔을 조사한다.
이와 같이 하면, 상기 제 1 그레인 영역(L1)의 일부와 상기 충돌영역(M)과 제 2 그레인 영역(L2)과 상기 0.7㎛이동한 만큼의 새로운 영역(0)이 용융되어 결정화가 진행된다.
결정화가 진행되면, 도 6c에 도시한 바와 같이, 상기 제 1 그레인 영역(도 6b의 L1) 중 용융되지 않은 영역의 그레인이 연속하여 성장하게 된다. 따라서, 도시한 바와 같이, 1 차 레이저빔 조사공정시 보다 더욱 성장한 그레인(204b)을 얻을 수 있다.
이와 같은 공정을 되풀이하여, 상기 차단영역(도 5의 K)의 너비만큼을 모두 결정화 할 때까지(즉, 각 투과영역에 의해 결정화된 영역이 만날때까지) 공정을 진행하게 되면, 도 6d에 도시한 바와 같이, 상기 구동부(도 4의 104)에는 약 12㎛의 성장 길이를 가지는 그레인(204c)으로 구성된 다수의 그레인영역(P)을 형성할 수 있다.
이하, 도 7a 내지 도 7d를 참조하여 상기 액정패널의 화소부에 해당하는 실리콘의 결정화 방법을 알아본다.
먼저, 도 7a에 도시한 바와 같이, 전술한 도 5의 마스크를 이용하여, 상기 마스크에 구성된 투과영역의 형상과 동일한 결정영역을 기판 위에 다수개 형성한다.
이때, 상기 투과영역(도 5의 132)의 너비(J)는 2㎛로 정의되어 있기 때문에 결정영역의 구성은 제 1 그레인 영역(L1)과 제 2 그레인 영역(L2)과, 상기 두 영역의 그레인의 충돌하는 충돌영역(M)으로 구성되는 제 1 결정영역(Q)을 형성한다.(구성이 동일하므로 도 6a와 동일한 부호를 사용함.)
다음으로, 도 7b에 도시한 바와 같이, 상기 마스크(130)를 약 1,7㎛(허용한도내에서 유동적인 값임) 이동한 후 2차 레이저빔을 조사하여 실리콘을 결정화한다.
2차 레이저빔을 조사하게 되면, 새로운 그레인 영역과 충돌영역으로 구성되는 결정영역이 형성되며, 이때 상기 제 1 결정영역(Q) 중 제 2 그레인 영역(L2)과 0.3㎛겹쳐져서 빔이 조사되므로, 새로운 결정영역의 그레인은 상기 제 2 그레인 영역(도 7a의 L2)에 속하는 그레인이 더욱 성장한 영역과, 새롭게 용융된 영역의 그레인이 서로 충돌하면서 결정화가 멈추게 된다.
따라서, 도 7c에 도시한 바와 같이, 2차 레이저 빔 조사에 의해 결정화된 영역은 1.7㎛의 그레인 길이를 가지는 결정영역(R)과, 1㎛의 그레인 길이를 가지는 결정영역(S)으로 구성된다.
전술한 바와 같은 결정화 공정을 가로방향으로 연속하여 진행하게 되면, 결과적으로, 도 7d에 도시한 바와 같이, 그레인(206)의 길이가 1.7㎛인 다수의 결정영역(U)이 연속하여 구성되는 형상이 된다.
전술한 바와 같은 결정화 공정은 전술한 도 4에 도시한 구동부(104)를 결정화하는 공정에 비해 상기 그레인(grain)의 성장 길이는 짧지만 결정화 시간이 단축되는 장점이 있다.
보통, 화소부(도 4의 102)에 형성되는 액티브층을 이루는 그레인(206)의 성장길이는 보통 1㎛정도 되면 충분한 이동도(mobility)를 얻을 수 있기 때문에, 이러한 결정화 방법은 화소부에 적합하다.
이하, 본 발명의 제 2 실시예를 제안하며, 제 2 실시예는 제 1 실시예와는 달리 가로방향의 스트라이프 형태의 레이저 빔 패턴(laser beam pattern)을 이용한 결정화 방법을 제안한다.
-- 제 2 실시예 --
이하, 도 8은 본 발명의 제 2 실시예의 결정화 공정에 필요한 마스크를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 마스크(260)에 패턴된 투과영역(G)과 차단영역(H)의 모양을 가로방향의 스트라이프(stripe) 형태가 되도록 구성하여 결정화 공정을 진행한다.
이때, 상기 차단영역(H)과 투과영역(G)의 너비(세로길이)는 앞의 제 1 실시예와 동일하게 상기 투과영역(G)의 너비는 2㎛로 하고, 상기 차단영역(H)의 너비는10㎛로 구성한다.
이와 같이 하면, 1차 레이저빔을 조사하였을 경우, 상기 투과영역(도 8의 G)에 대응하는 용융영역에서는 비정질 실리콘층의 양측 계면에서 그레인이 각각 측면 성장하게 되고, 각 측면성장한 그레인(grain)의 바운더리(boundary)가 충돌하면서 성장이 멈추게 된다.
왜냐하면, 상기 빔 패턴의 너비가 한번의 레이저 조사 공정으로 이루어진 그레인의 최대 성장길이의 두배 또는 그 이하의 길이가 된다면 종래와는 달리 미세한 폴리실리콘 결정립으로 구성된 핵 생성영역이 존재하지 않게 된다.
결정화 공정 중, 상기 마스크(260)를 통과하여 상기 축소렌즈(도 1의 42)에 의해 축소된 빔 패턴은 X축으로 움직이며 결정화를 진행한다. 이때 상기 이동경로는 상기 마스크(260)의 가로방향의 길이만큼 즉, 상기 렌즈에 의해 축소된 패턴의 가로길이 만큼 수백㎛∼수㎜단위로 이동하며 결정화 공정을 진행한다.
이하, 도 9a 내지 도 9e는 도 8의 마스크를 이용하여 어레이기판의 구동부에 해당하는 영역을 결정화하는방식을 설명한다.
이하, 도 9a 내지 도 9e를 참조하여, 본 발명의 제 2 실시예에 따른 결정화 방법을 상세히 설명한다.
도 9a 내지 도 9e는 본 발명의 제 2 실시예에 따른 폴리실리콘 결정화 공정을 도시한 공정 평면도이다.
먼저, 도 9a에 도시한 바와 같이, 전술한 도 8의 마스크(260)를 기판(262)상에 위치시키고 1차 레이저빔을 조사하여, 투명한 절연기판(262)에 증착된 비정질실리콘막의 결정화를 진행한다.
이때, 상기 마스크를 통한 빔패턴의 너비(세로길이)는 그레인의 최대 측면성장 길이(그레인의 길이)(D)의 두 배 또는 그 이하인 약 2㎛의 길이를 가진다.
결정화된 영역은 상기 마스크의 투과영역(도 8의 G)에 대응하는 부분이며, 마스크의 투과영역이 3개라고 가정한다면, 결정화 영역 또한 가로방향으로 소정의 길이를 가지는 3개의 결정영역(I,J,K)이 형성될 것이다.
이때, 결정영역(I,J,K)내에서의 결정화 상태를 설명하면, 상기 레이저를 통해 완전히 녹아버린 액상 비정질 실리콘과, 상기 마스크의 차단영역에 대응하는 영역에 해당하는 고상 실리콘과의 상하 양측 계면(261a,261b)에서 그레인(266a, 266b)이 각각 자라게 되며, 상기 각 그레인은 도시한 바와 같이 점선(264)부근에서 만나게 된다.
따라서, 1 차 레이저 빔 조사를 통해 결정화된 각 결정영역은 제 1 그레인 영역(263a)과, 제 2 그레인 영역(263b)과, 상기 두 영역이 충돌하는 충돌영역(264)으로 구성된다.
상기 1차 결정화가 완료되면, 상기 기판(262)이 놓여진 스테이지(미도시)를 상기 축소된 마스크 패턴(빔패턴)의 가로 길이(E)보다 작게 ㎜단위로 이동한 후, 2차 레이저빔을 조사하여 연속적으로 X축 방향으로의 결정화를 진행한다.
다음 공정은, 도 9b와 도 9c를 참조하여 설명한다.
이때, 상기 도 9c는 도 9b의 T를 확대한 도면이다.
도9b와 도 9c에 도시한 바와 같이, X축 방향으로의 결정화가 모두 이루어져제 1 결정영역이 형성되면, 상기 마스크(260)가 움직일 경우에는 -Y축으로, 상기 X-Y스테이지가 움직일 경우에는 Y축으로 0.7㎛ 이동하도록 하여 2차 레이저빔을 조사한다.
이와 같이 하면, 상기 제 1 그레인 영역(263a)의 일부와 상기 충돌영역(264)과 제 2 그레인 영역(263b)과 상기 0.7㎛이동한 만큼의 새로운 영역(265)이 용융되어 결정화가 진행된다.
따라서, 도9d에 도시한 바와 같이, 상기 제 1 그레인영역(도 9c의 263a)중 용융되지 않은 영역(도 9c의 268)의 그레인이 연속하여 성장하게 된다.
이때, 상기 성장길이는 상기 마스크(도 8의 260)에 구성된 투과영역의 너비를 1/2로 나누는 가상선(267)까지로 제한된다.
결과적으로, 2차 레이저빔 조사 결과, 더욱 성장한 그레인으로 구성된 제 1 그레인영역(270a)과, 상기 1차 레이저빔 조사에 의해 형성된 제 2 그레인영역(도 9c의 263b)의 일부에서 연속하여 새롭게 결정화된 영역을 포함하는 제 2 그레인 영역(270b)과, 상기 제 1 그레인 영역(270a)과 제 2 그레인영역(270b)이 만나는 영역이며, 상기 가상선(267)에 대응하는 충돌영역(267)(편의상 가상선과 동일위치 이므로 동일번호를 사용한다)이 형성된다.
따라서, 도시한 바와 같이, 상기 제 1 결정영역의 제 1 그레인영역(도 9c의 263a)이 더욱 확대되는 결과를 얻을 수 있다.
전술한 바와 같은 공정을 되풀이하여, 상기 차단영역의 너비만큼을 모두 결정화 할 때까지 공정을 진행하게 되면, 도 9e에 도시한 바와 같이, 상기 어레이기판의 구동부에는 약 12㎛의 성장길이를 가지는 그레인(272)으로 구성된 다수의 그레인 영역(U)을 형성할 수 있다.
따라서, 전술한 바와 같은 결정화 방법으로 형성된 폴리실리콘층은 구동부의 스위칭 소자에 사용하기에 적합하다.
이하, 도 10a 내지 도 10e를 참조하여, 상기 액정패널의 화소부에 해당하는 실리콘 결정화 방법을 알아본다.
이하, 도 10a에 도시한 바와 같이, 전술한 도 8의 마스크를 이용하여, 상기 마스크에 구성된 투과영역의 형상과 동일한 결정영역을 기판 위에 다수개 형성한다. (도 9a와 동일한 결정공정임.)
이때, 상기 투과영역(도 8의 G)너비는 2㎛로 정의되어 있기 때문에 결정영역의 구성은 제 1 그레인 영역(363a)과 제 2 그레인영역(363b)과, 상기 두 영역에 속하는 그레인이 충돌하는 그레인 충돌영역(364)으로 구성되는 제 1 결정영역(V)을 형성한다.
상기 1차 결정화가 완료되면, 상기 기판(362)이 놓여진 스테이지(미도시)를 상기 축소된 마스크 패턴(빔패턴)의 가로 길이(E)보다 작게 ㎜단위로 이동한 후, 2차 레이저빔을 조사하여 결정화를 진행한다.
이와 같은 결정화 공정을 연속적으로 X축 방향으로의 결정화를 진행한다.
도 10b와 도 10c를 참조하여 설명한다.
이때, 상기 도 10c는 도 10b의 W를 확대한 도면이다.
도 10b에 도시한 바와 같이, X축 방향으로의 결정화가 모두 이루어져 제 1결정영역이 형성되면, 상기 마스크(도 8의 260)가 움직일 경우에는 -Y축으로, 상기 X-Y스테이지가 움직일 경우에는 Y축으로 1.7㎛이동한 후 레이저빔을 조사하여 비정질 실리콘을 결정화 한다.
레이저 빔을 조사하게 되면, 도 10c에 도시한 바와 같이, 상기 마스크의 투과영역이 상기 제 1 결정영역(V)에 속하는 제 2 그레인영역(363b)과 0.3㎛ 겹쳐져서 위치하는 구성임으로, 상기 마스크의 투과영역에 대응되는 제 2 그레인 영역(363b)의 일부를 포함하는 새로운 영역(366)이 액상화 되었다가 결정화된다.
따라서, 도 10d에 도시한 바와 같이, 레이저 빔 조사에 의해 결정화된 영역은 1.7㎛의 그레인 길이를 가지는 결정영역(368a)과, 1㎛의 그레인 길이를 가지는 결정영역(386b,386c)으로 구성된다.
전술한 바와 같은 결정화 공정을 가로방향으로 연속하여 진행하게 되면, 결과적으로 도 10e에 도시한 바와 같이, 길이가 1.7㎛인 그레인(370)으로 구성된 다수의 그레인영역(X)이 세로방향으로 연속하여 구성되는 형상이다.
이하, 도 11은 상기 마스크의 이동 거리(레이저 빔 패턴의 이동거리)에 따른 폴리실리콘층의 이동도(mobility)를 도시한 그래프이다.
도시한 바와 같이, 점선은 상기 레이저빔 패턴의 이동거리가 1.7㎛일 경우(208a,208b)이고, 실선은 이동거리가 0.7㎛일 경우(210a,210b)를 나타낸다.
또한, 그래프에 도시된 곡선은 드레인 전압이 0.1V의 경우인 제 1 그룹(208a, 210a)과 10V일 경우의 제 2 그룹(208b,210b)을 도시한 도면이다. 본 설명에서는 드레인 전압이 10V일 경우를 예를 들어 설명한다.
도시한 바와 같이, 레이저 빔 패턴의 이동거리가 0.7㎛일 경우(210b) 액티브층에 흐르는 드레인 전류값(Id)과, 상기 레이저 빔 패턴의 이동거리가 1.7㎛경우(208b)의 전류값을 비교하면, 상기 레이저 빔 패턴의 이동거리가 0.7㎛일 경우(210b)가 빔 패턴의 이동거리가 1.7㎛경우(208b)에 비해 드레인 전류값이 훨씬 큼을 알 수 있다.
따라서, 상기 구동부에 해당하는 결정화방법을 기판의 전면적에 대해 일률적으로 사용하는 것보다 훨씬 공정시간을 단축할 수 있다.
실험결과, 상기 빔 패턴의 이동거리를 0.7㎛로 하여 결정화 공정을 진행한 폴리실리콘 층의 이동도는 약 200㎠/V.S의 값을 나타내고, 상기 빔 패턴의 이동거리를 1.7로 하여 결정화 공정을 진행한 폴리실리콘층의 이동도는 약 120㎠/V.S의 값을 나타낸다.
상기 두 값은 각각 구동소자와 스위칭 소자가 충분한 동작특성을 할 경우의 이동도 값이다.
전술한 바와 같이, 본 발명은 단일한 마스크를 이용하여 상기 마스크의 이동거리만을 조절하는 방법으로 단일 기판 상에 구성되는 구동부와 화소부에 해당하는 폴리실리콘층의 형성이 가능하다.
이하, 도 12를 참조하여, 상기 구동부와 화소부에 구성되는 구동소자와 스위칭 소자의 제작방법을 간략히 설명한다.(도 4의 액정패널 참조)
일반적으로 액정표시장치의 해상도가 높아지면 신호선과 주사선의 패드 피치가 짧아져 일반적인 구동회로 실장방법인 TCP(Tape carrier package)는 본딩(bonding)자체가 어려워진다.
그러나, 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC비용도 줄일 수 있고 실장도 간단해 진다.
액정패널의 화소부(102)는 스위칭 소자(미도시)가 구성되고, 상기 구동부(104)에는 구동회로를 구성하는 CMOS소자가 구성된다.
상기 CMOS소자는 도시한 바와 같이, N형 트랜지스터와 P형 트랜지스터를 결합시킨 상보형 MOS소자이며 인버터로 동작하는 회로로서, 극히 작은 전력을 소모하는 장점이 있으므로 구동회로를 구성하는 구동소자로 사용된다.
상기 CMOS소자는 빠른 동작특성을 필요로 하므로 전술한 바와 같은 폴리실리콘층을 액티브층으로 사용하며, 상기 스위칭 소자 또한 폴리실리콘층을 액티브층으로 사용하게 되면 빠른 이동도(mobility)를 얻을 수 있기 때문에 액정패널의 화질이 개선되는 장점이 있다.
상기 구동소자와 스위칭 소자는 동시에 제작할 수 있으며 이하, 도면을 참조하여 간략히 설명한다.
이하, 도 12는 상기 스위칭 소자와 CMOS소자의 단면을 도시한 단면도이다.
도시한 도면의 좌측에 구성된 소자는 스위칭 소자(T)이고, 우측에 구성된 소자는 CMOS소자(C)이다.
이하, 상기 스위칭 소자와 CMOS소자의 제작공정을 간략히 설명한다.(스위칭 소자는 n형 트랜지스터로 제작한다.)
먼저, 스위칭 소자영역과 CMOS소자 영역이 정의된 투명한 절연 기판(150)상에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 버퍼층(buffer layer)(152)을 형성한다.
다음으로, 상기 버퍼층(152)상부에 수소를 포함한 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정을 거친다.
다음으로, 전술한 바와 같은 본 발명에 따른 실시예의 방법을 이용하여, 상기 탈수소화 과정을 거친 비정질 실리콘층을 결정화하여 폴리실리콘층으로 형성한다. 다음으로, 상기 폴리실리콘층을 소정의 형상으로 패턴한다.
상기 폴리실리콘층은 스위칭 소자영역(T)과 CMOS 소자영역(C)에 동시에 구성된다.
이때, 상기 각 소자영역(T,C)에 패턴된 폴리실리콘층(154,156,158)은 각각 액티브 채널영역(154a,156a,158a)과 불순물 영역(154b,156b,158b)으로 정의된다.
다음으로, 상기 패턴된 폴리실리콘층(154,156,158)의 상부에 절연막(160)을 형성한 후, 상기 각 액티브 영역(154,156,158)의 상부에 게이트전극(162,164,166)을 형성한다.
다음으로, 상기 게이트 전극(162,164,166)이 형성된 기판(150)의 전면에 층간 절연막(168)을 형성한 후 이를 패턴하여, 상기 스위칭 소자(T)와 구동소자(n형 박막트랜지스터와 p형 박막트랜지스터)(C)의 각 불순물 영역(154b,156b,158b)을 노출한다.
다음으로, 상기 노출된 불순물 영역(154b,156b,158b)에 이온을 도핑하게 되는데, 상기 스위칭 소자(T)는 n형이고, 상기 구동소자(C) 중 제 1 소자(C1)가 n형 이므로 이들 영역을 제외한 나머지 영역은 포토레지스트와 같은 수단으로 가려서 이온을 도핑한다.
다음으로, 상기 n+이온이 도핑된 영역을 차단하고 상기 구동소자 중 제 2 소자(C2)의 불순물 영역(158b)에 p+이온을 도핑한다.
다음으로, 상기 각 소자의 불순물 영역과 접촉하는 각 소자의 소스전극(170a,172a,174a)과 드레인전극(170b,172b,174b)을 형성한다.
전술한 바와 같은 공정으로, 화소부의 스위칭소자(T)와 구동부의 CMOS 소자(C)가 제작되며, 상기 각 소자가 구성된 기판(150)의 전면에 절연막인 보호막(176)을 형성하고, 상기 스위칭 소자(T)의 드레인전극(170b)을 노출한다.
상기 각 드레인전극(170b)과 접촉하는 투명화소전극(178)을 형성하는 것으로 액정패널이 완성된다.
전술한 바와 같은 구동소자와 스위칭 소자의 액티브층을 본 발명에 따른 폴리실리콘 형성방법을 적용하여 제작하므로, 좀더 공정시간이 빨라지는 결과를 얻을 수 있다.
따라서, 본 발명에 따른 결정화 방법으로 비정질 실리콘을 폴리실리콘으로 결정화한다면 아래와 같은 효과가 있다.
단일한 마스크로 구동회로부와 화소부에 대응하는 폴리실리콘을 형성할 수 있으므로 결정화 시간을 단축하는 것이 가능하여 생산성이 향상되는 효과가 있다.
또한, 상기 화소부와 구동부를 서로 다른 상태로 결정화 하는데 필요한 마스크 수를 하나로 줄일 수 있으므로 제조비용을 절감할 수 있는 효과가 있다.

Claims (25)

  1. 비정질 실리콘이 증착된 기판을 준비하는 단계와;
    기판을 다수의 셀로 정의하고, 상기 각 셀을 화소부와 구동부로 정의하는 단계와;
    상기 기판 중 상기 구동부를 결정화하는 단계에 있어서,
    상기 구동부의 상부에 막대 형태의 다수의 투과영역이 소정간격 이격되어 가로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 1차 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 투과영역을 통한 레이저 빔 패턴이 상기 제 1 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 2차 레이저 빔에 의해 상기 제 1 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 구동부를 결정화 하는 단계와;
    상기 화소부를 결정화 하는 단계에 있어서,
    화소부의 영역에 상기 구동부에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 이동하여 상기 투과영역과 동일한 형상의 레이저 빔 패턴이 상기 제 1 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인영역의 일부를 재결정화 하여 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인이 성장되는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때까지 결정화 공정을 진행하는 단계로 이루어진 화소부 결정화 단계
    를 포함하는 폴리실리콘 결정화 방법.
  2. 제 1 항에 있어서,
    상기 구동부에서의 마스크의 이동거리는 0.5㎛∼0.8㎛인 폴리실리콘 결정화 방법.
  3. 제 1 항에 있어서,
    상기 화소부에서의 마스크의 이동거리는 1.5㎛∼1.8㎛인 폴리실리콘 결정화방법.
  4. 제 1 항에 있어서,
    상기 구동부에 형성된 결정질의 그레인 길이는 10㎛∼13㎛인 폴리실리콘 결정화 방법.
  5. 제 1 항에 있어서,
    상기 화소부에 형성된 결정질의 그레인 길이는 1.5∼2㎛인 폴리실리콘 결정화 방법.
  6. 제 1 항에 있어서,
    상기 마스크의 투과영역 패턴의 너비는 레이저 빔을 한번 조사하였을 경우 성장할 수 있는 그레인의 최대 성장길이 보다 작거나 같은 폴리실리콘 결정화 방법.
  7. 제 1 항의 방법대로 상기 화소부에 형성된 폴리실리콘 액티브층과, 게이트전극과, 소스전극과 드레인전극을 포함하는 액정표시장치 어레이기판의 스위칭 소자용 박막트랜지스터.
  8. 제 1 항의 방법대로 상기 구동부에 형성된 폴리실리콘 액티브층과, 게이트전극과 소스전극 및 드레인전극을 각각 포함하고 상기 액티층의 양측에 p+이온이 도핑된 p형 박막트랜지스터와, 상기 액티브층의 양측에 n+이온이 도핑된 n형 박막트랜지스터로 구성된 액정표시장치 어레이기판의 구동회로용 CMOS소자.
  9. 비정질 실리콘이 증착된 기판을 준비하는 단계와;
    기판을 다수의 제 1 영역과 제 2 영역으로 정의하는 단계와;
    상기 제 1 영역을 결정화하는 단계에 있어서,
    상기 제 1 영역의 상부에 막대 형태의 다수의 투과영역이 소정간격 이격되어 가로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 1차 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 투과영역을 통한 레이저 빔 패턴이 상기 제 1 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 2차 레이저 빔에 의해 상기 제 1 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 다수의 제 1 영역을 결정화하는 단계와;
    상기 제 2 영역을 결정화 하는 단계에 있어서,
    제 2 영역의 상부에 상기 제 1 영역에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 이용하여 상기 투과영역과 동일한 형상의 레이저 빔 패턴이 상기 제 1 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인영역의 일부를 재결정화 하여 상기 제 1 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인이 성장되는 제 2 결정화 단계와; 상기 결정화 공정을 반복하여 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때까지 결정화 공정을 진행하는 단계로 이루어진 제 2 영역의 결정화 단계
    를 포함하는 측면성장 결정화 방법.
  10. 제 9 항에 있어서,
    상기 구동부에서의 마스크의 이동거리는 0.5㎛∼0.8㎛인 측면성장 결정화 방법.
  11. 제 9 항에 있어서,
    상기 화소부에서의 마스크의 이동거리는 1.5㎛∼1.8㎛인 측면성장 결정화 방법.
  12. 제 9 항에 있어서,
    상기 제 1 영역에 형성된 결정질의 그레인 길이는 10㎛∼13㎛인 측면성장 결정화 방법.
  13. 제 9 항에 있어서,
    상기 제 2 영역에 형성된 결정질의 그레인 길이는 1.5∼2㎛인 측면성장 결정화 방법.
  14. 제 9 항에 있어서,
    상기 마스크의 투과영역 패턴의 너비는 레이저 빔을 한번 조사하였을 경우 성장할 수 있는 그레인의 최대 성장길이 보다 작거나 같은 측면성장 결정화 방법.
  15. 제 9 항의 방법대로 상기 제 1 영역에 형성된 폴리실리콘 액티브층과, 게이트전극과, 소스전극과 드레인전극을 포함하는 액정표시장치 어레이기판의 스위칭 소자용 박막트랜지스터.
  16. 제 9 항의 방법대로 상기 제 2 영역 형성된 폴리실리콘 액티브층과, 게이트전극과 소스전극 및 드레인전극을 각각 포함하고 상기 액티층의 양측에 p+이온이 도핑된 p형 박막트랜지스터와, 상기 액티브층의 양측에 n+이온이 도핑된 n형 박막트랜지스터로 구성된 액정표시장치 어레이기판의 구동회로용 CMOS소자.
  17. 비정질 실리콘이 증착된 기판을 준비하는 단계와;
    기판을 다수의 셀로 정의하고, 상기 각 셀을 화소부와 구동부로 정의하는 단계와;
    상기 기판 중 상기 구동부를 결정화하는 단계에 있어서,
    상기 구동부의 상부에 가로방향으로 구성된 막대형태의 다수의 투과영역이소정간격 이격되어 세로방향으로 구성된 마스크를 위치시키는 단계와; 상기 투과영역을 통해 레이저 빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인 영역과 제 2 그레인 영역과 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역에 연속하여 가로방향으로 결정화를 진행하는 단계와; 상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 결정영역과 동일한 구성으로 결정화가 연속하여 진행되는 단계와; 상기 가로방향으로 결정화를 연속으로 진행하여 기판의 가로방향으로의 결정화를 완료하는 제 1 결정화 단계와;
    상기 제 1 결정화 단계가 완료되면, 상기 결정영역 중 상기 제 2 그레인 영역과 충돌영역과 겹쳐지도록 마스크를 가로방향으로 미소하게 이동하는 단계와; 상기 이동한 마스크의 투과영역을 통해 조사된 레이저 빔에 의해 상기 결정영역의 충돌영역과 제 2 그레인 영역을 재결정화 하여, 상기 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 연속하여 성장시키는 단계와; 상기 결정화 공정을 가로방향으로 반복하여 결정화를 완료하는 제 2 결정화 단계와; 상기 결정화 단계를 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 구동부를 결정화 하는 단계와;
    상기 화소부를 결정화 하는 단계에 있어서,
    화소부의 영역에 상기 구동부에 사용되는 마스크와 동일한 마스크를 위치시키는 단계와; 상기 마스크를 통해 1차 레이저빔을 조사하여, 상기 투과영역과 동일한 패턴의 레이저빔이 조사되어 제 1 그레인영역과 제 2 그레인영역과, 상기 두 영역이 만나는 충돌영역으로 구성된 다수의 제 1 결정영역을 형성하는 단계와; 상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 제 1 결정영역에 연속하여 결정화가 진행되는 단계와; 상기 가로방향으로 결정화를 연속으로 진행하여 기판의 가로방향으로의 결정화를 완료하는 제 1 결정화 단계와;
    상기 제 1 결정화 단계가 완료되면, 상기 결정영역 중 제 2 그레인영역의 일부와 겹쳐지도록 하여 2차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 2 그레인 영역의 일부를 재결정화 하여, 상기 결정영역과 레이저 빔 패턴이 중첩된 부분에서 그레인을 성장시키는 단계와; 상기 결정화 공정을 가로방향으로 반복하여 결정화를 완료하는 제 2 결정화 단계와; 상기 결정화 단계를 반복하여, 다수의 투과영역에 의해 각각 결정화된 영역들이 만날 때 까지 결정화 공정을 진행하는 단계로 이루어진 화소부를 결정화 단계
    를 포함하는 폴리실리콘 결정화 방법.
  18. 제 17 항에 있어서,
    상기 구동부에서의 마스크의 세로방향으로의 이동거리는 0.5㎛∼0.8㎛인 폴리실리콘 결정화 방법.
  19. 제 17 항에 있어서,
    상기 화소부에서 세로방향으로의 마스크 이동거리는 1.5㎛∼1.8㎛인 폴리실리콘 결정화 방법.
  20. 제 17 항에 있어서,
    상기 한번 이동하는 마스크의 이동거리는 수백 ㎛∼수 ㎜인 폴리실리콘 결정화 방법.
  21. 제 17 항에 있어서,
    상기 구동부에 형성된 결정질의 그레인 길이는 10㎛∼13㎛인 폴리실리콘 결정화 방법.
  22. 제 17 항에 있어서,
    상기 화소부에 형성된 결정질의 그레인 길이는 1.5∼2㎛인 폴리실리콘 결정화 방법.
  23. 제 17 항에 있어서,
    상기 마스크의 투과영역 패턴의 너비는 레이저 빔을 한번 조사하였을 경우 성장할 수 있는 그레인의 최대 성장길이 보다 작거나 같은 폴리실리콘 결정화 방법.
  24. 제 17 항의 방법대로 상기 화소부에 형성된 폴리실리콘 액티브층과, 게이트전극과, 소스전극과 드레인전극을 포함하는 액정표시장치 어레이기판의 스위칭 소자용 박막트랜지스터.
  25. 제 17항의 방법대로 상기 구동부에 형성된 폴리실리콘 액티브층과, 게이트전극과 소스전극 및 드레인전극을 각각 포함하고 상기 액티층의 양측에 p+이온이 도핑된 p형 박막트랜지스터와, 상기 액티브층의 양측에 n+이온이 도핑된 n형 박막트랜지스터로 구성된 액정표시장치 어레이기판의 구동회로용 CMOS소자.
KR10-2001-0031878A 2001-06-08 2001-06-08 실리콘 결정화방법 KR100418745B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0031878A KR100418745B1 (ko) 2001-06-08 2001-06-08 실리콘 결정화방법
US10/163,419 US6825493B2 (en) 2001-06-08 2002-06-07 Silicon crystallization method
US10/939,474 US7071082B2 (en) 2001-06-08 2004-09-14 Silicon crystallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031878A KR100418745B1 (ko) 2001-06-08 2001-06-08 실리콘 결정화방법

Publications (2)

Publication Number Publication Date
KR20020094264A KR20020094264A (ko) 2002-12-18
KR100418745B1 true KR100418745B1 (ko) 2004-02-19

Family

ID=19710531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031878A KR100418745B1 (ko) 2001-06-08 2001-06-08 실리콘 결정화방법

Country Status (2)

Country Link
US (2) US6825493B2 (ko)
KR (1) KR100418745B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
KR100496300B1 (ko) 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
CN1324540C (zh) 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100966431B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 결정화 특성이 향상된 액정표시장치의 제조방법
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
TWI239936B (en) * 2004-02-27 2005-09-21 Au Optronics Corp Laser annealing apparatus and laser annealing method
TWI285783B (en) * 2004-07-09 2007-08-21 Au Optronics Corp Poly silicon layer structure and forming method thereof
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US20080030877A1 (en) * 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon
KR100805155B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
TW200841474A (en) * 2007-04-13 2008-10-16 Chunghwa Picture Tubes Ltd Method for fabricating thin film transistors
CN107516663A (zh) * 2017-08-24 2017-12-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
KR100284809B1 (ko) * 1999-03-18 2001-03-15 구본준 다결정실리콘 박막트랜지스터
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20020187569A1 (en) 2002-12-12
US6825493B2 (en) 2004-11-30
US7071082B2 (en) 2006-07-04
US20050048382A1 (en) 2005-03-03
KR20020094264A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
KR100405080B1 (ko) 실리콘 결정화방법.
KR100424593B1 (ko) 실리콘 결정화방법
KR100418745B1 (ko) 실리콘 결정화방법
KR100558678B1 (ko) 폴리실리콘 결정화방법
KR100400510B1 (ko) 실리콘 결정화 장치와 실리콘 결정화 방법
US7816196B2 (en) Laser mask and crystallization method using the same
KR20000077040A (ko) 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100492152B1 (ko) 실리콘 결정화방법
KR100631013B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100956947B1 (ko) 실리콘 결정화 방법
US7033915B2 (en) Method for crystallizing amorphous silicon film
KR100484399B1 (ko) 실리콘의 결정화용 마스크 및 결정화 방법
KR100482163B1 (ko) 마스크와 이를 이용한 실리콘 결정화방법
KR100478757B1 (ko) 실리콘 결정화방법
KR100496489B1 (ko) 실리콘 결정화방법
JP2004165598A (ja) アクティブ・マトリクス型表示装置とその製造方法
KR100544438B1 (ko) 마스크와 이를 이용한 결정화방법
KR100544437B1 (ko) 마스크와 이를 이용한 결정화방법
KR20080060891A (ko) 결정화용 마스크와 이를 이용한 결정화방법.
KR20080060876A (ko) 마스크 패턴및 이를 이용한 결정화방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 17