[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI389316B - 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 - Google Patents

薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 Download PDF

Info

Publication number
TWI389316B
TWI389316B TW095114778A TW95114778A TWI389316B TW I389316 B TWI389316 B TW I389316B TW 095114778 A TW095114778 A TW 095114778A TW 95114778 A TW95114778 A TW 95114778A TW I389316 B TWI389316 B TW I389316B
Authority
TW
Taiwan
Prior art keywords
crystal
substrate
film
semiconductor film
crystal semiconductor
Prior art date
Application number
TW095114778A
Other languages
English (en)
Other versions
TW200711138A (en
Inventor
Kato Tomoya
Matsumura Masakiyo
Nakazaki Yoshiaki
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200711138A publication Critical patent/TW200711138A/zh
Application granted granted Critical
Publication of TWI389316B publication Critical patent/TWI389316B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方 法
本發明係關於一種薄膜電晶體、半導體裝置、顯示器、結晶化方法、及製造該薄膜電晶體方法。
因為薄膜電晶體(後文稱為TFT)具有電晶體可於任何物件表面形成的特徵，其可直接形成顯示器電路於如顯示器的顯示器板表面。在TFT的發展初期階段，通道區域以沉積於基板上的無定形矽層形成。在現有TFT中，通道區域以結晶化無定形矽層而形成的多晶矽薄膜形成，於是，載子移動性加速約十倍。
多晶矽薄膜具有一種結構其中具有晶粒尺寸約0.1微米的微單晶不規則地散落。在通道區域形成於此多晶矽薄膜的TFT中，大數目的晶粒邊界因為微單晶而存在於通道區域，此晶粒邊界顯示對在通道區域移動的電子或電洞的阻抗，因為晶粒邊界的數目在相鄰TFTs之間不同，變動產生於TFTs的特徵。以此種方式形成於多晶矽薄膜的TFT具有TFTs之間的特徵產生變動的問題。
本發明發明者提出一種形成大尺寸晶粒的結晶化方法，其中一或複數個TFTs可形成於單一晶粒以達到得到具有特徵與形成於矽晶圓上電晶體的特徵相同的電晶體(表面科學21卷，5期，278至287頁[2001])，及它們已隨工業化此方法的技術發展進行。因為該TFT形成於該單晶粒，電晶體特徵未因晶粒邊界而受負面影響，及TFT特徵被大大地改善，不像習知TFT其中晶粒邊界存在於通道區域。
迄今，顯示器如液晶顯示器的驅動電路已形成於沉積於為顯示器板的玻璃基板上的無定形半導體薄膜或多晶半導體薄膜。隨著IT市場的增大，經處理資訊被數位化，處理加速，及在顯示器亦需求高影像品質。為滿足此需求，較佳為形成，如，驅動每一個像素的THT於晶態半導體，此增加切換速度，及高影像品質亦為可能的。
而且，除了像素切換電路，該顯示器包括：轉換數位影音資料為類比影音信號的數位類比轉換器；處理該數位影音資料的信號處理電路如閘極陣列；驅動電路如信號線驅動電路或掃描線驅動電路及其類似驅動電路。存在一種整合這些電路於與該像素切換電路的顯示器板基板相同的顯示器板基板之需求，為滿足此種需求，需要發展具有較高載子移動性的TFT。
本發明已發展以解決上述問題，及本發明目的為提供一種具有高移動性及在移動性與臨界電壓特徵具有較少變動的薄膜電晶體，本發明另一個目的為提供一種具有上述特徵的半導體裝置、包含該薄膜電晶體、做為構成元件的顯示器、實現該特徵的結晶化方法、及製造該薄膜電晶體的方法。
在本發明中，薄膜電晶體包括：一基板：直接或間接位於該基板上的非單晶半導體薄膜(例如，無定形矽或多晶矽薄膜)：形成於該非單晶半導體薄膜及由在縱軸方向延伸及在寬度方向彼此相鄰排列的似帶狀晶粒所組成的晶粒陣列；及包含晶粒陣列的複數個晶粒及形成使得電流在該晶粒縱軸方向流動的源極區域及汲極區域，其中該晶粒係由產生晶體於非單晶半導體薄膜，及接著自該各自晶體於縱軸方向生長晶體而形成。
較佳為，晶粒的晶體生長方向優先定向於<110>。
在該薄膜電晶體，設置於該源極區域及該汲極區域之間及面向閘極絕緣薄膜的通道區域面的方向優先定向於{001}至{112}的範圍。
較佳為，該晶粒具有在4至15微米範圍的長度，及在0.2至0.6微米範圍的寬度。
較佳為，該非單晶半導體薄膜具有少於50奈米的厚度。
較佳為，以直角交叉該晶體生長方向的寬度方向優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方向。
本發明半導體裝置包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；及形成於該非單晶半導體薄膜及由在縱軸方向延伸及在寬度方向彼此相鄰排列的似帶狀晶粒所組成的晶粒陣列；其中該晶粒係由產生晶體於非單晶半導體薄膜，及接著自該各自晶體於縱軸方向生長晶體而形成，及該晶粒的晶體生長方向係優先定向於<110>。
在該半導體裝置，較佳為該晶粒具有在4至15微米範圍的長度，及在0.2至0.6微米範圍的寬度。
較佳為，該非單晶半導體薄膜具有少於50奈米的厚度。
較佳為，以直角交叉該晶體生長方向的寬度方向係優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方向。
本發明半導體裝置包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；及形成於該非單晶半導體薄膜及由在縱軸方向延伸及在寬度方向彼此相鄰排列的似帶狀晶粒所組成的晶粒陣列；其中該晶粒係由產生晶體於該非單晶半導體薄膜，及接著自該各自晶體於縱軸方向生長晶體而形成，及為該晶粒薄膜平面的法線方向係優先定向於在沿該晶體生長方向為軸於{100}至{112}的範圍旋轉的方向。
本發明顯示器包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；形成於該非單晶半導體薄膜及由在縱軸方向延伸及在寬度方向彼此相鄰排列的似帶狀晶粒所組成的晶粒陣列，該晶粒係由產生晶體於該非單晶半導體薄膜，及接著自該各自晶體於縱軸方向生長晶體而形成；具有包含晶粒陣列的複數個晶粒及形成使得電流在該縱軸方向流動的源極區域及汲極區域之薄膜電晶體；及由該薄膜電晶體所構成的像素切換電路。
本發明結晶化方法包含：直接或間接形成非單晶半導體薄膜於該基板上；形成吸收一部分雷射光的光吸收絕緣膜於該非單晶半導體薄膜；及以具有一種光強度分佈的雷射光照射該絕緣膜於此複數個反向尖峰圖樣持續留在該絕緣膜表面以在該非單晶半導體薄膜形成由在縱軸方向延伸及在寬度方向彼此相鄰排列的帶狀晶粒所組成的晶粒陣列，結晶化該晶粒使得該縱軸方向優先定向於{110}。
在該結晶化方法中，較佳為，假設在反向－尖峰－圖樣光強度分佈中最大強度部分的光強度為一，最小強度部分的光強度較佳為在0.5至0.8的範圍。
在本發明，製造薄膜電晶體方法，包括：直接或間接形成非單晶半導體薄膜於該基板上；形成吸收一部分雷射光的光吸收絕緣膜於該非單晶半導體薄膜；以具有一種光強度分佈的雷射光照射該絕緣膜於此複數個反向尖峰圖樣持續留在該絕緣膜表面以在該非單晶半導體薄膜形成由在縱軸方向延伸及在寬度方向彼此相鄰排列的似帶狀晶粒所組成的晶粒陣列，結晶化該晶粒使得該縱軸方向優先定向於{110}；形成源極區域及汲極區域使得電流在包含該晶粒陣列的複數個晶粒的區域的縱軸方向流動。
根據本發明，可得到一種具有高移動性及在移動性或臨界電壓特徵具有較少變動的TFT。
本發明較佳具有體實施例參考相關圖式敘述之。在個別圖式中，相同組件係以相同數字表示，及省略重覆敘述。
已發現存在一種第1圖所示在通道區域及通道區域形成所在的晶體方位面的TFT移動性之間的關係。在第1圖，TFT的源極區域以S表示，汲極區域以D表示，及在S及D之間的電流方向以箭頭表示。
當基板上的無定形矽層以雷射光照射時，及晶體於側邊方向(亦即，平行於基板表面的方向)單方向地生長，結晶化區域形成於該基板上。在第1圖上方部份所示的特徵為形成於該結晶化區域(其晶體生長方向為<110>)的TFT的移動性特徵。當通道區域表面與TFT閘極絕緣膜接觸的晶體方位在{001}至{112}的範圍時，移動性μ EF為最高的及在685至500公分2 /伏特秒的範圍。當通道區域表面的晶體方位為{110}，移動性μ EF係在450至300公分2 /伏特秒的範圍，當通道區域表面的晶體方位為{111}，移動性μ EF係在300至230公分2 /伏特秒的範圍。
在第1圖下方部份所示的特徵為當TFT形成於該結晶化區域(其晶體生長方位為<100>)時的移動性特徵。當通道區域表面的晶體方位為{001}時，移動性μ EF為500公分2 /伏特秒。當通道區域表面的晶體方位為{010}時，移動性μ EF為346公分2 /伏特秒。
由上述數據可看出具有最佳移動性μ EF的TFT係在特徵當通道區域表面的晶體方位為{001}至{112}時製造。
上文TFT係由以下步驟製造：直接或間接形成非單晶半導體薄膜於該基板上；以雷射光照射該非單晶半導體薄膜以產生晶體；及接著單方向地於側邊方向(亦即，平行於基板表面的方向)由該各自晶體生長晶體，由此得到在縱軸方向(亦即，晶體生長方向)延伸及在寬度方向彼此相鄰排列的帶狀晶粒所組成的晶粒陣列；及在包含該晶粒陣列的複數個晶粒形成之區域源極區域及汲極區域使得電流在該晶粒的縱軸方向流動。
該TFT將參考第2及3圖更詳細敘述。第2圖為顯示由結晶化無定形矽層所形成的放大晶粒陣列的平面視圖，第3圖為顯示TFT構成的區段視圖其中通道區域係由第2圖的晶粒陣列所構成。基板絕緣膜，例如，SiO2 層2形成於基板1(例如，玻璃基板)上，非單晶半導體薄膜，例如，無定形矽層形成於此SiO2 層2上，該無定形矽層係以50奈米的厚度或更少，例如，30奈米的厚度沉積。
如第2圖所示，晶粒陣列5係由PMELA方法自該薄無定形矽層所形成。在該晶粒陣列，加長晶粒4係在寬度方向彼此相鄰設置，每一個晶粒4具有似帶狀形狀其在晶體生長方向為長的而非在寬度方向，及該晶粒具有4至15微米的長度，及0.2至0.6微米的長度，晶粒4的生長方向係優先定向於<110>。
在該晶粒陣列5，該晶粒4係排列於寬度方向，TFT 6係使用此晶粒陣列5形成，此TFT 6係提供為具有源極區域S及汲極區域D使得電子及電洞沿晶粒邊界7移動，換言之，該源極區域S及該汲極區域D係形成使得電流(電洞移動方向)在該晶體生長方向流動。
如第2圖所示，形成於該源極區域S及該汲極區域D之間的通道區域C係包含複數個，例如，四或五個相鄰晶粒4而形成。在該通道區域，該晶粒4的寬度基本上為固定的而不拘在縱軸方向的晶粒位置。閘極絕緣薄膜8，例如，表面氧化物膜及該通道區域C的SiO2 膜的層壓膜，係設置於該源極區域S及該汲極區域D之間的通道區域C。
得到令人滿意的移動性特徵之條件為面向該閘極絕緣薄膜8的該通道區域C的面的方向係在{001}至{112}的範圍，閘極電極9係設置於該閘極絕緣薄膜8，該TFT 6係以此方式建構。在第2圖，參考數字11表示晶體生長起始點。
接著，詳細敘述第2圖所示晶粒陣列5。該晶粒4距該晶體生長起始點11的距離與該晶粒4的寬度之間的關係係示於第4及5圖。第4圖顯示距該晶體生長起始點11的距離與相關於具有每一個厚度的無定形矽(100至30奈米)的平均寬度之間的關係。第5圖顯示在該無定形矽層的厚度及在該晶體生長終點的平均寬度之間的關係的另一實例。
第4及5圖顯示當該無定形矽層的厚度減少，寬度方向生長為飽和的位置變得接近該晶體生長起始點11，該TFT 6的通道區域之面積加大，及平均寬度減少，換言之，當顯示在寬度方向生長的飽和狀態的面積為廣的，此表示可形成在移動性或臨界電壓特徵不具有任何變動的TFT 6於較大結晶化區域。
當該TFT 6(第3圖)形成於顯示在寬度方向生長的飽和特徵的區域時，在通道區域C移動的電子或電洞平行於該晶粒邊界7移動，當電子或電洞平行於該晶粒邊界7移動時，TFT的移動性增加，而且，在移動性特徵(μ FE)或臨界電壓特徵(Vth)的變動減少。
為有效地利用該結晶化區域，必須形成較薄的無定形矽層，寬度的減少造成形成一個TFT 6所需的彼此相鄰設置的晶粒數目的增加。類似地，晶粒的增加可減少在移動性特徵(μ FE)及臨界電壓特徵(Vth)的變動。例如，在無定形矽層具有100奈米厚度的情況，在寬度方向的生長開始飽和的位置為距該晶體生長起始點11 3.5微米處(第2圖)。
另一方面，在該無定形矽層具有50奈米厚度的情況，在寬度方向生長開始飽和的位置為距該晶體生長起始點11 0.5微米處。在該無定形矽層具有30奈米厚度的情況，在寬度方向的生長開始飽和的位置為距該晶體生長起始點11 0.5微米處。當該無定形矽層的厚度小於50奈米時以此方式，可製造於移動性特徵(μ FE)或臨界電壓特徵(Vth)具有較少變動的TFT 6於大結晶化區域。當該晶粒4的長度為4至15微米時，可製造於移動性特徵(μ FE)或臨界電壓特徵(Vth)具有較少變動的TFT 6於0.2至0.6微米寬度的範圍。
第6、7、及8圖顯示無定形矽層的厚度及晶體方位之間的關係。這些圖式顯示於薄膜平面的法線方向的晶體方位、晶體生長方向的晶體方位、及伴隨無定形矽層厚度的寬度方向的晶體方位。這些圖式顯示每一個具有由電子背散射圖樣(EBSP)的每一個厚度的無定形矽層的結構分析之結果。每一個圖示出以地圖形式顯示結構的構型及方位的反極性點圖。
由第7圖可見縱軸方向，亦即晶體生長方向的方位係優先定向於<110>在該無定形矽層的厚度以此方式小於50奈米的情況。而且，於晶粒薄膜平面的法線方向係優先地方向在沿該晶體生長方向為軸於{100}至{112}的範圍旋轉的方向，例如，當該TFT形成於此結晶化區域時，在晶體生長方向優先定向於<110>，及該法線方向係定向於{100}至{112}的範圍的情況，可製造具有大移動性及在TFT特徵較少變動的TFT。
以直角交叉該晶體生長方向的寬度方向優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方向，這些數據顯示無定形矽層3的厚度可選擇為由此控制該晶體方向。
如由第4及5圖所見，當該無定形矽層3的厚度減少，平均寬度增加，及加長晶粒陣列4建構如第2圖所示。例如，在該無定形矽層3的厚度為30至50奈米的情況下，該晶粒4具有長度8微米，在該無定形矽層3的厚度為100奈米的情況下，在照射後的週期性V－形狀光強度分佈因為在薄膜平面方向的熱擴散而不易維持。因為分佈隨時間消逝而衰弱，該晶粒4的長度減少，此處，週期性V－形狀光強度分佈為由稍後所敘述的PMELA方法的能量線的光強度分佈以形成大粒子直徑結晶化區域於非單晶半導體薄膜。
而且，由第6、7、及8圖可見當該無定形矽層3的厚度減少，方向開始出現。當厚度為30奈米時，縱軸方向，亦即，晶體生長方向優先定向於<110>，以直角交叉該晶體生長方向的寬度方向優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方向，及於薄膜平面的法線方向係優先地方向在沿該晶體生長方向為軸於{100}至{112}的範圍旋轉的方向。此是因為薄膜由PMELA方法通過結晶化過程。
將會敘述在如於薄膜平面的法線方向、晶體生長方向、及寬度方向的方向之晶體生長。具有生長潛能的晶核稠密地生長於在基板的該無定形矽層3及SiO2 層2之間的介面及在光強度如上文所述最小化的線上。於該無定形矽層3薄膜平面的法線方向係容易地定向於{100}於此該無定形矽層3及SiO2 層2之間的介面能量為最小的，因為在該無定形矽層3及SiO2 層2之間的介面能量影響的增加伴隨厚度減少及在厚度小於50奈米的該無定形矽層3厚度方向的晶體生長之限制。
關於寬度方向，晶核相鄰彼此稠密地生長及具有在側邊方向同時生長的生長潛能。在寬度方向的晶體生長，但是生長受相鄰生長晶體限制，及壓縮應力產生。所以，寬度方向係容易地定向於{111}其為最濃密的面。側邊晶體生長方向為非常快速粹熄及固體化系統的溫度梯度方向，及晶體可容易地定向於{100}及{110}其為具有高速的晶體端。
此處，由幾何條件考量，晶體不會同時定向於法線方向{100}及寬度方向{111}，它們不會以直角彼此交叉。類似地，生長的側邊方向不會為<100>，在介面能量作用為大的之情況下所採用晶體方位的實例包括法線方向方位為{100}、生長方向方位為<110>、及寬度方向方位為<110>之晶體方位。在寬度方向壓縮應力作用為大的之情況下所採用晶體方位的實例包括法線方向方位為{112}、晶體生長方向方位為<110>、及寬度方向方位為<111>之晶體方位。
接著，參考第9圖敘述一種形成晶粒陣列5的裝置(結晶化裝置)。第9圖顯示形成晶粒陣列5的裝置實例，其中示於第2圖的加長晶粒4藉由使用PMELA方法排列於寬度方向。在此實例，該裝置為一種雷射退火裝置其中雷射光係用做能量線。
雷射退火裝置40包括投影形式光學系統33，在此光學系統33，XeCl準分子雷射震盪器21、均化器22、第一聚光透鏡23、第二聚光透鏡26、遮罩27、相移器36、及遠心減率透鏡28係以此順序沿雷射光軸24排列。定位要處理基板32的XYZ θ檯29設置於遠心減率透鏡28的影像形成位置。該XYZ θ檯29包含加熱器30使得在結晶化期間若必要時可加熱要處理基板32。該雷射退火裝置40係以此方式建構。
該相移器36係設置於該遮罩27及該減率透鏡28之間，該相移器36調節入射雷射光的相位，及產生在中間位置具有最小光強度的反向－尖峰－圖樣光強度分佈於雷射光區域如第10D圖所示。相移器36為一種包含提供為具有步階部分的半透明基板之光學位置，及入射光由此步階部分繞射以調節相位。
該相移器36為一種遮罩其中石英基板51的表面被蝕刻以由此形成由具有週期性不同尺寸(面積)的步階點狀部分(凹槽52)所構成的重複圖樣如第10A及10B圖示意所示，該步階點狀部分係由以蝕刻所形成的凹槽52形成。在此相移器36的實例，如第10A圖所示，排列著步階點狀部分其尺寸(面積)係以16微米的間隔週期性地不同以在基板上轉換值之觀點。該步階部分係做成如154奈米的尺寸以得到90°的相位差。
第10A圖為該相移器36的平面圖。為顯示經調整面積狀態，一個相移器單元以放大尺寸示出。第10B圖為第10A圖的區段視圖，第10C圖為要處理基板32的區段視圖，第10D圖為顯示在雷射光(其光強度已由第10A圖的相移器36調整)區段的光強度分佈的波形圖。該波形圖係伴隨第10A圖。透鏡28(第9圖)為一種用於投影由該相移器36所形成的影像於要處理基板32的表面之光學系統。
該XYZ θ檯29係建構使得台的位置可在X、Y、及Z軸方向的每一個調整及為可沿Z軸旋轉的。該XYZ θ檯29可在每一次脈衝雷射光發射時以逐步方式由事先儲存的程式自動地移動要處理基板32至下一個照射位置。
接著，參考第9圖敘述一種使用此雷射退火裝置40的結晶化方法之實例。基板絕緣膜2、無定形半導體層(例如具有厚度50奈米或更少，如30奈米的無定形矽層3)，及光吸收蓋膜37以此順序層壓於位於該XYZ θ檯29的要處理基板32的基板1上(例如玻璃基板)。
光吸收蓋膜37為如SiOx 膜，及“x”為低於2的值，值“x”較佳為在1.4至1.9的範圍，更佳為在1.4至1.8的範圍。SiOx 膜為具有不同Si及O組成比的矽氧化物膜。
顯示器的基板1為一種半透明基板如玻璃基板或塑膠基板，基板絕緣膜2具有防止不純物自基板1擴散的功能，及保護基板1在結晶化方法不致受熱的功能。無定形矽層3由熱方法轉變為由大晶粒所構成的陣列以形成功能元件如薄膜電晶體。
該光吸收蓋膜37為一種具有用於生長大晶粒的絕緣效用的絕緣層，該光吸收蓋膜37吸收該雷射光以產生熱，及由無定形矽層3儲存由吸收雷射光所得到的熱量。在此實例，該光吸收蓋膜37為需要的以在具有厚度50奈米或更少的無定形矽層結晶化期間增加該無定形矽層3的長度。要處理基板32係以此方式形成。
接著，要處理基板32設置於該XYZ θ檯29的預先決定位置，該XeCl準分子雷射震盪器21(第9圖)發射具有足以熔化要處理基板32的無定形矽層3的照射區域之能量的脈衝雷射光，該雷射光具有能量如300至700毫焦耳/公分2 於要處理基板32上。脈衝連續時間每發射為如30奈秒。在做為具有波長308奈米的加長光束的雷射光25自該XeCl準分子雷射震盪器21發射之後，光先由以兩組(分別為X－及Y－方向)小透鏡對所構成的均化器22分為發散光束，該均化器22係用於均化光強度於自該雷射震盪器21的雷射光區段。
第一聚光透鏡23將自該均化器22分開的光束的每一個中央光束的雷射光集中於一點，該第一聚光透鏡23係設置於與該第二聚光透鏡26共軛相關的位置。該遮罩27係設置於該第二聚光透鏡26的發射光路徑上，此遮罩27截斷無效雷射光。亦即，該分開光束的每一個中央光束由該聚光透鏡23(聚光透鏡#1)集中於該遮罩27的中心。因為每一個雷射光束些微為發散形式，照亮整個該遮罩27面積。
在該遮罩27的所有點以一組自分開的微發射區域發射的所有光束照射。所以，即使於雷射發射面上存在光強度的平面變動，該遮罩27的光強度變為均勻的。通過每一個遮罩27區域的一組光束的中央光束，亦即，通過在均化器22中央的透鏡對的一組發散光束由在該遮罩27附近的該第二聚光透鏡26(聚光透鏡#2)轉換為平行光束。該雷射光以平行光束經由相移器36通過遠心減率透鏡28及垂直進入位於該XYZ θ檯29的基板1。
該相移器36調整該入射雷射光25的相位，及發射具有反向－尖峰－圖樣光強度分佈的傳送光。該減率透鏡28為減率至1/1至1/20如1/5的透鏡，及係設置於與該要處理基板32表面為共軛相關的位置，該減率透鏡28形成具有反向－尖峰－圖樣光強度分佈的傳送光的影像於該要處理基板32的光吸收蓋膜37的表面。
該光吸收蓋膜37吸收一部分入射雷射光，及大部分其餘光由該無定形矽層3吸收。結果，該無定形矽層3的光接收區域吸收具有第10D圖所示光強度分佈的雷射光，及該區域熔化。此熔化層加熱在該無定形矽層3上的蓋薄膜37。
在完成以脈衝雷射光照射之後，熔化區域的溫度開始下降，此時，因為該光吸收蓋膜37為高溫狀態，熔化區域的溫度緩慢下降。該無定形矽層3的最低強度部分B逐漸地通過第10D圖所示的反向－尖峰－圖樣光強度分佈的固化點，隨著此固化點在橫向方向的移動，晶體生長。
先通過固化點的最低部分B為結晶化起始點11，在最低強度部分B及最大強度部分U之間的光強度決定該晶粒4的長度，在反向－尖峰－圖樣光強度分佈的最大強度部分U的光強度為1的情況，當最低強度部分B的光強度選擇在0.5至0.8的範圍，可得到具有最適長度的晶粒陣列。當最低強度部分B具有0.5或更少的光強度，晶體不於橫向方向生長的非結晶化區域，或是微晶體區域形成於該照射區域。當最低強度部分B具有0.8或更多的光強度，一種光強度的遞增梯度被調整，及無法形成長晶體。
此種結晶化方法係由根據脈衝雷射光自該雷射震盪器21的發射時機以每一個預先決定距離逐步地移動該XYZ θ檯29而執行以偏移該照射區域。此退火方法係使用預先決定步驟重覆以由此一個接一個地結晶化該無定形矽層3於該基板1。根據此種結晶化方法，對具有側邊高於如1米的大面積的LCD可結晶化該無定形矽層3於該基板1。為偏移該照射區域，雷射光及該檯29可相對移動。
已發現當使用上述方法結晶化厚度低於50奈米的該無定形矽層3的情況，可控制晶體方向。
而且，通過遮罩27相同位置的一組光束聚焦於基板表面的一點上，亦即，該遮罩27的縮小影像以均勻光強度形成於基板表面。要用於照射該基板表面任意點的一組光束係由包含中央光束的分開光束所組成，在某一光束及中央光束之間所形成的角度為由該均化器22的幾何形狀所決定的角度，亦即，由將在遮罩中該光束及該中央光束之間所形成的角度乘以遠心透鏡28的倍率所得到的值。
在使用投影方法的雷射退火期間，由將相移器36圖樣的週期乘以遠心透鏡28的倍率所得到的值係較佳為在8至30微米的範圍，當該值為非常大時，在橫向方向的晶粒之生長於中途停止，及經照射區域的整個表面無法以晶粒覆蓋。若該值為非常小時，在橫向方向的經生長晶粒長度縮短，及此不會幫助粒子直徑的加大。
於投影方法，以該XYZ θ檯29逐步移動基板為相當容易的，及此方法做為大量製造方法為有效的。在雷射退火期間，經退火薄膜的結構必須為一種結構其中光吸收SiOx 膜形成於上層，及絕緣薄膜形成於下層。於是，當無定形矽層3吸收雷射光及熔化時，熱保留於該無定形矽層3，及基板1的溫度不會因自該無定形矽層3的熱擴散而快速上升。
接著，將敘述藉由使用第9圖的雷射退火裝置40(結晶化裝置40)結晶化該要處理基板32的無定形矽層3的方法之實例。
(具有體實施例1)
做為結晶化條件，第10C圖所示的要處理基板32要以下列層壓結構建構。於入射光側的最上方層蓋層37係為SiOX (厚度320奈米)/SiOx (厚度30奈米)的層壓膜。非單晶半導體薄膜係為一種無定形矽層3(a－Si層)，基板絕緣薄膜為SiO2 膜(厚度1000奈米)2，基板1為一種玻璃基板。該無定形矽層3的厚度改變為四種等級30、40、50、及100奈米，及製備要處理基板32。
要注意包含具有厚度100奈米的無定形矽層3的要處理基板32係製備做為參考實例，蓋層37的層壓膜係由具有光吸收特徵的SiOx 膜(厚度320奈米)及具有傳輸特徵的SiO2 膜構成。該SiOx 膜為Si及O的組成與二氧化矽薄膜的組成為不同的矽氧化物膜，及衰退係數k為0.02。SiOx 膜為“X”小於2.0的矽氧化物膜。理想上，可將光能隙由Si(至1.1電子伏特：x＝0)改變為SiO2 (至9電子伏特：x＝2)。用於結晶化的雷射波長，例如，準分子雷射可被控制使得吸收係數在0至105 公分－ 1 的範圍變化。特別是在“x”在1.4x1.9的範圍之情況，確認可得到令人滿意的晶體生長。SiOx 膜的光吸收係數α為約7000公分－ 1 。
第9圖的雷射退火裝置40具有形成設置於遮罩27附近的相移器36之影像於要處理基板32入射面的光學系統，亦即，該雷射退火裝置40為一種光學系統以投影該相移器36於要處理基板32的表面，及它們具有共軛關係。要注意該相移器36的圖樣係由影像形成光學系統的遠心減率透鏡28(具有1/5倍的倍率)於要處理基板32縮小至1/5。
如第10A圖所示，具有不同面積的點狀圖樣的步階部分(高步階52，低步階51)設置於該相移器36的表面。要處理基板32經由具有第10A圖所示圖樣的該相移器36以雷射光25照射。雷射光25的相位係由該相移器36調變，及形成一種光強度分佈，於此反向尖峰圖樣(V－形狀)重覆如第10D圖所示。在第10D圖，一個反向尖峰圖樣放大及示出。
該相移器36係形成使得該V－形狀光強度分佈的週期為16微米，該相移器36的相位差為如90°，該相移器36參考用於調變雷射光相位的空間強度調變光學元件，在無定形矽層(a－Si層)3的厚度為30、40、50、及100奈米的情況下，發射用於結晶化該無定形矽層(a－Si層)3的雷射光的螢光照射分別為500、500、500、及600毫焦耳/公分2 根據雷射光的照射能量。
雷射光源21為具有波長為如308奈米的XeCl準分子雷射，及脈衝連續時間每發射為30奈秒。螢光照射為一種顯示用於結晶化的雷射光的能量密度之度量，螢光照射表示每單位面積一個脈衝照射的能量，及特定地表示在光源或照射區域(發光區域)所測量的雷射光的坪均光強度。
以此方式結晶化的晶粒之晶體方位係示於第6至8圖，第6圖為顯示當分別具有厚度為30、40、50、及100奈米的無定形矽層(a－Si層)3以雷射光照射及結晶化時為晶粒薄膜平面法線方向的晶體方位。其示出為法線方向的晶體方位係強烈地定方位於{100}面附近當薄膜厚度為30奈米時(黑色部分)。
其示出晶體方位係強烈地定方位於{111}面附近當厚度為40奈米時(黑色部分)。其示出晶體方位係微弱地定方位於{100}面及{100}面附近當厚度為50奈米時(影線部分)。其示出晶體方位係微弱地定方位於{100}面及{110}面之間及{100}面及{110}面之間當厚度為100奈米時(影線部分)。
第7圖為顯示當分別具有厚度為30、40、50、及100奈米的無定形矽層(a－Si層)3以雷射光照射及結晶化時晶體生長方向的晶體方位。其示出晶體生長方向係強烈地定方位於{110}面附近當薄膜厚度為30奈米時(黑色部分)。其示出晶體生長方向係類似強烈地定方位於{110}面附近當厚度為40奈米時(黑色部分)。其示出晶體生長方向係類似強烈地定方位於{100}面附近當厚度為50奈米時(黑色部分)。其示出晶體生長方向係微弱地定方位於{100}面及{110}面之間當厚度為100奈米時(影線部分)。
第8圖為顯示當分別具有厚度為30、40、50、及100奈米的無定形矽層3以雷射光照射及結晶化時寬度晶體生長方向的晶體方位。其示出寬度方向係強烈地定方位於{111}面附近當薄膜厚度為30奈米時(黑色部分)。
類似地示出晶體生長方向係類似微弱地定方位於{111}面附近當厚度為40奈米時(影線部分)。其示出晶體生長方向係類似微弱地定方位於{111}面及{110}面附近當厚度為50奈米時(影線部分)。其示出晶體生長方向係微弱地定方位於{111}面附近當厚度為100奈米時(影線部分)。
第11圖顯示當具有厚度30奈米的無定形矽層(a－Si層)3以第6至8圖的雷射光照射及結晶化時在晶粒薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的清單。
由這些結果可了解於薄膜平面的法線方向係優先地方向在沿該晶體生長方向為軸於{100}至{112}的範圍旋轉的方位，該晶體生長方向優先定向於<110>，以直角交叉該晶體生長方向的寬度方向優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方位。如上文所敘述，該無定形矽層3的厚度可改變以由此控制該晶體方向。
(具有體實施例2)
一種結晶化裝置為與具有體實施例1相同方式的第9圖的投影型光學系統。該相移器36圖樣的週期為如16微米以在基板上轉換值之觀點，及步階部分裝置t為如154奈米。相位差為如90°。於在此時形成的週期性V－形狀光強度分佈，強度的最大值為相對值1，及最小值為相對值0.5。
做為結晶化條件，要處理基板32以與具有體實施例1相同方式具有下列薄膜結構。蓋薄膜37具有SiOX (厚度320奈米)/SiO2 (厚度30奈米)的層壓結構，無定形矽層為a－Si層(30奈米)，基板絕緣薄膜為SiO2 膜(1000奈米)。基板1為一種玻璃基板，雷射光的螢光照射為如500毫焦耳/公分2 。此雷射光的雷射光源21係為以與具有體實施例1相同方式具有波長如308奈米的XeCl準分子雷射，及脈衝連續時間每發射為30奈秒。
第12圖為顯示當薄膜在以上條件結晶化時在晶粒薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的清單。第12圖為一種顯示由此具有體實施例結晶化方法所得到結構的方位特性的反極性點圖。
由此結晶化方法所得到的晶粒陣列為一種由第2圖所示的加長似帶狀晶粒所構成的陣列，及該晶粒具有長度8微米及平均寬度0.2微米，縱軸方向，亦即晶體生長方向係優先定向於<110>，以直角交叉該晶體生長方向的寬度方向係優先定向於在沿該晶體生長方向為軸於<110>至<111>的範圍旋轉的方位。薄膜平面的法線方向係優先地定定向於在沿該晶體生長方向為軸於{100}至{112}的範圍旋轉的方位。
(具有體實施例3)
在此具有體實施例，使用第9圖的投影型光學系統，及一種由具有週期性不同尺寸的點狀圖樣如第10A所示所構成的相移器36以與具有體實施例1相同的方式使用。該相移器36圖樣的週期為如16微米以在基板上轉換值之觀點，及步階部分裝置t為如103奈米。該相移器36的相位差為如60°。於在此時所形成的週期性V－形狀光強度分佈，強度的最大值為相對值1，及最小值為相對值0.66。
做為結晶化條件，要處理基板32具有下列薄膜結構。蓋膜37具有SiOx (320奈米)的光吸收薄膜及SiO2 (30奈米)的光傳送及熱累積薄膜的層壓結構。無定矽層3為一種a－Si層(30奈米)，基板絕緣薄膜為SiO2 膜(1000奈米)，基板1為一種玻璃基板。經發射雷射光的螢光照射為如500毫焦耳/公分2 。雷射光源21係為以與具有體實施例2相同方式具有波長如308奈米的XeCl準分子雷射，及脈衝連續時間每發射為如30奈秒。
第12圖為顯示由此具有體實施例結晶化方法所得到結構的方位特性的反極性點圖。由此結晶化方法所得到的晶粒陣列為一種由第6圖所示的加長帶狀晶粒所構成的陣列，及該晶粒具有長度8微米及平均寬度0.2微米。
(具有體實施例4)
接著，參考第13圖敘述一種在如上文所敘述形成的結晶化區域形成TFT的方法實例，要注意在此處敘述一種N－通道形式TFT形成的實例，但此方法並不僅限於N－通道形式TFT，P－通道形式TFT可使用大體上類似方法形成除了僅不純物的種類(掺雜劑種類)改變。此處，將敘述製造具有底部閘極結構的TFT的方法。
如在第13A圖所示，Al、Ta、Mo、W、Cr、及Cu的至少其中一個的薄膜係做為閘極電極的材料，或是形成100至300奈米厚度的合金薄膜於如由玻璃所製造的絕緣基板的基板1上，圖樣化此金屬薄膜，及做成底部形式閘極電極61。
接著，如在第13B圖所示，閘極絕緣薄膜62、63沉積於閘極電極61及露出的絕緣基板上。該閘極絕緣薄膜62、63具有氮化物層(SiNx)及氧化物層(SiO2 )的雙層結構，該閘極絕緣薄膜62的閘極氮化物膜可藉由電漿CVD方法(PE－CVD方法)使用如SiH4 氣體及NH3 氣體的混合物做為材料氣體而沉積。要了解此閘極氮化物薄膜可使用常壓CVD或減壓CVD而非電漿CVD沉積。
該氮化物薄膜具有厚度如50奈米，做為閘極絕緣薄膜63的氧化物薄膜以如約200奈米的厚度沉積於該氮化物薄膜。非單晶半導體薄膜，例如無定形矽層3以50奈米的厚度或更少，例如，30奈米的厚度要薄地連續沉積在此氧化物薄膜。而且，由如SiO2 /SiOx 所製造的蓋薄膜37以此順序分別沉積為如30及320奈米的厚度於該無定形矽層3。該閘極絕緣薄膜62、63、該無定形矽層3、及具有雙層結構的蓋薄膜37同時沉積而不會破沉積室的真空系統(亦即，不會暴露於大氣)。
在使用電漿CVD方法執行上述沉積方法的情況，當在550℃的溫度於氮氣環境下執行加熱約兩小時，包含於該無定形矽層3的氫氣自該無定形矽層3排出。要結晶化基板32以此方式製造。
接著，執行具有厚度50奈米的該薄無定形矽層3於要結晶化基板32上的結晶化方法。該結晶化方法可使用如第9圖的雷射退火裝置40執行。例如，該蓋薄膜37以雷射光25照射，及該無定形矽層3的經照射部分由在上文第一至第三具有體實施例所敘述的方法結晶化。
準分子雷射光束可用做雷射光25，在以該雷射光25調整及聚焦要照射區域之後，該區域以雷射光25照射，及該相移器36的週期圖樣轉移至該經照射區域。而且，當置換該經照射區域使得該區域不會與另一個區域重疊，重覆使用雷射光25的一個照射，及該經照射區域的預先決定區域結晶化。以此方式，該無定形矽層3的預先決定區域結晶化，及多晶矽半導體薄膜65形成。
接著，於該表面的蓋絕緣薄膜37藉由一種方法如蝕刻剝除，及已形成結晶化區域的該無定形矽層3表面露出，以此方式，關於由具有厚度50奈米或更少的該薄無定形矽層3結晶化的區域表面，如第6至8圖所示，晶體生長方向優先定向於<110>以形成在該晶體生長方向較在該寬度方向為長的晶粒陣列如第2圖所示。
如第13C圖所示，執行離子植入以進行控制TFT的臨界電壓Vt h 為所欲值的目的。在此實例，離子植入硼B＋ 使得劑量在約5x101 1 至4x101 2 /公分2 的範圍。在此Vt h 離子植入，使用於10千電子伏特加速的離子束。
接著，SiO2 以如約100奈米至300奈米的厚度沉積於由如電漿CVD方法在先前方法所結晶化的多晶矽半導體薄膜65上。在此實例中，矽烷氣體SiH4 及氧氣電漿分解以由此沉積SiO2 ，而且，以此方式沉積的SiO2 圖樣化為預定形狀以形成阻擋膜66。
在此情況下，該阻擋膜66藉由使用反面曝光技術圖樣化為與該閘極電極61相匹配。一部分沉積於該阻擋膜66正下方的多晶矽半導體薄膜65被保護做為通道區域Ch。如上文所敘述，B＋ 離子藉由離子植入以相當少的劑量植入以事先得到高臨界電壓Vt h 。
接著，藉由使用該阻擋膜66做為遮罩由離子掺雜植入不純物(如P＋ 離子)於該半導體薄膜65，及LDD區域形成，在此時，劑量為如5x101 2 至1x101 3 /公分2 ，及加速電壓為如10千電子伏特。
而且，圖樣化光致抗蝕劑以在薄膜相反側塗覆該阻擋膜66及LDD區域。接著，藉由使用遮罩以高濃度植入不純物(如P＋ 離子)，及源極區域S及汲極區域D形成。在不純物植入期間，可使用例如，離子掺雜(離子雲式佈植)。在此情況下，該不純物可由電場加速植入而不需執行質量分離。在此實例，該不純物以約1x101 5 /公分2 的劑量注入，及源極區域S及汲極區域D形成。離子植入的加速電壓為如10千電子伏特。
要注意雖然未示出，當在P－通道形式TFT形成的情況下，在以光致抗蝕劑塗覆N－通道形式TFT區域之後，該離子掺雜可藉由使用B＋ 離子而非P＋ 離子做為不純物以約1x101 5 /公分2 的劑量執行。此處要注意不純物可使用質量分離形式離子植入裝置植入。
之後，植入該多晶矽半導體薄膜65的不純物由快速熱退火(RTA)104活化，因為可能為此情況，激發雷射退火(ELA)可使用準分子雷射執行，之後，同時圖樣化該半導體薄膜65及該阻擋膜66的不必要部分以每一個元件區域地分開該TFT。
最後，如第13D圖所示，SiO2 沉積為約100至200奈米的厚度以形成層間絕緣膜67，在形成該層間絕緣膜67之後，SiNx由電漿CVD方法沉積為約200至400奈米的厚度以形成保護層68。在此階段，於氮氣或形成氣體或真空下於約350至400℃執行熱方法一小時以擴散包含於該層間絕緣膜67的氫原子進入該半導體薄膜65。
之後，形成源極S電極的接觸孔打開，及Mo、Al或類似物的電極材料層由濺鍍沉積為100至200奈米的厚度。接著，圖樣化該電極材料層為預定形狀以做成線路電極69。而且，在形成由丙烯樹脂或類似物所製造的約1微米厚度的壓平層70之後，汲極D電極的接觸孔打開。在由濺鍍沉積由ITO或類似物所製造的透明傳導膜於該壓平層70之後，圖樣化該薄膜為預定形狀以形成像素電極71。TFT 112以此方式製造。
(具有體實施例5)
接著，參考第14至14C圖敘述一種施用本發明方法於具有頂部閘極結構的TFT之製造的情況之方法，首先，如在第14A圖所示，做為兩個緩衝層的基板膜81、82由電漿CVD方法連續沉積於絕緣基板1上。
第一層基板膜81係由SiNx薄膜(X<2)建構，及薄膜厚度為100至500奈米。第二層基板膜82係由SiO2 薄膜建構及薄膜厚度類似地為100至500奈米。由無定形矽所製造的非單晶半導體薄膜4係藉由電漿CVD方法或LPCVD方法以50奈米或更少(如30奈米)的厚度沉積於由此SiO2 薄膜所建構的該基板膜82上。
而且，由SiO2 /SiOx 所製造的蓋薄膜37係以此順序分別沉積為如30奈米及320奈米的厚度於該非單晶半導體薄膜3。在當由無定形矽所製造的該非單晶半導體薄膜3係使用電漿CVD方法沉積的情況，退火在400至450℃的溫度於氮氣壓下執行約一小時以脫附薄膜中的氫。
接著，該薄無定形半導體薄膜3由如在具有體實施例1至3於上文所敘述的結晶化方法結晶化。在以雷射光25調整要照射區域之後，該雷射光25聚焦於該要照射區域使得該相移器36的週期圖樣可轉移至該經照射區域，該區域以雷射光25照射。而且，當置換該經照射區域使得該區域不會與另一個區域重疊，重覆使用雷射光25的一個照射，及該薄無定形半導體薄膜3的預先決定區域結晶化。
接著，該蓋薄膜37藉由蝕刻剝除，此處，若必要，執行離子植入以使用與上述具有體實施例相同的方式事先得到高臨界電壓Vt h 。特定言之，B＋ 離子植入該薄半導體薄膜3使得劑量在約5x101 1 至4x101 2 /公分2 的範圍。在此情況，加速電壓為約10千電子伏特。
接著，如第14B圖所示，經結晶化矽半導體薄膜85圖樣化為中央島形狀。在該薄膜上，SiO2 係使用電漿CVD方法、常壓CVD方法、減壓CVD方法、ECR－CVD方法、濺鍍方法或類似方法以100至400奈米的厚度沉積，及形成閘極絕緣薄膜83。在此實例，該閘極絕緣薄膜83具有100奈米的厚度。
接著，Al、Ti、Mo、W、Ta、經掺雜多晶矽、或它們的合金以200至800奈米的厚度沉積於該閘極絕緣薄膜83，此薄膜圖樣化為預定形狀，及形成閘極電極88。
接著，P＋ 離子使用質量分離藉由離子植八方法植入該經結晶化半導體薄膜85，及LDD區域形成。離子藉由使用該閘極電極88做為遮罩植入於該基板1整個表面，劑量為6x101 2 至5x101 3 /公分2 ，加速電壓為如90千電子伏特。要注意位於該閘極電極88正下方的通道區域Ch被保護，及事先由Vth離子植入所植入的B＋ 離子照樣保留。
在植入離子進入該LDD區域之後，形成抗蝕劑圖樣以塗覆該閘極電極88及其周圍。P＋ 離子係藉由質量非分離形式離子雲式佈植掺雜方法由使用抗蝕劑圖樣做為遮罩以高密度植入於該經結晶化半導體薄膜85，及源極區域S及汲極區域D形成。在此情況下，劑量為如約1x101 5 /公分2 ，加速電壓為如90千電子伏特。於掺雜氣體，使用以氫氣稀釋的20%PH3 氣體。
為形成CMOS電路，在形成P－通道TFT抗蝕劑圖樣之後，離子係使用5至20%B2 H6 /H2 氣體做為掺雜氣體而植入。劑量為約1x101 5 至3x101 5 /公分2 ，及加速電壓為如90千電子伏特。要注意該源極區域S及該汲極區域D可使用質量分離形式離子植入裝置形成。
接著，活化注入該經結晶化半導體薄膜85的掺雜劑，此活化可以與具有體實施例4相同的方式藉由使用紫外線燈使用RTA 104執行。
最後，如第14C圖所示，沉積由PSG或類似物所製造的層間絕緣膜90以塗覆閘極電極89，在沉積該層間絕緣膜90之後，SiNx由電漿CVD方法沉積為約200至400奈米的厚度以形成保護膜91。
在此階段，在350℃於氮氣中執行退火一小時以擴散包含於該層間絕緣膜91的氫氣進入該半導體薄膜85。之後，製作接觸孔洞。而且，在藉由濺鍍沉積Al－Si於該保護膜91之後，圖樣化此層為預定形狀以以做成線路電極92。
而且，在形成由丙烯樹脂或類似物所製造的約1微米厚度的壓平層93之後，接觸孔於此層製造。在由濺鍍沉積由ITO或類似物所製造的透明傳導膜於該壓平層93之後，圖樣化該薄膜為預定形狀以形成像素電極94。
即使在第14A至14C圖所示的TFT，非單晶半導體薄膜3由類似於相關於第13A至13D圖所示的TFT所敘述的方法結晶化。然而，在具有體實施例6具有頂部閘極結構的TFT與在具有體實施例5具有底部閘極結構的TFT之不同在於結晶化係在該閘極電極89的圖樣形成之前執行，所以，關於由玻璃或類似物所製造的絕緣基板之收縮，裕度係大於具有底部閘極結構的半導體裝置之裕度。所以，可藉由使用具有較大輸出的雷射照射裝置執行結晶化。TFT 113係以此方式製造。
(具有體實施例6)
接著，參考第15圖敘述一種使用具有體實施例5或6的TFT的主動陣列形式顯示之實例。
一種顯示板100具有包含一對絕緣基板101、102，及固持在兩個基板之間的電子光學材料103的板結構，液晶材料廣泛地用做電子光學材料103，整合像素陣列區域104及驅動電路部份及形成於下方絕緣基板101，驅動電路部份係分為垂直驅動電路105及水平驅動電路106。
而且，外部連接的終端部分107係形成於絕緣基板101週邊部分的上端，該終端部分107係經由線路108連接至該垂直驅動電路105及該水平驅動電路106。列閘極線路109及行信號線路110係形成於該像素陣列區域104，驅動此電極的像素電極111或TFT 112(或113)係形成於該線路109及110之間的交叉部分。
TFT 112(或113)的閘極電極61、89係連接至相對應閘極線路109，汲極區域D係連接至相對應像素電極111，及源極區域S係連接至相對應信號線路110，該閘極線路109係連接至該垂直驅動電路105，及該信號線路110係連接至該水平驅動電路106。
切換及驅動像素電極111的TFT 112(或113)，及包含於該垂直驅動電路105及該水平驅動電路106的TFTs係於本發明具有體實施例製備。所以，這些TFT具有移動性高於習知實例的移動性。所以，不僅驅動電路，高效能處理電路亦可整合及形成。
(具有體實施例7)
結晶化係藉由使用具有與每一個上述具有體實施例的相移器36為不同尺寸的相移器36(第10A、B圖)使用第9圖所示雷射退火裝置40執行。相移器36的細節係如下：圖樣週期為16微米以在基板上轉換值之觀點；步階部分深度t為103奈米；及相位差為60°。由此相移器36所得到雷射光的光強度分佈(第10D圖)，強度的最大值為相對值1，及最小值為相對值0.66。
要用於此具有體實施例的要處理基板32具有下列薄膜結構。蓋層具有SiOx (320奈米)及SiO2 (30奈米)的層壓結構。無定形矽層係由a－Si(40奈米)製造，下方絕緣薄膜係由SiO2 (1100奈米)製造，基板為一種玻璃基板。雷射光的螢光照射為500毫焦耳/公分2 。此雷射光為具有波長308奈米的XeCl準分子雷射，及脈衝連續時間每發射為如30奈秒。
第16圖顯示由以雷射光照射要處理基板32所結晶化的a－Si(40奈米)之結構。第16圖為顯示結晶化結構的方位特徵的反極性點圖。如在第2圖所示，該結構為具有長度8微米及平均寬度0.4微米的加長似帶狀晶粒4的陣列，如在第16圖所示，縱軸方向，亦即晶體生長方向係優先定向於<110>，及成為另一個方位的波動較具有厚度30奈米的層為大。
如在第16(a)圖所示，薄膜平面的法線方向係定方位於{111}，及亦微弱地定方位於{100}附近，此與具有厚度為30奈米的無定形矽層的情況不同。此種方位係假定產生於當在結晶化完成之後於{100}至{112}範圍的方位立即進行沿晶體生長方向<110>為軸進行雙晶體變形的情況。此是因為平均寬度較在具有厚度為30奈米的層之平均寬度為大，及雙晶體變形為容易產生的。
如在第16(b)圖所示，晶體生長方向強烈地及優先地定方位於<110>。在當TFT係使用本具有體實施例的經結晶化矽薄膜製備的情況下，沉積電晶體使得晶體生長方向與電流通過的方向相符。在此情況下，電流方向係大體上定方位於<110>，但薄膜平面法線方向的晶體方位在{001}至{111}的範圍變動。所以，通道寬度必須加大以減少在晶體方位變動的影響。該經結晶化Si薄膜的結構與具有厚度為30奈米的薄膜相較為較劣的。
如在第16(c)圖所示，該晶粒4的寬度方向為微弱地及優先地定方位於<111>。
(具有體實施例8)
結晶化係藉由使用具有與具有體實施例7的相移器36相同尺寸的相移器36(第10A、B圖)使用第9圖所示雷射退火裝置40執行。所以，相位已由該相移器36調變的雷射光的光強度分佈亦與具有體實施例7的光強度分佈相同，亦即，假設光強度的最大值U為相對值1，最小值B為相對值0.66。
要處理基板32與具有體實施例7的要處理基板32不同僅在於無定形矽層3的厚度，亦即，要處理基板32具有下列薄膜結構。蓋層具有SiOx (320奈米)及SiO2 (30奈米)的層壓結構。無定形矽層係由a－Si(50奈米)製造，下方絕緣薄膜為SiO2 (1100奈米)製造，基板為一種玻璃基板。雷射光具有與具有體實施例7的條件相同的條件。
第17圖顯示由結晶化包含具有厚度50奈米的無定形矽層3的相對應要處理基板32而得到的經結晶化區域之結構。第17圖為顯示該結構的方位特徵的反極性點圖。該結構為一種具有長度8微米及平均寬度0.5微米的加長晶粒4的陣列，縱軸方向，亦即，晶體生長方向係優先定向於<100>，及此與薄膜具有厚度30或40奈米的情況大大不同。薄膜平面的法線方向(第7(a)圖)及以直角交叉該晶體生長方向的寬度方向(第17(c)圖)為微弱地定方位，及這些方向亦變動。
在當TFT係使用本具有體實施例經結晶化矽薄膜製備的情況下，設置電晶體使得該晶體生長方向與電流方向一致。在此情況下，電流方向大體上定向於<100>，但與該薄膜平面為法線的晶體方向變動。所以，通道寬度需加大以減少該變動於該晶體方位的影響。經結晶化Si薄膜的結構與具有厚度為30奈米的薄膜相較為較劣的。
如上所敘述，根據此具有體實施例，可得到具有高移動性及在移動性與臨界電壓特徵具有較少變動的TFT。
1．．．基板
2．．．SiO2層
3．．．非單晶半導體薄膜/無定形矽層
4．．．晶粒
5．．．晶粒陣列
6、112、113、TFT．．．薄膜電晶體
7．．．晶粒邊界
8、62、63、83．．．閘極絕緣薄膜
9、61、88、89．．．閘極電極
11．．．晶體生長起始點
21．．．XeCl準分子雷射震盪器
22．．．均化器
23．．．第一聚光透鏡
24．．．雷射光軸
25．．．雷射光
26．．．第二聚光透鏡
27．．．遮罩
28．．．遠心減率透鏡
29．．．XYZ θ檯
30．．．加熱器
32．．．要處理基板
33．．．光學系統
36．．．相移器
37．．．光吸收蓋膜
40．．．雷射退火裝置
51．．．石英基板/低步階
52．．．凹槽/高步階
66．．．阻擋膜
67、90、91．．．層間絕緣膜
68．．．保護層
69、92．．．線路電極
70、93．．．壓平層
71、94、111．．．像素電極
81、82．．．基板膜
85．．．半導體薄膜
100．．．顯示板
101、102．．．絕緣基板
103．．．電子光學材料
104．．．像素陣列區域
105．．．垂直驅動電路
106．．．水平驅動電路
107．．．終端部分
108．．．線路
109．．．閘極線路
110．．．信號線路
μ FE．．．移動性特徵
μ m．．．微米
B．．．最低強度部分
Ch．．．通道區域
D．．．汲極區域
nm．．．奈米
S．．．源極區域
t．．．步階部分裝置
U．．．最大強度部分
第1圖為顯示通道區域形成於此的結晶化區域晶體面與在本發明TFT的TFT移動性之間的關係的圖；第2圖為顯示由本發明結晶化方法所形成的晶粒陣列的平面視圖；第3圖為顯示TFT構成的區段視圖其中通道區域係由第2圖的晶粒陣列所構成；第4圖為顯示當無定形矽層厚度變化時在縱軸方向的晶粒位置及晶粒寬度之間的關係的圖；第5圖為顯示當該無定形矽層厚度變化時在薄膜厚度及晶粒寬度之間的關係的圖；第6圖為顯示當該無定形矽層厚度變化時在薄膜厚度及在法線於薄膜表面的方向之晶體方位之間的關係的圖；第7圖為顯示當該無定形矽層厚度變化時在薄膜厚度及在晶體生長方向之晶體方位之間的關係的圖；第8圖為顯示當該無定形矽層厚度變化時在薄膜厚度及在晶粒寬度方向之晶體方位之間的關係的圖；第9圖為形成第2圖所示晶粒陣列的結晶化裝置的構成圖；第10A至10D圖為顯示相移器的構成、傳送光的光強度分佈、及要在第9圖所示結晶化裝置處理的物質的構成之示例視圖；第11圖為顯示當具有厚度30奈米的無定形矽層結晶化時在薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的圖；第12圖為顯示當具有厚度30奈米的無定形矽層結晶化時在薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的另一實例的圖；第13A至13D圖為顯示本發明方法所施用的底部－閘極－形式TFT製造方法的一連串步驟的區段視圖；第14A至14C圖為顯示本發明方法所施用的頂部－閘極－形式TFT製造方法的一連串步驟的區段視圖；第15圖為顯示在本發明顯示器具有體實施例的透視圖；第16圖為顯示當具有厚度40奈米的無定形矽層結晶化時在薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的圖；及第17圖為顯示當具有厚度50奈米的無定形矽層結晶化時在薄膜平面的法線方向、晶體生長方向、及寬度方向之晶體方位的圖。
4．．．晶粒
5．．．晶粒陣列
7．．．晶粒邊界
11．．．晶體生長起始點
D．．．汲極區域
S．．．源極區域

Claims (15)

  1. 一種薄膜電晶體，其包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；一晶粒陣列，於該非單晶半導體薄膜上形成及由在一縱軸方向延伸且在一寬度方向彼此相鄰排列的似帶狀晶粒所組成；及一源極區域及一汲極區域，其包含該晶粒陣列的複數個晶粒及形成使得一電流在該晶粒縱軸方向流動，其中該晶粒係由在該非單晶半導體薄膜中產生晶體及接著自該各自晶體於縱軸方向生長晶體而形成。
  2. 如申請專利範圍第1項的薄膜電晶體，其中該晶粒的一晶體生長方向係優先定向於<110>。
  3. 如申請專利範圍第1項的薄膜電晶體，其中設置於該源極區域及該汲極區域之間及面向一閘極絕緣薄膜的一通道區域面的方向係在<001>至<112>的範圍。
  4. 如申請專利範圍第1項的薄膜電晶體，其中該晶粒具有一範圍介於4至15微米的一長度，及在0.2至0.6微米範圍的一寬度。
  5. 如申請專利範圍第1項的薄膜電晶體，其中該非單晶半導體薄膜具有小於50奈米的一厚度。
  6. 如申請專利範圍第1項的薄膜電晶體，其中以直角與該晶體生長方向交叉的該寬度方向係優先地定向於在以該晶體生長方向為軸於<110>至<111>的範圍旋轉的一方向。
  7. 一種半導體裝置，其包括：一基板：直接或間接位於該基板上的非單晶半導體薄膜：及一晶粒陣列，於該非單晶半導體薄膜中形成及由在一縱軸方向延伸及在一寬度方向彼此相鄰排列的似帶狀晶粒所組成；其中該晶粒係由在該非單晶半導體薄膜中產生晶體及接著自該各自晶體於縱軸方向生長晶體而形成，及一晶體生長方向係優先地定向於<110>。
  8. 如申請專利範圍第7項的半導體裝置，其中該晶粒具有一範圍介於4至15微米的一長度，及在0.2至0.6微米範圍的一寬度。
  9. 如申請專利範圍第7項的半導體裝置，其中該非單晶半導體薄膜具有小於50奈米的一厚度。
  10. 如申請專利範圍第7項的半導體裝置，其中以直角與該晶體生長方向交叉的該寬度方向係優先地定向於在以該晶體生長方向為軸於<110>至<111>的範圍旋轉的一方向。
  11. 一種半導體裝置，其包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；及一晶粒陣列，於該非單晶半導體薄膜中形成及由在一縱軸方向延伸及在一寬度方向彼此相鄰排列的似帶狀晶粒所組成；其中該晶粒係由在該非單晶半導體薄膜中產生晶體及接著自該各自晶體於縱軸方向生長晶體而形成，及至該晶粒的一薄膜平面的一法線方向係優先地定向於在以一晶體生長方向為軸於{100}至{112}的範圍旋轉的一方向。
  12. 一種顯示器，其包括：一基板；直接或間接位於該基板上的非單晶半導體薄膜；一晶粒陣列，於該非單晶半導體薄膜中形成及由在一縱軸方向延伸及在一寬度方向彼此相鄰排列的似帶狀晶粒所組成，該晶粒係由在該非單晶半導體薄膜中產生晶體及接著自該各自晶體於縱軸方向生長晶體而形成；薄膜電晶體，其具有一源極區域及一汲極區域，該源極區域及該汲極區域包含該晶粒陣列的複數個晶粒及形成使得一電流在縱軸方向流動；及由該薄膜電晶體所構成的一像素切換電路。
  13. 一種結晶化方法，其包含：直接或間接於一基板上形成一非單晶半導體薄膜；於該非單晶半導體薄膜形成吸收一部分雷射光的一光吸收絕緣膜；及以具有一光強度分佈的雷射光照射該絕緣膜，其中複數個反向尖峰圖樣持續留在該絕緣膜表面，以在該非單晶半導體薄膜中形成一晶粒陣列，該晶粒陣列由在一縱軸方向延伸及在一寬度方向彼此相鄰排列的帶狀晶粒所組成，結晶化該晶粒，使得該縱軸方向係優先地定向於<110>。
  14. 如申請專利範圍第13項的結晶化方法，其中假設在該反向－尖峰－圖樣光強度分佈中一最大強度部分的光強度為1.0，一最小強度部分的光強度係在0.5至0.8的範圍。
  15. 一種製造薄膜電晶體方法，其包括：直接或間接於一基板上形成一非單晶半導體薄膜；於該非單晶半導體薄膜上形成吸收一部分雷射光的一光吸收絕緣膜；以具有一光強度分佈的雷射光照射該絕緣膜，其中複數個反向尖峰圖樣持續留在該絕緣膜表面，以在該非單晶半導體薄膜形成一晶粒陣列，該晶粒陣列由在一縱軸方向延伸及在一寬度方向彼此相鄰排列的似帶狀晶粒所組成，結晶化該晶粒，使得該縱軸方向係優先地定向於<110>；形成一源極區域及一汲極區域，使得一電流在一區域的一縱軸方向流動，該區域包含該晶粒陣列的複數個晶粒。
TW095114778A 2005-09-08 2006-04-25 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 TWI389316B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260490 2005-09-08

Publications (2)

Publication Number Publication Date
TW200711138A TW200711138A (en) 2007-03-16
TWI389316B true TWI389316B (zh) 2013-03-11

Family

ID=37859026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095114778A TWI389316B (zh) 2005-09-08 2006-04-25 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法

Country Status (4)

Country Link
US (1) US7335910B2 (zh)
KR (1) KR101216719B1 (zh)
CN (1) CN1929151B (zh)
TW (1) TWI389316B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687339B (zh) * 2015-05-27 2020-03-11 日商島野股份有限公司 自行車操作裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7560321B2 (en) * 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
TW200950099A (en) * 2008-01-31 2009-12-01 Corning Inc Thin film transistor having long lightly doped drain on SOI substrate and process for making same
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN109742154B (zh) * 2019-01-08 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及其制作方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
US6979605B2 (en) * 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687339B (zh) * 2015-05-27 2020-03-11 日商島野股份有限公司 自行車操作裝置

Also Published As

Publication number Publication date
KR20070029040A (ko) 2007-03-13
KR101216719B1 (ko) 2012-12-28
US20070063228A1 (en) 2007-03-22
US7335910B2 (en) 2008-02-26
TW200711138A (en) 2007-03-16
CN1929151B (zh) 2010-05-12
CN1929151A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
KR20070094527A (ko) 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
TWI389316B (zh) 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US20020118317A1 (en) Method of forming an LCD with predominantly &lt;100&gt; polycrystalline silicon regions
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US20020117718A1 (en) Method of forming predominantly &lt;100&gt; polycrystalline silicon thin film transistors
KR20060046344A (ko) 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치
JP2002280569A (ja) 主として＜１００＞配向した多結晶シリコン膜上に薄膜トランジスタを形成する方法
JP3859978B2 (ja) 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
KR100792323B1 (ko) 박막 반도체장치 및 그 제조방법
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
US6972246B2 (en) Method for manufacturing an oriented crystalline semiconductor using a pulsed laser
JP5117000B2 (ja) 薄膜トランジスタ及び半導体装置
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP2005285827A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、薄膜トランジスタ、およびこの薄膜トランジスタを使用した表示装置
JP2007281465A (ja) 多結晶膜の形成方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2000068515A (ja) 薄膜半導体装置の製造方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2005093884A (ja) 半導体薄膜の結晶化方法、結晶化装置、位相シフタ、薄膜トランジスタおよび表示装置
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2005285826A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、薄膜トランジスタ、およびこの薄膜トランジスタを使用した表示装置
US20060033104A1 (en) Thin film transistor, method of manufacturing thin film transistor, and display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees