상기 목적을 달성하기 위하여, 본 발명은, 액정표시장치를 구성하는 액정패널의 한쪽의 절연기판의 표시영역내와 시일부분에 포토리조그래피기법에 의해 동시에 스페이서를 형성한다. 표시영역내에 형성하는 스페이서는 기둥형상 스페이서로 하고, 시일부분에 형성하는 스페이서는 기둥형상 스페이서의 직경치수보다도 큰 치수폭의 벨트형상 스페이서로 한다. 이 벨트형상 스페이서의 외주에 필러를 혼입하지 않는 시일제를 도포해서 경화시켜서 양절연기판을 접착시킨다.
본원에 있어서 개시되는 발명중, 대표적인 것의 개요를 간단하게 설명하면 이하와 같다.
매트릭스형상으로 다수의 화소전극을 가진 제 1기판과, 상기 제 1기판에 대해서 소정의 틈새를 가지고 대향시킨 투명전극을 가진 제 2기판과 상기 제 1기판과 제 2기판의 대향틈새에 봉입한 액정조성물로 이루어진 액정층과, 상기 제 1기판과 제 2기판의 상기 액정층에 접하는 적어도 1면에 상기 액정조성물의 배향을 제어하는 배향막을 구비하고, 상기 제 1기판의 표시영역에 상기 제 2기판과의 상기 대향틈새를 소정치에 유지하는 복수의 기둥형상 스페이서를 가지는 동시에, 상기 표시영역을 돌아서 상기 기둥형상 스페이서와, 동일재료에 의해서 형성한 상기 기둥형상 스페이서의 직경치수보다 큰 폭치수를 가진 벨트형상 스페이서를 가지고, 상기 벨트형상스페이서의 바깥가장자리에 상기 제 1기판 및 제 2기판을 접착고정하는 시일제를 충전했다. 또한, 벨트형상 스페이서를 형성함으로써 시일제에는 양기판사이의 틈새를 제어하기위한 비드나 파이버 등의 필러를 함유시킬 필요는 없다.
이 구성에 의해, 표시영역내에서의 스페이서의 랜덤성이 해소되어서 셀갭이 균일화된다. 또, 시일제와 액정층이 접촉하지 않기 때문에, 시일제에 의한 액정조성물의 오염이 방지되고, 표시영역에 있어서의 비드에 의한 전극 등의 파괴, 혹은 시일부분에 있어서의 시일제에 혼입되는 필러에 의한 전극인출단자 등의 파괴가 회피되어, 제조수율, 아울러 신뢰성이 향상한다.
또, 기둥형상 스페이서와 벨트형상 스페이서의 높이가 동등하고, 또한 정확하게 되고, 표시영역의 전체영역에 걸쳐서 고정밀도에 의해 셀갭이 제어되기 때문에, 표시얼룩의 발생이 없다.
또한, 본 발명은, 상기의 구성에 한정되는 것은 아니고, 본 발명의 기술사상을 일탈하는 일없이 여러가지의 변경이 가능하다.
이하, 본 발명의 실시형태를, 도면을 참조해서 상세히 설명한다.
도 1은 본 발명에 의한 액정표시장치의 일실시예를 설명하는 액정패널의 모식단면도이다. 이 액정패널은 액정투사형액정표시장치에 사용하는 반사형액정패널이고, USUB는 제 1기판인 위쪽의 기판(대형기판), DSUB는 제 2기판인 아래쪽의 기판(구동기판), LC는 액정조성물로 이루어진 액정층, SUB2는 대향기판을 구성하는 유리기판, ITO-C는 투명전극(공통전극 또는 대향전극), ORI2는 위쪽의 배향막, SUB1은 구동기판을 구성하는 단결정실리콘기판, AL-P는 화소전극, ORI1은 아래쪽의 배향막, TM는 단자부, PSV1은 보호막, SPC-P는 기둥형상 스페이서, SPC-S는 벨트형상스페이서, SL은 시일제, SHF는 차광막이다.
또한, 이 액정패널은 액티브매트릭스형을 상정한 것이며, 구동기판DSUB에는 화소전극 AL-P만 표시하고 있으나, 화소선택용의 스위칭소자, 유지용량 등이 형성되어 있다.
대향전극ITO-C, 배향막ORI2가 형성된 대향기판USUB와 화소전극AL-P와 보호막PSV1 및 배향막ORI1이 형성된 구동기판DSUB의 사이에 액정조성물로 이루어진 액정층LC가 끼워유지된다. 구동기판DSUB에는, 그 화소전극을 피한 위치의 보호막 PSV1의 위에 기둥형상 스페이서 SPC-P가 형성되고, 양기판의 맞붙임주변 즉 화소전극 AL-P 등이 형성된 표시영역의 외주에는 벨트형상 스페이서SPC-S가 형성되어 있다. 벨트형상 스페이서 SPC-S의 폭치수는 기둥형상 스페이서SPC-C의 직경치수보다 크고, 2매의 기판을 맞붙여서 프레스하였을 때의 압압력을 받아서 주변의 셀갭을 정확하게 셀갭하는 동시에, 기둥형상 스페이서SPC-P와 협동(協動)해서 표시영역의 셀갭을 소정치에 제어한다.
즉, 양기판을 맞포개서 프레스했을 때, 기둥형상 스페이서SPC-P와 벨트형상스페이서SPC-S의 높이에 의해, 기판사이의 틈새 즉 액정층의 셀갭이 정확하게 제어된다. 그리고, 표시영역에의 액정층의 봉입은 양기판의 맞포갬전에 표시영역에 액정조성물을 드립하고, 맞붙일때에 잉여의 액정조성물을 넘치게 해서 프레스하는 방법과, 벨트형상 스페이서SPC-S의 일부에 개구부를 형성해두고, 양기판을 맞포개고, 벨트형상 스페이서SPC-S의 바깥가장자리를 따라서 필러를 함유하지 않은 시일제를 도포해서 자외선조사 등으로 반경화시킨 후, 분위기를 부압으로 한 상태에서상기 개구부로부터 액정조성물을 주입하고, 그 후 프레스 및 가열처리해서 시일제SL의 완전경화를 행해서 셀갭을 설정하는 방법을 채용할 수 있다.
또한, 도시생략되어 있으나, 투사형액정표시장치의 경우는 단자부TM에 스위칭소자를 드라이브하는 신호를 접속하는 플렉시블프린트기판의 단자가 접속된다.
도 2는 도 1에 표시한 액정패널의 기둥형상스페이서와 벨트형상스페이서의 배치를 설명하는 평면도이다. 이들 스페이서의 배치는 화소전극과의 위치관계에 의해 표시한다.
표시영역에 형성되는 기둥형상 스페이서SPC-P는, 화소전극AL-P사이의 크로스하는 장소에 형성한다. 이 실시예에서는, 화소전극간 스페이서에 기둥형상스페이서SPC-P를 형성함으로써, 개구율의 대폭적인 감소는 없다. 또 전체화소전극간 스페이서에 1개씩 기둥형상 스페이서SPC-P를 형성할 수 있기 때문에, 비드를 사용하는 경우에 비해서 스페이서의 설치수가 현격하게 많아지고, 강력한 셀갭제어기능이 발휘되고, 양기판의 위치편차가 발생하는 일은 없다.
벨트형상 스페이서SPC-S는 화소전극이 배치된 표시영역의 외주의 화소전극과 동일층에서 형성된 차광막SHF의 위에 형성해 있다. 이 벨트형상 스페이서SPC-S는 표시영역의 외주를 포위해서 형성되고, 그 폭사이즈를 기둥형상 스페이서SPC-P의 직경사이즈보다도 크다. 그리고, 이 벨트형상 스페이서SPC-S는 액정층LC를 봉하여 막는 기능을 가지고, 종래에는 액정층에 접하도록 배치되어 있던 시일제는 이 벨트형상 스페이서SPC-S의 바깥가장자리에 도포된다.
다음에, 본 실시예의 기둥형상스페이서 및 벨트형상 스페이서의 형성방법의개략을 설명한다.
기둥형상 스페이서 및 벨트형상 스페이서의 재료로서는, 주식회사JRS제의 화학증폭형 네가티브타입레지스트「BPR-113」(상품명)을 사용했다. 이 레지스트재료는, 종래의 액정패널에 사용되고 있는 비드재료와 잘 닮은 재료로 이루어지고, 열경화후는 액정조성물에 용해되거나 팽윤하는 일없이, 액정조성물과의 상성(相性)도 좋고, 가공성도 양호하다.
도 3은 본 실시예의 기둥형상 스페이서의 현미경사진을 모사한 사시도이다. 도시된 바와 같이, 기둥형상 스페이서SPC-P는 화소전극AL-P사이의 스페이서SSP의 교차부에 양호한 형상으로 형성되어 있다.
기둥형상 스페이서 및 벨트형상 스페이서의 재료가 되는 상기 「BPR-113」을 화소전극AL-P가 형성된 구동기판DSUB의 보호막PSV1(도 1참조)의 위에 스핀코트법에 의해 도포하고, i선에 의해 노광하여, 현상해서 형성된다.
이들 기둥형상 스페이서 및 벨트형상 스페이서가 형성된 구동기판DSUB의 벨트형상 스페이서SPC-S에 의해 둘러싸인 안쪽에 액정조성물을 주입한다. 도 2에 표시한 형상의 벨트형상스페이서SPC-S의 경우는, 액정조성물을 드롭한다. 이 구동기판DSUB위에 접촉하지 않도록 공통기판USUB를 배치하여, 탈기처리한다. 탈기후, 양기판을 맞포개서 프레스에 의해 가압하여, 밀착시킨다. 이때, 잉여의 액정조성물은 벨트형상스페이서SPC-S로부터 비어져 나온다. 비어져 나온 액정조성물을 씻어내리고 벨트형상스페이서SPC-S의 바깥가장자리와 양기판사이에 필러를 함유하지 않는 시일제SL을 도포해서 경화시킨다.
이와 같이 본 실시예에 의해, 동일조건으로 형성된 기둥형상 스페이서 SPC-P 및 벨트형상스페이서 SPC-S에 의해, 표시영역과 시일부분의 셀갭은 동등해지고 셀갭차에 의한 표시얼룩의 발생이 방지된다. 또, 액정층LC를 구성하는 액정조성물은 시일제와 접촉하는 일이 없기때문에, 미경화의 시일제에 의한 액정조성물의 오염이 방지되는 동시에, 시일제에 필러를 함유시킬 필요가 없기 때문에, 2매의 절연기판의 접착시의 압압에 의해 전극인출단자가 단선하거나, 그 밖의 박막이 파괴되는 일이 없다.
도 4는 본 발명에 의한 액정표시장치의 제 2실시예를 설명하는 액정패널의 기둥형상 스페이서와 벨트스페이서의 배치를 설명하는 평면도이다. 본 실시예는, 표시영역의 외주에 형성되는 벨트형상스페이서SPC-S의 일부에 틈새를 형성하고, 이것을 액정주입구INJ로 한것이다. 그 밖의 구성은 상기 제 1실시예와 마찬가지이므로, 설명은 생략한다. 이하, 이 실시예의 액정패널의 제작방법을 설명한다.
구동기판 DSUB는, 벨트형상 스페이서SPC-S에 액정주입구INJ를 형성한 이외는 상기 제 1실시예와 마찬가지로 형성된다. 이 구동기판DSUB에 대향기판USUB를 맞붙이고, 프레스에 의해 가압해서 양자를 밀착시킨다. 이 상태로 분위기를 감압해서 탈기하여, 액정주입구 INJ로부터 액정조성물을 주입한다. 그후, 이 액정주입구INJ를 포함해서 벨트형성스페이서SPC-S의 바깥가장자리에 시일제를 도포하여 경화시킨다.
또, 벨트형상스페이서SPC-S의 바깥가장자리에 시일제를 도포하기전에 액정주입구INJ에 동일 종류의 시일제를 도포해서 봉하여 막도록 해도 된다. 이 액정주입구INJ는 1개로 해서 표시했으나, 2개이상의 액정주입구INJ를 병설해도 된다. 본 실시예에 의해, 상기 제 1실시예와 마찬가지의 효과를 얻을 수 있다.
또한, 상기한 각 실시예도 같이, 구동기판 DSUB에 단결정실리콘기판을 사용한 반사형으로서 설명했으나, 양기판을 유리기판으로한 투과형의 경우, 혹은 표시면적이 큰 직시형의 액정표시장치의 경우라도 마찬가지로 해서 구성할 수 있다.
도 5는 본 발명에 의한 액정표시장치의 제 3실시예를 설명하는 액정패널의 기둥형상 스페이서와 벨트형상 스페이서이 배치를 설명하는 평면도이다. 본 실시예는 구동기판DSUB상의 표시영역의 바깥쪽에 구동회로DCT를 직접 내장하고, 이 구동회로DCT의 상부에 벨트형상스페이서SPC-S를 형성한 것이다. 또한, 표시영역의 기둥형상 스페이서SPC-P는 제 1실시예와 마찬가지이다.
본 실시예에 의하면, 상기 각 실시예와 마찬가지의 효과를 얻을 수 있는 동시에, 액정패널의 외부에 실장하는 구동회로를 생략할 수 있기 때문에, 전체로서 소면적의 액정표시장치를 얻을 수 있다.
다음에, 상기한 각 실시예를 구체화한 사례에 대해서 설명한다.
도 6은 본 발명에 의한 액정표시장치를 구체화한 투사형 액정표시장치의 전체구성의 설명도로서, (a)는 일부파단한 평면도, (b)는 (a)의 A-A선을 따른 단면이다.
도 6에 표시한 바와 같이, 이 투사형 액정표시장치는, 제 2기판 DSUB에 기둥형상 스페이서SPC-P 및 벨트형상 스페이서 SPC-S를 가지고, 제 1기판USUB와 제 2기판DSUB사이에 액정층LC를 끼워유지해서 상기 기둥형상 스페이서SPC-P 및 벨트형상스페이서SPC-S에 의해 소요되는 셀갭을 제어하고, 벨트형상 스페이서SPC-S의 바깥가장자리에 시일제SL을 도포하여 경화시켜서 양기판을 접착해서 이루어지는 반사형의 액정패널을, 수지재료의 몰드성형품을 썩 알맞는 패키지PCG의 캐비디내에 수납하고, 그 일단부가장자리에 신호 및 전력을 급전하기 위한 플렉시블프린트기판EPC의 일단부를 접속하는 동시에, 표면유리WG에 의해 뚜껑을 하고 상기 캐비티를 밀폐해서 구성된다.
패키지PCG의 배면에는 금속제의 방열판PPB가, 그 주변을 당해 패키지본체PCG의 하부 4변에 매설한 상태로 설치되고, 액정패널은 방열판PPB와의 사이에 비교적 탄성을 가진 방열시트DPH를 개재해서 수납된다. 따라서, 액정패널의 배면은 방열시트DPH에 의해 방열판PPB에 밀착하여, 방열효과를 충분히 얻을 수 있는 구조로 되어 있다.
패키지PCG의 캐비티내부에 수납한 액정패널은, 그 제 1기판USUB의 안쪽에서 접착재ADH에 의해 당해 패키지PCG의 저부내주(底部內周)에 형성된 단부(段部)에 고정되고, 또, 표면유리WG를 접착재에 의해 패키지PCG와 플렉시블프린트기판FPC를 고정하기 위한 스페이서판SPB에 고정된다. 또한, 스페이서SPB는 플렉시블프린트기판FPC에 도시하지 않은 접착제를 사용해서 고정되어 있다.
도 7은 도 6에서 설명한 액정표시장치를 사용해서 구성한 투사형 액정표시장치의 구성예를 설명하기 위한 모식도로서, 하우징CAS내에 액정표시장치 (액정모듈)MOD, 조명광원LSS, 조명렌즈계LNS, 제 1편광판POL1, 반사경MIL, 결상렌즈계 FLX, 제 2편광판POL2, 광학조리개ILS, 및 투사광학계PLN을 수납해서 이루어진다.
광원장치LSS로부터의 조사광은 조명렌즈계LNS와 제 1편광판POL1과 반사경 MIL에 의해 액정표시장치MOD를 구성하는 액정패널PNL의 표면에 입사한다. 액정패널PNL에 입사한 광은 액정패널PNL의 화소전극AL-P에 의해 화소신호에 대응한 변조가 이루어지고, 반사한 광이 결상렌즈계 FLN과 제 2편광판Pd2와 광학조리개ILS, 투사광학계 PLN을 개재해서 스크린SCN상에 확대투사된다.
다음에, 본 발명을 직시형액정표시장치에 적용한 예를 액티브매트릭스형 액정표시장치에 대해서 설명한다.
도 8은 액티브매트리스형 액정표시장치를 구성하는 액정패널의 평면도이고, 제 1 및 제 2절연기판인 상하의 투명유리기판SUB2(컬러필터기판), SUB1(액티브매트릭스기판), 포함한 액정패널PNL의 매트릭스AR주변의 요부평면도, 도 9는 도 8에 표시한 액정패널의 좌상각부에 대응하는 시일부SL부근의 확대평면도이다.
또, 도 10은 액정패널의 요부단면으로서, (a)는 도 9의 선(19a)∼(19a)를 따른 단면도, (b)는 TFT부분의 단면도, (c)는 영상신호선구동회로가 접속되는 외부접속단자DTM부근의 단면도를 표시한다.
이 액정패널의 제조에서는, 작은 사이즈이면 시스템효율향상을 위해 1매의 유리기판에 의해 복수개분을 동시에 가공하고나서 분리하고, 큰 사이즈이면 제조설비의 공용때문에, 어떤 품종이라도 표준화된 크기의 유리기판을 가공하고나서 각 품종에 맞는 사이즈로 작게 하고, 어느 경우도 대강의 공정을 거치고나서 유리기판을 절단한다.
도 8, 도 10의 양도면 모두, 상하의 유리기판 SUB2, SUB1의 절단후를, 도 9는 절단전을 표시하고 있고, LN은 유리기판의 절단선의 가장자리를, CT1과 CT2는 각각 유리기판SUB1, SUB2의 절단해야할 위치를 표시한다.
어느 경우도, 완성상태에서는 외부접속단자군Tg, Td(첨자생략)가 존재하는 부분(도면에서는 상하변과 좌변)은, 그들을 노출하도록 위쪽유리기판 SUB2의 크기가 아래쪽유리기판SUB1보다도 안쪽으로 제한되어 있다.
외부접속단자군Tg, Td는 각각 주사회로접속용 단자GTM, 영상신호회로접속용단자 DTM과 그들의 인출배선부를 구동회로 칩이 탑재된 테이프캐리어패키지의 단위에 복수개 종합해서 이름 붙인 것이다. 각 군의 매트릭스부로부터 외부접속단자부에 이르기까지의 인출배선은, 양단부에 접근함에 따라서 경사지고 있다. 이것은, 테이프캐리어패키지의 배열피치 및 각 테이프캐리어패키지에 있어서의 접속단자피치에 액정패널PNL의 단자 DTM, GTM을 맞추기 위해서이다.
투명유리기판 SUB1, SUB2간의 표시영역AR에는 기둥형상 스페이서SPC-P가, 또 시일부에는, 그 가장자리를 따라서 액정봉입구INJ를 제외하고 액정LC를 봉하여 막도록 벨트형상 스페이서 SPC-S가 형성되어 있다. 그리고, 벨트형상 스페이서 SPC-S의 바깥가장자리에는 시일제SL이 도포되어 있다. 이 시일제는 예를 들면 에폭시수지로 되어 있다. 또한 기둥형상 스페이서 SPC-P는 화소의 경계에 형성되어 있으므로, 도 10에는 표시되어 있지 않다.
상부투명유리기판 SUB2쪽의 공통투명화소전극ITO2는, 적어도 1개소에 있어서, 여기서는 액정패널의 4귀퉁이에서 은페이스트재 AGP에 의해서 하부투명유리기판SUB1쪽에 형성된 인출배선 INT에 접속되어 있다. 이 인출배선INT는 게이트단자GTM, 드레인단자 DTM과 동일제조공정에 의해 형성된다.
배향막 ORI1, ORI2,투명화소전극ITO1, 공통투명화소전극ITO2, 각각의 층은 벨트형상스페이서 SPC-S의 안쪽에 형성되어 있다. 하부투명유리기판SUB1, 상부투명유리기판SUB2의 바깥쪽의 표면에는 편광판POL1, POL2가 각각 형성되어 있다.
액정LC는 액정조성물의 액정분자의 방향을 설정하는 하부배향막ORI1과 상부배향막ORI2와의 사이에서 벨트형상스페이서 SPC-S에 의해 구획된 표시영역AR에 봉입되어 있다. 하부배향막 ORI1은 하부투명유리기판SUB1쪽의 보호막 PSV1의 상부에 형성되어 있다.
이 액정패널PNL은, 투명유리기판SUB1쪽, 상부투명유리기판SUB2쪽에서 별개로 여러가지층을 포개쌓고, 하부투명유리기판 SUB1과 상부투명유리기판SUB2를 마주 포개서, 벨트형상스페이서 SPC-S의 개구부INJ(액정주입구)로부터 액정을 주입하고, 그후 시일제SL에 의해 봉하여 막고, 상하의 투명유리기판을 절단함으로써 조립된다.
도 10에 표시한 박막트랜지스터TFT는, 게이트전극GT에 양(正)의 바이어스를 인가하면, 소스드레인간의 채널저항이 작아지고, 바이어서를 영(0)으로 하면 채널저항은 크게 되도록 동작한다.
각 화소의 박막트랜지스터 TFT는, 화소내에 있어서 2개(복수)로 분할되어 있다. 도 10에서는 1개만 표시하고 있다. 2개의 박막트랜지스터TFT의 각각은, 실질적으로 동일사이즈(채널길이, 채널폭이 동일함)로 구성되어 있다. 이 분할된박막트랜지스터TFT의 각각은, 게이트전극GT, 게이트절연막GI, i형(진성, intrinsic, 도전형 결정불순물이 도프되어 있지 않다), 비정질 실리콘(Si)으로 이루어진 i형 반도체층AS, 1쌍의 소스전극SD1, 드레인전극SD2를 가진다. 또한, 소스, 드레인은 본래 그 사이의 바이어스극성에 의해서 결정되는 것으로써, 이 액정표시장치의 회로에서는, 그 극성은 동작중 반전하므로, 소스,드레인은 동작중 교체한다고 이해하면 된다. 그러나, 이하의 설명에서는, 편의상 한쪽을 소스, 다른쪽을 드레인이라고 고정해서 표현한다.
게이트전극GT는 박막트랜지스터TFT의 각각의 능동영역을 넘도록 돌출하고 있고, 박막트랜지스터TFT의 각각의 게이트전극GT는 연속해서 형성되어 있다. 여기서는, 게이트전극GT는 단층의 제 2도전막g2에 의해 형성되어 있다. 제 2도전막g2는 예를 들면 스퍼터에 의해 형성된 알루미늄(Al)막을 사용하고, 1000∼5500Å정도의 막두께에 의해 형성한다. 또, 게이트전극GT의 위에는 알루미늄의 양극산화막AOF가 형성되어 있다.
이 게이트전극GT는 i형반도체층AS를 완전히 씌우도록(아래쪽으로부터 보아서) 그것보다 약간 크게 형성된다. 따라서, 하부 투명유리기판SUB1의 아래쪽에 형광관 등의 백라이트BL을 장착하였을 경우, 이 불투명한 알루미늄막으로 이루어진 게이트전극GT가 그림자로 되어서 i형반도체층 AS에는 백라이트로부터의 광이 닿지 않고, 광조사에 의한 도전현상 즉 박막트랜지스터TFT의 오프특성열악화는 발생하기 어렵게 된다. 또한, 게이트전극GT의 본래의 크기는, 소스전극SD1과 드레인전극 SD2와의 사이에 걸치는데 최저한으로 필요한(게이트전극GT와 소스전극SD1, 드레인전극SD2와의 위치맞춤여유분도 포함해서) 폭을 가지고, 채널폭W를 결정하는 그 안길이의 길이는 소스전극SD1과 드레인전극SD2와의 사이의 거리(채널길이)L와의 비, 즉 상호콘덕턴스gm을 결정하는 팩터W/L을 몇개로 하는가에 따라서 결정된다. 이 액정표시장치에 있어서의 게이트전극GT의 크기는, 물론, 상술한 본래의 크기보다도 크게된다.
주사신호선은 제 2도전막g2로 구성되어 있다. 이 주사신호선의 제 2도전막 g2는 게이트전극GT의 제 2도전막g2와 동일제조공정에 의해 형성되고, 또한 일체로 형성되어 있다. 또, 주사신호선상에도 알루미늄Al의 양극산화막AOF가 형성되어 있다.
절연막GI는 박막트랜지스터TFT의 각각의 게이트절연막으로서 사용되고, 게이트전극GT 및 주사신호선의 상층에 형성되어 있다. 절연막GI는, 예를 들면 플라즈마CVD에 의해 형성된 질화실리콘막을 사용하고, 1200∼2700Å의 막두께(이 액정표시장치에서는, 2000Å정도의 막두께)에 의해 형성한다. 게이트절연막 GI는 도 9에 표시한 바와 같이, 매트릭스부AR의 전체를 둘러싸도록 형성되고, 주변부는 외부접속단자DTM, GTM을 노출하도록 제거되어 있다.
i형 반도체층AS는, 2개의 박막트랜지스터TFT의 각각의 채널형성영역으로서 사용된다. i형 반도체층AS는 비정질실리콘막 또는 다결정실리콘막으로 형성되고, 200∼220Å의 막두께(이 액정표시장치에서는, 200Å정도의 막두께)에 의해 형성한다.
이 i형 반도체층AS는, 공급가스의 성분을 바꾸어서 Si2N4로 이루어진 게이트절연막으로서 사용되는 절연막GI의 형성에 연속해서, 동일한 플라즈마CVD장치에 의해, 또한 그 플라즈마CVD장치로부터의 외부에 노출하는 일없이 형성된다.
또, 오믹콘택트용의 인(P)을 2.5%도프한 N(+)형 반도체층dO도 마찬가지로 연속해서 200∼500Å의 막두께(이 액정표시장치에서는, 300Å정도의 막두께)에 의해 형성한다. 그런후, 하부투명유리기판SUB1은 CVD장치로부터 외부로 꺼내지고, 사진처리기술에 의해 N(+)형 반도체층 dO 및 i형 반도체층AS는 독립한 섬형상으로 패터닝된다.
i형 반도체층AS는, 주사신호선과 영상신호선과의 교차부(크로스오버부)의 양자사이에도 형성되어 있다. 이 교차부의 i형 반도체층AS는 교차부에 있어서의 주사신호선과 영상신호선과의 단락을 저감한다.
투명화소전극ITO1(도 1의 AL-P에 상당)은 액정패널의 화소전극의 한쪽을 구성한다. 투명화소전극ITO1은 2개의 박막트랜지스터TFT의 각 소스전극SD1에 접속되어 있다. 이 때문에 2개의 박막트랜지스터TFT중의 1개에 결함이 발생해도, 그 결함이 부작용을 가져오는 경우는 레이저광 등에 의해서 적절한 개소를 절단하고, 그렇지 않은 경우는 다른쪽의 박막트랜지스터가 정상으로 동작하고 있으므로 방치하면 된다. 또한, 2개의 박막트랜지스터TFT에 동시에 결함이 발생하는 일은 드믄 일이며, 이와 같은 용장(冗長)방식에 의해 점결함이나 선결함의 발생확률을 극히 작게할 수 있다.
투명화소전극ITO1은 제 1도전막d1에 의해서 구성되어 있다. 이 제 1도전막d1은 스퍼터링에 의해 형성된 투명도전막(Indium-Tin-Oxide ITO: 네사막)으로 이루어지고, 1000∼2000Å의 막두께(이 액정표시장치에서는, 1400Å정도의 막두께)로 형성된다.
2개의 박막트랜지스터TFT의 각각의 소스전극SD1과 드레인전극SD2는 i형 반도체층AS상에 각각 격리해서 설치되어 있다.
소스전극SD1, 드레인전극SD2의 각각은, N(+)형 반도체층dO에 접촉하는 하층쪽으로부터, 제 2도전막d2, 제 3도전막d3을 순차 맞포개서 구성되어 있다. 소스전극SD1의 제 2도전막d2 및 제 3도전막d3은, 드레인전극SD2의 제 2도전막d2 및 제 3도전막d3과 동일제조공정에 의해 형성된다.
제 2도전막d2는 스퍼터에 의해 형성한 크롬(Cr)막을 사용하고, 500∼1000Å의 막두께(이 액정표시장치에서는, 600Å정도의 막두께)에 의해 형성된다. Cr막은 후술하는 제 3도전막 d3의 알루미늄Al이 N(+)형반도체층dO에 확산하는 것을 방지하는 소위 배리어층을 구성한다. 제 2도전막d2로서, Cr막외에, 고융점금속(Mo, Ti, Ta, W 등)의 막, 고융점금속 실리사이드(M0Si2, TiSi2, TaSi2, WSi2등)의 막을 사용할 수도 있다.
제 3도전막d3은 알루미늄Al의 스퍼터링에 의해 3000∼5000Å의 막두께(이 액정패널에서는, 4000Å정도의 막두께)로 형성된다. 알루미늄Al막은 크롬Cr막에 비해서 스트레스가 작고, 두꺼운 막두께로 형성하는 것이 가능하고, 소스전극SD1, 드레인전극SD2 및 영상신호선DL의 저항치를 저감하도록 구성되어 있다. 제 3도전막d3으로서 순알루미늄외에, 실리콘이나 구리(Cu)를 첨가물로서 함유시킨 알루미늄막을 사용할 수도 있다.
제 2도전막d2, 제 3도전막d3을 동일한 마스크패턴에 의해 패터닝한 후, 동일마스크를 사용해서, 혹은 제 2도전막d2, 제 3도전막d3을 마스크로 해서, N(+)형 반도체층dO이 제거된다. 결국, i형 반도체층AS상에 남아있던 N(+)형 반도체층dO는 제 2도전막d2, 제 3도전막d3 이외의 부분이 셀퍼라인에 의해 제거된다. 이때, N(+)형 반도체층dO은 그 두께분은 전부 제거되도록 에칭되므로, i형 반도체층AS도 약간 그 표면부분이 에칭되나, 그 에칭정도는 에칭의 처리시간에 의해 제어하면 된다.
소스전극SD1은 투명화소전극ITO1에 접속되어 있다. 소스전극SD1은, i형 반도체층AS의 단차(제 2도전막d2의 막두께, 양극산화막AOF의 막두께, i형 반도체층AS의 막두께 및 N(+)형반도체층dO의 막두께를 가산한 막두께에 상당하는 단차)를 따라서 구성되어 있다. 구체적으로는, 소스전극SD1은 i형 반도체층 AS의 단차를 따라서 형성된 제 2도전막d2와, 이 제 2도전막d2의 상부에 형성한 제 3도전막d3으로 구성되어 있다. 소스전극SD1의 제 3도전막d3은 제 2도전막d2의 Cr막이 스트레스의 증대로 두껍게 되지않고, i형반도체층AS의 단차를 타넘을 수 없으므로, 이 i형 반도체층AS를 타넘기위해서 구성되어 있다. 결국, 제 3도전막d3은 두껍게 함으로써 스텝커버리지를 향상시키고 있다. 제 3도전막d3은 두껍게 형성할 수 있으므로, 소스전극SD1의 저항치(드레인전극SD2나 영상신호선DL에 대해서도 마찬가지임)의 저감에 크게 기여하고 있다.
박막트랜지스터 TFT 및 투명화소전극ITO1상에는 보호막PSV1이 형성되어 있다. 보호막PSV1은 주로 박막트랜지스터TFT를 습기로부터 보호하기 위해서 형성되어 있고, 투명성이 높고, 또한 내습성이 좋은 것을 사용한다. 보호막PSV1은, 예를 들면 플라즈마CVD장치에 의해 형성한 산화실리콘막이나 질화실리콘막으로 형성되어 있고, 1㎛정도의 막두께로 형성된다.
보호막PSV1은, 도 9에 표시한 바와 같이, 매트릭스부AR의 전체를 둘러싸도록 형성되고, 주변부는 외부접속단자DTM, GTM을 노출하도록 제거되고, 또 위쪽투명유리기판SUB2의 공통전극COM(도 1의 투명전극ITO-C에 상당)을 아래쪽투명유리기판 SUB1의 외부접속단자접속용 인출배선INT에 은페이스트AGP에 의해 접속하는 부분도 제거되고 있다. 보호막PSV1과 게이트절연막GI의 두께관계에 관해서는, 전자는 보호효과를 생각해서 두껍게 되고, 후자는 트랜지스터의 상호콘덕턴스gm을 고려해서 얇게 된다. 따라서, 도 9에 표시한 바와 같이, 보호효과가 높은 보호막PSV1은 주변부도 될 수 있는 대로 넓은 범위에 걸쳐서 보호하도록 게이트절연막GI보다 크게 형성되어 있다.
상부투명유리기판SUB2쪽에는, 외부광이 채널형성영역으로서 사용되는 i형 반도체층AS에 입사하지 않도록 차광막BM이 형성되어 있다.
차광막BM은 광에 대한 차광성이 높은 막, 예를 들면 알루미늄막이나 크롬막 등으로 형성된다. 이 액정표시장치에서는, 크롬막이 스퍼터링에 의해 1300Å정도의 막두께로 형성된다. 또한, 이 차광막은 도 1에 있어서의 차광막 SHF와는 다르다.
따라서, 박막트랜지스터TFT의 i형반도체층AS는 상하에 있는 차광막BM 및 약간 큰 게이트전극GT에 의해서 샌드위치로 되고, 그 부분은 외부의 자연광이나 백라이트광이 닿지 않게 된다. 차광막BM은 도 19에 해칭에 의해 표시한 바와 같이, 화소의 주위에 형성되고, 결국 차광막BM은 격자형상으로 형성되고(소위 블랙매트릭스), 이 격자에 의해 1화소의 유효표시영역이 간막이 되어 있다. 이 차광막BM에 의해, 각 화소의 윤곽이 뚜렷해지고, 콘트라스트가 향상한다. 결국차광막BM는, i형 반도체층AS에 대한 차광과 컬러필터FIL(R), FIL(G), FIL(B)의 사이를 구획해서 콘트라스트를 향상시키기 위한 블랙매트릭스와의 2개의 기능을 가진다.
또, 투명화소전극ITO1의 러빙방향의 근복쪽의 에지부에 대향하는 부분이 차광막BM에 의해서 차광되고 있으므로, 상기 부분에 드메인이 발생했다고 하더라도, 드메인이 보이지 않으므로, 표시특성이 열악화하는 일은 없다.
또한, 백라이트를 상부투명유리기판SUB2쪽에 장착하고, 하부투명유리기판 SUB1을 관찰쪽(외부노출쪽)으로 할 수도 있다.
차광막BM은 주변부에도 액자가장자리형상의 패턴으로 형성되고, 그 패턴은 도트형상으로 복수의 개구부를 형성한 매트릭스부의 패턴과 연속해서 형성되어 있다. 이 부분의 차광막은 도 1의 차광막SHF와 마찬가지의 기능을 가진다. 주변부의 차광막BM은 벨트형상 스페이서SPC-S를 넘어서 시일제SL의 바깥쪽으로 연장되고, 퍼스널컴퓨터 등의 실장기기에 기인하는 반사광 등의 누설광이 매트릭스부에 들어가는 것을 막고 있다. 또 한편, 이 차광막BM은 위쪽투명유리기판SUB2의 가장자리보다도 약 0.3∼1.0mm정도 안쪽으로 멈추어지고, 위쪽투명유리기판SUB2의 절단영역을 피해서 형성되어 있다.
컬러필터FIL(R), FIL(R), FIL(B)은 아크릴수지 등의 수지재료에 의해 형성되는 염색기재에 염료를 착색해서 구성되어 있다. 또한, 도 10에는 컬러필터FIL(B)는 표시되어 있지 않다. 이 컬러필터FIL(R), FIL(G), FIL(B)는 화소에 대향하는 위치에 줄무늬형상으로 형성되고, 적(R), 녹(G), 청(B)의 각색으로 구분염색되어 있다. 이 컬러필터FIL(R), FIL(G), FIL(B)는 투명화소전극 ITO1의 전체를 씌우도록 약간 크게 형성되고, 차광막BM은 컬러필터FIL(R), FIL(G), FIL(B) 및 투명화소전극ITO1의 에지부분과 포개지도록 투명화소전극ITO1의 둘레가장자리로부터 안쪽으로 형성되어 있다.
컬러필터FIL(R), FIL(G), FIL(B)는 다음과 같이 형성할 수도 있다. 먼저, 상부투명유리기판SUB2의 표면에 염색기재를 형성하고, 포토리조그래피기법에 의해 적색필터형성영역이외의 염색기재를 제거한다. 이 후, 염색기재를 적색염료로 염색하여, 고착처리를 실시하고, 적색필터FIL(R)를 형성한다. 다음에, 마찬가지의 공정을 실시함으로써, 녹색필터FIL(G), 청색필터FIL(B)를 순차로 형성한다.
보호막PSV2는 컬러필터FIL(R), FIL(G), FIL(B)을 다른 색으로 구분염색한 염료가 액정층LC로 누설되는 것을 방지하기 위해서 형성되어 있다. 이 보호막PSV2는, 예를 들면 아크릴수지, 에폭시수지 등의 투명수지재료에 의해 형성되어 있다.
공통투명화소전극ITO2는, 하부투명유리기판SUB1쪽에 화소마다 설치된 투명화소전극ITO1에 대향하고, 액정층LC의 광학적인 상태는 각 화소전극ITO1과 공통투명화소전극ITO2와의 사이의 전위차(전계)에 응답해서 변화한다. 이 공통투명화소전극ITO2에는 공통전압Vcom이 인가되도록 구성되어 있다. 여기서는, 공통전압Vcom은 영상신호선에 인가되는 로레벨의 구동전압 Vdmin과 하이레벨의 구동전압 Vdmax와의 중간전위에 설정되나, 영상신호구동회로에서 사용되는 집적회로의 전원전압을 약절반으로 저감하고 싶을 경우는, 교류전압을 인가하면 된다. 또한, 공통투명화소전극ITO2의 평면형상의 일부는 도 9에 표시되어 있다.
또한, 게이트단자GTM은 산화규소SIO층과 접착성이 좋고, 알루미늄Al보다도 내전식성이 높은 크롬Cr층 g1과, 또 그 표면을 보호하여 화소전극 ITO1과 동일 레벨(동일층, 동시형성)의 투명도전층 d1로 구성되어 있다. 또한, 게이트절연막GI위 및 그 측면부에 형성된 도전층d2 및 d3은, 도전층d2 및 d3의 에칭시의 핀홀 등이 원인으로 도전층g2나 g1이 함께 에칭되지 않도록 그 영역을 포토레지스트에 의해 씌워있었던 결과로서 남아 있는 것이다. 또, 게이트절연막GI를 타넘어서 우방향으로 연장된 ITO층 d1은 마찬가지 대책을 더욱 만전하게 한 것이다.
드레인단자DTM은 도 9에 표시한 바와 같이 단자군Td(첨자생략)를 구성하고, 아래쪽 투명유리기판SUB1의 절단선CT1을 넘어서 또 연장되고, 제조과정중은 정전기파괴방지를 위해서 그 전체가 서로 배선 SHd에 의해서 단락된다.
드레인단자DTM은 전술한 게이트단자GTM과 마찬가지이유에 의해 크롬Cr층 g1 및 ITO층 d1의 2층으로 형성되어 있고, 게이트절연막GI를 제거한 부분에서 영상신호선DL과 접속되어 있다. 게이트절연막GI의 단부상에 형성된 반도체층AS는 게이트절연막GI의 가장자리를 테이퍼형상으로 영상신호에칭하기 위한 것이다. 드레인단자DTM상에서는 외부회로와의 접속을 행하기 위하여 보호막PSV1은 물론, 제거되어 있다.
도 11은 본 발명에 의한 액정표시장치를 구체화한 직시형액정표시장치의 전체구성의 설명도이다.
이 액정표시장치는 액정패널, 회로기판, 백라이트, 그밖의 구성부재를 일체화한 액정표시장치(액정표시모듈)의 구체적구조를 설명하는 것이다.
도 11에 있어서, SHD는 금속판으로 이루어진 상푸레임(시일드케이스, 메탈프레임이라고도 말함), WD는 표시창, INS1∼3는 절연시트, PCB1∼3은 회로기판(PCB1은 드레인쪽 회로기판: 영상신호선구동용 회로기판, PCB2는 게이트쪽 회로기판, PCB3은 인터페이스회로기판), JN1∼3은 회로기판 PCB1∼3끼리를 전기적으로 접속하는 죠이너, TCP1, TCP2는 테이프캐리어패키지, PNL은 상기 실시예에서 설명한 기둥형상스페이서와 벨트형상스페이서에 의해 소정의 셀갭을 설정한 액정패널, POL은 상편광판, GC는 고무쿠션, ILS는 차광스페이서(도 1에 있어서의 차광막SHF에 상당), PRS는 프리즘시트, SPS는 확산시트, GLB는 도광판, RFS는 반사시트, MCA는 수지의 일체화성형에 의해 형성된 하프레임(아래쪽케이스: 몰드프레임), MO는 MCA의 개구, BAT는 양면점착테이프이고, 도시의 배치관계에서 확산판 부재를 쌓아 포개서 액정표시장치MDL이 조립된다. 또한, 도광판GLB의 1변을 따라서 형광관LP와 반사시트LS로 이루어지는 광원조립이 설치되고, 형광판LP의 단부에 형성한 고무쿠션GC부분으로부터 인출되는 램프케이블LPC를 개재해서 도시생략백라이트전원으로부터 급전된다. 이 도광판GLB의 2변 또는 4변에도 설치할 수 있다.
이 액정표시장치(액정표시모듈MDL)는, 하프레임MCA와 상프레임SHD의 2종의 수납·유지부재로 이루어진 하우징을 가지고, 절연시트 INS1∼3, 회로기판PCB1∼3, 액정패널PNL을 수납고정하고, 도광판GLB 등으로 구성되는 백라이트를 수납한 하프레임MCA를 상프레임SHD에 합체시켜서 이루어진다.
영상신호선구동용 회로기판PCB1에는 액정패널PNL의 각 화소를 구동하기 위한 집적회로칩 등의 전자부품이 탑재되고, 또 인터페이스회로기판PCB3에는 외부호스트컴퓨터로부터의 영상신호의 받아들임, 타이밍신호 등의 제어신호를 받아드리는 집적회로칩, 및 타이밍을 가공해서 클록신호를 생성하는 타이밍변환기(TCON), 저전압차동신호칩, 그 밖의 콘덴서나 저항기 등의 전자부품이 탑재된다.
상기 타이밍변환기에 의해 생성된 클록신호는 영상신호선구동용회로기판PCB1에 탑재된 구동회로칩(집적회로칩)에 공급된다.
인터페이스회로기판PCB3 및 영상신호선구동용 회로기판PCB1은 다층배선기판이며 상기 클록신호라인 CLL은 인터페이스회로기판PCB3 및 영상신호선구동용 회로기판PCB1의 내층배선으로서 형성된다.
또한, 액정패널PNL에는 TFT를 구동하기 위한 드레인쪽회로기판PCB1, 게이트쪽회로기판PCB2 및 인터페이스회로기판PCB3이 테이프캐리어패키지TCP1, TCP2에 의해 접속되고, 각 회로기판간은 죠이너JN 1,2,3에 의해 접속되어 있다.
이 액정표시장치에 의해, 표시얼룩이 없고, 또한 고품질의 화상표시를 얻을 수 있다.
도 12는 도 11에 표시한 액정표시장치의 실장예를 설명하는 노트형컴퓨터의 사시도이다.
이 노트형컴퓨터(가반형(可搬型)퍼스널컴퓨터)는 키보드부(본체부)와, 이 키보드부에 힌지에 의해 연결한 표시부로 구성된다. 키보드부에는 키보드와호스트(호스트컴퓨터), CPU 등의 신호생성기능을 수납하고, 표시부에는 액정패널 PNL을 가지고, 그 주변에 구동회로기판FPC1, FPC2, 제어칩TCON을 탑재한 PCB, 및 백라이트전원인 인버터전원기판Ⅳ 등이 실장된다.