KR100322788B1

KR100322788B1 - 플라즈마디스플레이장치및그구동방법

Info

Publication number: KR100322788B1
Application number: KR1019970034820A
Authority: KR
Inventors: 요시카즈 가나자와; 하루오 고이즈미; 시게하루 아사오
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1997-01-21
Filing date: 1997-07-25
Publication date: 2002-03-08
Also published as: JP3767644B2; US6288692B1; FR2758641A1; JPH10207420A; KR19980069853A; FR2758641B1

Abstract

프라이밍 방전에 의한 표시 콘트라스트의 저하를 방지하고, 전력 소비를 절감시킬 수 있는 플라즈마 디스플레이 장치 및 그 구동 방법의 실현을 과제로 한다.

제1 기판에 제1, 제2 및 제3 전극(51, 52o, 52e)을 교대로 평행하게 배치하는 동시에, 제1 기판 혹은 제2 기판에 제4 전극(53)을 제1 전극과 직교하도록 배치한 플라즈마 디스플레이 패널과, 제1 전극 선택 구동 수단(62, 63)과, 제2 전극 구동 수단(61o)과, 제3 전극 구동 수단(61e)을 구비하며, 제1 전극과 제2 전극으로 형성되는 제1 표시셀(55)과, 제1 전극과 제3 전극으로 형성되는 제2 표시셀(56)에서 발광 표시를 교대로 반복하는 인터레이스 표시가 행해져, 리셋 기간중에, 제2와 제3 전극 사이에 전압을 인가하여, 제2 전극과 제3 전극에 의해서 형성되는 제3 셀에서 프라이밍 방전을 행하게 한다.

Description

플라즈마 디스플레이 장치 및 그 구동 방법{PLASMA DISPLAY FOR HIGH-CONTRAST INTERLACING DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 메모리 기능을 갖는 표시 소자인 셀의 집합으로 구성된 표시패널을 구동하는 기술에 관한 것으로, 특히 AC(교류)형 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)에 있어서, 인터레이스 표시를 행하는 장치 및 그 구동 방법에 관한 것이다.

상기 AC형 PDP는 2 개의 유지 전극에 교호적으로 전압 파형을 인가함으로써 방전을 지속하여 발광을 표시하는 것이다. 한번의 방전은 펄스 인가 직후, 1㎲에서 수㎲로 종료한다. 방전에 의해서 발생한 정전하인 이온은 부(-)의 전압이 인가되고 있는 전극상의 절연층의 표면에 축적되고, 마찬가지로 부전하인 전자는 정(+)의 전압이 인가되고 있는 전극상의 절연층의 표면에 축적된다.

따라서, 처음에 높은 전압(기록 전압)의 펄스(기록 펄스)로 방전시켜 벽전하(壁電荷)를 생성한 후, 극성이 다르고 이전보다 낮은 전압(유지 전압 또는 유지 방전 전압)의 펄스(유지 펄스 또는 유지 방전 펄스)를 인가하면, 이전에 축적된 벽전하가 중첩되어 방전 공간에 대한 전압은 큰 것이 되고, 방전 전압의 임계치를 넘어서 방전을 개시한다. 즉, 한번 기록 방전을 행하여 벽전하를 생성한 셀은 그 후, 유지 펄스를 교호적으로 역극성으로 인가함으로써 방전을 지속하는 특징이 있다. 이것을 메모리 효과, 또는 메모리 기능이라 부르고 있다. 일반적으로, AC형 PDP는 이 메모리 효과를 이용하여 표시를 행하는 것이다.

풀컬러 표시를 행하는 AC형 PDP에 있어서는 면방전(面放電)을 이용한 3 전극 구조가 일반적으로 이용되고 있다. 더욱이, 이 3 전극형에 있어서도, 제3 전극을 유지 방전을 행하는 제1 전극과 제2 전극이 배치되어 있는 기판에 형성하는 경우와, 대향하는 또 하나의 기판에 배치하는 경우가 있다. 또한, 동일 기판에 상기 3종의 전극을 형성하는 경우라도, 유지 방전을 행하는 2개의 전극상에 제3 전극을 배치하는 경우와, 그 아래에 제3 전극을 배치하는 경우가 있다. 게다가, 형광체로부터 발생된 가시광을 그 형광체를 투과해서 보는 경우(투과형)와, 형광체부터의 반사를 보는 경우(반사형)가 있다. 또, 방전을 행하는 셀은 장벽(리브, 배리어)에 의해서, 인접셀과의 공간적인 결합이 차단되어 있다. 이 장벽은 방전셀을 둘러싸도록 사방에 설치되어 완전히 밀봉되어 있는 경우나, 한방향으로만 설치되어, 다른쪽은 전극사이의 갭(거리)의 적정화에 의해서 결합이 절단되어 있는 경우 등이 있다.

본 명세서에서는 유지 방전을 행하는 전극의 기판과는 별도의 대향하는 기판에 제3 전극을 형성하는 패널로, 장벽이 수직 방향(즉, 제1 전극과 제2 전극에 직교하고, 제3 전극과 평행)으로만 형성되고, 유지 전극의 일부가 투명 전극에 의해서 구성되어 있는 반사형의 예를 바탕으로 설명한다.

전술한 3 전극·면방전형의 PDP로서는, 도 1에 그 개략적 평면도를 나타낸것이 알려져 있다. 또한, 도 2는 이들 패널의 개략적 단면도이고, 도 3은 마찬가지로 수평 방향의 개략적 단면도이다.

패널은 2장의 유리 기판(21, 28)에 의해서 구성되어 있다. 제1 기판(21)에는 평행한 유지 전극인 제1 및 제2 전극(X 전극, Y 전극)(11, 12)을 갖추고 있고, 이들 전극은 투명 전극(22a, 22b)과 버스 전극(23a, 23b)에 의해서 구성되어 있다. 투명 전극은 형광체로부터의 반사광을 투과시키고, 버스 전극은 전극 저항에 의한 전압 저하를 막을 목적으로 금속이 사용된다. 또한 이들을 유전체층(24)으로 피복하고, 방전면에는 보호막으로서 MgO(산화 마그네슘)막(25)을 형성한다. 또, 상기 제1 유리 기판(21)과 대향하는 제2 기판(28)에는 제3 전극(어드레스 전극)(13)을 유지 전극(11, 12)과 직교하는 형태로 형성한다. 또한, 어드레스 전극(13) 사이에는 장벽(14)을 형성하고, 그 장벽 사이에는 어드레스 전극(13)을 덮는 형태로 적, 녹, 청의 발광 특성을 가지는 형광체(27)를 형성한다. 장벽(14)의 능선과 MgO면(25)이 밀착되는 형으로 2 장의 유리 기판이 조립되어 있다.

또, 도 4는 도 1, 도 2 및 도 3에 나타낸 PDP를 인터레이스 표시하기 위한 주변 회로를 나타낸 개략적 블럭도이다. 어드레스 전극(13)은 1개마다 어드레스 드라이버(105)에 접속되어, 그 어드레스 드라이버에 의해서 어드레스 방전시의 어드레스 펄스가 인가된다. 또, Y 전극(11)은 개별로 스캔 드라이버(102)에 접속된다. 스캔 드라이버(102)는 기수 Y 전극의 구동용과 우수 Y 전극의 구동용으로 블록 구분하고, 또한, 유지 방전 펄스를 생성하여 Y 전극에 인가하는 Y 공통 드라이버도 제1 및 제2 Y공통 드라이버(103a, 103b)로 나누어져 있다. 어드레스 방전시의 주사펄스는 스캔 드라이버(102)로부터 발생하고, 유지 펄스 등은 Y측 공통 드라이버(103a, 103b)에서 발생하여, 스캔 드라이버(102)를 경유하여 Y 전극(11)에 인가된다. X 전극(12)은 패널의 모든 표시 라인에 걸쳐 공통적으로 접속된다. X측 공통 드라이버(104)는 기록 펄스, 유지 펄스 등을 발생한다. 이들 드라이버 회로는 제어 회로(106)에 의해서 제어되고, 그 제어 회로는 장치의 외부로부터 입력되는 동기 신호(CLOCK, VSYNC, HSYNC)나 표시 데이터 신호(DATA)에 의해서 제어된다.

도 5는 도 1∼도 3에 나타내는 PDP를 도 4에 나타낸 회로에 의해서 인터레이스 표시를 행하는 경우의, 종래의 구동 방법을 나타내는 파형도로 「어드레스/유지 방전 분리형·기록 어드레스 방식」의 1 서브필드 기간을 나타내고 있다. 이 예에서는 1서브필드는 리셋 기간과 어드레스 기간 및 유지 방전 기간으로 분리된다. 리셋 기간에 있어서는 우선, 모든 Y 전극이 0V 레벨로 되고, 동시에, X 전극에 전압 Vs+Vw(약 300V)로 이루어지는 전면 기록 펄스가 인가된다. 더욱이, 유지 방전이 행하여져 소거 펄스로 소거 방전이 행하여진다. 이 리셋 기간은 전의 서브필드의 점등 상태에 관계없이 모든 셀을 같은 상태로 하는 작용이 있어, 다음 어드레스(기록) 방전을 안정되게 행할 수 있다.

이어서, 어드레스 기간에 있어서, 표시 데이터에 따른 셀의 ON/OFF를 행하기 위해서, 선의 순서로 어드레스 방전이 행하여진다. 우선, Y 전극에 스캔 펄스를 인가하는 동시에, 어드레스 전극중 유지 방전을 일으키는 셀, 즉 점등시키는 셀에 대응하는 어드레스 전극에 전압 Va(약 50V)의 어드레스 펄스가 선택적으로 인가되어, 점등시키는 셀의 어드레스 전극과 Y 전극의 사이에서 방전이 일어난다. 이어서 이것을 프라이밍(불씨)으로 하여, 즉시 X 전극과 Y 전극 사이의 방전으로 이행한다. 이에 따라, 선택 라인의 선택셀의 X 전극과 Y 전극상의 Mg0면에 유지 방전이 가능한 양의 벽전하가 축적된다.

이하, 순차로, 다른 표시 라인에 관해서도 같은 동작이 행하여져, 모든 표시 라인에 있어서, 새로운 표시 데이터의 기록이 행하여진다.

그 후, 유지 방전 기간이 되면, Y 전극과 X 전극에 교대로 전압이 Vs(약 180V)인 유지 펄스가 인가되어 유지 방전이 행하여져, 1 서브필드의 화상 표시가 행하여진다. 또, 인터레이스 표시이기 때문에, 방전을 행하지 않은 표시 라인에 대응하는 Y 전극은 하이 임피던스 상태로서, 소비 전력을 낮게 억제하고 있다.

또한, 이러한「어드레스/유지 방전 분리형·기록 어드레스 방식」에 있어서는 유지 방전 기간의 장단, 즉 유지 펄스의 회수에 의해서, 휘도가 결정된다.

구체적으로는, 다계조 표시의 일례로서, 256 계조 표시를 행하는 경우의 구동 방법을 도 6에 나타낸다. 이 예에서는 1 필드는 8 개의 서브필드(SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8)로 구분된다. 1 필드에서는 기수 라인 또는 우수 라인의 한쪽의 표시를 행하고, 추가로 계속되는 필드에서는 다른쪽의 표시 라인의 표시를 행한다.

이들 서브필드 SF1∼SF8에 있어서 리셋 기간과 어드레스 기간은 각각 동일한 길이가 된다. 또, 유지 방전 기간의 길이는 1:2:4:8:16:32:64:128의 비율이 된다. 따라서, 점등시키는 서브필드를 선택함으로써, 0에서 255까지의 256 단계의 휘도의 차이를 표시할 수 있다.

본 출원인은 일본국 특허출원 평8-194320호에서 인터레이스 표시를 행하는 플라즈마 디스플레이 장치를 개시하고 있다. 도 7∼11은 이 특허출원 평8-194320호에 개시한 인터레이스 구동을 행하는 플라즈마 디스플레이 장치의 구성과 구동 파형을 도시한 도면이다.

도 7은 Y 전극 양측의 슬릿을 방전 슬릿으로서 활용한 인터레이스 표시의 패널 및 회로 구성의 개략을 도시한 도면이다. 도 8은 그 단면 구조이다. 또, 도 9는 그 구동 방법을 나타내는 전극의 구동 파형도이다. 이 구동 방법의 특징은 어드레스시에 X 전극에 인가하는 전압을 선택함으로써 어드레스 전극과 Y 전극 사이에서 발생시킨 방전을 트리거하여, Y 전극 양측중 어느 한쪽의 슬릿으로 방전을 일으킬지가 선택된다. 이에 의해서 유지 방전을 행하고 싶은 측의 슬릿의 셀에 벽전하를 형성할 수가 있다. 또, 방전을 행하지 않는 슬릿에 인접하는 전극끼리는 동위상의 유지 펄스가 인가되어 오방전이 발생하는 것을 막고 있다. 그 때문에, 방전유지를 하는 수단인 Y 유지 회로를 각각 기수 Y 유지 회로(124)와 우수 Y 유지 회로(125)로 분리하고, X 유지 회로를 기수 X 유지 회로(126)와 우수 X 유지 회로(127)로 분리하여, 독립적으로 어드레스 동작과 유지 동작을 위한 펄스가 인가될 수 있도록 하고 있다.

여기에 나타낸 플라즈마 디스플레이 장치에서는 기수 필드와 우수 필드의 표시행이 서로 영향을 주지 않도록 되어 있기 때문에, 세로 방향의 표시셀을 규정하기 위한 격벽을 Y 전극과 X 전극 사이에 설치할 필요가 없고, 플라즈마 디스플레이 패널을 고선명화하는 것이 가능하다.

더욱이, 일본국 특허출원 평8-194320호는 표시에 관계하지 않는 방전에 의한 표시 콘트라스트의 저하를 방지하기 위해서, 표시에 관계하지 않는 슬릿 부분에 차광체를 설치하는 것을 개시하고 있다. 도 10은 특허출원 평8-194320호에 개시된 차광체를 설치한 구성을 도시한 도면이다. 도 10에 나타낸 플라즈마 디스플레이 패널은 도 1 및 도 2에 나타내는 것과 같은 한쌍의 Y 전극과 X 전극 사이를 표시용 슬릿(131)으로 하는 종래의 것으로, 표시용 슬릿이 아닌 다른 열의 Y 전극과 X 전극 사이의 슬릿에 차광체(132)가 설치된다. 이에 따라, 표시용이 아닌 슬릿으로부터의 반사광이 절감된다.

또, 플라즈마 디스플레이 장치에서는 어드레스 방전 및 유지 방전이 부드럽게 행하여지도록 프라이밍 방전이라 불리는 방전이 행하여진다. 종래예에서는 예컨대, 리셋 기간에 행하여지는 리셋 방전이 이 프라이밍 방전의 역할을 하고 있다. 이러한 프라이밍 방전은 표시 화상에는 관계하지 않고, 표시의 콘트라스트를 저하시킨다. 예컨대, Y1 전극과 X2 전극 사이에서 프라이밍 방전을 행하는 경우에, 상기한 것과 같은 차광체(132)를 설치하면, 이 표시에 관계하지 않는 불필요한 빛이 차단되게 된다.

상기한 바와 같이, 도 7에 나타내는 것과 같은 구성을 사용함으로써, 격벽을 Y 전극과 X 전극에 평행하게 설치할 필요가 없어지기 때문에, 플라즈마 디스플레이 패널을 고선명화하는 것이 가능해 지지만, Y 전극의 선택 수단인 스캔 드라이버와 방전 유지 수단인 Y 유지 회로 또는 Y 공통 드라이버와의 접속이 복잡하게 된다고 하는 문제가 있다. 도 4 및 도 7의 종래예에 있어서는 Y 전극은 기수와 우수로 나누어져 유지 회로에 접속된다. 일반적으로 스캔 드라이버는 예컨대, 1 개의 칩이 64 비트 출력의 집적 회로에 의해서 구성되어 있다. 따라서, 1 비트마다 다른 유지 회로에 접속하면 배선이 복잡하게 된다. 또, 1 칩의 출력을 모두 기수 전극용 또는 우수 전극용으로 한 경우, 유지 회로와 스캔 드라이버 사이의 접속은 간략화되지만, 스캔 드라이버와 패널의 전극 사이의 접속이 복잡하게 된다. 어느 경우라도 장치가 복잡하게 되어 비용이 상승하는 요인이 되고 있다. 또한, 규모의 증대 및 배선의 복잡화에 의해서 성능 및 신뢰성을 저하시키고 있었다. 특허출원 평8-194320호에는 이러한 문제를 해결할 수 있는 플라즈마 디스플레이 장치가 개시되어 있다.

도 11은 특허출원 평8-194320호에 개시된 플라즈마 디스플레이 장치의 별도의 구성예를 나타내는 도면이다. 이 플라즈마 디스플레이 장치에서는 도 11에 도시한 바와 같이, Y1 전극의 양측에 X1 전극과 X2 전극을 설치하고, Y2 전극의 양측에 X3 전극과 X4 전극을 설치하는 방법으로 각 Y 전극의 양측에 2 개의 X 전극을 설치한다. 기수 필드에서는 각 Y 전극과 기수번째의 X 전극 사이에 전압을 인가하여 방전을 행하고, 우수 필드에서는 각 Y 전극과 우수번째의 X 전극 사이에 전압을 인가하여 방전을 행하게 함으로써 인터레이스 표시를 행한다. 우수번째의 X 전극과 기수번째의 X 전극 사이는 완전한 비표시행이 되지만, 격벽이 없기 때문에 고선명화가 가능하므로, Y 전극을 2 계통으로 분리할 필요가 없기 때문에, 스캔 드라이버와 Y 유지 회로 사이의 접속이나 스캔 드라이버와 패널 사이의 접속이 간단하게 된다.

특허출원 평8-194320호에 개시된 플라즈마 디스플레이 장치에서, 종래와 같이 리셋 기간에, Y 전극과 X 전극 사이에 큰 전압을 인가하여 전면 기록을 행하고, 그 방전을 프라이밍 방전으로 한 경우, 프라이밍 방전은 표시셀과 같은 부분에서 행하여지게 된다. 전술한 것과 같이, 프라이밍 방전은 표시 화상에는 관계하지 않고 표시의 콘트라스트를 저하시키기 때문에, 차광하는 것이 바람직하지만, 특허출원 평8-194320호에 개시된 장치에서는 프라이밍 방전은 표시셀 부분에서 행하여지기 때문에, 이 부분에 도 10에 나타낸 것과 같은 차광체를 설치할 수 없다. 그 때문에, 특허출원 평8-194320호에 개시된 종래의 장치에서는 표시 콘트라스트를 충분히 높게할 수 없다는 문제가 있었다.

이와 같이, 리셋 방전으로서, 전면 기록 방전 및 전면 자기 소거 방전을 사용하는 도 9의 구동 방법이나, 전면 기록 및 유지 방전 또는 소거를 행하는 도 5의 구동 방법을 사용하는 경우에는 방전을 행하지 않은 슬릿에 있어서도 리셋 방전(프라이밍 방전)이 행하여지기 때문에 콘트라스트를 저하시키고 있었다. 또, 이들 예에서는 프라이밍 방전을 표시셀에서 행하기 때문에 방전의 규모가 유지 방전과 같이 크고, 큰 전력을 소비한다고 하는 문제도 있었다.

본 발명은 이러한 프라이밍 방전에 의한 표시 콘트라스트의 저하를 방지하고, 전력 소비를 절감시킬 수 있는 플라즈마 디스플레이 장치 및 그 구동 방법을 실현하는 것을 목적으로 한다.

도 1은 종래의 3 전극·면방전·AC형 PDP의 개략 평면도.

도 2는 종래의 3 전극·면방전·AC형 PDP의 개략 단면도.

도 3은 종래의 3 전극·면방전·AC형 PDP의 개략 단면도.

도 4는 종래의 인터레이스 표시 장치의 PDP 장치의 개략 블럭도.

도 5는 종래의 구동 방식에 의한 파형도.

도 6은 계조 표시의 시퀀스를 도시한 도면.

도 7은 Y 전극과 X 전극에 평행한 격벽을 제거한 종래의 인터레이스 표시 장치의 패널 및 구동 회로의 구성도.

도 8은 도 7의 종래예의 패널 단면도.

도 9는 도 7의 종래예의 장치의 구동 파형도.

도 10은 콘트라스트 향상을 위해 차광체를 설치한 종래예의 구성을 도시한 도면.

도 11은 인터레이스 표시용 플라즈마 디스플레이 장치의 별도의 종래예의 구성을 도시한 도면.

도 12는 본 발명에 의한 발광 위치를 도시한 도면.

도 13은 본 발명의 제1 실시예의 플라즈마 디스플레이 패널 및 구동 회로의 구성도.

도 14는 제1 실시예의 패널 구조와 발광 위치를 도시한 도면.

도 15는 제1 실시예의 X 유지 회로의 구성을 도시한 도면.

도 16은 제1 실시예의 구동 파형도(기수 필드).

도 17은 제1 실시예의 구동 파형도(우수 필드).

도 18은 본 발명의 제2 실시예의 패널 구조도.

도 19는 본 발명의 제3 실시예의 패널 구조도.

도 20은 본 발명의 제4 실시예의 패널 구조도.

도 21은 본 발명의 제5 실시예의 구동 파형도.

도 22는 본 발명의 제6 실시예의 구동 파형도.

<도면의 주요 부분에 대한 부호의 설명>

51 : 제1 전극(Y 전극)

52o : 제2 전극(기수 X 전극)

52e : 제3 전극(우수 X 전극)

53 : 어드레스 전극

54 : 격벽

55 : 제1 표시셀

56 : 제2 표시셀

57 : 제3 셀

61o : 제2 전극 구동 수단(기수 X 유지 회로)

61e : 제3 전극 구동 수단(우수 X 유지 회로)

62 : 제1 전극 구동 수단(스캔 드라이버)

63 : 제1 전극 구동 수단(Y 유지 회로)

본 발명의 플라즈마 디스플레이 장치는 제1 기판에 제1, 제2 및 제3 전극을 교대로 평행하게 배치하는 동시에, 제1 기판 또는 제2 기판에 제4 전극을 제1 전극과 직교하도록 배치한 플라즈마 디스플레이 패널과, 제1 전극을 선택 구동하는 제1 전극 선택 구동 수단과, 제2 전극을 구동하는 제2 전극 구동 수단과, 제3 전극을 구동하는 제3 전극 구동 수단을 구비하고, 제1 전극 및 제2 전극과 제4 전극과의 교점에 제1 표시셀이 형성되고, 제1 전극 및 제3 전극과 제4 전극과의 교점에 제2 표시셀이 형성되며, 제1 표시셀과 제2 표시셀에서 발광 표시를 교대로 되풀이하는 인터레이스 표시가 행하여지는 플라즈마 디스플레이 장치에 있어서, 리셋 기간 중에 제2 전극 구동 수단과 제3 전극 구동 수단은 제2 전극과 제3 전극 사이에 전압을 인가하고, 제3 셀에서 프라이밍 방전을 행하게 하여, 제2 전극과 제3 전극에 의해서 프라이밍용의 제3 셀이 형성되는 것을 특징으로 한다.

또, 본 발명의 플라즈마 디스플레이 장치의 구동 방법은 상기한 것과 같은 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서, 표시셀의 상태를 균일하게 하는 리셋 단계와, 표시 데이터의 기록을 행하는 어드레스 단계와, 점등시키는 셀에 있어서 방전을 유지하는 유지 방전 단계를 되풀이하여 행하는 구동 방법에 있어서, 제1 표시셀에서 방전 유지를 행하는 유지 방전 단계에 있어서 제1 전극에 인가하는 유지 펄스와는 역위상인 유지 방전 펄스를 제2 전극에 인가하는 동시에, 제3 전극의 전위를 상기 유지 방전 펄스의 전압보다 낮은 소정의 값으로 하고, 제2 표시셀로 방전 유지를 행하는 유지 방전 단계에 있어서 제1 전극에 인가하는 유지 펄스와는 역위상인 유지 방전 펄스를 제3 전극에 인가하는 동시에, 제2 전극의 전위를 유지 방전 펄스의 전압보다 낮은 소정의 전압값으로 하고, 리셋 단계에 있어서 제2 전극과 제3 전극 사이에 전압을 인가함으로써 프라이밍 방전이행해져, 제2 전극과 제3 전극에 의해서 프라이밍용의 제3 셀이 형성되는 것을 특징으로 한다.

도 12는 본 발명에 있어서의 발광 위치를 도시한 도면이다. 도 12에 있어서, Y1, Y2, …는 Y 전극을, Xo는 제2 전극을, Xe는 제3 전극을 나타내고, (1)의 T1은 제3 셀을, T2는 제1 표시셀(기수행의 표시셀 : odd 표시셀)을, T3은 제2 표시셀(우수행의 표시셀 : even셀)을 각각 나타내고 있다. 본 발명에 의하면, 프라이밍 방전은 표시셀이 아닌 제2와 제3 전극 사이의 제3 셀(T1)에서 행하여지기 때문에, 차광체를 설치하여 차광하는 것이 가능하고, 표시 콘트라스트를 향상시킬 수 있다. 또, 표시셀이 아닌 제3 셀(T1)에서 프라이밍 방전이 행하여지기 때문에, 방전의 규모를 작게 하는 것도 가능하고, 소비 전력을 절감시킬 수 있다.

또한, 제2와 제3 전극과의 간극인 제3 슬릿에 차광체를 설치한다.

또, 유지 방전 기간중에, 제1 전극 선택 구동 수단은 제1 전극에 제1 유지 방전 펄스를 인가하고, 제2 전극 구동 수단과 제3 전극 구동 수단의 한쪽은 제1 유지 방전 펄스와는 역위상인 유지 방전 펄스를 인가하고, 다른쪽은 소정의 일정 전압을 인가하던지 대응하는 전극을 하이 임피던스로 한다. 그 때문에, 방전을 하지 않는 슬릿(셀)의 전압은 최소 방전 유지 전압 미만이 되기 때문에, 오방전을 일으키는 일은 없다.

또한, 소정의 일정 전압은 제1 유지 방전 펄스의 대략 반정도의 전압이며, 방전하지 않는 셀의 전압을 가장 작게 할 수 있다.

또한, 제1 전극과 제2 전극의 간극인 제1 슬릿과, 제1 전극과 제3 전극의 간극인 제2 슬릿은 등간격으로 배치된다.

또한, 제2 전극과 제3 전극과의 간극인 제3 슬릿을 인접하는 제1 전극의 중간에 형성한다.

또한, 제1∼제3 전극은 투명 전극과 금속의 버스 전극으로 형성되어 있다.

또한, 제1 전극의 투명 전극은 상기 버스 전극보다 폭이 넓고, 버스 전극은 투명 전극의 중앙에 형성되어 있다.

또한, 제2 및 제3 전극의 투명 전극은 버스 전극보다 폭이 넓고, 버스 전극은 제3 슬릿측에 형성되어 있다.

또한, 제1 전극의 버스 전극의 폭이, 제2 전극의 버스 전극의 제1 슬릿측의 끝에서부터, 인접하는 행의 제3 전극의 버스 전극의 제2 슬릿측의 끝까지의 치수와 같아지도록 설정한다. 이에 따라, 제1 표시셀과 제2 표시셀이 균형있게 형성된다. 또한, 제1 전극의 버스 전극의 두께는 제2와 제3 전극의 버스 전극의 두께의 거의 반으로 설정한다.

또한, 제1∼제3 전극의 저항치가 동일하도록 설정한다. 이에 따라, 전극 저항에 의한 전압 절감에 의해서 생기는 휘도 저하가 표시의 좌우에서 동등하게 된다.

또한, 제1 전극상의 표면측에 차광체를 형성한다. 제3 셀에 있어서의 프라이밍 방전의 발광을 차단하고, 무효 발광을 절감시킬 수 있다.

또한, 제1 전극상의 차광체의 폭을 제2 전극의 버스 전극의 제1 슬릿측의 끝에서부터, 인접하는 행의 제3 전극의 버스 전극의 제2 슬릿측의 끝까지의 거리와같아지도록 설정한다. 이에 따라, 셀 배치의 균형이 좋아진다.

또한, 제3 슬릿의 폭이 제1과 제2 슬릿의 폭보다 좁아지도록 설정한다. 이에 따라, 제1 및 제2 표시셀과 제3 셀을 형성하는 전극 사이에 같은 전압을 인가한 경우라도 제3 셀에만 방전을 발생시키는 것이 가능하다.

또한, 제1 전극의 중앙에 제4 슬릿을 형성한다. 이에 따라, 방전의 과도한 확대를 방지할 수 있고 발광 형상이 균일하게 되어 유지 방전이 안정된다.

또한, 제1 전극의 중앙의 제4 슬릿에 차광체를 형성한다. 이에 따라, 반사광을 방지하고 콘트라스트를 향상시킬 수 있다.

또한, 리셋 단계에 있어서, 제2 전극과 제3 전극 사이에 전압을 인가하여 제3 셀에 있어서 프라이밍 방전을 행하기 때문에, 안전하고 또한 확실하게 어드레스 방전을 행할 수 있다.

또한, 리셋 단계에 있어서, 제2 전극과 제3 전극 사이에 전압을 인가할 때의 제1 전극의 전압은 제2 전극과 제3 전극 사이 전압의 대략 중간의 전압을 인가하기 때문에, 프라이밍 방전시에, 제1 및 제2 셀에 있어서 방전이 동시발생하는 일이 없다.

또한, 리셋 단계에 있어서의 제1 전극의 전압은 유지 방전 펄스의 전압과 동일하다.

또한, 제1 표시셀에서 발광 표시를 행할 때와, 제2 표시셀에서 발광 표시를 행할 때는 각각 프라이밍 방전을 발생되는 전압 인가의 극성을 바꿈으로써, 효율적으로 방전을 일으킬 수 있다.

또한, 프라이밍 방전에서는 직전의 유지 방전 단계의 최후의 유지 방전 펄스와 역극성인 전압을 인가하기 때문에, 그 전에 소거 방전을 행하지 않더라도 프라이밍 방전을 행하는 것이 가능하다.

또한, 제1 전극의 전위를 직전의 유지 방전 단계의 최후의 유지 방전시의 전압으로 하여, 제2 또는 제3 전극에 역극성의 전압을 인가하기 때문에, 효율적으로 방전을 일으킬 수 있다.

또한, 제3 셀에 방전을 개시시켜, 펄스의 제거후에 다시 방전을 행하는 식의 전압의 펄스를 인가하여 프라이밍 방전을 행한다. 또, 펄스의 제거후에는 모든 전극의 전위차가 없도록 설정하기 때문에, 자기 소거 방전이 되어 균일하게 벽전하를 제거할 수 있다.

또한, 직전의 유지 방전 단계의 최후의 유지 방전시의 전압과는 역극성인 전압을 인가해서 방전을 행하여 펄스의 제거시에 다시 방전을 일으키는 동시에, 직전에 유지 방전을 행하고 있던 제1 또는 제2 표시셀에 있어서도 동시에 방전을 발생시키기 때문에, 제1 및 제2 표시셀의 유지 방전을 행하고 있는 셀에 대하여 소거가 되는 방전을 아울러 발생시킬 수 있다.

또한, 제1 표시셀에서의 표시로부터 제2 표시셀에서의 표시로 이행하기 직전 및, 제2 표시셀에서의 표시로부터 제1 표시셀에서의 표시로 이행하기 직전은 각각 모든 셀에서 방전을 발생시키도록 전압 펄스를 인가한다. 또, 제1 표시셀에서의 표시로부터 제2 표시셀에서의 표시로 이행하기 직전은 제2 표시셀과 제3 셀에, 또 제2 표시셀에서의 표시로부터 제1 표시셀에서의 표시로 이행하기 직전은 제1 표시셀과 제3 셀에 각각 방전을 발생시키도록 전압 펄스를 인가하여 방전을 행하기 때문에, 새롭게 발광 표시를 행하는 셀을 활성화할 수 있다.

또한, 방전 유지 단계의 최후에, 제1 전극과 제2 전극 또는 제3 전극 사이에 소거 펄스를 인가한다.

본 발명의 제1 실시예의 플라즈마 디스플레이 장치의 구성을 도 13에 나타낸다. 또, 도 4에서 나타낸 제어부 등은 생략되어 있다.

본 장치의 플라즈마 디스플레이 패널의 단면 구조를 도 14에 나타낸다. 본 패널의 전극은 폭이 넓은 Y 전극(51)과 그것을 둘러싸는 Xo 전극(52o) 및 Xe 전극(52e), 또 어드레스 전극(53)으로 구성된다. Y 전극(51)은 투명 전극(51a)과 금속의 버스 전극(51b)으로, Xo 전극(52o)은 투명 전극(52ao)과 금속의 버스 전극(52bo)으로, Xe 전극(52e)은 투명 전극(52ae)과 금속의 버스 전극(52be)으로 구성되어 있다. 금속의 버스 전극은 전압 저하를 막기 위해서 사용된다. 도시한 것과 같이, 투명 전극은 버스 전극보다 폭이 넓다. Y 전극(51)에서는 버스 전극(51b)은 투명 전극(51a)의 중앙에 형성되어 있고, Xo 전극(52o) 및 Xe 전극(52e)에서는 버스 전극(52bo, 52be)은 투명 전극(52ao, 52ae) 끝의, 인접하는 행의 X 전극과 마주 향하는 측에 설치되어 있다. 또, 여기서는 Y 전극(51)의 버스 전극(51b)의 폭이, 버스 전극(52bo, 52be)과, 인접하는 행의 X 전극 사이에 설치된 차광체(58)의 폭의 합계와 같다. 또한, Y 전극(51)의 버스 전극(51b)의 두께는 버스 전극(52bo, 52be)의 두께의 대략 반정도인 것이 바람직하다. 이에 따라, 각 버스 전극의 저항치가 같아진다.

Xo 전극(52o)과 Y 전극(51)의 사이에 제1 슬릿(71)이 형성되고, 이 제1 슬릿(71) 부분에 기수 필드에 있어서 표시를 행하는 제1 셀(odd 셀)(55)이 형성된다. 또, Xe 전극(52e)과 Y 전극(51) 사이에 제2 슬릿(72)이 형성되고, 이 제2 슬릿(72) 부분에 우수 필드에 있어서 표시를 행하는 제2 셀(even 셀)(56)이 형성된다. 더욱이, Xo 전극(52o)과 Xe 전극(52e) 사이에 제3 슬릿(73)이 형성되고, 이 부분에 프라이밍용의 제3 셀(57)이 형성된다. 더욱이, 제3 슬릿(73)에는 차광체(58)를 설치하여 프라이밍 방전에 의한 발광이 밖으로 새는 것을 막고 있다.

Y 전극은 선택 수단인 스캔 드라이버(62)에 접속되고, 또한 정리하여 방전 유지를 위한 신호를 인가하는 Y 유지 회로(63)에 접속된다. 스캔 드라이버(62)는 스캔 펄스를 생성하고, Y 유지 회로(63)는 유지 방전 펄스를 생성하여, Y 전극(51)에 인가한다. 한편, Xo 전극(52o)과 Xe 전극(52e)은 각각 정리하여 방전 유지를 위한 신호를 인가하는 기수 X 유지 회로(61o)와 우수 X 유지 회로(61e)에 접속된다. 또, 어드레스 전극의 구동 회로는 종래예와 같기 때문에 생략한다.

도 15는 기수 X 유지 회로(61o)와 우수 X 유지 회로(61e)의 상세를 도시한 도면이다. 전압 Vs은 유지 방전 펄스의 전압이고, Vm은 방전 유지 기간중에 방전을 하지 않는 전극에 인가하는 전압이며, Vs의 대략 반정도이다.

도 16은 본 장치의 동작을 나타내는 각 전극의 구동 파형도이며, 기수 필드에 있어서의, 1 서브필드의 타이밍을 나타내고 있다. 우선 처음에, Xo 전극(52o)에 전압 Vw(약 300V)로 이루어지는 펄스가 인가된다. 이 펄스에 의해서, Xo 전극(52o)과 Xe 전극(52e) 사이의 제3 셀(57)에 방전이 발생한다. 한편, Y 전극(51)에는 전압 Vs가 인가되고 있기 때문에, 제1 및 제2 셀(55, 57)에 있어서는 방전은 발생하지 않는다. 이 방전에 의해서, Xo 전극(52o)과 Xe 전극(52e)상의 유전체층의 표면에는 벽전하가 축적된다. 펄스는 약 10㎲에서 제거되고, 모든 전극이 0V가 된 타이밍에서, 벽전하 자신의 전압에 의해 다시 방전이 발생한다. 이 방전은 전극 사이의 전위차가 OV이기 때문에 벽전하의 축적은 행하여지지 않고, 공간 전하의 중화에 의해서 종료된다. 그렇지만, 다소의 공간 전하는 중화되지 않고 공간에 떠돌기 때문에, 어드레스 방전시에, 프라이밍으로서 효율적으로 작용한다.

어드레스 기간에는 Y 전극(51)에 스캔 펄스(-150V)가 순차로 인가되고, 점등시켜야 하는 셀에 대응하는 어드레스 전극(53)에 선택적으로 어드레스 펄스(50V)가 인가된다. 이로써, 어드레스 전극과 Y 전극 사이의 방전이 행하여진다. 이 때, 기수 필드에서는 Xe 전극(52e)이 0V인데 대하여, Xo 전극(52o)에는 VX(50V)가 인가되고 있기 때문에, 어드레스 전극(53)과 Y 전극(51)의 방전을 트리거로 Xo 전극(52o)과 Y 전극(51) 사이, 즉 제1 셀(55)에서의 방전으로 이행한다. 이 방전에 의해서, 유지 방전 기간에 있어서 유지 방전을 행할 수 있는 벽전하가 형성된다. 이상의 동작을 순차로 되풀이하여, 전화면의 표시 데이터의 기록이 완료된다.

유지 방전 기간은 Y 전극(51) 및 Xo 전극(52o)에 교대로 유지 방전 펄스가 인가되어 기록이 행하여진 셀에서 유지 방전이 되풀이된다. 이 때, Xe 전극(52e)에는 유지 방전 펄스의 중간 전압(Vm)이 인가되기 때문에, 제2 셀(56)에서 오방전을 일으키는 일은 없다. 최후에, Y 전극(51)에 미세폭의 소거 펄스가 인가되어 벽전하의 소거가 행하여진다.

도 17은 우수 필드의 구동 파형도이다. 리셋시의 펄스는 Xe 전극(52e)에 인가된다. 또, 어드레스시에는 제2 셀(56)에 벽전하를 형성하도록, Xe 전극(52e)에 VX가 인가된다. 또, 유지 방전 기간에는 Xo 전극(52e)에 Vm전압이 인가되어 제1 셀(55)에서의 오방전을 방지하고 있다.

도 18은 본 발명의 제2 실시예의 패널 구조이다. 장치 구성 및 구동 방법은 제1 실시예와 동일하다. 본 패널은 Y 전극측(51)에 차광체(59)를 설치하고 있다. 그 폭은 Xe 전극(52e)과 Xo 전극(52o)의 버스 전극(52bo, 52be)과 차광체(58)를 포함시킨 폭과 동일하며, 제1 셀(55)과 제2 셀(56)의 발광 형상이 제1 및 제2 슬릿의 중심에서 본 경우, 같은 간격이 되어 균형이 좋아진다.

도 19는 본 발명의 제3 실시예의 패널 구조이다. 장치 구성 및 구동 방법은 제1 실시예와 동일하다. 본 패널은 Y 전극측(51)의 버스 전극(51b)의 폭을 인접하는 행의 Xe 전극과 Xo 전극의 버스 전극(52bo, 52be)과 차광체(58)를 포함시킨 폭과 같은 값으로 하고 있다. 그 때문에, 제2 실시예와 같이, 제1 셀과 제2 셀의 발광 형상이 제1 및 제2 슬릿의 중심에서 본 경우, 같은 간격이 되어 균형이 좋아진다.

도 20은 본 발명의 제4 실시예의 패널 구조이다. 장치 구성 및 구동 방법은 제1 실시예와 동일하다. 본 패널은 Y 전극(51)측의 중심에 제4 슬릿을 설치하고 있다. 이 슬릿에 의해, 방전이 Y 전극측으로만 넓어지는 것을 방지할 수 있고, 제1 셀과 제2 셀의 발광 형상이 제1 및 제2 슬릿의 중심에서 본 경우, 같은 간격이 되어 균형이 좋아진다. 또, 방전의 안정화도 도모할 수 있다.

도 21은 본 발명의 제5 실시예의 구동 파형을 도시한 도면이며, 구동 파형이 다른 점을 제외하면 제5 실시예의 장치는 제1 실시예의 것과 동일하다. 도 21은 기수 필드에 있어서의, 1 서브필드의 타이밍을 나타내고 있다. 본 실시예에서는 최후의 유지 방전 펄스를 Y 전극에 인가하여 유지 방전 단계를 종료하고 있다. 이 때문에, 점등셀에 있어서는 Y 전극측에 마이너스의 벽전하가 형성되고, Xo 전극측에는 플러스의 벽전하가 형성된다. 리셋 단계로 들어가, Xo 전극에 전압 Vw로 이루어지는 펄스가 인가된다. 제3 셀에 있어서 방전이 개시되는데, 직전에 유지 방전을 행하여 벽전하를 보유하고 있는 셀의 Y 전극의 부하 전하는 이 방전에 의한 공간 전하의 이동에 의해 벽전하의 중화가 행하여진다. 펄스의 제거후에는 제1 실시예와 같이 제3 셀에 있어서 자기 소거 방전이 행하여진다.

도 22는 본 발명의 제6 실시예의 구동 파형을 도시한 도면이며, 기수 필드에 있어서의, 1 서브필드의 타이밍을 나타내고 있다. 본 실시예에 있어서 적용하는 패널은 제3 슬릿의 폭을 전자의 실시예의 패널에 대하여 대략 반정도의 값으로 하고 있다. 본 실시예에 있어서는 최후의 유지 방전 펄스를 Y 전극에 인가하여 유지 방전 단계를 종료하고 있다. 점등셀에 있어서는 Y 전극측에 마이너스의 벽전하가 형성되고, Xo 전극측에는 플러스의 벽전하가 형성된다. 리셋 단계로 들어가, Xo 전극에 전압 Vw로 이루어지는 펄스가 인가된다. 이 전압은 전자의 실시예의 Vw의 값보다 낮은 값으로 설정된다. 낮은 전압이더라도 제3 슬릿의 폭이 좁기 때문에, 충분히 방전을 개시할 수 있다. 제3 셀에 있어서 방전이 개시되어, 벽전하가 축적되어 펄스의 제거시에 자기 소거 방전이 행하여진다. 직전에 유지 방전을 행하여 Y 전극에 마이너스 벽전하 전하를 축적하고 있는 셀은 자기 소거 방전을 함께 발생시켜 소거를 수행한다.

또한, 제1 실시예의 패널에 있어서도 필드의 전환시에, 전압이 높은 본 펄스를 인가함으로써, 표시용 셀의 리셋 동작을 행할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 구동 회로가 간소화되어 저비용이며, 무효 발광을 절감시켜 콘트라스트가 높은 인터레이스 표시를 행하는 플라즈마 디스플레이 장치를 실현할 수 있다.

Claims

제1 기판에 제1, 제2 및 제3 전극을 교대로 인접하여 배치하는 동시에, 제1 기판 또는 제2 기판에 제4 전극을 제1 전극과 직교하도록 배치한 플라즈마 디스플레이 패널과;

상기 제1 전극을 선택 구동하는 제1 전극 선택 구동 수단과;

상기 제2 전극을 구동하는 제2 전극 구동 수단과;

상기 제3 전극을 구동하는 제3 전극 구동 수단

을 구비하고;

상기 제1 전극과 상기 제2 전극 및 상기 제4 전극의 교점에 제1 표시셀이 형성되고, 상기 제1 전극과 상기 제3 전극 및 상기 제4 전극의 교점에 제2 표시셀이 형성되며;

상기 제1 표시셀과 상기 제2 표시셀에서는 발광 표시를 교대로 되풀이하는 인터레이스 표시가 행하여지고,

리셋 기간중에, 상기 제2 전극 구동 수단과 상기 제3 전극 구동 수단은 상기 제2 전극과 제3 전극에 전압을 인가하여, 상기 제2 전극과 상기 제3 전극에 의해서 형성되는 제3 셀에서 프라이밍 방전이 수행되게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서, 상기 제2 전극과 제3 전극과의 간극인 제3 슬릿에 차광체를설치한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항에 있어서, 유지 방전 기간중에, 상기 제1 전극 선택 구동 수단은 상기 제1 전극에 제1 유지 방전 펄스를 인가하고, 상기 제2 전극 구동 수단과 상기 제3 전극 구동 수단중 한쪽은 상기 제1 유지 방전 펄스와는 역위상인 유지 방전 펄스를 인가하며, 다른쪽은 소정의 일정 전압을 인가하거나 대응하는 전극을 하이 임피던스로하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제3항에 있어서, 상기 소정의 일정 전압은 상기 제1 유지 방전 펄스의 대략 반정도의 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 전극과 제2 전극의 간극인 제1 슬릿과, 상기 제1 전극과 제3 전극의 간극인 제2 슬릿을 같은 간격으로 배치한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제5항에 있어서, 상기 제3 슬릿을 인접하는 상기 제1 전극의 중간에 형성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 ∼ 제3 전극은 투명 전극과 금속의 버스 전극으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제5항에 있어서, 상기 제1 ∼ 제3 전극은 투명 전극과 금속의 버스 전극으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제7항에 있어서, 상기 제1 전극의 상기 투명 전극은 상기 버스 전극보다 폭이 넓고, 상기 버스 전극은 상기 투명 전극의 중앙에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제8항에 있어서, 상기 제1 전극의 상기 투명 전극은 상기 버스 전극보다 폭이 넓고, 상기 버스 전극은 상기 투명 전극의 중앙에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제7항에 있어서, 상기 제2 전극과 제3 전극의 상기 투명 전극은 상기 버스 전극보다 폭이 넓고, 상기 버스 전극은 상기 제3 슬릿측에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제8항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 전극과 제3 전극의 상기 투명 전극은 상기 버스 전극보다 폭이 넓고, 상기 버스 전극은 상기 제3 슬릿측에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제5항에 있어서, 상기 제1 전극의 버스 전극의 폭은 상기 제2 전극의 버스 전극의 상기 제1 슬릿측의 끝에서부터 인접하는 행의 상기 제3 전극의 버스 전극의 상기 제2 슬릿측의 끝까지의 치수와 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제13항에 있어서, 상기 제1 전극의 버스 전극의 두께는 상기 제2 전극과 제3 전극의 버스 전극의 두께의 대략 반정도인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제13항에 있어서, 상기 제1 ∼ 제3 전극의 저항치가 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제2항에 있어서, 상기 제1 전극상에 차광체가 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제6항에 있어서, 상기 제1 전극상에 차광체가 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제17항에 있어서, 상기 제1 전극상의 차광체의 폭은 상기 제2 전극의 버스전극의 상기 제1 슬릿측의 끝에서부터 인접하는 행의 상기 제3 전극의 버스 전극의 상기 제2 슬릿측의 끝까지의 치수와 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제5항에 있어서, 상기 제3 슬릿의 폭은 상기 제1과 제2 슬릿의 폭보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제5항에 있어서, 상기 제1 전극의 중앙에 제4 슬릿이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제20항에 있어서, 상기 제1 전극의 중앙의 제4 슬릿에 차광체가 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1 기판에 제1, 제2 및 제3 전극을 교대로 인접하여 배치하는 동시에, 제1 기판 또는 제2 기판에 제4 전극을 제1 전극과 직교하도록 배치한 플라즈마 디스플레이 패널을 구비하며, 상기 제1 전극과 상기 제2 전극 및 상기 제4 전극과의 교점에 제1 표시셀이 형성되고, 상기 제1 전극과 상기 제3 전극 및 상기 제4 전극과의 교점에 제2 표시셀이 형성되어, 상기 제1 셀과 상기 제2 셀에서 발광 표시를 교대로 되풀이하는 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서,

표시셀의 상태를 초기화 하는 리셋 단계와, 점등시키는 셀을 선택하는 어드레스 단계와, 점등시키는 셀에서 방전을 유지하는 유지 방전 단계를 되풀이하여 행하는 구동 방법에 있어서,

상기 제1 표시셀에서 방전을 유지하는 유지 방전 단계에 있어서, 상기 제1 전극에 인가하는 유지 방전 펄스와는 역위상인 유지 방전 펄스를 상기 제2 전극에 인가하는 동시에, 상기 제3 전극의 전위를 상기 유지 방전 펄스의 전압보다 낮은 소정의 값으로 하고,

상기 제2 표시셀에서 방전을 유지하는 유지 방전 단계에 있어서, 상기 제1 전극에 인가하는 유지 방전 펄스와는 역위상인 유지 방전 펄스를 상기 제3 전극에 인가하는 동시에, 상기 제2 전극의 전위를 유지 방전 펄스의 전압보다 낮은 소정의 전압값으로 하고,

상기 리셋 단계에 있어서, 상기 제2 전극과 제3 전극 사이에 전압을 인가함으로써 프라이밍 방전이 행하여져, 상기 제2 전극과 제3 전극에 의해서 프라이밍용의 제3 셀이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제22항에 있어서, 상기 제2 전극과 제3 전극과의 간극인 제3 슬릿으로부터의 빛을 차광하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항에 있어서, 상기 제1 표시셀에서 유지 방전을 행할 때에 상기 제3 전극에 인가되고 상기 제2 표시셀에서 유지 방전을 행할 때에 상기 제2 전극에 인가되는 상기 소정의 전압값은, 유지 방전시에 상기 제1 전극과 제2 전극 사이 또는 상기 제1 전극과 제3 전극 사이에 인가되는 전압의 대략 반정도인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항에 있어서, 상기 제1 표시셀에서 유지 방전을 행할 때 및 상기 제2 표시셀에서 유지 방전을 행할 때, 상기 제2 전극 또는 상기 제3 전극은 하이 임피던스 상태가 되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 리셋 단계에서 상기 프라이밍 방전이 행해지고 있을 때에, 상기 제1 전극에 인가되는 전압은 상기 제2 전극과 제3 전극 사이 전위의 대략 중간 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제26항에 있어서, 상기 리셋 단계에 있어서 상기 프라이밍 방전이 행하여질 때, 상기 제1 전극에 인가되는 전압은 상기 유지 방전 펄스의 전압과 같은 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항, 또는 제27항 중 어느 한 항에 있어서, 상기 제1 표시셀에서 발광 표시를 행할 때 및 상기 제2 표시셀에서 발광 표시를 행할 때, 상기 프라이밍 방전을 발생시키기 위해서 상기 제2 전극과 제3 전극에 인가하는 전압의 극성을 바꾸는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제26항에 있어서, 상기 제1 표시셀에서 발광 표시를 행할 때 및 상기 제2 표시셀에서 발광 표시를 행할 때, 상기 프라이밍 방전을 발생시키기 위해서 상기 제2 전극과 제3 전극에 인가하는 전압의 극성을 바꾸는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항, 또는 제27항 중 어느 한 항에 있어서, 상기 프라이밍 방전을 발생시키기 위해 상기 제2 전극과 제3 전극에 인가하는 전압의 극성은 상기 프라이밍 방전 직전의 유지 방전 단계의 최종 유지 방전 펄스와 역극성인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제26항에 있어서, 상기 프라이밍 방전을 발생시키기 위해 상기 제2 전극과 제3 전극에 인가하는 전압의 극성은 상기 프라이밍 방전 직전의 유지 방전 단계의 최종 유지 방전 펄스와 역극성인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제30항에 있어서, 상기 프라이밍 방전을 발생시킬 때에는 상기 제1 전극의 전위를 직전의 유지 방전 단계의 최종 유지 방전시의 전위로 하고, 상기 제2 또는 제3 전극에 역극성의 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제31항에 있어서, 상기 프라이밍 방전을 발생시킬 때에는 상기 제1 전극의 전위를 직전의 유지 방전 단계의 최종 유지 방전시의 전위로 하여, 상기 제2 또는 제3 전극에 역극성의 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 프라이밍 방전을 발생시킬 때에는 상기 제3 셀에 펄스를 인가하여 방전을 개시하고, 상기 펄스의 제거후에 다시 방전을 행하도록 전압의 펄스를 인가하여 프라이밍 방전을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제34항에 있어서, 상기 프라이밍 방전을 발생시키는 펄스의 제거후에는 모든 전극의 전위차가 없어지는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항 중 어느 한 항에 있어서, 직전의 유지 방전 단계에서 최종 유지 방전시 인가된 전압과는 역극성인 펄스를 인가하여 상기 프라이밍 방전을 발생시키고, 상기 펄스의 제거시에 다시 방전을 일으키는 동시에, 직전에 방전 유지를 행하고 있었던 상기 제1 또는 제2 표시셀에서도 동시에 방전이 발생하도록 전압 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항의 어느 한 항에 있어서, 상기 제1 표시셀에서의 표시로부터 상기 제2 표시셀에서의 표시로 이행하기 직전 및, 상기 제2 표시셀에서의 표시로부터 상기 제1 표시셀에서의 표시로 이행하기 직전에는 각각 모든 셀에서 방전이 발생하도록 전압 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 제1 표시셀에서의 표시로부터 상기 제2 표시셀에서의 표시로 이행하기 직전은 상기 제2 표시셀과 상기 제3 셀에, 상기 제2 표시셀에서의 표시로부터 상기 제1 표시셀에서의 표시로 이행하기 직전은 상기 제1 표시셀과 상기 제3 셀에 각각 방전이 발생하도록 전압 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 유지 방전 단계의 최후에, 상기 제1 전극과 상기 제2 전극 또는 상기 제3 전극 사이에 소거 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.