[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100311485B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100311485B1
KR100311485B1 KR1019940005335A KR19940005335A KR100311485B1 KR 100311485 B1 KR100311485 B1 KR 100311485B1 KR 1019940005335 A KR1019940005335 A KR 1019940005335A KR 19940005335 A KR19940005335 A KR 19940005335A KR 100311485 B1 KR100311485 B1 KR 100311485B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
nitride
forming
field
Prior art date
Application number
KR1019940005335A
Other languages
Korean (ko)
Inventor
김상균
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019940005335A priority Critical patent/KR100311485B1/en
Application granted granted Critical
Publication of KR100311485B1 publication Critical patent/KR100311485B1/en

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE: An isolation layer formation method of semiconductor devices is provided to improve a step-coverage of the devices by forming the isolation layer in an etched silicon substrate. CONSTITUTION: A first oxide layer and a first nitride layer are sequentially formed on a silicon substrate. By selectively etching the first nitride layer, a field region is defined. A first field oxide is formed in the field region by using the first nitride layer as a mask. After removing the first field oxide by wet-etching, the exposed silicon substrate is etched by using the first nitride layer as a mask. A second oxide and a second nitride are sequentially formed on the exposed silicon substrate. An oxide spacer is formed at both sidewalls of the second nitride. After sequentially removing the second nitride and the oxide spacer, a second field oxide(11) is formed by using the first and the second nitrides.

Description

반도체 소자의 격리막 형성방법Method of forming isolation film for semiconductor device

제 1 도는 종래기술에 의한 반도체 소자의 격리막 형성방법을 도시한 공정 순서도1 is a process flowchart showing a method of forming a separator of a semiconductor device according to the prior art.

제 2 도는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정순서도2 is a process flowchart showing a method of forming a separator of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : P형 실리콘 기판 2 : 제1산화막1: P-type silicon substrate 2: First oxide film

3 : 제1질화막 4 : 감광막3: first nitride film 4: photosensitive film

5 : 제1필드 산화막 6 : 보론이온 주입층5: first field oxide film 6: boron ion injection layer

7 : 제2산화막 8 : 제2질화막7: second oxide film 8: second nitride film

9 : 제3산화막 10 : 산화막 측벽9: third oxide film 10 oxide film sidewall

11 : 제2필드 산화막11: second field oxide film

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로 특히 필드 산화막 형성시 발생되는 단차를 개선하기에 적당하도록 한 반도체 소자의 격리막 형성방법에 의한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a separator of a semiconductor device, and more particularly, to a method of forming a separator for a semiconductor device, which is suitable for improving a step difference generated during field oxide film formation.

반도체 장치가 고집적화됨에 따라 소자의 격리막 형성방법도 여러가지 다양하게 제시되고 있다.As semiconductor devices have been highly integrated, various methods of forming isolation layers of devices have been proposed.

이중 종래 사용하던 한가지 방법을 제1도를 참조하여 설명하면 다음과 같다.One method used in the related art will be described with reference to FIG. 1 as follows.

먼저, 제1도 (a)와 같이 P형 실리콘 기판(12)상에 얇은 산화막(13)과 질화막(14)을 형성한다.First, as shown in FIG. 1A, a thin oxide film 13 and a nitride film 14 are formed on the P-type silicon substrate 12.

이어서 제1도 (b)와 같이 상기 결과물 전면에 감광막을 형성하고 노광 및 현상공정을 통해 선택적으로 액티브 영역에만 감광막(15)이 남도록 패터닝(Patterning) 한다.Subsequently, as illustrated in FIG. 1B, a photoresist film is formed on the entire surface of the resultant, and patterning is performed such that the photoresist film 15 remains only in the active region through exposure and development processes.

다음에 제1도 (c)와 같이 상기 감광막(15)을 마스크로 이용하여 상기 질환막(14)을 선택적으로 제지한 후 감광막(15)을 제거한다.Next, as illustrated in FIG. 1C, the diseased film 14 is selectively restrained using the photosensitive film 15 as a mask, and then the photosensitive film 15 is removed.

다음에 제1도(d)와 같이 상기 질화막(14)을 마스크로하여 필드 영역에 보론(P형) 이온을 주입하여 P형 실리콘 기판내에 보론(P형)이온 주입층(16)을 형성한다.Next, as shown in FIG. 1D, boron (P-type) ions are implanted into the field region using the nitride film 14 as a mask to form a boron (P-type) ion implantation layer 16 in the P-type silicon substrate. .

다음에 제1도 (e)와 같이 O2분위기에서 열처리를 행하여 소자분리를 위한 필드 산화막(17)을 형성한다.Next, as shown in FIG. 1E, heat treatment is performed in an O 2 atmosphere to form a field oxide film 17 for device isolation.

다음에 제1도 (f)와 같이 상기 질화막(15)을 제거하면 소자의 격리막 형성공정이 완료된다.Next, as shown in FIG. 1F, when the nitride film 15 is removed, the isolation film forming process of the device is completed.

그러나, 이와 같은 종래의 소자의 격리막 형성방법은 실리콘 기판의 평탄화가 용이하지 못하고 단차의 생성요인이 되어 후 공정의 패턴형성이 용이하지 못하여 고집적화 되어 가는 반도체의 공정기술에 역행시되는 문제점을 가지고 있었다.However, such a method of forming an isolation layer of a conventional device has a problem in that it is not easy to planarize a silicon substrate and is a factor of generation of a step, and thus it is not easy to form a pattern in a later process, and thus has a problem in that it is contrary to the process technology of a semiconductor which is highly integrated. .

본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 실리콘 기판을 식각하여 단차를 줄일 수 있고 고집적화에 적당하도록 한 소자 분리방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a device isolation method capable of reducing a step difference by etching a silicon substrate and making it suitable for high integration.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성방법은 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하고 필드 영역과 액티브 영역을 정의하여 필드 영역의 제1질화막을 선택적으로 제거하는 공정, 상기 제1질화막을 마스크로 하여 필드 영역에 제1필드 산화막을 형성하는 공정, 상기 제1필드 산화막을 습식 식각으로 제거한 후, 제1질화막을 마스크로 하여 기판을 소정 깊이로 건식 식각하는 공정, 필드 영역에 필드 이온 주입하고 노출된 기판에 선택적으로 제2산화막을 형성하고 전면에 제2질화막을 형성하는 공정, 상기 결과물 전면에 제3산화막을 증착하고 에치-백하여 제2질화막 측면에 산화막 측벽을 형성하는 공정, 산화막 측벽을 마스크로 하여 제2질화막을 제거하는 공정, 상기 산화막 측벽을 제거하고, 제1, 제2질화막을 마스크로하여 소자 격리용 제2필드 산화막을 형성하는 공정, 상기 제1질화막과 제2질화막을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.In order to achieve the above object, an isolation layer forming method of a semiconductor device according to an embodiment of the present invention includes a process of selectively forming a first oxide layer and a first nitride layer on a silicon substrate and defining a field region and an active region to selectively remove the first nitride layer in the field region. Forming a first field oxide film in a field region using the first nitride film as a mask, removing the first field oxide film by wet etching, and then dry etching the substrate to a predetermined depth using the first nitride film as a mask; Implanting field ions into the field region and selectively forming a second oxide film on the exposed substrate and forming a second nitride film on the entire surface, depositing and etching back a third oxide film on the entire surface of the resultant, and forming an oxide sidewall on the side of the second nitride film. Forming a film, removing the second nitride film using the oxide film sidewall as a mask, removing the oxide film sidewall, and removing the first and second nitride films. And forming a second field oxide film for device isolation using a mask, and removing the first nitride film and the second nitride film.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2도에 본 발명의 반도체 소자의 격리막 형성방법을 도시하였다.2 shows a method of forming an isolation film of a semiconductor device of the present invention.

먼저 제2도 (a)와 같이 P형 실리콘 기판(1)위에 제1산화막(2)과 제1질화막(3)을 차례로 형성한다.First, as shown in FIG. 2A, the first oxide film 2 and the first nitride film 3 are sequentially formed on the P-type silicon substrate 1.

이어서 제2도 (b)와 같이 노광 및 현상 공정으로 액티브 영역에만 남도록 감광막 (4)을 패터닝(Patterning)한다.Subsequently, as illustrated in FIG. 2B, the photosensitive film 4 is patterned so that only the active region remains in the exposure and development processes.

이어서 제2도 (c)와 같이 감광막(4)을 마스크로 이용하여 필드 영역의 제1질화막(3)을 선택적으로 제거한 후 감광막(4)을 제거한다.Subsequently, the first nitride film 3 in the field region is selectively removed using the photosensitive film 4 as a mask as shown in FIG. 2C, and then the photosensitive film 4 is removed.

이어서 제2도 (d)와 같이 상기 결과물을 O2분위기에서 열처리하여 소자 격리용 제1필드 산화막(5)을 형성한다.Subsequently, as shown in FIG. 2D, the resultant is heat-treated in an O 2 atmosphere to form a first field oxide film 5 for device isolation.

이어서 제2도(e)와 같이 제1질화막(3)을 마스크로 이용하여 상기 제1필드 산화막(5)을 습식 식각으로 제거한다.Subsequently, the first field oxide layer 5 is removed by wet etching using the first nitride layer 3 as a mask as shown in FIG.

이어서 제2도 (f)와 같이 제1질화막(3)을 마스크로 이용하여 상기 P형 실리콘 기판(1)의 필드 영역을 건식으로 추가 식각한다.Next, as shown in FIG. 2 (f), the field region of the P-type silicon substrate 1 is additionally dry-etched using the first nitride film 3 as a mask.

이어서 제2도 (g)와 같이 필드 영역에 보론(P형)이온을 주입하여 P형 실리콘 기판 (1)내에 보론(P형)이온 주입층(6)을 형성한다.Next, as shown in FIG. 2 (g), boron (P-type) ions are implanted into the field region to form the boron (P-type) ion implantation layer 6 in the P-type silicon substrate 1.

이어서 제2도 (h)와 같이 노출된 기판 표면을 열산화하여 부분적으로 제2산화막 (7)을 형성하고 전면에 제2질화막(8)을 형성한다.Subsequently, as shown in FIG. 2 (h), the exposed substrate surface is thermally oxidized to form a second oxide film 7 and a second nitride film 8 is formed on the entire surface.

이어서 제2도 (i)와 같이 상기 결과물 전면에 CVD(Chemical Vapour Deposition : 화학 기상 증착법) 방식으로 제3산화막(9)을 형성한다.Subsequently, a third oxide film 9 is formed on the entire surface of the resultant product as shown in FIG. 2 by CVD (Chemical Vapor Deposition).

이어서 제2도 (j)와 같이 상기 제3산화막(9)을 에치-백(etch-back)하여 제2질화막(8) 측면에 산화막 측벽(10)을 형성하고 산화막 측벽(10)을 마스크로 이용하여 선택적으로 제2질화막(8)을 제거한다.Subsequently, as shown in FIG. 2 (j), the third oxide layer 9 is etched back to form an oxide sidewall 10 on the side of the second nitride layer 8 and the oxide sidewall 10 as a mask. To selectively remove the second nitride film 8.

이어서 제2도 (k)와 같이 상기 산화막 측벽(10)을 습식 식각으로 제거한다.Subsequently, the oxide sidewall 10 is removed by wet etching, as shown in FIG. 2 (k).

이어서 제2도 (l)과 같이 상기 결과물 O2분위기에서 열처리하여 소자 격리용 제2필드 산화막(11)을 형성한다.Subsequently, as shown in FIG. 2 (l), heat treatment is performed in the resultant O 2 atmosphere to form a second field oxide film 11 for device isolation.

이어서 제2도 (m)과 같이 상기 제1질화막(3)과 제2질화막(8)을 제거하여 반도체 소자의 격리막을 형성한다.Subsequently, as shown in FIG. 2 (m), the first nitride film 3 and the second nitride film 8 are removed to form an isolation film of a semiconductor device.

이상에서 설명한 바와 같은 본 발명의 반도체 소자 격리막 형성방법에 있어서는 단차를 줄이고, 후 공정이 용이하고 반도체 소자의 평탄화를 가져오는 효과가 있다.In the method for forming a semiconductor device isolation film according to the present invention as described above, it is possible to reduce the level difference, to facilitate the post-process, and to bring the semiconductor device into a flat state.

Claims (3)

실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하고 필드영역과 액티브 영역을 정의하여 필드 영역의 제1질화막을 선택적으로 제거하는 공정, 상기 제1질화막을 마스크로 하여 필드 영역에 제1필드 산화막을 형성하는 공정, 상기 제1필드 산화막을 습식 식각으로 제거한 후, 제1질화막을 마스크로 하여 기판을 소정 깊이로 건식 식각하는 공정, 필드 영역에 필드 이온 주입하고 노출된 기판에 선택적으로 제2산화막을 형성하고 전면에 제2질화막을 형성하는 공정, 상기 결과물 전면에 제3산화막을 증착하고, 에치-백하여 제2질화막 측면에 산화막 측벽을 형성하는 공정, 산화막 측벽을 마스크로 하여 제2 질화막을 제거하는 공정, 상기 산화막 측벽을 제거하고 제1, 제2 질화막을 마스크로하여 소자 격리용 제2 필드 산화막을 형성하는 공정, 상기 제1 질화막과 제2 질화막을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법.Forming a first oxide film and a first nitride film on a silicon substrate in order and defining a field region and an active region to selectively remove the first nitride film of the field region, and using the first nitride film as a mask to form a first field oxide film in the field region. Forming a substrate, wet etching the first field oxide film, and then dry etching the substrate to a predetermined depth using the first nitride film as a mask; and implanting field ions into the field region and selectively exposing the second oxide film to the exposed substrate. Forming a second nitride film on the entire surface, depositing a third oxide film on the entire surface of the resultant, and etching back to form an oxide sidewall on the side of the second nitride film, and using the sidewall of the oxide film as a mask. Removing the sidewalls of the oxide film and forming a second field oxide film for device isolation using first and second nitride films as masks; The method of forming a diaphragm semiconductor device, characterized by including the step of removing the yirueojim hwamak and the second nitride film. 제1항에 있어서, 제2산화막은 노출된 기판을 열산화하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.The method of claim 1, wherein the second oxide film is formed by thermally oxidizing an exposed substrate. 제1항에 있어서, 제3산화막을 습식 식각으로 제거함을 특징으로 하는 반도체 소자의 격리막 형성방법.The method of claim 1, wherein the third oxide film is removed by wet etching.
KR1019940005335A 1994-03-17 1994-03-17 Method for forming isolation layer of semiconductor device KR100311485B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005335A KR100311485B1 (en) 1994-03-17 1994-03-17 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005335A KR100311485B1 (en) 1994-03-17 1994-03-17 Method for forming isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR100311485B1 true KR100311485B1 (en) 2001-12-15

Family

ID=37531035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005335A KR100311485B1 (en) 1994-03-17 1994-03-17 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100311485B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241949A (en) * 1987-03-28 1988-10-07 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241949A (en) * 1987-03-28 1988-10-07 Toshiba Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JP2001514445A (en) Isolation methods in integrated circuit fabrication using anti-reflective coatings.
KR100311485B1 (en) Method for forming isolation layer of semiconductor device
KR100186514B1 (en) Isolation method of semiconductor device
JPH0729971A (en) Manufacture of semiconductor device
KR960003001B1 (en) Fabrication method of mask rom in semiconductor device
KR0135068B1 (en) Method of forming active well on the semiconductor device
JP3042804B2 (en) Element isolation method and semiconductor device
KR0161727B1 (en) Element isolation method of semiconductor device
KR0144252B1 (en) Forming method of isolation film on the semiconductor device
KR100226795B1 (en) Method of forming a device isolation film of semiconductor device
KR0140658B1 (en) Manufacture of element isolation for semiconductor integrated circuit device
KR20010082901A (en) Method for fabricating isolation film in semiconductor device
KR100287916B1 (en) Method for manufacturing isolation layer of semiconductor device
KR0156149B1 (en) Method of forming isolation area of semiconductor device
JPH04267336A (en) Manufacture of semiconductor device
JPS5950540A (en) Manufacture of semiconductor device
KR970003780A (en) Method of manufacturing device isolation oxide film of semiconductor device
KR0124637B1 (en) Method of forming the isolation on semiconductor device
KR100400763B1 (en) Method for manufacturing capacitor of semiconductor device
KR0142794B1 (en) Forming method of isolation on the semiconductor device
KR100382551B1 (en) Method for Forming Dual Deep Trench of a Semiconductor Device
KR100242525B1 (en) Method for isolating semiconductor device
JPS63253650A (en) Manufacture of semiconductor device
JPH02133921A (en) Manufacture of semiconductor device
JPS62131538A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050822

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee