KR100382551B1 - Method for Forming Dual Deep Trench of a Semiconductor Device - Google Patents
Method for Forming Dual Deep Trench of a Semiconductor Device Download PDFInfo
- Publication number
- KR100382551B1 KR100382551B1 KR10-2000-0083891A KR20000083891A KR100382551B1 KR 100382551 B1 KR100382551 B1 KR 100382551B1 KR 20000083891 A KR20000083891 A KR 20000083891A KR 100382551 B1 KR100382551 B1 KR 100382551B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- region
- oxide film
- forming
- epitaxial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000009977 dual effect Effects 0.000 title description 3
- 230000000873 masking effect Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 25
- 238000002955 isolation Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 201000007795 Bietti crystalline corneoretinal dystrophy Diseases 0.000 description 2
- 208000008319 Bietti crystalline dystrophy Diseases 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 포토 마스킹 공정시 기판과 B/L(Buried Layer)과의 단차만큼 먼저 식각하여 감광막이 잔류하는 문제점을 해소한 반도체 소자의 이중 딥 트렌치 형성 방법에 관한 것으로, 기판상에 일정 간격을 갖는 복수개의 B/L을 형성하는 단계와, 전면에 에피택셜 층을 형성하는 단계와, 상기 에피택셜 층상에 산화막, 질화막, 마스킹 산화막을 차례로 형성하는 단계와, 상기 마스킹 산화막, 질화막, 산화막을 선택적으로 제거하여 에피택셜 층 표면을 노출시키는 단계와, 상기 노출된 에피택셜 층 표면을 B/L이 형성되어 있는 영역은 제 1 트렌치 영역, 나머지 영역은 제 2 트렌치 영역으로 구분하여 정의하는 단계와, 제 2 트렌치 영역을 제외한 영역에 감광막을 남기고, 상기 제 2 트렌치 영역은 오픈하여 1차 트렌치 식각하는 단계와, 상기 감광막을 제거하고 마스킹 산화막을 마스크로 하여 전 영역에 걸쳐 2차 트렌치 식각하여 이중 딥 트렌치를 형성하는 단계와, 상기 이중 딥 트렌치 영역을 산화시키는 단계와, 상기 산화된 딥 트렌치 영역을 폴리 실리콘으로 채워 매립하는 단계와, 상기의 잔류 폴리 실리콘 및 마스킹 산화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The present invention relates to a method for forming a double deep trench of a semiconductor device, which eliminates the problem of remaining a photoresist film by first etching by a step between a substrate and a B / L (Buried Layer) during a photo masking process. Forming a plurality of B / Ls, forming an epitaxial layer on the entire surface, sequentially forming an oxide film, a nitride film, and a masking oxide film on the epitaxial layer, and selectively masking the oxide film, the nitride film, and the oxide film. Removing and exposing the epitaxial layer surface; defining the exposed epitaxial layer surface by dividing the exposed epitaxial layer surface into a first trench region and a remaining region into a second trench region; Leaving a photoresist film in a region other than the second trench region, and opening the second trench region to etch the first trench, removing and masking the photoresist film. Forming a double deep trench by etching a second trench over the entire region using an oxide film as a mask, oxidizing the double deep trench region, filling the oxidized deep trench region with polysilicon, and filling it; And removing the remaining polysilicon and masking oxide film.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 포토 마스킹 공정시 기판과 B/L과의 단차만큼 먼저 식각하여 감광막이 잔류하는 문제점을 해소한 반도체 소자의 이중 딥 트렌치 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a double deep trench of a semiconductor device, which eliminates the problem of remaining a photosensitive film by etching first by a step between a substrate and a B / L during a photomasking process.
이중 딥 트렌치는 기판상에 이온 주입을 실시하여 일부 영역에 B/L(Buried Layer)을 매몰시켜 B/L이 형성된 곳과 그렇지 않은 곳이 구분되어 생성된 트렌치를 말한다. 이때 깊게 트렌치를 형성하는 것은 콘택시 저항을 줄이기 위해서 사용하는 방법이나 보통의 공정의 어려움으로 인해 고집적 소자 이상에만 쓰인다.The double deep trench refers to a trench formed by dividing a B / L (Buried Layer) in a portion of the substrate by implanting ions into a region to form a region where the B / L is not formed. Deep trench formation is often used only for highly integrated devices and beyond due to the difficulty of normal processing and the method used to reduce contact resistance.
일반적으로 이중 딥 트렌치(Deep Trench)는 고성능 CMOS 디지털 회로, 수 기가(Giga) Hz 대역의 고주파용 아날로그 npn/ pnp 바이폴라 회로, 수십 볼트 및 수 암페어급 이상의 출력 DMOS 등을 원칩화한 BCD(Bulk Charge transfer Device)에서 사용하는 소자와 소자간 및 에피택셜 층과 딥 콜렉트 간의 절연을 취하는 구조이다.In general, dual deep trenches are bulk-charged BCDs (BCDs) that feature high-performance CMOS digital circuits, high-frequency analog npn / pnp bipolar circuits in the multi-giga Hz band, and output DMOS of tens of volts and more than a few amps. It is a structure that insulates between devices and devices used in devices, and between epitaxial layers and deep collectors.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 이중 딥 트렌치 형성 방법에 대해 설명하면 다음과 같다.Hereinafter, a method of forming a double deep trench of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1e는 종래의 반도체 소자의 격리 영역의 형성 방법을 나타낸 공정 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming an isolation region of a conventional semiconductor device.
도 1a와 같이, 가공되지 않은 p형의 기판(11) 상에 마스크를 이용한 고농도 이온 주입을 실시하여 복수개의 n+형 B/L(Buried Layer)(12)을 형성한다. 이어, 10㎛ 정도의 n형 에피택셜(epitaxial) 층(13)을 형성한다.As shown in FIG. 1A, a plurality of n + type B / L (Buried Layers) 12 are formed by performing high concentration ion implantation using a mask on the raw p-type substrate 11. Next, an n-type epitaxial layer 13 having a thickness of about 10 μm is formed.
도 1b와 같이, 이중 딥 트렌치 구조를 형성하기 위해 산화막(14), 질화막(15), 마스킹 산화막(16)을 차례로 형성한다.As shown in FIG. 1B, an oxide film 14, a nitride film 15, and a masking oxide film 16 are sequentially formed in order to form a double deep trench structure.
상기 마스킹 산화막(16) 상에 감광막(도면에는 도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 트렌치 영역을 정의한다. 마스킹 산화막, 질화막, 산화막을 선택적으로 제거한 후, 감광막을 제거한다.After applying a photosensitive film (not shown) on the masking oxide film 16, a trench region is defined through an exposure and development process. After masking oxide film, nitride film and oxide film are selectively removed, the photosensitive film is removed.
도 1c와 같이, 상기 마스킹 산화막(16), 질화막(15), 산화막(14)이 오픈된 영역을 B/L(12)이 노출할 수 있는 깊이로 1차 트렌치 식각을 한다. 상기 B/L(12)이 노출한 트렌치 영역은 제 1 트렌치 영역(A)이라 하고, 나머지 트렌치 영역은 제 2 트렌치 영역(B)으로 구분한다. 이어, 전 트렌치 영역(제 1 트렌치 영역(A), 제 2 트렌치 영역(B))에 산화막(17)을 성장시킨다.As illustrated in FIG. 1C, the trench trench is etched to a depth where the masking oxide layer 16, the nitride layer 15, and the oxide layer 14 are open to the B / L 12. The trench regions exposed by the B / L 12 are referred to as first trench regions A, and the remaining trench regions are divided into second trench regions B. FIG. Next, the oxide film 17 is grown in all the trench regions (the first trench region A and the second trench region B).
도 1d와 같이, 제 1 트렌치 영역(A)은 더 이상 식각 공정을 진행하지 않고, 제 2 트렌치 영역(B)만 2차 트렌치 식각 공정을 진행한다. 기판이 노출된 형태의 트렌치를 형성하기 위해 제 2 트렌치 영역(B)만을 오픈시키고 그외 영역에는 감광막(도면에는 도시하지 않음)을 남긴다. 기판이 노출될 수 있을 정도로 건식각을 하여 제 2 트렌치 영역(B)의 트렌치를 완성한다. 이어, 남아있는 감광막을 제거한다.As illustrated in FIG. 1D, the first trench region A no longer performs an etching process, and only the second trench region B performs a secondary trench etching process. Only the second trench region B is opened to form a trench in which the substrate is exposed, and a photosensitive film (not shown) is left in other regions. Dry etching to expose the substrate to complete the trench of the second trench region (B). Then, the remaining photoresist film is removed.
도 1e는 1차, 2차 트렌치 영역을 폴리 실리콘(18)으로 채우고 어닐링(annealing)한 후 트렌치 영역 이외의 잔류한 폴리 실리콘 및 마스킹 산화막을 제거한다.FIG. 1E fills the primary and secondary trench regions with polysilicon 18 and anneals to remove residual polysilicon and masking oxide films other than the trench regions.
그러나, 상기와 같은 종래의 반도체 소자의 이중 딥 트렌치 형성 방법은 다음과 같은 문제점이 있다.However, the conventional double deep trench formation method of the conventional semiconductor device as described above has the following problems.
첫째, 1차 트렌치 형성 후 2차 트렌치를 형성하기 위해 제 2 트렌치 영역만을 오픈하고 나머지 전 영역에 감광막을 도포하게 되는 데, 실제의 공정상 상기 감광막을 마스크로 하여 제 2 트렌치 영역을 건식각 후 나머지 영역의 감광막을 완벽하게 제거하기가 매우 곤란하다. 이는 제 1 트렌치 영역 상에 생성된 1차 트렌치가 딥 트렌치로 형성되어 있기 때문이다.First, after forming the first trench, only the second trench region is opened to form the second trench, and the photoresist film is applied to all remaining regions. After the second trench region is dry-etched, the photoresist film is used as a mask. It is very difficult to completely remove the photoresist of the remaining area. This is because the primary trenches formed on the first trench regions are formed as deep trenches.
만약 이러한 감광막이 제거되지 않고 잔류하게 되면 유기물인 감광막으로 인해 2차 트렌치 형성은 방해되어 프로파일이 나빠진다. 따라서, 이후의 폴리 실리콘으로 트렌치를 채우는 과정에서 제대로 매립이 안되어 소자간 격리 역할을 다하지 못한다.If such a photoresist film is left without being removed, secondary trench formation is prevented due to an organic photoresist film, thereby deteriorating a profile. Therefore, in the process of filling the trench with polysilicon, it is not properly buried and thus does not play a role of isolation between devices.
둘째, 이러한 트렌치 영역에 남은 감광막은 트렌치 매립후 열처리 과정에서 감광막이 타게되어 소자 특성을 상당히 훼손시킨다.Second, the photoresist remaining in the trench region is burned in the heat treatment process after the trench is buried, thereby significantly deteriorating device characteristics.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토 마스킹 공정시 기판과 B/L(Buried Layer)과의 단차만큼 먼저 식각하여 감광막이 잔류하는 문제점을 해소한 반도체 소자의 이중 딥 트렌치 형성 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems, the method of forming a double deep trench of a semiconductor device to solve the problem that the photosensitive film is left by etching first by the step between the substrate and the B / L (Buried Layer) during the photo masking process To provide it, its purpose is.
도 1a 내지 도 1e는 종래의 반도체 소자의 이중 딥 트렌치 형성 방법을 나타낸 공정 단면도1A to 1E are cross-sectional views illustrating a method of forming a double deep trench of a conventional semiconductor device.
도 2a 내지 도 2e는 본 발명의 반도체 소자의 이중 딥 트렌치 형성 방법을 나타낸 공정 단면도2A to 2E are cross-sectional views illustrating a method of forming a double deep trench in a semiconductor device of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
21 : 기판 22 : B/L21: substrate 22: B / L
23 : 에피택셜 층 24 : 산화막23 epitaxial layer 24 oxide film
25 : 질화막 26 : 마스킹 산화막25 nitride film 26 masking oxide film
27 : 감광막 28 : 트렌치 영역 산화막27 photosensitive film 28: trench region oxide film
29 : 폴리 실리콘29: polysilicon
A : 제 1 트렌치 영역 B : 제 2 트렌치 영역A: first trench region B: second trench region
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 이중 딥 트렌치 형성 방법은 기판상에 일정 간격을 갖는 복수개의 B/L을 형성하는 단계와, 전면에 에피택셜 층을 형성하는 단계와, 상기 에피택셜 층 상에 산화막, 질화막, 마스킹 산화막을 차례로 형성하는 단계와, 상기 마스킹 산화막, 질화막, 산화막을 선택적으로 제거하여 에피택셜 층 표면을 노출시키는 단계와, 상기 노출된 에피택셜 층표면을 B/L이 형성되어 있는 영역은 제 1 트렌치 영역, 나머지 영역은 제 2 트렌치 영역으로 구분하여 정의하는 단계와, 상기 제 2 트렌치 영역을 제외한 영역에 감광막을 남기고, 상기 제 2 트렌치 영역은 오픈하여 1차 트렌치 식각하는 단계와, 상기 감광막을 제거하고 마스킹 산화막을 마스크로 하여 전 영역에 걸쳐 2차 트렌치 식각하여 이중 딥 트렌치를 형성하는 단계와, 상기 이중 딥 트렌치 영역을 산화시키는 단계와, 상기 산화된 딥 트렌치 영역을 폴리 실리콘으로 채워 매립하는 단계와, 상기의 잔류 폴리 실리콘 및 마스킹 산화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of forming a double deep trench of a semiconductor device of the present invention for achieving the above object comprises the steps of forming a plurality of B / L with a predetermined interval on the substrate, forming an epitaxial layer on the front surface, Forming an oxide film, a nitride film, and a masking oxide film sequentially on the epitaxial layer, selectively removing the masking oxide film, the nitride film, and the oxide film to expose the epitaxial layer surface, and exposing the exposed epitaxial layer surface to B / A region in which L is formed is defined as a first trench region, and the remaining regions are divided into a second trench region, and a photosensitive film is left in an area except the second trench region, and the second trench region is opened to form a primary. Etching the trench; and removing the photoresist layer and etching the second trench over the entire area using the masking oxide layer as a mask to form a double deep trench. Forming a layer; oxidizing the double deep trench region; filling the oxidized deep trench region with polysilicon; and embedding the polysilicon; and removing the remaining polysilicon and the masking oxide layer. It is done.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 이중 딥 트렌치 형성 방법을 설명하면 다음과 같다.Hereinafter, a method of forming a double deep trench of a semiconductor device of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 반도체 소자의 이중 딥 트렌치 방법을 나타낸 공정 단면도이다.2A to 2E are cross-sectional views illustrating a double deep trench method of a semiconductor device of the present invention.
도 2a와 같이, p형의 가공되지 않은 기판 상에 마스크를 이용한 고농도의 이온 주입을 함으로써 복수개의 n+형의 B/L(Buried Layer)을 형성한다. 이어, 10㎛정도의 n형 에피택셜(epitaxial) 층을 형성한다.As shown in FIG. 2A, a plurality of n + type B / L (Buried Layers) are formed by performing a high concentration of ion implantation using a mask on a p-type unprocessed substrate. Next, an n-type epitaxial layer of about 10 μm is formed.
도 2b와 같이, 소자와 소자간 및 에피택셜 층과 딥 콜렉트(deep collect) 간의 격리하기 위해 산화막, 질화막, 마스킹 산화막을 차례로 증착한 다음, 감광막 도포후 트렌치 영역을 포토 마스크로 이용해 트렌치 영역을 정의한다.As shown in FIG. 2B, an oxide film, a nitride film, and a masking oxide film are deposited in order to isolate the device from the device and between the epitaxial layer and the deep collect, and then, after applying the photoresist, define the trench region using the trench region as a photo mask. do.
이어, 감광막이 오픈된 영역을 건식각 처리하여 마스킹 산화막, 질화막, 산화막을 선택적으로 제거하여 에피택셜 층을 노출시킨다. 이 때, 상기 노출된 에피택셜 층은 B/L이 형성되어 있는 영역 상의 부위와, 그렇지 않은 부위로 나뉠 수 있다. 전자를 제 1 트렌치 영역(A)으로 정의하고, 후자를 제 2 트렌치 영역(B)으로 정의한다.Subsequently, the masking oxide film, the nitride film, and the oxide film are selectively removed by dry etching the open area of the photoresist film to expose the epitaxial layer. In this case, the exposed epitaxial layer may be divided into regions on the region where the B / L is formed and regions that do not. The former is defined as the first trench region A, and the latter is defined as the second trench region B.
도 2c와 같이, 상기 제 2 트렌치 영역(B)을 제외한 영역에 포토 마스킹 처리하여 감광막을 남기고 상기 제 2 트렌치 영역(B)은 오픈하여 기판과 B/L 간 단차만큼의 깊이를 식각한다. 상기 식각 공정은 1차 트렌치 식각이라 한다.As shown in FIG. 2C, photomasking is performed to leave the photoresist in an area except the second trench region B, and the second trench region B is opened to etch a depth corresponding to a step between the substrate and the B / L. The etching process is called primary trench etching.
도 2d와 같이, 잔류 감광제를 제거한 후 전영역에 걸쳐 딥 트렌치 식각을 실시하여 트렌치 식각 공정을 완료한다. 이 때의 식각 공정을 2차 트렌치 식각이라 하며, 상기 B/L 표면과 에피택셜 층 표면 사이의 두께만큼 전 영역의 트렌치 영역(A, B)에서 건식각을 한다.As shown in FIG. 2D, the trench etch process is completed by performing deep trench etching over the entire area after removing the residual photoresist. The etching process at this time is referred to as secondary trench etching, and dry etching is performed in the trench regions A and B in the entire region by the thickness between the B / L surface and the epitaxial layer surface.
상기 제 2 트렌치 영역(B)에서 먼저 1차 트렌치 식각을 행하였기 때문에, 2차 트렌치 식각의 결과로, 제 1 트렌치 영역(A)에서는 B/L 표면이 노출된 트렌치가 형성되고, 제 2 트렌치 영역(B)에서는 기판이 표면이 노출된 트렌치가 형성됨으로써, 이중구조의 딥 트렌치가 완성된다.Since the first trench is etched first in the second trench region B, as a result of the second trench etch, a trench in which the B / L surface is exposed is formed in the first trench region A, and the second trench is formed. In the region B, a trench in which the surface of the substrate is exposed is formed, thereby completing the deep trench of the dual structure.
도 2e와 같이, 소자와 소자간 및 에피택셜 층간 딥 콜렉트간의 격리를 위해 이중 딥 트렌치 내에 산화막을 성장시킨다. 이어, 이중 딥 트렌치 내에 폴리 실리콘으로 트렌치를 갭핑하고, 어닐링(anneling)하여 안정화시킨다.As shown in FIG. 2E, an oxide film is grown in a double deep trench for isolation between the device and the device and between the epitaxial interlayer deep collects. The trench is then gapped with polysilicon in a double deep trench and annealed to stabilize.
다음, 세정 공정을 통해 잔류 폴리 실리콘 및 마스킹 산화막을 제거함으로써 이중 딥 트렌치 형성 공정을 완료한다.Next, the double deep trench formation process is completed by removing residual polysilicon and masking oxide film through a cleaning process.
상기와 같은 본 발명의 반도체 소자의 격리 영역 형성 방법은 다음과 같은 효과가 있다.The isolation region formation method of the semiconductor device of the present invention as described above has the following effects.
첫째, 먼저 B/L 층과 기판과의 단차만큼의 식각을 진행하고 이후 공정에서 딥 트렌치 식각을 진행하여, 상기 딥 트렌치 식각 공정에서 감광막이 잔류하는 현상을 저지할 수 있다.First, the etching of the B / L layer and the substrate may be performed as much as a step, and then deep trench etching may be performed in the subsequent process to prevent the photoresist film from remaining in the deep trench etching process.
둘째, 유기물질인 감광막이 완벽히 제거할 수 있어 트렌치 영역의 프로파일 특성을 향상시킬 수 있다.Second, since the photoresist, which is an organic material, can be completely removed, profile characteristics of the trench region can be improved.
셋째, 산화막 형성 후 폴리 실리콘을 트렌치 내에 매립하였을 때 소자와 소자간 및 에피택셜 층과 딥 콜렉트간 완벽한 격리 구조를 얻을 수 있다.Third, when polysilicon is embedded in the trench after the oxide film is formed, a perfect isolation structure between the device and the device, and between the epitaxial layer and the deep collect can be obtained.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083891A KR100382551B1 (en) | 2000-12-28 | 2000-12-28 | Method for Forming Dual Deep Trench of a Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083891A KR100382551B1 (en) | 2000-12-28 | 2000-12-28 | Method for Forming Dual Deep Trench of a Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054715A KR20020054715A (en) | 2002-07-08 |
| KR100382551B1 true KR100382551B1 (en) | 2003-05-09 |
Family
ID=27687448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0083891A KR100382551B1 (en) | 2000-12-28 | 2000-12-28 | Method for Forming Dual Deep Trench of a Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100382551B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134969A (en) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH03166749A (en) * | 1989-11-27 | 1991-07-18 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US5397731A (en) * | 1993-06-30 | 1995-03-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit device |
| JPH0969608A (en) * | 1995-09-01 | 1997-03-11 | Denso Corp | Manufacturing method for semiconductor device |
| JPH10199968A (en) * | 1997-01-10 | 1998-07-31 | Sony Corp | Semiconductor device and method of forming element separating trenches for semiconductor device |
-
2000
- 2000-12-28 KR KR10-2000-0083891A patent/KR100382551B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134969A (en) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH03166749A (en) * | 1989-11-27 | 1991-07-18 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US5397731A (en) * | 1993-06-30 | 1995-03-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit device |
| JPH0969608A (en) * | 1995-09-01 | 1997-03-11 | Denso Corp | Manufacturing method for semiconductor device |
| JPH10199968A (en) * | 1997-01-10 | 1998-07-31 | Sony Corp | Semiconductor device and method of forming element separating trenches for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020054715A (en) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0576190B2 (en) | ||
| JPH05160355A (en) | Manufacture of cmos with twin well | |
| JPH0361338B2 (en) | ||
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| JPH1065019A (en) | Manufacturing method of cmos device | |
| KR100382551B1 (en) | Method for Forming Dual Deep Trench of a Semiconductor Device | |
| KR100275111B1 (en) | Method forming gateoxide in semiconductor device | |
| KR0135068B1 (en) | Method of forming active well on the semiconductor device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100312656B1 (en) | Method for fabricating bc-soi device | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100929422B1 (en) | Manufacturing method of semiconductor device | |
| KR100311172B1 (en) | Method for isolating semiconductor device | |
| KR940004252B1 (en) | Isolation method with local polyoxide | |
| KR100223907B1 (en) | Semiconductor element isolation film manufacturing method | |
| KR100537273B1 (en) | Method for manufacturing semiconductor device | |
| KR100198673B1 (en) | Semiconductor integrated circuit device | |
| KR0179019B1 (en) | Fabricating method of high voltage device | |
| KR100223932B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100268884B1 (en) | Method of fabricating dual threshold voltage | |
| JPH01223741A (en) | Semiconductor device and manufacture thereof | |
| JP5020055B2 (en) | Manufacturing method of semiconductor device | |
| KR100466025B1 (en) | Method manufacturing semiconductor device having sti structure | |
| KR100621451B1 (en) | method for manufacturing semiconductor device | |
| KR100297104B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 17 |