KR100299978B1

KR100299978B1 - 레벨변환기회로

Info

Publication number: KR100299978B1
Application number: KR1019980017746A
Authority: KR
Inventors: 다쓰야 마타노
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1997-05-16
Filing date: 1998-05-16
Publication date: 2001-09-07

Abstract

입력부 및 드라이버부를 갖는 신규한 레벨변환기회로가 제공되며, 드라이버부에 있으며 출력단에 연결된 드라이버필드효과트렌지스터의 게이트는, 이 신규한 레벨변환기회로가 고속논리레벨변환동작을 나타낼 수 있도록 하기 위하여, 입력부에 있으며 입력단에 연결된 게이트를 갖는 입력측 필드효과트렌지스터에 의해 직접 구동된다.

Description

레벨변환기회로

본 발명은 논리레벨변환기회로에 관한 것으로, 보다 상세하게는, 하이논리(high logic)전압레벨 및 로우논리전압레벨을 다른 하이논리레벨 및 로우논리레벨로 변환하는 논리레벨변환기회로에 관한 것이다.

워드라인(word line)드라이버회로가 하이논리전압레벨 및 로우논리전압레벨을 다른 하이 및 로우논리레벨들로 변환하는 레벨변환기회로로서 제안되었다. 이러한 워드라인드라이버회로는 ISSCC'95 DIGEST OF TECHNICAL PAPERS "Circuit Design Techniques For Low-Voltage Operating And/Or Giga-Scale DRAMs"에서 개시되었다. 도 1은 하이 및 로우논리전압레벨들을 다른 하이 및 로우논리레벨들로 변환하기 위한 기존의 워드라인드라이버회로를 도시하는 회로도로서, 내부파워전압(VINT)에 해당하는 하이레벨은 부스팅(boosting)파워전압(Vpp)에 해당하는 다른 하이전압레벨로 변환되는 반면 접지레벨(GND)에 해당하는 로우레벨은 여울(shallow)전압레벨(VBB)에 해당하는 다른 로우전압레벨로 변환된다.

서브문턱누출(sub-threshold leakage)전류를 줄이기 위하여, 워드라인전압은 대기상태에서의 음의 전압레벨로 제어되며 능동(active)상태에서는 내부동작전압레벨보다 높은 부스팅전압레벨로 제어된다.

위의 워드라인드라이버회로에서, 노드(A3)는 논리게이트인 로우(row)디코더로부터의 출력에 의해 구동된다. 지금부터 노드(A3)가 다른 블록에서의 드라이버로부터의 라우팅(routing)에 의해 간접적으로 구동되는 것이 고려된다. 도 2는 하이 및 로우논리전압레벨들을 다른 하이 및 로우논리레벨들로 변환하기 위한 다른 기존의 워드라인드라이브회로를 도시하는 블록도로서, 노드(A3)는 다른 블록에서의 드라이버로부터의 라우팅에 의해 간접적으로 구동된다. 이 다른 블록의 인버터(D3)로부터의 입력파형들은, 인버터(D3)로부터의 입력신호가 라인(H1)의 부하(load)를 통해 입력부(VIN)로 전달되므로, 큰 상승시간 및 하강시간을 갖는다. 이런 이유로, 입력부(VIN)에서 논리전압레벨의 전이시간(transition time)은 크게되며, 그것에 의하여 큰 펀치통과(large punch through)전류(I1)가 인버터(D3)로부터의 전압레벨의 하강에 응답하여 파워소스(VPP)로부터 라인(H1) 및 트렌지스터들(Q2 및 Q5)을 통해 접지(GND)로 흐른다. 게다가, 큰 펀치통과전류(I2)가 인버터(D3)로부터의 전압레벨의 상승에 응답하여 파워소스(VINT)로부터 라인(H1) 및 트렌지스터들(Q6 및 Q4)을 통해 파워소스(VBB)로 흐른다. 큰 펀치통과전류들의 문제들을 피하기 위해서는, 노드(A3)가 논리게이트로부터의 출력에 의해 직접 구동되는 것이 바람직하다.

이하에서는 노드(A3)가 인버터(D2)에 의해 직접 구동되는 도 1에 도시된 기존의 레벨변환기회로의 회로구성 및 동작을 중점적으로 설명할 것이다. 도 4는 도 1에 도시된 기존의 레벨변환기회로의 파형들을 도시하는 타이밍도이다. 기존의 레벨변환기회로는 입력부 및 드라이버부를 갖는다. 기존 레벨변환기회로의 드라이버부는 기판전압(VPP)을 지닌 p-채널MOS필드효과트렌지스터들(Q1 및 Q2) 뿐만 아니라 기판전압(VBB)을 지닌 n-채널MOS필드효과트렌지스터들(Q3 및 Q4)을 갖는다. 기존 레벨변환기회로의 입력부는 접지레벨의 기판전압을 지닌 n-채널MOS필드효과트렌지스터(Q5)와 전압(VINT)이 인가되는 게이트를 갖는다. 기존 레벨변환기회로의 입력부는 또한 VINT의 기판전압을 지닌 p-채널MOS필드효과트렌지스터(Q6) 및 접지레벨의 전압이 인가되는 게이트를 갖는다. 기존 레벨변환기회로의 입력부는 또한 n-채널 및 p-채널MOS필드효과트렌지스터들(Q5 및 Q6)과 각각 동일한 사이즈를 갖는 n-채널 및 p-채널MOS필드효과트렌지스터들을 포함하는 인버터(D2)를 갖는다.

입력부에서, 인버터(D2)는 기존 레벨변환기회로의 입력단(VIN)에 연결된 입력측(input side) 및 노드(A3)에 연결된 출력측(output side)을 갖는다. n-채널MOS필드효과트렌지스터(Q5)는 노드(A3) 및 노드(A1) 사이에 직렬로 연결되는 반면, p-채널MOS필드효과트렌지스터(Q6)는 노드(A3) 및 노드(A2) 사이에 직렬로 연결된다.

먼저, 출력전압(VOUT)의 상승동작이 고려된다. 입력전압(VIN)이 접지레벨(GND)에 있는 경우에는, 인버터(D2) 출력측의 노드(A3)는 전압레벨(VINT)을 갖는 반면, 노드(A2)는 전압레벨(VINT)을 가지며 출력단(VOUT)은 전압레벨(VBB)을 갖는다. 트렌지스터들(Q5, Q1 및 Q4)은 비전도상태 또는 오프(off)상태로 있는 반면, 나머지 트렌지스터들(Q6, Q2 및 Q3)은 전도상태 또는 온(on)상태로 있게되어, 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 접지레벨(GND)로부터 전압레벨(VINT)로 상승된 경우, 노드(A3)의 전위는 전압레벨(VINT)로부터 접지레벨(GND)로 떨어진다. 이때에 트렌지스터(Q6)는 온상태이므로, 그래서 노드(A2)의 전위는 p-채널트렌지스터의 음의 문턱전압(VTP)의 절대값(｜VTP｜)에 접근하도록 떨어져, 트렌지스터(Q6)의 소스 및 드레인(drain)전압 또는 노드들(A2 및 A3)을 가로질러 인가되는 전압은 감소된다. 그 결과, 트렌지스터(Q6)의 구동능력은 떨어지며 노드(A2)의 전위는 점차 떨어진다.

반면에, 노드(A3)의 전위는, VTN이 n-채널MOS필드효과트렌지스터들의 양의 문턱전압인, 차이 VINT-VTN로 정의된 전압레벨로 떨어지므로, 트렌지스터(Q5)는 전도상태 또는 온상태로 바뀌어, 노드(A1)의 전위는 증가된다. 노드(A1)의 전위가 전압레벨인 VPP-｜VTP｜ 보다 높지 않게 되는 경우, 트렌지스터(Q1)는 턴온되어 출력(VOUT)의 전압레벨은, 트렌지스터(Q3)가 전도상태 또는 온상태로 남아있게 되므로, 점차 증가된다. 그런 이후에, 출력단(VOUT)의 전압레벨이 전압레벨(VBB+VTN)보다 낮지 않을 때까지 증가되는 경우, 트렌지스터(Q4)는 전도상태 또는 온상태로 바뀌어, 노드(A2)의 전위는 전압레벨(VBB)로 떨어진다. 그 결과, 트렌지스터들(Q3 및 Q6)은 오프상태 도는 비전도상태로 바뀐다. 이 때에, 출력전압(VOUT)은 전압레벨(VPP)로 증가되고 트렌지스터들(Q1 및 Q5)은 전도상태 또는 온상태로 된다.

이어서, 출력전압(VOUT)의 하강동작을 살펴본다. 입력전압(VIN)이 전압레벨(VINT)로 있는 경우, 노드(A3)는 접지상태(GND)로 되며, 노드(A2)는 전압레벨(VBB)로 되고 출력전압(VOUT)은 전압레벨(VPP)로 된다. 트렌지스터들(Q6, Q2 및 Q3)은 비전도상태 또는 오프상태로 되는 반면에 나머지 트렌지스터들(Q5, Q1 및 Q4)은 전도상태 또는 온상태로 되어 개별 노드들이 파워전압들에 연결된다.

입력전압(VIN)이 전압레벨(VINT)로부터 접지레벨(GND)로 떨어지는 경우, 노드(A3)는 접지레벨(GND)로부터 전압레벨(VINT)로 증가된다. 이 때 트렌지스터(Q5)는 전도상태 또는 온상태로 되므로, 노드(A1)는 전압레벨이 증가하여 VINT-VTN으로 정의된 전압레벨에 접근한다.

트렌지스터(Q5)의 소스 및 드레인전압 또는 노드들(A1 및 A3)을 가로질러 인가되는 전압이 감소되므로, 트렌지스터(Q5)의 구동능력은 떨어지며 노드(A1)의 전위는 점차 떨어진다.

반면, 노드(A3)의 전위는 차이인 ｜VTP｜로 정의된 전압레벨로 증가되므로, 트렌지스터(Q6)는 전도상태 또는 온상태로 바뀌어, 노드(A2)의 전위는 증가된다. 노드(A2)의 전위가 전압레벨인 VBB+VTN 보다 높지 않게 되는 경우, 트렌지스터(Q3)는 턴온되어 출력(VOUT)의 전압레벨이 점차 떨어진다. 그런 이후에, 출력단(VOUT)의 전압레벨이 전압레벨(VPP+｜VTN｜)보다 높지 않도록 떨어지는 경우, 트렌지스터(Q2)는 전도상태 또는 온상태로 바뀌어, 노드(A1)의 전위는 전압레벨(VPP)로 증가된다. 그 결과, 트렌지스터들(Q1 및 Q5)은 온상태 또는 전도상태로 바뀐다. 이 때에, 출력전압(VOUT)은 전압레벨(VBB)로 떨어지며 트렌지스터(Q4)는 비전도상태 또는 오프상태로 되고 트렌지스터들(Q3 및 Q6)은 전도상태 또는 온상태로 된다.

전술한 바와 같은 방식에서, 레벨변환기회로는 논리레벨들, 예를 들면, 내부파워전압에 해당하는 VINT과 같은 하이레벨 및 접지레벨에 해당하는 GND와 같은 로우레벨을 다른 논리레벨들, 예를 들면, 부스터파워전압에 해당하는 VPP와 같은 하이레벨 및 음의 로우전압(VBB)인 VBB와 같은 로우레벨로 변환시킨다.

위의 기존 레벨변환기회로에서, 인버터(D2)는 입력부에 있는 입력논리게이트로 동작되는 반면, 트렌지스터들(Q5 및 Q6)은 노드(A3)의 논리레벨이 전압레벨(VPP 또는 VBB)로 전달되어짐을 방지하기 위한 전달(transfer)게이트트렌지스터들로 동작한다. 위의 기존 레벨변환기회로의 입력부에서, 입력논리게이트로부터의 출력 또는 노드(A3)의 전압레벨은 전달게이트트렌지스터들(Q5 및 Q6)을 통해 노드들(A1 및 A2)로 전달되어 전달게이트트렌지스터들(Q5 및 Q6)로부터의 그러한 출력들 또는 노드들(A1 및 A2)의 전압레벨들이 드라이버부로 입력되게 한다.

위의 기존 레벨변환기회로는 다음의 문제들과 맞물린다.

출력전압(VOUT)의 상승동작에서, 드라이버부에 있는 p-채널MOS필드효과트렌지스터(Q1)는 복수개 트렌지스터들, 예를 들면, 입력부에 있는 입력논리게이트로 동작하는 인버터(D2)의 n-채널MOS필드효과트렌지스터 및 입력부에 있는 n-채널전달게이트MOS필드효과트렌지스터(Q5)에 의해 구동된다.

게다가, 출력전압(VOUT)의 하강동작에서, 드라이버부에 있는 n-채널MOS필드효과트렌지스터(Q3)는 복수개 트렌지스터들, 예를 들면, 입력부의 입력논리게이트로 동작하는 인버터(D2)의 p-채널MOS필드효과트렌지스터 및 입력부의 p-채널전달게이트MOS필드효과트렌지스터(Q6)에 의해 구동된다.

드라이버부에 있는 드라이버트렌지스터들의 각각은 입력부에 있는 복수개 트렌지스터들에 의해 구동되므로, 위의 기존 레벨변환기회로는 고속 논리레벨변환동작을 나타낼 수 없다.

위의 환경에서, 전술의 문제들에 얽매이지 않는 신규한 레벨변환기회로를 개발하는 것이 요구되었다.

따라서, 본 발명의 목적은 위의 문제들로부터 자유로운 신규한 레벨변환기회로를 제공함에 있다.

본 발명의 다른 목적은 고속 논리레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 제공함에 있다.

본 발명의 또 다른 목적은, 드라이버부이 있으며 출력단에 연결된 드라이버필드효과트렌지스터의 게이트가 입력단에 연결된 게이트를 갖는 입력측 필드효과트렌지스터에 의해 직접 구동되는, 신규한 레벨변환기회로를 제공함에 있다.

도 1은 하이 및 로우논리전압레벨들을 다른 하이 및 로우논리레벨들로 변환하기 위한 기존의 워드라인드라이버회로를 도시하는 회로도.

도 2는, 노드(A3)가 다른 블록에서의 드라이버로부터의 라우팅에 의해 간접적으로 구동되는, 하이 및 로우논리전압레벨들을 다른 하이 및 로우논리레벨들로 변환하기 위한 다른 기존의 워드라인드라이버회로를 도시하는 블록도.

도 3은, 노드(A3)가 다른 블록에서의 드라이버로부터의 라우팅에 의해 간접적으로 구동되는, 하이 및 로우논리전압레벨들을 다른 하이 및 로우논리레벨들로 변환하기 위한 다른 기존의 워드라인드라이버회로를 도시하는 블록도.

도 4는 도 1에 도시된 기존의 레벨변환기회로의 파형들을 도시하는 타이밍도.

도 5는 본 발명에 따른 제 1실시예에서의 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도.

도 6은 본 발명에 따른 제 2실시예에서의 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도.

도 7은 본 발명에 따른 제 3실시예에서의 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도.

도 8은 본 발명에 따른 제 4실시예에서의 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도.

도 9는 도 5에 도시된 신규한 레벨변환기회로의 파형들을 도시하는 타이밍도.

본 발명의 위의 목적들 및 다른 목적들, 특징들 및 이점들은 다음의 설명으로부터 명확해질 것이다.

본 발명에 따라, 드라이버부에 있으며 출력단에 연결된 드라이버필드효과트렌지스터의 게이트가 이 신규한 레벨변환기회로가 고속 논리레벨변환동작을 나타낼 수 있도록 하기 위하여 입력부에 있으며 입력단에 연결된 게이트를 갖는 입력측 필드효과트렌지스터에 의해 직접 구동되는, 입력부 및 드라이버부를 갖는 신규한 레벨변환기회로가 제공된다.

제 1발명은 일단의 원래 논리전압레벨들을, 이 전압레벨들과는 다른, 다른 일단의 변환된 전압레벨들로 변환하기 위한 전압레벨변환기회로를 제공한다. 이 전압레벨변환기회로는 드라이버부 및 드라이버부에 연결된 입력부를 포함한다. 드라이버부는 출력신호가 그로부터 출력되는 출력단을 갖는다. 입력부는 입력신호가 거기로 입력되는 입력단을 갖는다. 드라이버부는 변환된 전압레벨들중의 하나를 출력단에 선택적으로 공급한다. 입력부는 변환된 전압레벨들중의 하나가 입력신호에 따라 출력단에 선택적으로 공급되도록 드라이버부를 제어한다. 드라이브부에 제공되며 출력단에 직접 연결된 드라이브측 트렌지스터들의 게이트들은, 드라이버측 트렌지스터들의 게이트들이 입력측 트렌지스터들에 의해 직접 구동되도록, 입력부에 제공되며 입력단에 직접 연결된 게이트들을 갖는 입력측 트렌지스터들에 연결된다.

변환된 전압레벨들의 하이레벨이 원래 전압레벨들의 하이레벨보다 높고 변환된 전압레벨들의 로우레벨이 원래 전압레벨들의 로우레벨보다 낮게 되는 것이 바람직하다.

입력부가, 입력단에 연결된 입력측(input side)을 갖는 인버터; 및 하이전압레벨 및 원래의 로우전압레벨을 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고 드라이버부에 있는 드라이버 트렌지스터들의 게이트들을 구동하는 직렬연결 트렌지스터들을 포함하는 것 또한 바람직하다.

입력부가, 입력단에 연결된 입력측을 갖는 인버터; 하이의 변환된 전압레벨 및 원래의 로우전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 로우의 변환된 전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 다른 하나가 갖는 게이트를 구동시키는 제 2직렬연결 트렌지스터들을 포함하는 것 역시 바람직하다.

입력부가, 입력단에 연결된 입력측을 갖는 인버터; 원래의 로우전압레벨을 갖는 로우전압라인과 인버터의 출력측 사이에 제공되며 입력단 및 원래의 하이전압레벨을 갖는 하이전압라인에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨을 갖는 로우전압라인과 인버터의 출력측 사이에 제공되며 입력단 및 원래의 로우전압레벨을 갖는 로우전압라인에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 다른 하나가 갖는 게이트를 구동시키는, 제 2직렬연결 트렌지스터들을 포함하는 것 역시 바람직하다.

입력부가, 입력단에 연결된 게이트들을 가지고 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는, 원래의 로우전압레벨을 갖는 로우전압라인과 원래의 하이전압을 갖는 하이전압라인에 연결된 트렌지스터 사이의 제 1CMOS인버터; 및 입력단에 연결된 게이트들을 가지고 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는, 원래의 하이전압레벨을 갖는 하이전압라인과 원래의 로우전압을 갖는 로우전압라인에 연결된 트렌지스터 사이의 제 2CMOS인버터를 포함하는 것 역시 바람직하다.

제 2발명은, 한 세트의 원래의 논리전압레벨들을, 이 전압레벨들과는 다른, 다른 세트의 변환된 전압레벨들로 변환하기 위한 전압레벨변환기회로에서의 드라이버부에 연결된 입력부의 회로소자를 제공한다. 드라이버부는 출력신호가 그로부터 출력되는 출력단을 갖는다. 입력부는 입력신호가 거기로 입력되는 입력단을 갖는다. 드라이버부는 변환된 전압레벨들중의 하나를 출력단에 선택적으로 공급한다. 입력부는 변환된 전압레벨들중의 하나를 입력신호에 따라 출력단에 선택적으로 공급하도록 드라이버부를 제어한다. 드라이버부에 제공되며 출력단에 직접 연결된 드라이버측 트렌지스터들의 게이트들은, 드라이브측 트렌지스터들의 게이트들이 입력측 트렌지스터들에 의해 직접 구동되도록, 입력부에 제공되며 입력단에 직접 연결된 게이트들을 갖는 입력측 트렌지스터들에 연결된다.

변환된 전압레벨들중의 하이레벨은 원래의 전압레벨들중의 하이레벨보다 높으며 변환된 전압레벨들중의 로우레벨은 원래의 전압레벨들중의 로우레벨보다 낮은 것이 바람직하다.

입력부가, 입력단에 연결된 입력측을 갖는 인버터; 및 하이전압레벨 및 원래의 로우전압레벨을 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들의 게이트들을 구동시키는 직렬연결 트렌지스터들을 포함하는 것 역시 바람직하다.

입력부가, 입력단에 연결된 입력측을 갖는 인버터; 하이의 변환된 전압레벨 및 원래의 로우레벨전압을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 로우의 변환된 전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 입력단 및 인버터의 출력측에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 다른 하나가 갖는 게이트를 구동시키는 제 2직렬연결 트렌지스터들을 포함하는 것 역시 바람직하다.

입력부가, 입력단에 연결된 입력측을 갖는 인버터; 원래의 로우전압레벨을 갖는 로우전압라인과 인버터의 출력측 사이에 제공되며 입력단 및 원래의 하이전압레벨을 갖는 하이전압라인에 연결된 게이트들을 가지고, 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 인버터의 출력측 사이에 제공되며 입력단 및 원래의 로우�얾레벨을 갖는 로우전압라인에 연결된 게이트들을 가지고, 드라이버부에 있는 상기 드라이퉲 트렌지스터들중의 다른 하나가 갖는 게이트를 구동시키는 제 2직렬연결 트렌지스터들을 포함하는 것 역시 바람직하다.

입력부가, 입력단에 연결된 게이트들을 가지며 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는, 원래의 로우전압레벨을 갖는 로우전압라인과 원래의 하이전앝을 갖는 하이전압라인에 연결된 트렌지스터 사이의 제 1CMOS인버터; 및 인력단에 연결된 게미트들을 가지며 드라이버부에 있는 드라이버 트렌지스터들중의 하나가 갖는 게이트를 구동시키는, 원래의 하이전압레벨을 갖는 하이전압라인과 원래의 로우전압을 갖는 로우전압라인에 연결된 트렌지스터 사이의 제 2CMOS인버터를 포함하는 것 역시 바람직하다.

(제 1실시예)

본 발명에 따른 제 1실시예는 도 5 및 도 9를 참조하여 상세히 설명한다. 도 5는 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도이다. 도 9는 도 5에 도시된 신규한 레벨변환기회로의 파형들을 도시하는 타이밍도이다. 신규한 레벨변환기회로� 회로구성을 아래에서 설명한다.

신규한 레벨변환기회로� 입력부 및 드라이버부를 갖는다. 입력부는 입력전압(VIN)이 거기로 입력하는 입력단을 �지며 드라이버부는 출력전압(VOUT)이 그로부터 출력하는 출력단을 갖는다. 입력부 및 드라이버부는 제 1 및 제 2노드들(B1 및 B2)을 통해 연결된다. 입력부는 내부파워전압(VINT)과 접지레벨(GND) 사이에서 바이어스(bias)된 입력논리게이트들을 갖는다. 드라이버부는 내부파워전압(VINT)보다 높은 하이파워전압(VPP) 및 접지레벨(GND)보다 낮은 로우파워전압(VBB) 사이에 바이어스된 드라이버회로를 갖는다. 신규한 레벨변환기회로는 내부논리레벨들, 예들 들면, 내부파워전압(VINT)과 같은 하이레벨 및 접지레벨(GND)과 같은 로우레벨을 하이파워전압(VPP) 및 로우파워전압(VBB)으로 변환시킨다.

신규한 레벨변환기회로의 드라이버부의 회로구성은 전술한 기존의 레벨변환기회로의 회로구성과 동일하다. 즉, 신규한 레벨변환기회로의 드라이버부는 제 1 및 제 2p-채널MOS필드효과트렌지스터들(Q1 및 Q2)과 제 3 및 제 4n-채널MOS필드효과트렌지스터들(Q3 및 Q4)을 갖는다. 제 1p-채널MOS필드효과트렌지스터(Q1)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 게이트는 제 1노드(B1)에 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 게이트는 제 2노드(B2)에 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 제 1노드(B1)사이에 직렬로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 게이트는 출력단(VOUT)에 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 제 2노드(B2) 사이에 직렬로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 게이트는 출력단(VOUT)에 연결된다.

신규한 레벨변환기회로의 입력부는 인버터(D1), 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7) 그리고 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8)을 포함한다. 인버터(D1)는 입력단(VIN)에 연결된 입력측 및 제 3노드(B3)에 연결된 출력측을 갖는다. 제 5n-채널MOS필드효과트렌지스터(Q5)는 제 1노드(B1) 및 접지전압(GND)을 갖는 접지라인(GND) 사이에 직렬로 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 게이트는 입력단(VIN)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)는 제 2노드(B2)와 내부파워전압(VINT)을 갖는 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 게이트는 입력단(VIN)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)는 제 1노드(B1)와 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 게이트는 제 3노드(B3)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)는 제 2노드(B2)와 접지라인(GND) 사이에 직렬로 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 게이트는 제 3노드(B3)에 연결된다. 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7)은 내부파워전압라인(VINT)과 접지라인(GND) 사이에 직렬로 연결된다. 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8) 또한 내부파워전압라인(VINT)과 접지라인(GND) 사이에 직렬로 연결된다.

기존의 레벨변환기회로와 비교하면, 신규한 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)은 기존 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)과 동일한 사이즈를 각각 갖는다. 나머지 트렌지스터들(Q7 및 Q8)은 트렌지스터들(Q5 및 Q6)과 동일한 사이즈를 각각 갖거나 그보다 작은 사이즈를 갖는다. 인버터(D1)는 트렌지스터들(Q7 및 Q8)을 구동할 수 있는 사이즈를 갖는다.

먼저, 출력전압(VOUT)의 상승동작을 설명하면 다음과 같다.

입력전압(VIN)이 접지레벨(GND)로 있는 경우에는, 인버터(D1)의 출력측에서의 제 3노드(B3)는 전압레벨(VINT)을 갖는 반면, 제 1노드(B1)는 전압레벨(VPP)을 가지며 제 2노드(B2)는 전압레벨(VINT)을 가지고 게다가 출력단(VOUT)은 전압레벨(VBB)을 갖는다. 트렌지스터들(Q1, Q5, Q7, Q4 및 Q8)은 비전도상태들 또는 오프상태들로 있게되는 반면, 나머지 트렌지스터들(Q6, Q2 및 Q3)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 접지레벨(GND)로부터 전압레벨(VINT)로 증가되는 경우, 제 3노드(B3)의 전위는 전압레벨(VINT)로부터 접지레벨(GND)로 떨어진다.

입력전압(VIN)이 n-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 전압레벨(VTN) 보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴온되거나 전도상태로 되고, 더욱이 인버터(D1)의 출력측이 되는 제 3노드(B3)의 전위가 떨어지면, 제 3노드(B3)에 연결된 게이트를 갖는 제 7트렌지스터(Q7)는 턴오프되거나 비전도상태로 되고, 그것에 의해 제 1노드(B1)의 전위는 접지레벨(GND)로 떨어진다.

입력전압(VIN)이, VTP가 p-채널MOS필드효과트렌지스터들의 문턱전압에 해당할 때의 전압레벨(VINT-｜VTP｜)보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 접지레벨(GND)로 떨어지면, 제 3노드(B3)에 연결된 게이트를 갖는 제 8트렌지스터(Q8)는 턴온되거나 전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(｜VTP｜)에 접근하도록 떨어진다. 이때 제 8트렌지스터(Q8)의 소스 및 드레인전압 또는 제 2노드(B2) 및 접지라인(GND)을 가로질러 인가되는 전압은 감소되므로, 제 8트렌지스터(Q8)의 구동능력(driving ability)은 떨어져 제 2노드(B2)의 전위 또는 전압레벨은 점차 떨어진다.

제 1노드(B1)의 전위 또는 전압레벨이 전압레벨(VINT-VTP) 보다 높지 않게 되는 경우, 제 1트렌지스터(Q1)는 턴온 되거나 제 3트렌지스터(Q3)가 전도상태 또는 온상태로 남게되는 전도상태로 되며, 이런 이유로 출력전압(VOUT)은 점차 증가한다.

출력전압(VOUT)이 전압레벨(VBB+VTN) 보다 낮지 않게 되는 경우, 제 4트렌지스터(Q4)는 턴온 되거나 전도상태로 되어, 제 2노드(B2)의 전위 또는 전압레벨은 전압레벨(VBB)로 떨어진다. 그 결과, 제 3 및 제 8트렌지스터들(Q3 및 Q8)은 비전도상태로 되거나 턴오프된다. 이 때에, 출력전압(VOUT)은 전압레벨(VPP)로 증가되며 제 2트렌지스터(Q2)는 오프상태 또는 비전도상태로 남게되는 반면 제 1 및 제 5트렌지스터들(Q1 및 Q5)은 온상태 또는 전도상태로 남게된다.

이어서, 출력전압(VOUT)의 하강동작을 설명하면 다음과 같다.

입력전압(VIN)이 전압레벨(VINT)로 있는 경우, 인버터(D1)의 출력측에서의 제 3노드(B3)는 접지레벨(GND)을 갖는 반면, 제 1노드(B1)는 접지레벨(GND)을 가지며 제 2노드(B2)는 전압레벨(VBB)을 가지고 더욱이 출력단(VOUT)은 전압레벨(VPP)를 갖는다. 트렌지스터들(Q2, Q3, Q6, Q7 및 Q8)은 비전도상태 또는 오프상태로 있는 반면, 나머지 트렌지스터들(Q1, Q4 및 Q5)은 전도상태 또는 온상태로 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 전압레벨(VINT)로부터 접지레벨(GND)로 떨어지는 경우, 제 3노드(B3)의 전위는 접지레벨(GND)로부터 전압레벨(VINT)로 증가된다.

입력전압(VIN)이 전압레벨(VINT-｜VTP｜)보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴온 또는 전도상태로 되고 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VINT)까지 증가한다면, 제 3노드(B3)에 연결된 게이트를 갖는 제 8트렌지스터(Q8)는 턴오프되거나 비전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(VINT)로 증가된다.

입력전압(VIN)이 전압레벨(VTN) 보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VITN) 까지 증가되면, 제 3노드(B3)에 연결된 게이트를 갖는 제 7트렌지스터(Q7)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위는 증가되어 전압레벨(VINT-VTN)에 접근한다. 이때 제 7트렌지스터(Q7)의 소스 및 드레인전압 또는 제 1노드(B1) 및 내부파워전압라인(VINT)을 가로질러 인가되는 전압은 감소되므로, 제 7트렌지스터(Q7)의 구동능력은 감소되어 제 1노드(B1)의 전위 또는 전압레벨은 점차 증가된다.

제 2노드(B2)의 전위 또는 전압레벨이 전압레벨(VBB+VTN)보다 낮지 않게 되는 경우, 제 3트렌지스터(Q3)는 턴온되거나 전도상태로 된다.

출력전압(VOUT)이 전압레벨(VPP-｜VTP｜)보다 높지 않게 되는 경우, 제 2트렌지스터(Q2)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위 또는 전압레벨은 전압레벨(VPP)로 증가된다. 그 결과, 제 1 및 제 7트렌지스터들(Q1 및 Q7)은 비전도상태로 되거나 턴오프 된다. 이 때에, 출력전압(VOUT)은 전압레벨(VBB)로 떨어지며 제 4트렌지스터(Q4)는 오프상태 또는 비전도상태로 남게되는 반면 제 3 및 제 6트렌지스터들(Q3 및 Q6)은 온상태 또는 전도상태로 남게된다.

도 5에 도시된 위의 신규한 레벨변환기회로에서, 드라이버부에 있는 제 1트렌지스터(Q1)의 게이트는 입력부에 있으며 입력전압(VIN)을 수신하는 게이트를 갖는 단일 트렌지스터(Q5)에 의해 구동되는 반면 드라이버부에 있는 제 3트렌지스터(Q3)의 게이트는 입력부에 있으며 입력전압(VIN)을 수신하는 게이트를 갖는 단일 트렌지스터(Q6)에 의해 구동되고, 이런 이유로 드라이버부에 있는 트렌지스터의 게이트를 구동하기 위한 입력부에 있는 트렌지스터의 구동능력은 향상되어 레벨변환기회로가 고속 출력전압레벨변환동작을 나타낼 수 있게 한다.

(제 2실시예)

본 발명에 따른 제 2실시예는, 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도인 도 6을 참조하여 상세히 설명된다. 제 1실시예의 회로로부터 제 2실시예의 신규한 레벨변환기회로의 구성이 갖는 차이는 제 7트렌지스터(Q7)가 더 높은 파워전압(VPP)에 연결되며 제 8트렌지스터(Q8)가 더 낮은 파워전압(VBB)에 연결된다는 것이다. 제 2실시예의 신규한 레벨변환기회로의 타이밍파형들은 제 1실시예에서와 동일하며 도 5에 도시된 것과 동일하다. 신규한 레벨변환기회로는 내부논리레벨들, 예를 들면, 하이레벨인 내부파워전압(VINT) 및 로우레벨인 접지레벨(GND)을 하이파워전압(VPP) 및 로우파워전압(VBB)로 변환시킨다.

신규한 레벨변환기회로는 입력부 및 드라이버부를 갖는다. 입력부는 입력전압(VIN)이 거기로 입력되는 입력단을 가지는 반면 드라이버부는 출력전압(VOUT)이 출력되는 출력단을 갖는다. 입력부 및 드라이버부는 제 1 및 제 2노드들(B1 및 B2)를 통해 연결된다.

신규한 레벨변환기회로의 드라이버부의 회로구성은 전술한 기존의 레벨변환기회로의 그것과 동일하다. 즉, 신규한 레벨변환기회로의 드라이버부는 제 1 및 제 2p-채널MOS필드효과트렌지스터들(Q1 및 Q2)과 제 3 및 제 4n-채널MOS필드효과트렌지스터들(Q3 및 Q4)을 포함한다. 제 1p-채널MOS필드효과트렌지스터(Q1)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 게이트는 제 1노드(B1)에 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 게이트는 제 2노드(B2)에 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 제 1노드(B1) 사이에 직렬로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 게이트는 출력단(VOUT)에 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 제 2노드(B2) 사이에 직렬로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 게이트는 출력단(VOUT)에 연결된다.

신규한 레벨변환기회로의 입력부는 인버터(D1), 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7) 그리고 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8)을 포함한다. 인버터(D1)는 입력단(VIN)에 연결된 입력측 및 제 3노드(B3)에 연결된 출력측을 갖는다. 제 5n-채널MOS필드효과트렌지스터(Q5)는 제 1노드(B1)와 접지전압(GND)을 갖는 접지라인(GND) 사이에 직렬로 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 게이트는 입력단(VIN)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)는 제 2노드(B2)와 내부파워전압(VINT)을 갖는 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 게이트는 입력단(VIN)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)는 제 1노드(B1)와 하이파워전압라인(VPP) 사이에 직렬로 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 게이트는 제 3노드(B3)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)는 제 2노드(B2)와 로우파워전압라인(VBB) 사이에 직렬로 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 게이트는 제 3노드(B3)에 연결된다. 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7)은 하이파워전압라인(VPP)과 접지라인(GND) 사이에 직렬로 연결된다. 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8) 역시 내부파워전압라인(VINT)과 로우파워전압라인(VBB) 사이에 직렬로 연결된다.

기존의 레벨변환기회로와 비교하면, 신규한 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)은 기존의 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)과 각각 동일한 사이즈를 갖는다. 나머지 트렌지스터들(Q7 및 Q8)은 트렌지스터들(Q5 및 Q6)과 각각 동일한 사이즈를 갖거나 작은 사이즈를 갖는다.

먼저, 출력전압(VOUT)의 상승동작을 설명하면 다음과 같다.

입력전압(VIN)이 접지레벨(GND)이 되는 경우, 인버터(D1) 출력측의 제 3노드(B3)는 전압레벨(VINT)을 갖는 반면, 제 1노드(B1)는 전압레벨(VPP)을 가지며 제 노드(B2)는 전압레벨(VINT)을 가지고 더욱이 출력단(VOUT)은 전압레벨(VBB)을 갖는다. 트렌지스터들(Q1, Q5, Q7, Q4 및 Q8)은 비전도상태 또는 오프상태로 되는 반면, 나머지 트렌지스터들(Q6, Q2 및 Q3)은 전도상태 또는 온상태로 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 n-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 전압레벨(VTN) 보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴온되거나 전도상태로 되고 더욱이 인버터(D1)의 출력측이 되는 제 3노드(B3)의 전위가 떨어지면, 제 3노드(B3)에 연결된 게이트를 갖는 제 7트렌지스터(Q7)는 턴오프되거나 비전도상태로 되어, 제 1노드(B1)의 전위는 접지레벨(GND)로 떨어진다.

입력전압(VIN)이 VTP가 p-채널MOS필드효과트렌지스터들의 문턱전압에 대응할 때의 전압레벨(VINT-｜VTP｜)보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 접지레벨(GND)로 떨어지면, 제 3노드(B3)에 연결된 게이트를 갖는 제 8트렌지스터(Q8)는 턴온되거나 전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(｜VTP｜)에 접근하도록 떨어진다. 제 2노드(B2) 또는 제 3트렌지스터(Q3)의 게이트는 접지레벨(GND) 보다 낮은 로우파워전압레벨(VBB)을 갖는 로우파워전압라인(VBB)에 대해 전도되므로, 제 2노드(B2)의 전위 또는 제 3트렌지스터(Q3)의 게이트의 전위를 끌어내기(drawing) 위한 제 8트렌지스터(Q8)의 구동능력은 제 1실시예에서보다 높게된다. 제 3트렌지스터(Q3)의 비전도상태 또는 오프상태로의 전이시간은 짧게 되어 출력전압(VOUT)의 증가시간은 짧게된다.

제 1노드(B1)의 전위 또는 전압레벨이 전압레벨(VINT-VTP) 보다 높지 않게 되는 경우, 제 1트렌지스터(Q1)는 턴온 되거나 제 3트렌지스터(Q3)가 전도상태 또는 온상태로 남게되는 전도상태로 되며, 이런 이유로 출력전압(VOUT)은 증가한다.

출력전압(VOUT)이 전압레벨(VBB+VTN) 보다 낮지 않은 경우, 제 4트렌지스터(Q4)는 턴온 되거나 전도상태로 되어, 제 2노드(B2)의 전위 또는 전압레벨은 전압레벨(VBB)로 떨어진다. 그 결과, 제 3 및 제 8트렌지스터들(Q3 및 Q8)은 비전도상태 또는 오프상태로 된다. 이 때에, 출력전압(VOUT)은 전압레벨(VPP)로 증가되며 제 2트렌지스터(Q2)는 오프상태 또는 비전도상태로 남게되는 반면 제 1 및 제 5트렌지스터들(Q1 및 Q5)은 온상태 또는 전도상태를 유지한다.

이어서, 출력전압(VOUT)의 하강동작을 설명하면 다음과 같다.

입력전압(VIN)이 전압레벨(VINT)로 있는 경우, 인버터(D1)의 출력측에서의 제 3노드(B3)는 접지레벨(GND)을 갖는 반면, 제 1노드(B1)는 접지레벨(GND)을 가지며 제 2노드(B2)는 전압레벨(VBB)을 가지고 더욱이 출력단(VOUT)은 전압레벨(VPP)을 갖는다. 트렌지스터들(Q2, Q3, Q6, Q7 및 Q8)은 비전도상태 또는 오프상태로 있는 반면, 나머지 트렌지스터들(Q1, Q4 및 Q5)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 전압레벨(VINT-｜VTP｜)보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴온되거나 전도상태로 되고 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VINT)까지 증가한다면, 제 3노드(B3)에 연결된 게이트를 갖는 제 8트렌지스터(Q8)는 턴오프되거나 비전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(VINT)로 증가된다.

입력전압(VIN)이 전압레벨(VTN) 보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VINT) 까지 증가되면, 제 3노드(B3)에 연결된 게이트를 갖는 제 7트렌지스터(Q7)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위는 증가되어 전압레벨(VINT-VTN)에 접근한다. 제 1노드(B1) 또는 제 1트렌지스터(Q1)의 게이트는 내부파워전압레벨(VINT) 보다 높은 하이파워전압레벨(VPP)을 갖는 하이파워전압라인(VPP)에 전도되므로, 제 1노드(B1)의 전위 또는 제 1트렌지스터(Q1)의 게이트의 전위를 증가시키기 위한 제 7트렌지스터(Q7)의 구동능력은 제 1실시예에서 보다는 높게 된다. 제 1트렌지스터(Q1)의 전도상태 또는 온상태로의 전이시간은 짧아지게 되어 출력전압(VOUT)의 하강시간은 짧아지게 된다.

출력전압(VOUT)이 전압레벨(VPP-｜VTP｜)보다 높지 않게 되는 경우, 제 2트렌지스터(Q2)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위 또는 전압레벨은 전압레벨(VPP)로 증가된다. 그 결과, 제 1 및 제 7트렌지스터들(Q1 및 Q7)은 비전도상태로 되거나 턴오프된다. 이 때에, 출력전압(VOUT)은 전압레벨(VBB)로 떨어지며 제 4트렌지스터(Q4)는 오프상태 또는 비전도상태로 남게되는 반면 제 3 및 제 6트렌지스터들(Q3 및 Q6)은 온상태 또는 전도상태로 남게된다.

도 6에 도시된 위의 신규한 레벨변환기회로에서, 드라이버부에 있는 제 1트렌지스터(Q1)의 게이트는 입력부에 있으며 입력전압(VIN)을 수신하는 게이트를 갖는 단일 트렌지스터(Q5)에 의해 구동되는 반면 드라이버부에 있는 제 3트렌지스터(Q3)의 게이트는 입력부에 있으며 입력전압(VIN)을 수신하는 게이트를 갖는 단일 트렌지스터(Q6)에 의해 구동되고, 이런 이유로 드라이버부에 있는 트렌지스터의 게이트를 구동하기 위한 입력부 트렌지스터의 구동능력은 레벨변환기회로가 고속 출력전압레벨변환동작을 나타낼 수 있게 향상된다.

(제 3실시예)

본 발명에 따른 제 3실시예는, 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도인 도 7을 참조하여 상세히 설명한다.

신규한 레벨변환기회로는 입력부 및 드라이버부를 갖는다. 입력부는 입력전압(VIN)이 거기로 입력하는 입력단을 가지며 드라이버부는 출력전압(VOUT)이 그로부터 출력하는 출력단을 갖는다. 입력부 및 드라이버부는 제 1 및 제 2노드들(B1 및 B2)을 통해 연결된다. 입력부는 내부파워전압(VINT)과 접지레벨(GND) 사이에 바이어스된 입력논리게이트들을 갖는다. 드라이버부는 내부파워전압(VINT)보다 높은 하이파워전압(VPP)과 접지레벨(GND)보다 낮은 로우파워전압(VBB) 사이에 바이어스된 드라이버회로를 갖는다. 신규한 레벨변환기회로는 내부논리레벨들, 예들 들면, 내부파워전압(VINT)과 같은 하이레벨 및 접지레벨(GND)과 같은 로우레벨을 하이파워전압(VPP) 및 로우파워전압(VBB)으로 변환시킨다.

신규한 레벨변환기회로의 드라이버부의 회로구성은 전술한 기존의 레벨변환기회로의 회로구성과 동일하다. 즉, 신규한 레벨변환기회로의 드라이버부는 제 1 및 제 2p-채널MOS필드효과트렌지스터들(Q1 및 Q2)과 제 3 및 제 4n-채널MOS필드효과트렌지스터들(Q3 및 Q4)을 갖는다. 제 1p-채널MOS필드효과트렌지스터(Q1)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 1p-채널MOS필드효과트렌지스터(Q1)의 게이트는 제 1노드(B1)에 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 출력단(VOUT) 사이에 직렬로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 3n-채널MOS필드효과트렌지스터(Q3)의 게이트는 제 2노드(B2)에 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)는 하이파워전압(VPP)을 갖는 하이파워전압라인(VPP)과 제 1노드(B1) 사이에 직렬로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 기판은 이 기판이 하이파워전압(VPP)을 갖도록 하이파워전압라인(VPP)에 전기적으로 연결된다. 제 2p-채널MOS필드효과트렌지스터(Q2)의 게이트는 출력단(VOUT)에 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)는 로우파워전압(VBB)을 갖는 로우파워전압라인(VBB)과 제 2노드(B2) 사이에 직렬로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 기판은 이 기판이 로우파워전압(VBB)을 갖도록 로우파워전압라인(VBB)에 전기적으로 연결된다. 제 4n-채널MOS필드효과트렌지스터(Q4)의 게이트는 출력단(VOUT)에 연결된다.

신규한 레벨변환기회로의 입력부는 인버터(D1), 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7) 그리고 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8)을 포함한다. 인버터(D1)는 입력단(VIN)에 연결된 입력측 및 제 3노드(B3)에 연결된 출력측을 갖는다. 제 5n-채널MOS필드효과트렌지스터(Q5)는 제 1노드(B1)와 접지전압(GND)을 갖는 접지라인(GND) 사이에 직렬로 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 게이트는 입력단(VIN)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)는 제 2노드(B2)와 내부파워전압(VINT)을 갖는 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 게이트는 입력단(VIN)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)는 제 1노드(B1)와 제 3노드(B3) 사이에 직렬로 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 7n-채널MOS필드효과트렌지스터(Q7)의 게이트는 내부파워전압라인(VINT)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)는 제 2노드(B2)와 제 3노드(B3) 사이에 직렬로 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 8p-채널MOS필드효과트렌지스터(Q8)의 게이트는 접지라인(GND)에 연결된다. 제 5 및 제 7n-채널MOS필드효과트렌지스터들(Q5 및 Q7)은 제 3노드(B3)와 접지라인(GND) 사이에 직렬로 연결된다. 제 6 및 제 8p-채널MOS필드효과트렌지스터들(Q6 및 Q8) 또한 내부파워전압라인(VINT)과 제 3노드(B3) 사이에 직렬로 연결된다.

기존의 레벨변환기회로와 비교하면, 신규한 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)은 기존 레벨변환기회로의 트렌지스터들(Q1, Q2, Q3, Q4, Q5 및 Q6)과 동일한 사이즈를 각각 갖는다. 나머지 트렌지스터들(Q7 및 Q8)은 트렌지스터들(Q5 및 Q6)과 각각 동일한 사이즈를 갖거나 그보다 작은 사이즈를 갖는다. 인버터(D1)는 트렌지스터들(Q7 및 Q8)을 구동할 수 있는 사이즈를 갖는다.

도 7에 도시된 위의 신규한 레벨변환기회로의 타이밍파형도들은 도 5에 도시된 것들로부터 근본적으로 변함이 없다.

먼저, 출력전압(VOUT)의 상승동작을 설명하면 다음과 같다.

입력전압(VIN)이 접지레벨(GND)로 있는 경우에는, 인버터(D1) 출력측에서의 제 3노드(B3)는 전압레벨(VINT)을 갖는 반면, 제 1노드(B1)는 전압레벨(VPP)을 가지며 제 2노드(B2)는 전압레벨(VINT)을 가지고 게다가 출력단(VOUT)은 전압레벨(VBB)을 갖는다. 트렌지스터들(Q1, Q5, Q7 및 Q4)은 비전도상태들 또는 오프상태로 있게되는 반면, 나머지 트렌지스터들(Q6, Q2, Q3 및 Q8)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 n-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 전압레벨(VTN) 보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴온되거나 전도상태로 되고 더욱이 인버터(D1)의 출력측이 되는 제 3노드(B3)의 전위가 접지레벨(GND)로 떨어지면, 제 3노드(B3)에 연결된 제 7트렌지스터(Q7)는 온(ON) 또는 전도상태로 남게되어, 제 1노드(B1)의 전위는 접지레벨(GND)로 떨어진다.

입력전압(VIN)이, VTP가 p-채널MOS필드효과트렌지스터들의 문턱전압에 대응할 때의 전압레벨(VINT-｜VTP｜)보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 접지레벨(GND)로 떨어지면, 제 3노드(B3)에 연결된 제 8트렌지스터(Q8)는 턴온되거나 전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(｜VTP｜)에 접근하도록 떨어진다. 이때 제 8트렌지스터(Q8)의 소스 및 드레인전압 또는 제 2노드(B2) 및 접지라인(GND)을 가로질러 인가되는 전압은 감소되므로, 제 8트렌지스터(Q8)의 구동능력은 떨어져 제 2노드(B2)의 전위 또는 전압레벨은 점차 떨어진다.

이어서, 출력전압(VOUT)의 하강동작을 설명하면 다음과 같다.

입력전압(VIN)이 전압레벨(VINT)로 있는 경우, 인버터(D1)의 출력측에서의 제 3노드(B3)는 접지레벨(GND)을 갖는 반면, 제 1노드(B1)는 접지레벨(GND)을 가지며 제 2노드(B2)는 전압레벨(VBB)을 가지고 더욱이 출력단(VOUT)은 전압레벨(VPP)를 갖는다. 트렌지스터들(Q2, Q3, Q6 및 Q8)은 비전도상태 또는 오프상태로 있는 반면, 나머지 트렌지스터들(Q1, Q4, Q5 및 Q7)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 전압레벨(VINT-｜VTP｜)보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴온 또는 전도상태로 되고 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VINT)까지 증가한다면, 제 3노드(B3)에 연결된 제 8트렌지스터(Q8)는 턴온 또는 전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(VINT)로 증가된다.

입력전압(VIN)이 전압레벨(VTN) 보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴오프되거나 비전도상태로 되고, 더욱이 인버터(D1)의 출력측인 제 3노드(B3)의 전위가 전압레벨(VITN) 까지 증가되면, 제 3노드(B3)에 연결된 제 7트렌지스터(Q7)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위는 증가되어 전압레벨(VINT-VTN)에 접근한다. 이때 제 7트렌지스터(Q7)의 소스 및 드레인전압 또는 제 1노드(B1) 및 제 3노드(B3)를 가로질러 인가되는 전압은 감소되므로, 제 7트렌지스터(Q7)의 구동능력은 감소되어 제 1노드(B1)의 전위 또는 전압레벨은 점차 증가된다.

도 7에 도시된 위의 신규한 레벨변환기회로의 전압상승동작에서, 제 1노드(B1)의 전위 또는 전압레벨은 제 5 및 제 7트렌지스터들(Q5 및 Q7)의 병렬동작에 의해 증가된다. 그 결과, 제 1노드(B1)의 접지레벨(GND)로의 전이시간은 짧아지게 되며 더욱이 제 1트렌지스터(Q1)의 전류구동능력은 향상되고, 이런 이유로 출력전압(VOUT)의 증가시간은 제 1실시예에 비해 짧아지게 된다.

도 7에 도시된 위의 신규한 레벨변환기회로의 전압하강동작에서, 제 2노드(B2)의 전위 또는 전압레벨은 제 6 및 제 8트렌지스터들(Q6 및 Q8)의 병렬 동작에 의해 증가된다. 그 결과, 제 2노드(B2)의 내부파워전압레벨(VINT)로의 전이시간은 짧아지게 되며 더욱이 제 3트렌지스터(Q3)의 전류구동능력은 향상되어, 이런 이유로 출력전압(VOUT)의 하강시간은 제 1실시예에 비해 짧아지게 된다.

(제 4실시예)

본 발명에 따른 제 4실시예는, 고속 논리전압레벨변환동작을 나타낼 수 있는 신규한 레벨변환기회로를 도시하는 회로도인 도 8을 참조하여 상세히 설명한다. 신규한 레벨변환기회로의 회로구성은 아래에서 설명될 것이다.

신규한 레벨변환기회로는 입력부 및 드라이버부를 갖는다. 입력부는 입력전압(VIN)이 거기로 입력하는 입력단을 가지며 드라이버부는 출력전압(VOUT)이 그로부터 출력하는 출력단을 갖는다. 입력부 및 드라이버부는 제 1 및 제 2노드들(B1 및 B2)을 통해 연결된다. 입력부는 내부파워전압(VINT)과 접지레벨(GND) 사이에서 바이어스된 입력논리게이트들을 갖는다. 드라이버부는 내부파워전압(VINT)보다 높은 하이파워전압(VPP)과 접지레벨(GND)보다 낮은 로우파워전압(VBB) 사이에 바이어스된 드라이버회로를 갖는다. 신규한 레벨변환기회로는 내부논리레벨들, 예들 들면, 내부파워전압(VINT)과 같은 하이레벨 및 접지레벨(GND)과 같은 로우레벨을 하이파워전압(VPP) 및 로우파워전압(VBB)으로 변환시킨다.

신규한 레벨변환기회로의 입력부는 인버터(D1), 제 5, 제 11 및 제 12n-채널MOS필드효과트렌지스터들(Q5, Q11 및 Q12) 그리고 제 6, 제 9 및 제 10p-채널MOS필드효과트렌지스터들(Q6, Q9 및 Q10)을 포함한다. 제 5n-채널MOS필드효과트렌지스터(Q5)는 제 1노드(B1)와 접지전압(GND)을 갖는 접지라인(GND) 사이에 직렬로 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 5n-채널MOS필드효과트렌지스터(Q5)의 게이트는 입력단(VIN)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)는 제 2노드(B2)와 내부파워전압(VINT)을 갖는 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 6p-채널MOS필드효과트렌지스터(Q6)의 게이트는 입력단(VIN)에 연결된다. 제 9 및 제 10p-채널MOS필드효과트렌지스터들(Q9 및 Q10)은, 제 9p-채널MOS필드효과트렌지스터(Q9)가 내부파워전압(VINT)에 연결되는 반면 제 10p-채널MOS필드효과트렌지스터(Q10)가 제 1노드(B1)에 연결되도록, 제 1노드(B1)와 내부파워전압라인(VINT) 사이에 직렬로 연결된다. 제 9p-채널MOS필드효과트렌지스터(Q9)의 기판은 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 10p-채널MOS필드효과트렌지스터(Q10)의 기판 역시 이 기판이 내부파워전압(VINT)을 갖도록 내부파워전압라인(VINT)에 연결된다. 제 9p-채널MOS필드효과트렌지스터(Q9)의 게이트는 제 10p-채널MOS필드효과트렌지스터(Q10)에 연결된다. 제 10p-채널MOS필드효과트렌지스터(Q1)의 게이트는 입력단(VIN)에 연결된다. 제 11 및 제 12n-채널MOS필드효과트렌지스터들(Q11 및 Q12)은, 제 11n-채널MOS필드효과트렌지스터(Q11)가 접지라인(GND)에 연결되는 반면 제 12n-채널MOS필드효과트렌지스터(Q12)가 제 2노드(B2)에 연결되도록, 제 2노드(B2)와 접지라인(GND) 사이에 직렬로 연결된다. 제 11n-채널MOS필드효과트렌지스터(Q11)의 기판은 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 12n-채널MOS필드효과트렌지스터(Q12)의 기판 역시, 이 기판이 접지전압(GND)을 갖도록 접지라인(GND)에 연결된다. 제 11n-채널MOS필드효과트렌지스터(Q11)의 게이트는 제 12n-채널MOS필드효과트렌지스터(Q12)에 연결된다. 제 12n-채널MOS필드효과트렌지스터(Q12)의 게이트는 입력단(VIN)에 연결된다.

제 9 및 제 10트렌지스터들(Q9 및 Q10)은 제 6트렌지스터(Q6)와 동일한 사이즈를 갖는다. 제 11 및 제 12트렌지스터들(Q11 및 Q12)은 제 5트렌지스터(Q5)와 동일한 사이즈를 갖는다.

먼저, 출력전압(VOUT)의 상승동작을 설명하면 다음과 같다.

입력전압(VIN)이 접지레벨(GND)로 있는 경우에는, 제 1노드(B1)는 전압레벨(VPP)을 가지며 제 2노드(B2)는 전압레벨(VINT)을 가지고 게다가 출력단(VOUT)은 전압레벨(VBB)을 갖는다. 트렌지스터들(Q1, Q5, Q4 및 Q12)은 비전도상태들 또는 오프상태로 있게 되는 반면, 나머지 트렌지스터들(Q6, Q2, Q3 및 Q10)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 n-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 전압레벨(VTN) 보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴온되거나 전도상태로 되어 제 1노드(B1)의 전위 또는 전압레벨은 접지레벨(GND)로 떨어진다. 입력전압(VIN)이 내부파워전압이 되는 경우, 제 1노드(B1)의 전위는, VTP가 p-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 때의 전압레벨(VINT+｜VTP｜)보다 높지 않게 되어, 입력전압(VIN)을 수신하는 게이트를 갖는 제 10트렌지스터(Q10)는 턴오프되거나 비전도상태로 된다.

입력전압(VIN)이, VTP가 p-채널MOS필드효과트렌지스터들의 문턱전압에 해당하는 때의 전압레벨(VINT-｜VTP｜)보다 낮지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴오프되거나 비전도상태로 된다. 입력전압(VIN)이 전압레벨(VINT)로 된다면, 입력단(VIN)에 연결된 게이트를 갖는 제 12트렌지스터(Q12)는 턴온되거나 전도상태로 되어, 제 2노드(B2)의 전위는 떨어져 전압레벨(｜VTP｜)에 접근한다. 이때 제 12트렌지스터(Q12)의 소스 및 드레인전압은 감소되므로, 제 12트렌지스터(Q12)의 구동능력은 떨어져 제 2노드(B2)의 전위 또는 전압레벨은 점차 떨어진다.

제 1노드(B1)의 전위 또는 전압레벨이 전압레벨(VINT-｜VTP｜) 보다 높지 않게 되는 경우, 제 1트렌지스터(Q1)는 턴온 되거나 제 3트렌지스터(Q3)가 전도상태 또는 온상태로 남게되는 전도상태로 되며, 이런 이유로 출력전압(VOUT)은 점차 증가한다.

출력전압(VOUT)이 전압레벨(VBB+VTN) 보다 낮지 않게 되는 경우, 제 4트렌지스터(Q4)는 턴온 되거나 전도상태로 되어, 제 2노드(B2)의 전위 또는 전압레벨은 전압레벨(VBB)로 떨어진다. 그 결과, 제 3트렌지스터(Q3)는 비전도상태로 되거나 턴오프된다. 이 때에, 출력전압(VOUT)은 전압레벨(VPP)로 증가되며 제 2 및 제 10트렌지스터들(Q2 및 Q10)은 오프상태 또는 비전도상태로 남게되는 반면 제 1 및 제 5트렌지스터들(Q1 및 Q5)은 온상태 또는 전도상태로 남게된다.

이어서, 출력전압(VOUT)의 하강동작을 설명하면 다음과 같다.

입력전압(VIN)이 전압레벨(VINT)로 있는 경우, 제 1노드(B1)는 접지레벨(GND)을 가지며 제 2노드(B2)는 전압레벨(VBB)을 가지고 더욱이 출력단(VOUT)은 전압레벨(VPP)을 갖는다. 트렌지스터들(Q2, Q3, Q6 및 Q10)은 비전도상태 또는 오프상태로 있는 반면, 나머지 트렌지스터들(Q1, Q4, Q5 및 Q12)은 전도상태 또는 온상태로 있게 되어 개별 노드들은 파워전압들에 연결된다.

입력전압(VIN)이 전압레벨(VINT-｜VTP｜)보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 6트렌지스터(Q6)는 턴온 또는 전도상태로 되어, 제 2노드(B2)의 전위는 전압레벨(VINT)로 증가된다. 입력전압(VIN)이 접지레벨(GND)로 되며 제 2노드(B2)의 전위가 전압레벨(GND-VTN) 보다 낮지 않게 되는 경우, 제 12트렌지스터(Q12)는 턴오프되거나 비전도상태로 된다.

입력전압(VIN)이 전압레벨(VTN) 보다 높지 않게 되는 경우, 입력전압(VIN)을 수신하는 게이트를 갖는 제 5트렌지스터(Q5)는 턴오프되거나 비전도상태로 되며, 더욱이 입력전압(VIN)이 접지레벨(GND)로 된다면, 입력전압(VIN)에 연결된 게이트를 갖는 제 10트렌지스터(Q10)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위는 증가되어 전압레벨(VINT-｜VTN｜)에 접근한다. 이때에 제 10트렌지스터(Q10)의 소스 및 드레인전압은 감소되므로, 제 10트렌지스터(Q10)의 구동능력은 떨어져 제 1노드(B1)의 전위 또는 전압레벨은 점차 증가된다.

출력전압(VOUT)이 전압레벨(VPP-｜VTP｜)보다 높지 않게 되는 경우, 제 2트렌지스터(Q2)는 턴온되거나 전도상태로 되어, 제 1노드(B1)의 전위 또는 전압레벨은 전압레벨(VPP)로 증가된다. 그 결과, 제 1트렌지스터(Q1)는 비전도상태로 되거나 턴오프된다. 이 때에, 출력전압(VOUT)은 전압레벨(VBB)로 떨어지며 제 4 및 제 12트렌지스터들(Q4 및 Q12)은 오프상태 또는 비전도상태로 남게되는 반면 제 3 및 제 6트렌지스터들(Q3 및 Q6)은 온상태 또는 전도상태로 남게된다.

도 8에 도시된 위의 신규한 레벨변환기회로에서, 제 9트렌지스터(Q9)는 하이파워전압라인(VPP)와 내부파워전압라인(VINT) 사이의 전도를 방지하기 위해 제공된다. 게다가, 제 11트렌지스터(Q11)는 접지라인(GND)과 로우파워전압라인(VBB) 사이의 전도를 방지하기 위해 제공된다. 그 결과, 드라이버부에 있는 제 1트렌지스터(Q1)의 게이트는 제 5 및 제 10트렌지스터들(Q5 및 Q10)을 포함하는 CMOS인버터회로에 의해 제어되거나 구동된다. 드라이버부에 있는 제 3트렌지스터(Q3)의 게이트는 제 6 및 제 12트렌지스터들(Q6 및 Q12)을 포함하는 다른 CMOS인버터회로에 의해 제어되거나 구동된다. 이러한 회로 구성은 제 1 및 제 2노드들(B1 및 B2)의 전위들에서의 고속 변경들을 일으켜, 이 실시예의 레벨변환기회로는 고속 전압레벨변환동작을 실행할 수 있다.

본 발명의 변형들은 본 발명이 관련된 기술분야의 통상의 기술을 가진자에게 명백할 것이므로, 실례(illustration)들을 통하여 보여지며 설명된 실시예들은 한정이란 의미로 고려되도록 의도한 것이 결코 아님은 이해될 것이다. 따라서, 본 발명의 사상 및 범주 내에 들게되는 모든 변형들은 청구항들에 의해 완전히 가리워지도록 의도되었다.

Claims

한 세트의 원래의 논리전압레벨들을, 상기 전압레벨들과는 다른, 다른 세트의 변환된 전압레벨들로 변환하기 위한 전압레벨변환기회로에 있어서, 드라이버부 및 상기 드라이버부에 연결된 입력부를 포함하며, 상기 드라이버부는 출력신호가 그로부터 출력되는 출력단을 가지며, 상기 입력부는 입력신호가 거기로 입력되는 입력단을 가지며, 상기 드라이버부는 상기 변환된 전압레벨들중의 하나를 상기 출력단에 선택적으로 공급하며, 상기 입력부는 상기 변환된 전압레벨들중의 하나를 상기 입력신호에 따라 상기 출력단에 선택적으로 공급하도록 상기 드라이버부를 제어하고, 상기 드라이버부에 제공되며 상기 출력단에 직접 연결된 드라이버측 트렌지스터들의 게이트들은, 드라이버측 트렌지스터들의 상기 게이트들이 입력측 트렌지스터들에 의해 직접 구동되도록, 상기 입력부에 제공되며 상기 입력단에 직접 연결된 게이트들을 갖는 상기 입력측 트렌지스터들에 연결되는, 전압레벨변환기회로.
제 1항에 있어서, 상기 변환된 전압레벨들중의 하이레벨은 상기 원래의 전압레벨들중의 하이레벨보다 높고 상기 변환된 전압레벨들중의 로우레벨은 상기 원래의 전압레벨들중의 로우레벨보다 낮은, 전압레벨변환기회로.
제 1항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측(input side)을 갖는 인버터; 및 하이전압레벨 및 원래의 로우전압레벨을 갖는 하이 및 로우라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들의 상기 게이트들을 구동시키는, 직렬연결 트렌지스터들을 포함하는 전압레벨변환기회로.
제 1항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측(input side)을 갖는 인버터; 하이의 변환된 전압레벨 및 원래의 로우전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는, 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 로우의 변환된 전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 다른 하나가 갖는 상기 게이트를 구동시키는, 제 2직렬연결 트렌지스터들을 포함하는 전압레벨변환기회로.
제 1항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측을 갖는 인버터; 원래의 로우전압레벨을 갖는 로우전압라인과 상기 인버터의 출력측 사이에 제공되며 상기 입력단 및 원래의 하이전압레벨을 갖는 하이전압라인에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨을 갖는 로우전압라인과 상기 인버터의 출력측 사이에 제공되며 상기 입력단 및 원래의 로우전압레벨을 갖는 로우전압라인에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 다른 하나가 갖는 상기 게이트를 구동시키는, 제 2직렬연결 트렌지스터들을 포함하는 전압레벨변환기회로.
제 1항에 있어서, 상기 입력부는, 상기 입력단에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는, 원래의 로우전압레벨을 갖는 로우전압라인과 원래의 하이전압을 갖는 하이전압라인에 연결된 트렌지스터 사이의 제 1CMOS인버터; 및 상기 입력단에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는, 원래의 하이전압레벨을 갖는 하이전압라인과 원래의 로우전압을 갖는 로우전압라인에 연결된 트렌지스터 사이의 제 2CMOS인버터를 포함하는 전압레벨변환기회로.
드라이버부는 출력신호가 그로부터 출력되는 출력단을 가지며, 입력부는 입력신호가 거기로 입력되는 입력단을 가지며, 상기 드라이버부는 상기 변환된 전압레벨들중의 하나를 상기 출력단에 선택적으로 공급하고, 상기 입력부는 상기 변환된 전압레벨들중의 하나를 상기 입력신호에 따라 상기 출력단에 선택적으로 공급하도록 상기 드라이버부를 제어하며,

여기서 상기 드라이버부에 제공되며 상기 출력단에 직접 연결된 드라이버측 트렌지스터들의 게이트들은, 드라이브측 트렌지스터들의 상기 게이트들이 입력측 트렌지스터들에 의해 직접 구동되도록, 상기 입력부에 제공되며 상기 입력단에 직접 연결된 게이트들을 갖는 입력측 트렌지스터들에 연결되는, 한 세트의 원래의 논리전압레벨들을, 상기 전압레벨들과는 다른, 다른 세트의 변환된 전압레벨들로 변환하기 위한 전압레벨변환기회로에서의 드라이버부에 연결된 입력부의 회로소자.
제 7항에 있어서, 상기 변환된 전압레벨들중의 하이레벨은 상기 원래의 전압레벨들중의 하이레벨보다 높으며 상기 변환된 전압레벨들중의 로우레벨은 상기 원래의 전압레벨들중의 로우레벨보다 낮은 회로소자.
제 7항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측을 갖는 인버터; 하이전압레벨 및 원래의 로우전압레벨을 갖는 하이 및 로우전압라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들의 상기 게이트들을 구동시키는 직렬연결 트렌지스터들을 포함하는 회로소자.
제 7항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측을 갖는 인버터; 하이의 변환된 전압레벨 및 원래의 로우레벨전압을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 로우의 변환된 전압레벨을 각각 갖는 하이 및 로우전압라인들 사이에 제공되며 상기 입력단 및 상기 인버터의 출력측에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 다른 하나가 갖는 상기 게이트를 구동시키는 제 2직렬연결 트렌지스터들을 포함하는 회로소자.
제 7항에 있어서, 상기 입력부는, 상기 입력단에 연결된 입력측을 갖는 인버터; 원래의 로우전압레벨을 갖는 로우전압라인과 상기 인버터의 출력측 사이에 제공되며 상기 입력단 및 원래의 하이전압레벨을 갖는 하이전압라인에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는 제 1직렬연결 트렌지스터들; 및 원래의 하이전압레벨 및 상기 인버터의 상기 출력측 사이에 제공되며 상기 입력단 및 원래의 로우전압레벨을 갖는 로우전압라인에 연결된 게이트들을 가지고, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 다른 하나가 갖는 상기 게이트를 구동시키는 제 2직렬연결 트렌지스터들을 포함하는 회로소자.
제 7항에 있어서, 상기 입력부는, 상기 입력단에 연결된 게이트들을 가지며, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는, 원래의 로우전압레벨을 갖는 로우전압라인과 원래의 하이전압을 갖는 하이전압라인에 연결된 트렌지스터 사이의 제 1CMOS인버터; 및 상기 인력단에 연결된 게이트들을 가지며, 상기 드라이버부에 있는 상기 드라이버 트렌지스터들중 하나가 갖는 상기 게이트를 구동시키는, 원래의 하이전압레벨을 갖는 하이전압라인과 원래의 로우전압을 갖는 로우전압라인에 연결된 트렌지스터 사이의 제 2CMOS인버터를 포함하는 회로소자.