KR100282338B1

KR100282338B1 - Device Separation Method of Semiconductor Device

Info

Publication number: KR100282338B1
Application number: KR1019940002106A
Authority: KR
Inventors: 박병주
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1994-02-04
Filing date: 1994-02-04
Publication date: 2001-03-02
Also published as: KR950025954A

Abstract

본 발명은 반도체장치의 소자분리방법에 관한 것으로, 고집적화된 반도체장치에 적합한 소자분리방법을 제공하기 위한 것이다.The present invention relates to a device isolation method of a semiconductor device, and to provide a device isolation method suitable for a highly integrated semiconductor device.

본 발명은 실리콘기판상에 패드산화막을 형성하는 공정과, 상기 패드산화막상에 제1식각선택비를 갖는 제1층을 형성하는 공정, 상기 제1층을 활성영역패턴으로 패터닝하는 공정, 기판 전면에 제1식각선택비를 갖는 제2층 및 제2식각선택비를 갖는 제3층을 차례로 형성하는 공정, 상기 제3층을 에치백하여 제1측벽을 형성하는 공정, 상기 제1측벽을 마스크로 하여 상기 제2층을 에치백하는 공정, 상기 제1측벽을 제거하는 공정, 기판 전면에 제2식각선택비를 갖는 제4층 및 제3식각선택비를 갖는 제5층을 차례로 형성하는 공정, 상기 제5층을 에치백하여 제2측벽을 형성하는 공정, 상기 제2측벽을 마스크로 하여 상기 제4층을 에치백하는 공정, 상기 제2측벽을 제거하는 공정, 노출된 기판부위에 제3식각선택비를 갖는 제6층을 형성하는 공정, 상기 남아 있는 제4층을 제거하는 공정, 상기 제4층을 제거함에 따라 노출되는 기판부위를 식각하여 트렌치를 형성하는 공정, 단시간의 열산화공정을 실시하는 공정, 기판 전면에 절연막을 형성하여 상기 트렌치를 매몰시키는 공정, 상기 제1층을 마스크로 하여 상기 제2층 및 절연막을 에치백하는 공정, 및 남아 있는 제1층을 식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법을 제공한다.The present invention provides a process for forming a pad oxide film on a silicon substrate, a step of forming a first layer having a first etching selectivity on the pad oxide film, patterning the first layer into an active region pattern, and a front substrate Forming a second layer having a first etch selectivity and a third layer having a second etch selectivity in a step, etching back the third layer to form a first side wall, and masking the first side wall Etching the second layer, removing the first side wall, and sequentially forming a fourth layer having a second etching selectivity and a fifth layer having a third etching selectivity on the entire surface of the substrate. Etching the fifth layer to form a second side wall, etching the fourth layer using the second side wall as a mask, removing the second side wall, and removing the second side wall. Forming a sixth layer having an etch selectivity ratio, wherein the remaining fourth Removing the layer, etching a portion of the substrate exposed by removing the fourth layer, forming a trench, performing a thermal oxidation process for a short time, and forming an insulating film on the entire surface of the substrate to bury the trench. And etching the second layer and the insulating layer using the first layer as a mask, and etching the remaining first layer.

Description

Device Separation Method of Semiconductor Device

제1도는 종래의 반도체장치 소자분리방법을 도시한 공정순서도.1 is a process flowchart showing a conventional method for separating device elements of a semiconductor device.

제2도는 본 발명에 의한 반도체장치 소자분리방법을 도시한 공정순서도.2 is a process flowchart showing a semiconductor device device isolation method according to the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 반도체기판 12 : 패드산화막11 semiconductor substrate 12 pad oxide film

13 : 제1층 14 : 포토레지스트패턴13: first layer 14: photoresist pattern

15 : 제2층 16 : 제1측벽15: 2nd layer 16: 1st side wall

17 : 제4층 18 : 제2측벽17: 4th layer 18: 2nd side wall

19 : 제6층 20 : 절연막19: 6th layer 20: insulating film

본 발명은 반도체장치의 소자분리방법에 관한 것으로, 특히 트렌치를 이용한 소자분리방법에 관한 것이다.The present invention relates to a device isolation method of a semiconductor device, and more particularly to a device isolation method using a trench.

종래의 트렌치를 이용한 소자분리공정을 제1도를 참조하여 설명하면 다음과 같다.A device isolation process using a conventional trench is described below with reference to FIG.

먼저, 제1도 (a)에 도시된 바와 같이 실리콘기판(1)상에 패드산화막(2)과 질화막(3)을 차례로 형성한 후, 이위에 액티브 마스크를 이용하여 활성영역을 정의하기 위한 포토레지스트패턴(4)을 형성한다.First, as shown in FIG. 1A, a pad oxide film 2 and a nitride film 3 are sequentially formed on a silicon substrate 1, and then a photo for defining an active region using an active mask thereon. The resist pattern 4 is formed.

이어서 제1도(b)에 도시된 바와 같이 상기 포토레지스트패턴(4)를 이용하여 상기 질화막(3)을 선택적으로 식각한 후, 포토레지스트패턴을 제거하고 그 결과를 전면에 산화막(5)과 폴리실리콘막(6)을 차례로 형성한다.Subsequently, as shown in FIG. 1 (b), the nitride film 3 is selectively etched using the photoresist pattern 4, and then the photoresist pattern is removed, and the result of the oxidation film 5 and The polysilicon film 6 is formed in sequence.

다음에 제1도(c)에 도시된 바와 같이 상기 폴리실리콘막(6)을 에치백한 후, 잔류하는 폴리실리콘막(6)을 마스크로 하여 상기 산화막(5)을 에치백하고 이어서 상기 폴리실리콘막(6)과 상기 질화막(3) 사이의 산화막도 식각해낸다.Next, as shown in FIG. 1C, the polysilicon film 6 is etched back, followed by etching back the oxide film 5 using the remaining polysilicon film 6 as a mask. The oxide film between the silicon film 6 and the nitride film 3 is also etched.

이어서 반응성 이온식각에 의해 상기 산화막의 식각에 의해 노출되는 기판부위를 식각하여 트렌치(7)를 형성한다.Subsequently, the trench 7 is formed by etching the substrate portion exposed by the etching of the oxide layer by reactive ion etching.

이어서 제1도(d)에 도시된 바와 같이 단시간의 열산화공정을 행한 후, CVD산화막(8)을 증착하여 상기 트렌치를 매몰시킨다.Subsequently, after performing a short thermal oxidation process as shown in FIG. 1 (d), a CVD oxide film 8 is deposited to bury the trench.

이어서 상기 질화막(3)을 마스크로 하여 상기 산화막(8)을 에치백한 후, 질화막을 제거하게 되면 제1도(e)에 도시된 바와 같이 트렌치내에 매몰된 산화막(8)에 의한 소자분리공정이 완료된다.Subsequently, after the oxide film 8 is etched back using the nitride film 3 as a mask, and the nitride film is removed, the device isolation process is performed by the oxide film 8 embedded in the trench as shown in FIG. Is complete.

본 발명은 상술한 종래기술을 개량하여 보다 고집적화된 반도체소자에 적합하도록 한 소자분리방법을 제공하는 것을 그 목적으로 한다.It is an object of the present invention to provide a device isolation method which is adapted to a more highly integrated semiconductor device by improving the above-described prior art.

상에 패드산화막(12)을 형성하는 공정과, 상기 패드산화막(12)상에 제1식각선택비를 갖는 제1층(13)을 형성하는 공정, 상기 제1층(13)을 활성영역패턴으로 패터닝하는 공정, 기판 전면에 제1식각선택비를 갖는 제2층(15) 및 제2식각선택비를 갖는 제3층(16)을 차례로 형성하는 공정, 상기 제3층(16)을 에치백하여 제1측벽(16)을 형성하는 공정, 상기 제1측벽(16)을 마스크로 하여 상기 제2층(15)을 에치백하는 공정, 상기 제1측벽(16)을 제거하는 공정, 기판 전면에 제2식각선택배를 갖는 제4층(17) 및 제3식각선택비를 갖는 제5층(18)을 차례로 형성하는 공정, 상기 제5층을 에치백하여 제2측벽(18)을 형성하는 공정, 상기 제2측벽(18)을 마스크로 하여 상기 제4층(17)을 에치백하는 공정, 상기 제2측벽을 제거하는 공정, 노출된 기판부위에 제3식각선택비를 갖는 제6층(19)을 형성하는 공정, 상기 남아 있는 제4층(17)을 제거하는 공정, 상기 제4층을 제거함에 따라 노출되는 기판부위를 식각하여 트렌치를 형성하는 공정, 단시간의 염산화공정을 실시하는 공정, 기판 전면에 절연막(20)을 형성하여 상기 트렌치를 매몰시키는 공정, 상기 제1층(13)을 마스크로 하여 상기 제2층(15) 및 절연막(20)을 에치백하는 공정, 및 남아 있는 제1층(13)을 식각하는 공정으로 이루어지는 것을 특징으로 한다.Forming a pad oxide layer 12 on the pad oxide layer, forming a first layer 13 having a first etching selectivity on the pad oxide layer 12, and forming the active layer pattern on the first layer 13 Forming a second layer 15 having a first etch selectivity, and then forming a third layer 16 having a second etch selectivity on the entire surface of the substrate. Forming a first side wall 16 to etch back, etching the second layer 15 using the first side wall 16 as a mask, removing the first side wall 16, substrate Sequentially forming a fourth layer 17 having a second etching selectivity on the front surface and a fifth layer 18 having a third etching selectivity, followed by etching back the fifth layer to form the second side wall 18. Forming, etching back the fourth layer 17 using the second sidewall 18 as a mask, removing the second sidewall, and having a third etching selectivity on the exposed substrate. Form six layers 19 Process, removing the remaining fourth layer 17, etching a portion of the substrate exposed by removing the fourth layer, forming a trench, performing a short time hydrochlorination process, the entire substrate Forming an insulating film 20 in the trench to bury the trench, etching the second layer 15 and the insulating film 20 using the first layer 13 as a mask, and remaining first layer It is characterized by consisting of a step of etching (13).

상기 제1식각선택비를 갖는 물질층과 제2식각선택비를 갖는 물질층 및 제3식각선택비를 갖는 물질층을 각각에 대한 식각선택성이 있는 물질로 형성한다.The material layer having the first etch selectivity, the material layer having the second etch selectivity, and the material layer having the third etch selectivity are formed of materials having etch selectivity with respect to each.

상기 제1식각선택비를 갖는 제1층 및 제2층을 질화막으로 형성하고, 상기 제2식각선택비를 갖는 제3층과 제4층은 산화막을 형성하며, 상기 제3식각선택비를 갖는 제5층 및 제6층은 폴리실리콘으로 형성하는 것이 바람직하다.The first layer and the second layer having the first etch selectivity are formed of a nitride film, and the third layer and the fourth layer having the second etch selectivity form an oxide film and have the third etch selectivity. It is preferable to form a 5th layer and a 6th layer from polysilicon.

이하, 첨부된 도면을 참조하여 본 발멸을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present decay.

제2도에 본 발명에 의한 반도체장치의 소자분리방법을 공정순서에 따라 도시하였다.2 shows the device isolation method of the semiconductor device according to the present invention in accordance with the process sequence.

먼저, 제2도(a)에 도시된 바와 같이 실리콘기판(11)상에 패드산화막(12)과 질화막(13)을 차례로 형성한 후, 이위에 포토레지스트(14)를 도포한 다음 액티브 마스크를 이용한 사진식각공정을 통해 상기 포토레지스트를 활성영역패턴으로 패터닝한다.First, as shown in FIG. 2A, the pad oxide film 12 and the nitride film 13 are sequentially formed on the silicon substrate 11, and then the photoresist 14 is applied thereon, and then the active mask is applied. The photoresist is patterned into an active region pattern through a photolithography process.

이어서 제2도(b)에 도시된 바와 같이 상기 포토레지스트패턴(14)을 이용하여 상기 질화막(13)을 선택적으로 식각한 후, 상기 포토레지스트패턴을 제거하고 그 결과를 전면에 질화막(15)과 산화막(16)을 차례로 형성한다.Subsequently, as illustrated in FIG. 2B, the nitride film 13 is selectively etched using the photoresist pattern 14, and then the photoresist pattern is removed, and the result is the nitride film 15 on the entire surface. And oxide film 16 are formed in sequence.

다음에 제2도(c)에 도시된 바와 같이 상기 산화막(16)을 에치백하여 제1측벽인 산화막측벽(16)을 형성한다.Next, as shown in FIG. 2C, the oxide film 16 is etched back to form an oxide film side wall 16 as a first side wall.

이어서 제2도(d)에 도시된 바와 같이 상기 산화막측벽(16)을 마스크로 하여 상기 질화막(15)을 에치백한 후, 산화막측벽(16)을 제거한다.Subsequently, as illustrated in FIG. 2D, the nitride film 15 is etched back using the oxide film side wall 16 as a mask, and then the oxide film side wall 16 is removed.

다음에 제2도(e)에 도시된 바와 같이 상기 질화막(13) 및 남아 있는 질화막(15)을 포함한 기판 전면에 산화막(17)과 폴리실리콘막(18)을 차례로 형성한다.Next, as shown in FIG. 2E, an oxide film 17 and a polysilicon film 18 are sequentially formed on the entire surface of the substrate including the nitride film 13 and the remaining nitride film 15.

이어서 제2도(f)에 도시된 바와 같이 상기 폴리실리콘막을 에치백하여 제2측벽인 폴리실리콘 측벽(18)을 형성한다.Next, as shown in FIG. 2 (f), the polysilicon film is etched back to form a polysilicon sidewall 18 as a second side wall.

다음에 제2도(g)에 도시된 바와 같이 상기 폴리실리콘 측벽(18)을 마스크로 하여 상기 산화막(17)을 에치백한 후, 폴리실리콘측벽을 제거한다.Next, as shown in FIG. 2 (g), the oxide film 17 is etched back using the polysilicon sidewall 18 as a mask, and then the polysilicon sidewall is removed.

이때, 상기 산화막(17)의 에치백공정시 노출되는 패드산화막부위가 함께 제거되게 되어 이 부분의 반도체기판이 노출되게 된다.At this time, the pad oxide film portion exposed during the etch back process of the oxide film 17 is removed together to expose the semiconductor substrate of this portion.

이어서 제2도(h)에 도시된 바와 같이 선택적 폴리실리콘 증착방법을 이용하여 상기 노출된 기판부위에 폴리실리콘층(19)을 형성한다.Subsequently, a polysilicon layer 19 is formed on the exposed substrate using a selective polysilicon deposition method as shown in FIG.

다음에 제2도(i)에 도시된 바와 같이 상기 남아 있는 산화막(17)을 제거한 후, 이에 따라 노출되는 기판부위를 식각하여 트렌치를 형성한 다음 단시간의 열산화공정을 실시하고 이어서 절연막으로서, 예컨대 CVD방법에 의해 산화막(20)을 증착하여 상기 트렌치를 매몰시킨다.Next, as shown in FIG. 2 (i), the remaining oxide film 17 is removed, the exposed substrate portion is etched to form a trench, and then a short thermal oxidation process is performed. For example, an oxide film 20 is deposited by CVD to bury the trench.

이어서 상기 질화막(13)을 마스크로 하여 상기 산화막(15) 및 산화막(20)을 에치백하고 계속해서 남아 있는 질화막(13)을 식각함으로써 제2도(j)에 도시된 바와 같이 트렌치내에 매몰된 소자분리절연막, 즉, 산화막(20)을 형성함으로써 소자분리공정을 완료한다.Subsequently, the oxide film 15 and the oxide film 20 are etched back using the nitride film 13 as a mask, and the remaining nitride film 13 is etched to bury it in the trench as shown in FIG. The device isolation process is completed by forming the device isolation insulating film, that is, the oxide film 20.

이상과 같이 본 발명에 의하면, 상기 산화막(16) 및 질화막(15)의 두께를 조절함으로써 소자분리영역의 크기(space)를 조절할 수 있게 되며, 이와 같이 소자분리영역의 크기를 조절할 수 있게 됨에 따라 소자분리영역을 활성영역보다 작게 형성할 수 있게 되므로 디자인틀상의 마진을 확보할 수 있게 되며, 보다 넓은 활성역을 확보할 수 있게 된다.As described above, according to the present invention, the size of the device isolation region can be adjusted by adjusting the thicknesses of the oxide film 16 and the nitride film 15, and thus the size of the device isolation region can be adjusted. Since the device isolation region can be formed smaller than the active region, a margin on the design frame can be secured and a wider active region can be secured.

Claims

Forming a pad oxide film 12 on the silicon substrate 11;

Forming a first layer 13 having a first etching selectivity on the pad oxide film 12,

Patterning the first layer 13 into an active region pattern;

Sequentially forming a second layer 15 having a first etching selectivity and a third layer 16 having a second etching selectivity on the entire surface of the substrate,

Etching the third layer 16 to form a first side wall 16;

Etching back the second layer 15 using the first side wall 16 as a mask,

Removing the first side wall 16,

Sequentially forming a fourth layer 17 having a second etching selectivity and a fifth layer 18 having a third etching selectivity on the entire surface of the substrate,

Etching back the fifth layer to form a second side wall 18,

Etching back the fourth layer 17 using the second side wall 18 as a mask,

Removing the second side wall,

Forming a sixth layer 19 having a third etching selectivity on the exposed substrate;

Removing the remaining fourth layer 17,

Etching the substrate portion exposed by removing the fourth layer to form a trench;

A process for performing a short time thermal oxidation process,

Embedding the trench for forming the insulating film 20 over the substrate;

Etching the second layer 15 and the insulating film 20 using the first layer 13 as a mask, and etching the remaining first layer 13. Device isolation method.

The method of claim 1, wherein the first layer and the second layer having the first etching selectivity are formed of a nitride film.

The method of claim 1, wherein the third layer and the fourth layer having the second etching selectivity are formed of an oxide film.

The method of claim 1, wherein the insulating film is formed of a CVD oxide film.

The method of claim 1, wherein the fifth layer and the sixth layer having the third etching selectivity are formed of polysilicon.