[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100261976B1 - 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치 및 그 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100261976B1
KR100261976B1 KR1019970027749A KR19970027749A KR100261976B1 KR 100261976 B1 KR100261976 B1 KR 100261976B1 KR 1019970027749 A KR1019970027749 A KR 1019970027749A KR 19970027749 A KR19970027749 A KR 19970027749A KR 100261976 B1 KR100261976 B1 KR 100261976B1
Authority
KR
South Korea
Prior art keywords
gate
pad
electrode
conductive material
source
Prior art date
Application number
KR1019970027749A
Other languages
English (en)
Other versions
KR19990003792A (ko
Inventor
이성수
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970027749A priority Critical patent/KR100261976B1/ko
Publication of KR19990003792A publication Critical patent/KR19990003792A/ko
Application granted granted Critical
Publication of KR100261976B1 publication Critical patent/KR100261976B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 사용되는 액티브 기판에서 각 배선의 끝 부분에 형성되는 패드의 구조에 관련된 것이다. 액티브 기판에서 게이트 패드부나 소스 패드부를 형성할 때, 각 배선에 연결되고 사각형 테두리 모양을 갖는 패드와, 상기 패드와 전기적으로 연결되며 상기 사각형 테두리 모양을 갖는 패드의 가운데 부분을 채우는 패드 연결 단자로 형성하였다. 그럼으로써 액티브 기판을 완성하고 품질 검사 단계의 한 종류인 자동 검사(A/P : Auto Probe)공정 중, 검사 장비의 핀(Pin)이 접촉되는 상기 패드부의 가운데 부분을 형성하는 상기 패드 연결 단자가 긁히거나 뜯겨지거나 단선되더라도, 사각형 테두리 모양을 갖는 상기 패드는 핀과 접촉하지 않기 때문에 손상되지 않는다. 그러므로 자동 검사시 발생할 수 있는 패드 부분에서의 단선에 의한 불량을 최소화시킬 수 있다.

Description

액정 표시 장치의 그 제조 방법 및 그 구조.
본 발명은 액정 표시 장치(Liquid Crystal Dispaly)에 사용되는 액티브 매트릭스(Active Matrix) 기판(혹은, 액티브 기판)에 관한 것이다. 더 상세히는 게이트 배선과 소스 배선의 끝 부분에 형성되는 게이트 패드 및 소스 패드의 구조를 개선하여 품질 검사 공정중 하나인 오토 프로브(Auto-Probe) 공정시 공정 장비의 검사핀(Probe Pin)에 의해 패드가 긁히거나 뜯겨지거나 뚫림으로써 발생하는 단선이나 접촉 불량 등과 같은 불량을 극복한 액티브 기판의 제조 방법 및 그 구조에 관한 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 지금까지 많이 사용되던 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))는 얇고 가볍기 때문에 어는 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치로 대체되고 있다. 특히, 액정 표시 장치는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다. 더욱이 박막 트랜지스터(Thin Film Transistor)와 같은 능동 소자를 스위칭 소자로 이용하는 액티브 기판이 액정 표시장치 등에 널리 응용되고 있다.
박막 트랜지스터를 스위칭 소자로 이용하는 일반적인 액티브 기판의 구조를 평면도인 제1도로 나타내었다. 이 도면을 참조로 일반적인 액정 표시 장치에서 사용되는 액티브 기판의 구조는 다음과 같다. 유리와 같은 재질로 형성한 투명 절연성 기판(1) 위에 복수의 게이트 배선(13)이 수평 방향으로 평행하게 형성되어 있고, 복수의 소스 배선(23)이 수직 방향으로 평행하게 형성되어 있다. 각각의 게이트 배선(13)과 소스 배선(23)에 외부 신호를 인가하는 게이트 패드(15)와 소스 패드(25)가 각 배선의 끝단에 형성되어 있다. 각 배선의 교차점 부분에는 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터는 게이트 전극(11), 게이트 절연막(도면에 나타나지 않음), 반도체 층(33), 소스 전극(21) 및 드레인 전극(31)으로 이루어 진다. 박막 트랜지스터의 게이트 전극(11)은 게이트 배선(13)에서 분기하며, 소스 전극(21)은 소스 배선(23)에서 분기한다. 박막 트랜지스터의 드레인 전극(31)은 각각의 게이트 배선(13)과 소스 배선(23)으로 둘러 싸인 영역에 형성된 화소 전극(41)과 전기적으로 연결되어 있다.
그리고, 그 액티브 기판의 제조 공정을 제1도에서 절단선 II-II로 자른 단면인 제2도에 나타내었다. 이 도면들을 참조로 우선 일반적인 액티브 패널을 제조하는 방법을 살펴보면 다음과 같다.
투명 절연성 기판(1) 위에 알루미늄(Al) 혹은 알루미늄계 합금(Al-alloy)과 같은 금속을 스퍼터링법을 이용하여 증착한 후 포토 리소그래피(Photo-Lithography : 사진 식각)법으로 패턴하여 저 저항 게이트 배선(13a), 저 저항 게이트 패드(15a)를 형성한다. 저 저항 게이트 배선(13a)은 설계된 화소의 행 방향으로 연장된다. 그리고, 복수개의 저 저항 게이트 배선(13a)이 열 방향으로 나열되어 있다. 저 저항 게이트 패드(15a)는 상기 저 저항 게이트 배선(13a)의 끝 부분에 형성된다(제2a도).
그리고, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 그리고, 안티몬(Sb)과 같은 금속을 증착하고 패턴하여 게이트 전극(11), 게이트 배선(13), 게이트 패드(15)를 형성한다. 게이트 배선(13)은 상기 저 저항 게이트 배선(13a)을 덮고 있다. 게이트 전극(11)은 상기 게이트 배선(13)에서 분기되며 설계된 화소의 한쪽 구석에 형성된다. 그리고, 게이트 패드(15)는 상기 저 저항 게이트 패드(15a)를 덮는 형상으로 형성된다(제1도, 제2b도).
기판의 전체면에 걸쳐 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)과 같은 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방법으로 증착하여 게이트 절연막(17)을 형성한다(제2c도).
상기 게이트 절연막(17) 위에 아몰퍼스 실리콘과 n+ 아몰퍼스 실리콘을 플라즈마 CVD법으로 차례로 증착한 후 사진 식각법으로 패턴하여 반도체 층(33)과 불순물 반도체 층(35)을 형성한다. 반도체 층(33)은 박막 트랜지스터의 채널 층 역할을 한다. 그리고, 불순물 반도체 층(35)은 나중에 형성되는 소스(도면 1의 21)-드레인 전극(도면 1의 31)과 상기 반도체 층(33)가 오믹 접촉(Ohmic contact)를 이루도록 한다(제2d도).
크롬이나 크롬계 합금과 같은 금속을 스퍼터링법으로 증착한 후 사진 식각법으로 패턴하여 소스 전극(21)과 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(25)를 형성한다. 이 때, 상기 불순물 반도체 층(35) 중 소스 전극(21)과 드레인 전극(31) 사이에서 노출된 부분을 소스 전극(21)과 드레인 전극(31)을 마스크로 하는 건식 식각(Dry-etching)법을 이용하여 제거한다. 소스 전극(21)은 상기 불순물 반도체 층(35)을 사이에 두고 상기 게이트 전극(11)의 한쪽 변과 중첩되어 있다. 드레인 전극(31)은 상기 소스 전극(21)과 대향하여 형성되며, 상기 불순물 반도체 층(35)을 사이에 두고 상기 게이트 전극(11)의 다른 쪽 변과 중첩되어 있다. 소스 배선(23)은 설계된 화소의 열 방향으로 연장된다. 복수개의 소스 배선(23)들이 행 방향으로 나열되어 있다. 소스 패드(25)는 상기 소스 배선(23)의 끝 부분에 형성된다(제2e도).
질화 실리콘과 같은 물질을 플라즈마 CVD법으로 증착하여 보호 절연막(37)을 형성한다. 보호 절연막(37)을 사진 식각 법으로 패턴하여 드레인 콘택 홀(71), 게이트 콘택 홀(59) 그리고, 소스 콘택 홀(69)을 형성한다. 드레인 콘택 홀(71)은 상기 드레인 전극(31)의 일부분을 노출 시킨다. 게이트 콘택 홀(59)과 소스 콘택 홀(69)은 각각 게이트 패드(15)과 소스 패드(25)의 일부분을 노출 시킨다(제2f도).
상기 보호 절연막(37) 위에 ITO와 같은 투명 도전막을 증착한 후 패턴하여 화소 전극(41), 게이트 패드 연결 단자(57)와 소스 패드 연결 단자(67)를 형성한다. 화소 전극(41)은 상기 드레인 콘택 홀(71)을 통하여 상기 드레인 전극(31)과 전기적으로 연결한다. 게이트 패드 연결 단자(57)와 소스 패드 연결 단자(67)는 각각 게이트 콘택 홀(59)과 소스 콘택 홀(69)을 통하여 게이트 패드(15)와 소스 패드(25)에 연결되어 있다(제2g도).
이와 같은 방법으로 제조된 일반적인 액티브 기판의 단면 구조를 상세히 살펴보면 다음과 같이 이루어져 있다. 먼저, 박막 트랜지스터 부를 설명하면 다음과 같다. 투명 절연성 기판(1) 상에 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 혹은 안티몬(Sb)등과 같은 금속으로 이루어진 게이트 전극(11)이 형성되어 있다. 게이트 전극(11)을 포함한 기판(1)의 전체면을 질화 실리콘(SiNx)이나 산화 실리콘(SiO2) 등으로 된 게이트 절연막(17)이 덮고 있다. 게이트 절연막(17) 위에 아몰퍼스 실리콘(a-Si)과 같은 물질로 이루어진 반도체 층(33)이 형성되어 있다. 반도체 층(33) 위에는 인(P)과 같은 불순 물질이 첨가된 n+ 아몰퍼스 실리콘과 같은 물질로 이루어진 불순물 반도체 층(35)이 양쪽으로 분리 형성되어 있다. 불순물 반도체 층(35) 위에는 크롬이나 몰리브덴과 같은 금속으로 이루어진 소스 전극(21)과 드레인 전극(31)이 각각 양쪽으로 분리된 불순물 반도체 층(35)에 대응하여 형성되어 있다. 소스 전극(21) 및 드레인 전극(31)을 포함한 기판의 전체면에 걸쳐 보호 절연막(37)이 형성되어 있다. 드레인 전극(31)은 콘택 홀에 의해 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질로 된 화소 전극(41)와 전기적으로 연결되어 있다.
그리고, 게이트 패드 부분에 대해 살펴보면 다음과 같다. 기판(1) 위에 알루미늄을 포함하는 금속으로 형성된 저 저항 게이트 패드(15a)가 형성되어 있다. 그위에 크롬, 몰리브덴, 탄탈 혹은, 안티몬 등을 포함하는 게이트 패드(15)가 형성되어 있다. 필요에 따라서는, 게이트 패드(15) 밑에 저 저항 게이트 패드(15a)를 형성하지 않을 수도 있다. 게이트 패드(15)를 덮는 게이트 절연막(17)과 보호 절연막(37)은 게이트 패드(15)의 일부를 노출 시키며 그 외의 기판 전체를 덮고 있다. 게이트 절연막(17)과 보호 절연막(37)으로 덮이지 않고 노출된 게이트 패드(15) 위에는 화소 전극을 형성하는 ITO로 이루어진 게이트 패드 연결 단자(59)가 형성되어 있다.
마지막으로, 소스 패드 부분에 대해 살펴보면 다음과 같다. 투명 절연성 기판(1) 위에 질화 실리콘으로 이루어진 게이트 절연막(17)이 형성되어 있다. 게이트 절연막(17) 위에 크롬을 포함하는 금속으로 된 소스 패드(25)가 형성되어 있다. 그리고, 보호 절연막(37)이 소스 패드(25)의 일부를 노출시키며, 그 외의 게이트 절연막(17) 전체를 덮고 있다. 보호 절연막(37)으로 덮이지 않고 노출된 소스 패드(25) 위에는 화소 전극(41)을 형성하는 ITO로 이루어진 소스 패드 연결 단자(69)가 형성되어 있다.
이와 같은 방법으로 완성된 액티브 기판은 자동 검사(A/P ; auto probe) 공정에서 검사가 행해진다. 자동 검사 공정에서는 각 패드를 검사 장비의 핀으로 연결하고 전압을 인가하여 각 배선의 이상 유무를 판단한다. 상기의 자동 검사 공정에서 검사 장비의 핀의 압력에 의해 ITO로 이루어진 패드 연결 단자는 물론, 패드까지도 단선 시키는 불량이 발생할 수 있다. 또 탭 리페어(TAB repair)시에는 패드가 긁히거나 뜯겨지는 등의 불량이 발생한다.
실제로 2000Å 정도 두께의 알루미늄으로 저 저항 게이트 패드를 형성하고, 그 위에 1000Å 정도 두께의 몰리브덴으로 게이트 패드를 형성하고, 그 위에 500Å정도 두께의 ITO로 게이트 패드 연결 단자를 형성한 구조에서 자동 검사 공정 후 단선 불량은 392번 검사에 20건 정도 발생하여 불량률 약 5%정도 되었다. 반면에 알루미늄을 제거한 구조에서의 실험에서는 자동 검사후 게이트 패드에서 단선 불량은 거의 발생하지 않았다. 이것은 알루미늄이 강도가 약한 금속으로 검사 핀이 접촉할 때, 압력을 견디지 못하고 긁히거나 뜯겨져 나가기 때문이다.
정상적으로 완성된 액티브 기판이 검사 공정에서 불량이 발생한다는 것은 불량 검사 공정을 수행하는 의미가 없는 것이므로 검사 공정에서 검사 핀의 압력에 견딜 수 있는 강도가 높은 패드를 형성하는 것이 중요하다.
제1도는 종래 기술에 의한 일반적인 액티브 기판의 평면도이다.
제2도는 제1도에서 절단선 II-II로 자른 도면으로 종래의 액티브 기판을 제조하는 공정을 나타내는 단면도이다.
제3도는 본 발명에 의한 액티브 기판의 평면도이다.
제4도는 본 발명의 실시예 1에 관련된 것으로 제3도에서 절단선 IV-IV로 자른 도면으로 본 실시예에 의한 액티브 기판의 제조 공정을 나타내는 단면도이다.
제5도는 본 발명의 실시예 2에 관련된 것으로 제3도에서 절단선 IV-IV로 자른 도면으로 본 실시예에 의한 액티브 기판의 제조 공정을 나타내는 단면도이다.
제6도는 본 발명의 실시예 3에 의한 액티브 기판의 평면도이다.
제7도는 본 발명의 실시예 3에 관련된 것으로 제6도에서 절단선 VII-VII로 자른 도면으로 본 실시 예에의한 액티브 기판의 제조 공정을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,101 : 기판 11,111 : 게이트 전극
13,113 : 게이트 배선 15,115 : 게이트 패드
13a,113a : 저 저항 게이트 배선 15a,115a : 저 저항 게이트 패드
17,117 : 게이트 절연막 21,121 : 소스 전극
23,123 : 소스 배선 25,125 : 소스 패드
31,131 : 드레인 전극 33,133 : 반도체 층
35,135 : 불순물 반도체 층 37,137 : 보호 절연막
41,141 : 화소 전극 57,157 : 게이트 패드 연결 단자
59,159 : 게이트 콘택 홀 67,167 : 소스 패드 연결 단자
69,169 : 소스 콘택 홀 71,171 : 드레인 콘택 홀
145 : 식각 방지용 부재
본 발명의 목적은 액정 표시 장치의 액티브 기판을 제조하는데 있어서, 패드 부분에서 발생할 수 있는 단선 불량을 극복하는데 있다. 특히, 본 발명의 목적은 완성된 액티브 기판을 검사하는 단계에서 검사 장비의 핀에 의해 패드가 뜯겨지는 것을 방지하는데 있다. 본 발명의 또 다른 목적은 검사 장비의 핀에 의해 패드가 손상을 당하더라도 단선이 일어나지 않는 구조를 갖도록하는데 있다.
이러한 목적을 해결하기 위해서 본 발명에서는 액정 표시 장치에 사용되는 액티브 기판의 패드 부분을 다음과 같은 구조로 형성하였다. 배선의 끝 부분에 제 1 도전 물질로 가운데 부분이 비어 있고 가장자리만 있는 사각형 모양 즉, 사각형 테두리 모양을 갖는 패드를 형성하였다. 그리고, 제 2 도전 물질로 패드 패턴의 가운데 부분을 채우며 상기 패드와 전기적으로 연결된 패드 연결 단자를 형성하였다. 즉, 일반적인 액정 표시 장치에서 패드 부분은 단일 금속을 이루어진 직사각 형태를 갖는 패드와 그 위에 다시 패드 연결 단자가 접촉하여 형성되는 반면에, 본 발명에서는 사각형 테두리 모양을 갖는 패드와 상기 패드의 비어있는 가운데 부분을 채우며 상기 패드와 연결된 패드 연결 단자로 이루어져 있다. 본 발명을 자세히 이해하기 위해서 다음 여러 가지 실시 예들을 통하여 더욱 자세히 알아 보도록한다.
[실시예 1]
이해를 돕기 위해서 본 발명에 의한 액티브 기판의 평면도를 나타내는 제3도와, 제3도의 각 절단선 IV-IV에 따른 단면도를 나타내는 제4도를 참조로 본 실시 예에 의한 패드의 제조 방법을 설명한다.
기판(101) 위에 알루미늄(Al)이나 알루미늄계 합금(Al-alloy)과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각 법으로 패턴하여 저 저항 게이트 배선(113a)을 형성한다. 저 저항 게이트 배선(113a)은 설계된 화소의 행 방향으로 연장된다. 복수개의 저 저항 게이트 배선(113a)들이 열 방향으로 나열되어 있다(제4a도).
그리고, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 혹은, 안티몬(Sb)등과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각 법으로 패턴하여 게이트 전극(111), 게이트 배선(113) 그리고, 게이트 패드(115)를 형성한다. 게이트 배선(113)은 상기 저 저항 게이트 배선(113a)을 덮는 형상으로 형성된다. 게이트 전극(111)은 상기 게이트 배선(113)에서 분기되며 설계된 화소의 한쪽 구석에 형성된다. 그리고, 게이트 패드(115)는 가운에 부분이 비고, 가장자리 부분만 형성된 사각형 테두리 모양을 갖으며, 상기 게이트 배선(113)의 끝 부분에 형성된다(제4b도).
게이트 전극(111)등이 형성된 기판(101) 전체면에 걸쳐 질화 실리콘이나 산화 실리콘과 같은 물질을 플라즈마CVD 방법으로 증착하여 게이트 절연막(117)을 형성한다(제4c도).
이어서, 아몰퍼스 실리콘과 n+ 아몰퍼스 실리콘을 플라즈마CVD법을 이용하여 차례로 증착한 후 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다. 반도체 층(133)은 박막 트랜지스터의 채널 층을 형성하고, 불순물 반도체 층(135)은 나중에 형성되는 소스 전극과 드레인 전극이 반도체 층(133)과 오믹 접촉을 이루도록 한다(제4d도).
크롬이나 크롬계 합금과 같은 금속을 스퍼터링법으로 증착한 후 패턴하여 소스 전극(121)과 드레인 전극(131), 소스 배선(123) 그리고, 소스 패드(125)를 형성한다. 소스 배선(125)은 설곌된 화소의 열 방향으로 연장된다. 복수개의 소스 배선(125)들이 행 방향으로 나열되어 있다. 소스 전극(121)은 상기 소스 배선(123)에서 분기하며, 상기 불순물 반도체 층(135)을 사이에 두고 상기 게이트 전극(111)의 한쪽변과 중첩되어 있다. 드레인 전극(131)은 상기 소스 전극(121)과 대향하여 형성되며, 상기 불순물 반도체 층(135)을 사이에 두고 상기 게이트 전극(111)의 다른쪽 변과 중첩되어 있다. 소스 패드(125)는 설계된 소스 패드 패턴의 가운데 부분은 비고 가장자리 부분만 있는 사각형 테두리 모양으로 게이트 절연막(117) 위에 형성된다. 그리고, 소스 전극(121)과 드레인 전극(131) 사이에 노출된 불순물 반도체 층(135)을 소스 전극(121)과 드레인 전극(131)을 마스크로 하는 건식 식각법을 이용하여 제거한다(제4e도).
질화 실리콘 등과 같은 물질을 플라즈마CVD법으로 증착하여 보호 절연막(137)을 형성한다. 그리고, 상기 보호 절연막(137)을 패턴하여 드레인 전극(131) 상에 드레인 콘택 홀(171)을 형성하고, 소스 패드(125) 부분에도 소스 콘택 홀(169)을 각각 형성한다. 한편, 게이트 패드 부분은 그것을 덮는 게이트 절연막(117)까지 식각하여 게이트 콘택 홀(159)을 형성한다. 상기 드레인 콘택 홀(171)은 드레인 전극(131)의 일부를, 상기 게이트 콘택 홀(159)은 게이트 패드(115)를, 상기 소스 콘택 홀(169)은 소스 패드(125)를 노출시킨다. 특히, 소스 콘택 홀(169)을 형성할 때, 노출된 소스 패드(125)의 형상을 마스크로 계속 시각하여 소스 패드(125)의 가운데 부분에 노출된 게이트 절연막(117)도 제거한다. 일반적으로 게이트 절연막(117)과 보호 절연막(137)은 SiO2나 SiNx를 포함하는 비슷한 물질이므로 동일한 식각물로 식각할 수 있다(제4f도).
ITO와 같은 투명 도전 물질을 증착한 후 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(167)를 형성한다. 화소 전극(141)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 전기적으로 연결되어 있다. 게이트 패드 연결 단자(157)는 게이트 콘택 홀(159)을 통하여 게이트 패드(115)와 연결되며, 비어있는 게이트 패드 패턴의 가운데 부분을 채운다. 소스 패드 연결 단자(167)는 소스 콘택 홀(169)을 통하여 소스 패드(125)와 연결되며, 비어있는 소스 패드 형상의 가운데 부분을 채운다(제4g도).
이와 같은 방법으로 형성된 게이트 패드 부분은 다음과 같은 구조를 갖고 있다. 유리 기판(101) 상에 게이트 배선(113)을 형성하는 크롬, 몰리브덴, 탄탈 혹은 안티몬과 같은 금속으로 가장자리 부분에만 형성된 사각형 테두리 형상을 갖는 게이트 패드(115)가 형성되어있다. 게이트 패드(115)를 포함하는 상기 기판(101) 위에는 게이트 절연막(117)이 그리고, 상기 게이트 절연막(117) 위에는 보호 절연막(137)이 형성되어 있다. 게이트 절연막(117)과 보호 절연막(137)에는 상기 게이트 패드(115)의 일부를 노출 시킬 수 있도록 게이트 콘택 홀(159)이 형성되어 있다. 화소 전극(141)을 형성하는 ITO로 상기 게이트 콘택 홀(159)을 통하여 상기 게이트 패드(115)와 전기적으로 연결되면서 비어 있는 게이트 패드(115)의 가운데 부분을 채우는 게이트 패드 연결 단자(157)가 형성되어 있다.
한 편, 소스 패드 부분은 다음과 같은 구조를 갖고 있다. 기판(101) 위에 게이트 절연막(117)이 형성되어 있다. 게이트 절연막(117) 위에 소스 배선(123)을 형성하는 크롬이나 크롬 합금과 같은 금속으로 소스 패드(125)가 형성되어 있다. 게이트 패드(115)의 경우와 마찬가지로 소스 패드(125) 역시 소스 패드 패턴의 가장자리 부분만 형성된 사각형 테두리 형상을 하고 있다. 그리고, 상기 게이트 절연막(117)도 상기 소스 패드(125)의 비어 있는 가운데에 부분에 드러난 것은 제거되어 있다. 상기 소스 패드(125) 위에 보호 절연막(137)이 형성되어 있다. 상기 보호 절연막(137)에는 상기 소스 패드(125) 일부를 노출 시키는 소스 콘택 홀(169)이 형성되어 있다. 화소 전극(141)을 형성하는 ITO로 상기 소스 패드(125)과 전기적으로 연결되면서 소스 패드 패턴의 가운데 부분을 채우는 소스 패드 연결 단자(167)가 형성되어 있다.
본 실시예에서는 게이트 패드(115)에 알루미늄을 포함시키지 않았다. 그럼으로써 게이트 패드(115)의 강도를 높였다. 또한, 게이트 패드(115) 및 소스 패드(125)의 형상을 창틀 형상으로 하여 검사 장비의 핀이 닿는 부분에는 ITO로 이루어진 패드 연결 단자만 형성되도록 하였다. 그럼으로써, 검사 장비의 핀에 의해 패드 연결 단자가 손상을 당하더라도 패드에서는 불량이 일어나지 않았다.
[실시예 2]
실시예 1에서는 게이트 패드를 형성할 때, 단일 금속층을 이루도록 형성하였다. 그러나 필요에 따라서는 저 저항 게이트 배선을 형성할 때, 저 저항 게이트 패드를 형성하고, 그 위에 게이트 배선을 형성할 때, 저 저항 게이트 패드를 덮는 게이트 패드를 형성할 수도 있다. 이해를 돕기 위해서 본 발명에 의한 액티브 기판의 평면도인 제3도에서 절단선 IV-IV로 자른 도면으로 제조 공정을 나타내는 제5도를 참조하여 설명한다.
이 경우에 있어서, 액티브 기판의 제조 방법은 다음과 같다. 기판(101) 위에 알루미늄(Al)이나 알루미늄계 합금(Al-alloy)과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각 법으로 패턴하여 저 저항 게이트 배선(113a)과 저 저항 게이트 패드(115a)를 형성한다. 저 저항 게이트 배선은 설계된 화소의 행 방향으로 연장된다. 복수개의 저 저항 게이트 배선(113a)들이 열 방향으로 나열되어 있다. 저 저항 게이트 패드(115a)는 상기 저 저항 게이트 배선(113a)의 끝 부분에 위치하며, 패드 패턴의 가운데 부분이 비고 가장자리 부분만 형성된 사각형 테두리 모양으로 만들어 진다(제5a도).
그리고, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 혹은, 안티몬(Sb)등과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각 법으로 패턴하여 게이트 전극(111), 게이트 배선(113) 그리고, 게이트 패드(115)를 형성한다. 게이트 배선(113)은 상기 저 저항 게이트 배선(113a)을 덮는 형상으로 형성된다. 게이트 전극(111)은 상기 게이트 배선(113)에서 분기되며 설계된 화소의 한쪽 구석에 형성된다. 그리고, 게이트 패드(115)는 상기 저 저항 게이트 패드(115a)를 덮으며, 가운데 부분이 비어 있고 가장자리 부분만 형성된 사각형 테두리 모양을 갖는다(제5b도).
이 후의 액티브 기판 제조 공정은 실시예 1과 동일하게 진행된다. 게이트 전극(111)등이 형성된 기판(101) 전체면에 걸쳐 질화 실리콘이나 산화 실리콘과 같은 물질로 게이트 절연막(117)을 형성한다(제5c도).
이어서, 아몰퍼스 실리콘과 n+ 아몰퍼스 실리콘을 차례로 증착한 후 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다(제5d도).
그리고, 크롬이나 크롬계 합금과 같은 금속으로 소스 전극(121), 드레인 전극(131), 소스 배선(123) 그리고, 소스 패드(125)를 형성한다(제5e도).
질화 실리콘 등과 같은 물질로 보호 절연막(137)을 형성한다. 그리고, 상기 보호 절연막(137)을 패턴하여 드레인 전극(131) 상에 드레인 콘택 홀(171)을 형성하고, 소스 패드(125) 부분에도 소스 콘택 홀(169)을 각각 형성한다. 한편, 게이트 패드 부분은 그것을 덮는 게이트 절연막(117)까지 식각하여 게이트 콘택 홀(159)을 형성한다. 상기 드레인 콘택 홀(171)은 드레인 전극(131)의 일부를, 상기 게이트 콘택 홀(159)은 게이트 패드(115)를, 상기 소스 콘택 홀(169)은 소스 패드(125)를 노출 시킨다. 특히, 소스 콘택 홀(169)을 형성할 때, 노출된 소스 패드(125)의 형상을 마스크로 계속 시각하여 소스 패드(125)의 가운데 부분에 노출된 게이트 절연막(117)도 제거한다(제5f도).
ITO와 같은 투명 도전 물질을 증착한 후 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(167)를 형성한다(제5g도).
그 결과 박막 트랜지스터 부분의 구조와 소스 패드 부분의 구조는 실시예 1의 경우와 동일하다(제3g도와 제5g도를 비교한다). 그리고, 게이트 패드 부분은 실시예 1에서 저 저항 게이트 패드(115a)와 게이트 패드(115)가 적층된 구조를 갖는다. 그리고, 게이트 패드 연결 단자(157)는 게이트 콘택 홀(159)을 통하여 게이트 패드(115)와 연결되며, 비어있는 게이트 패드 패턴의 가운데 부분을 채운다(제5g도).
본 실시예에서는 게이트 패드에 저항이 낮은 알루미늄으로 저 저항 게이트 패드를 포함하도록 하였다. 그러나, 패드의 형상이 가운데는 비어 있고, 가장자리만 형성된 사각형 테두리 모양을 갖기 때문에 자동 검사 공정에서 검사 핀이 게이트 패드에 직접 닿지 않는다. 다만 강도가 높은 ITO로 이루어지며, 게이트 패드의 가운데 부분을 채우는 게이트 패드 연결 단자만 검사 핀과 접촉하게 된다. 그러므로, 핀의 압력에 의하여 게이트 패드 부분에서 긁히거나 뜯겨지는 불량이 발생하지 않는다.
[실시예 3]
일반적으로 게이트 패드를 형성한 이후에 형성하는 보호 절연막 등의 패턴 공정에서 식각액 등이 게이트 절연막과 게이트 패드에 침투하여 게이트 패드가 손상되는 문제가 있다. 우리는 상기와 같은 패드의 식각 문제를 해결하고자 패드 모양의 외주부에 패드 식각 방지용 부재가 형성된 액티브 기판을 대한민국 특허출원 제97-12327에서 제시하였다. 이와 같은 패드의 식각이 본 발명의 패드 패턴의 가운데 부분을 제외한 부분을 형성하는 게이트 패드에 발생하는 경우, 창틀 형태인 게이트 패드는 그 폭이 좁기 때문에 더욱 쉽게 식각되어 끊어질 수 있다. 이를 방지하기 위해서 본 실시예에서는 게이트 패드의 외주부에 식각 방지용 부재가 형성된 구조를 갖는 액티브 기판을 제공한다.
제6도는 본 실시예에 따른 액티브 기판의 평면도이다. 그리고, 제7도는 제6도의 절단선 VII-VII에 따른 단면도로서 본 실시예에 따른 액티브 기판의 제조 공정을 나타낸다. 이를 도면을 참조로 본 실시예에 따른 패드의 제조 방법을 설명한다. 특히, 본 실시예에서는 실시예 1의 경우에 식각 방지 부재를 더 형성하는 경우를 예로 들었다. 그리고, 실시예 2에서도 이와 비슷한 방법으로 식각 방지 부재를 더 형성할 수 있다는 것은 자명한 사실이므로 중복 설명은 하지 않는다.
기판(101) 상에 알루미늄(Al) 혹은, 알루미늄 합금(Al-alloy)과 같은 금속을 스퍼터링 법으로 증착하고, 사진 식각 법으로 패턴하여 저 저항 게이트 배선(113a)을 형성한다(제7a도).
그리고, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 혹은 안티몬(Sb) 등과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각 법으로 패턴하여 게이트 전극(111), 게이트 배선(113) 그리고, 게이트 패드(115)를 형성한다. 게이트 패드(115)는 가운데 부분은 비어있고 가장자리 부분만 형성된 사각형 테두리 모양으로 형성된다(제7b도).
기판의 전체면에 걸쳐 질화 실리콘이나 산화 실리콘과 같은 물질을 플라즈마CVD 등의 방법으로 기판 상에 증착하여 게이트 절연막(117)을 형성한다(제7c도).
이어서, 플라즈마CVD법을 이용하여 아몰퍼스 실리콘과 n+ 아몰퍼스 실리콘을 차례로 증착한 후 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다. 반도체 층(133)은 박막 트랜지스터의 채널 층을 형성하고, 불순물 반도체 층(135)은 나중에 형성되는 소스 전극과 드레인 전극이 반도체 층(133)과 오믹 접촉을 이루도록 한다(제7d도).
크롬이나 크롬 합금과 같은 금속을 스퍼터링법으로 증착한 후 사진 식각 법으로 패턴하여 소스 전극(121), 드레인 전극(131), 소스 배선(123), 소스 패드(125) 그리고, 식각 방지용 부재(145)를 형성한다. 소스 패드(125)은 가운데 부분은 비어있고 가장자리 부분만 형성된 사각형 테두리 모양으로 게이트 절연막(117) 위에 형성된다. 식각 방지용 부재(145)는 게이트 절연막(117) 위에서 창틀 형상의 소스 패드(125)를 덮는 형상으로 형성되어 있다(제7e도).
질화 실리콘 등과 같은 물질을 플라즈마CVD법으로 증착하여 보호 절연막(137)을 형성한다. 보호 절연막(137)을 패턴하여 드레인 콘택 홀(171), 게이트 콘택 홀(159) 그리고, 소스 콘택 홀(169)을 형성한다(제7f도).
ITO와 같은 투명 도전 물질을 증착한 후 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(167)를 형성한다. 화소 전극(141)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 전기적으로 연결되어 있다. 게이트 패드 연결 단자(157)는 게이트 콘택 홀(159)을 통하여 게이트 패드(115)와 연결되며, 비어있는 게이트 패드(115)의 가운데 부분을 채운다. 소스 패드 연결 단자(167)는 소스 콘택 홀(169)을 통하여 소스 패드(125)와 연결되며, 비어있는 소스 패드(125)의 가운데 부분을 채운다(제7g도).
본 실시예에서는 식각 방지용 부재(145)로 소스 배선(113)을 형성하는 금속만을 이용하였지만, 반도체 층(133)을 형성할 때, 반도체 물질로 게이트 패드(115)주위에 식각 방지를 위한 보호층(145)을 형성할 수도 있다. 또한, 반도체 층(133)을 형성할 때 사용하는 반도체 물질과 소스 배선(123)을 형성하는 금속이 적층된 구조로 게이트 패드(115) 주위에 식각 방지를 위한 보호층(145)을 형성할 수도 있다.
본 발명은 액티브 기판에서 게이트 패드부나 소스 패드부를 형성할 때, 각 배선에 연결되고 사각형 테두리 형상을 갖는 패드와, 상기 패드와 전기적으로 연결되며 상기 사각형 테두리 형상의 가운데 부분을 채우는 패드 연결 단자로 형성하였다. 그럼으로써 액티브 기판을 완성하고 품질 검사 단계의 한 종류인 자동 검사(A/P : Auto Probe) 공정 중, 검사 장비의 핀(Pin)이 접촉되는 상기 패드부의 가운데 부분을 형성하는 상기 패드 연결 단자가 긁히거나 뜯겨지거나 단선되더라도, 패드 패턴의 가장자리 부분을 형성하는 상기 패드는 핀에 의해 손상되지 않는 효과를 얻을 수 있었다. 그러므로 자동 검사시 발생할 수 있는 패드 부분에서의 단선에 의한 불량을 최소화시킴으로써 생산 수율을 향상 시킬 수 있었다.

Claims (15)

  1. 기판을 구비하는 단계와; 상기 기판 상에 제 1 도전물질을 증착하는 단계와; 상기 제 1 도전물질을 패터닝하여 일부분에 게이트 전극이 정의된 게이트 배선과, 상기 게이트 배선의 일 끝단에 내부에 상기 기판의 일부분이 노출된 실질적으로 사각형 형상의 홀을 갖는 게이트 패드를 형성하는 단계와; 상기 패터닝된 제 1 도전물질 상에 제 1 절연물질로 게이트 절연막을 형성하는 단계와; 반도체 물질을 증착하고 패터닝하여 상기 게이트 전극 상부 상기 게이트 절연막 상에 반도체층을 형성하는 단계와; 상기 반도체층이 형성된 기판 상의 전면에 걸쳐 제2도전물질을 증착하고 패터닝하여, 소스 및 드레인 전극과, 상기 소스전극과 접촉하고 일 끝단에 데이터 패드를 가저는 데이터 배선을 형성하는 단계와; 상기 패터닝된 제2도전물질 상의 전면에 걸쳐 제 2 절연물질로 보호막을 형성하는 단계와; 상기 보호막을 패터닝하여 상기 드레인 전극의 일부가 노출되도록 드레인 콘택홀과, 상기 게이트 패드 및 데이터 패드의 일부가 각각 노출되도록 게이트 및 데이터 패드 콘택홀을 형성하는 단계와; 상기 각 콘택홀이 형성된 상기 보호막 상에 제 3 도전물질을 증착하고 패터닝하여 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 및 데이터 패드 콘택홀을 통해 상기 게이트 패드 및 데이터 패드와 각각 접촉하는 게이트 및 데이터 패드전극을 형성하는 단계를 포함하는 액정 표시장치 제조방법.
  2. 청구항 1에 있어서, 상기 데이터 패드는 내부에 실질적으로 사각형 형상의 홀이 형성되며, 상기 데이터 패드전극은 상기 데이터 패드의 내부에 형성된 사각형 형상의 홀을 채우며 형성되는 액정 표시장치 제조방법.
  3. 청구항 1에 있어서, 상기 반도체층을 형성하는 단계에서, 상기 게이트 패드 상부 상기 게이트 절연막 상의 반도체물질로 상기 게이트 패드를 덮는 패드보호층을 더 형성하는 액정표시장치 제조방법.
  4. 청구항 1에 있어서, 상기 제2도전물질을 패터닝하는 단계에서 상기 제2도전물질로 상기 게이트 패드 상부 상기 게이트 절연막 상에 상기 게이트 패드를 덮는 보호층을 더 형성하는 액정 표시장치 제조방법.
  5. 청구항 3에 있어서, 상기 제2도전물질을 패터닝하는 단계에서 상기 제2도전물질로 상기 게이트 패드 상부 상기 게이트 절연막 상에 상기 게이트 패드를 덮는 보호층을 더 형성하는 액정 표시장치 제조방법.
  6. 청구항1 내지 청구항 5중 어느 한 항에 있어서, 상기 제1도전물질은 제1, 2금속층을 포함하는 액정 표시장치 제조방법.
  7. 청구항 6에 있어서, 상기 제1금속층은 알루미늄(Al)인 액정 표시장치 제조방법.
  8. 청구항 6에 있어서, 상기 제2금속층은 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta), 안티몬(Sb)으로 구성된 집단에서 선택한 물질인 액정 표시장치 제조방법.
  9. 기판과; 상기 기판 상에 형성된 제 1 도전물질의 게이트 전극과, 상기 게이트 전극과 연결된 게이트 배선과, 사각형 형상으로 상기 게이트 배선의 일 끝단에 형성되며, 내부에 상기 기판의 일부분이 노출되는 사각형 형상의 홀을 갖는 게이트 패드와; 상기 제1도전물질 상에 형성되고, 상기 게이트 패드의 일부분이 노출되는 제1콘택홀을 갖는 제1절연막과; 상기 게이트 전극 상부 상기 제1절연막 상에 형성된 액티브층과; 상기 액티브층 상에 형성된 제2도전물질의 소스 및 드레인 전극과, 상기 소스 전극과 접촉하는 데이터 배선 및 상기 데이터 배선의 일 끝단에 위치하는 데이터 패드와; 상기 제2도전물질의 전면에 형성되고, 상기 제1콘택홀과 연통되는 제2콘택홀과, 상기 드레인 전극의 일부가 노출된 제3콘택홀과, 상기 데이터 패드의 일부분이 노출되는 제4콘택홀을 갖는 제2절연막과; 상기 제2절연막 상에 형성되고, 상기 제3콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과; 상기 화소전극과 동일재질이고, 내부에 기판의 일부가 노출된 사각형 형상의 홀을 갖는 게이트 패드의 상기 홀부분을 채우며 상기 제1, 2콘택홀을 통해 상기 게이트 패드와 접촉하는 게이트 패드전극과; 상기 화소전극과 동일재질이고, 상기 데이터 패드와 접촉하는 데이터 패드전극을 포함하는 액정 표시장치.
  10. 청구항 9에 있어서, 상기 데이터 패드는 내부에 상기 제1절연막의 일부분이 노출되는 사각형 형상의 홀을 가지며, 상기 데이터 패드전극은 상기 데이터 패드의 홀을 채우며 상기 제4콘택홀을 통해 상기 데이터 패드와 접촉하는 액정 표시장치.
  11. 청구항 9에 있어서, 상기 게이트 패드를 덮는 제1절연막과 제2절연막 사이에는 상기 액티브층과 동일물질의 패드 보호층을 더욱 포함하는 액정 표시장치.
  12. 청구항 9에 있어서, 상기 게이트 패드를 덮는 제1절연막과 제2절연막 사이에는 상기 제2도전물질과 동일물질의 패드 보호층을 더욱 포함하는 액정 표시장치.
  13. 청구항 9 내지 청구항 11중 어느 한 항에 있어서, 상기 제1도전물질은 제1, 2금속의 적층 구조인 액정 표시장치.
  14. 청구항 13에 있어서, 상기 제1금속은 알루미늄인 액정 표시장치.
  15. 청구항 13에 있어서, 상기 제2금속은 크롬, 몰리브덴, 탄탈, 안티몬으로 구성된 집단에서 선택한 물질인 액정 표시장치.
KR1019970027749A 1997-06-26 1997-06-26 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 KR100261976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027749A KR100261976B1 (ko) 1997-06-26 1997-06-26 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027749A KR100261976B1 (ko) 1997-06-26 1997-06-26 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990003792A KR19990003792A (ko) 1999-01-15
KR100261976B1 true KR100261976B1 (ko) 2000-07-15

Family

ID=19511467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027749A KR100261976B1 (ko) 1997-06-26 1997-06-26 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100261976B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321591A (ja) * 1999-05-14 2000-11-24 Nec Corp 液晶表示装置
KR100635944B1 (ko) * 1999-12-17 2006-10-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100497297B1 (ko) * 2002-04-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR19990003792A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100252306B1 (ko) 액티브 매트릭스 기판 및 그 제조방법
US6400425B1 (en) TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100276442B1 (ko) 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6184966B1 (en) Semiconductor device and method for producing the same
KR100264112B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
US6972434B2 (en) Substrate for display, method of manufacturing the same and display having the same
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
KR100316072B1 (ko) 액정 표시 장치 제조 방법 및 그 구조
US5466620A (en) Method for fabricating a liquid crystal display device
KR100261976B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100729783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20000010168A (ko) 액정 표시 장치 및 그 제조 방법
KR100248855B1 (ko) 액티브 매트릭스 기판의 제조 방법 및 그 구조
JP3119912B2 (ja) 液晶表示装置
KR100213191B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
JPH0820643B2 (ja) アクティブマトリクス表示装置
KR100318540B1 (ko) 액정표시장치및그제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
JP3873164B2 (ja) アクティブマトリクス型液晶表示パネルの製造方法
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
KR100885839B1 (ko) 액정 표시 소자
KR100336897B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20000014524A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100527082B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 18

EXPY Expiration of term