JPH0820643B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH0820643B2 JPH0820643B2 JP22419389A JP22419389A JPH0820643B2 JP H0820643 B2 JPH0820643 B2 JP H0820643B2 JP 22419389 A JP22419389 A JP 22419389A JP 22419389 A JP22419389 A JP 22419389A JP H0820643 B2 JPH0820643 B2 JP H0820643B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- layer
- gate wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/48—Flattening arrangements
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタを有する大型のアクティ
ブマトリクス表示装置に関する。
ブマトリクス表示装置に関する。
（従来の技術） 絶縁性基板上に薄膜トランジスタ（以下では「TFT」
と称する）アレイを形成し、TFTを介して絵素電極を駆
動するアクティブマトリクス方式は、液晶等を用いた表
示装置に用いられている。アクティブマトリクス方式
は、特に大型で高密度の表示を行う表示装置にしばしば
用いられ、反射型及び透過型の何れの表示装置にも用い
ることができるという利点を有している。
と称する）アレイを形成し、TFTを介して絵素電極を駆
動するアクティブマトリクス方式は、液晶等を用いた表
示装置に用いられている。アクティブマトリクス方式
は、特に大型で高密度の表示を行う表示装置にしばしば
用いられ、反射型及び透過型の何れの表示装置にも用い
ることができるという利点を有している。
第７図に、従来のアクティブマトリクス方式の液晶表
示装置の一例を示す。ガラス基板41上にTFT42が形成さ
れ、TFT42によって絵素電極43が駆動される。絵素電極4
3と対向基板44上に形成された対向電極45との間の液晶4
6に電圧が印加され、表示が行われる。
示装置の一例を示す。ガラス基板41上にTFT42が形成さ
れ、TFT42によって絵素電極43が駆動される。絵素電極4
3と対向基板44上に形成された対向電極45との間の液晶4
6に電圧が印加され、表示が行われる。
TFTには、アモルファスシリコン（以下では「a-Si」
と称する）、多結晶シリコン、Te、CdSe等が半導体材料
として用いられる。第４図に従来のTFTの平面図を示
す。尚、第４図では重畳形成された層のハッチングを周
囲のみに施し、内部にはハッチングを施していない。第
５図に第４図のＶ−Ｖ線に沿った断面図を示す。
と称する）、多結晶シリコン、Te、CdSe等が半導体材料
として用いられる。第４図に従来のTFTの平面図を示
す。尚、第４図では重畳形成された層のハッチングを周
囲のみに施し、内部にはハッチングを施していない。第
５図に第４図のＶ−Ｖ線に沿った断面図を示す。
このTFTは以下のようにして製造される。ガラス基板2
1上にスッパタリング法により、層厚3000〜4000ÅのTa
金属が堆積され、フォトリソグラフィ法及びエッチング
により、ゲートバス配線23がパターン形成される。ゲー
ト電極22はゲートバス配線23の一部として形成され、ゲ
ートバス配線23より幅が大きくなっている。ゲート電極
22及びゲートバス配線23の表面が陽極酸化され、ゲート
絶縁膜として機能する陽極酸化膜24が形成される。
1上にスッパタリング法により、層厚3000〜4000ÅのTa
金属が堆積され、フォトリソグラフィ法及びエッチング
により、ゲートバス配線23がパターン形成される。ゲー
ト電極22はゲートバス配線23の一部として形成され、ゲ
ートバス配線23より幅が大きくなっている。ゲート電極
22及びゲートバス配線23の表面が陽極酸化され、ゲート
絶縁膜として機能する陽極酸化膜24が形成される。
基板21の全面にプラズマCVD法により、層厚2000〜400
0Åの窒化シリコン（以下では「SiNX」と称する）から
成るゲート絶縁膜25が形成される。更に基板全面に、後
に半導体層26となるa-Si（ｉ）層（層厚150〜1000
Å）、及び後にエッチングストッパ層兼保護膜27となる
SiNX層（層厚100〜2000Å）が順次堆積される。次に、
上記SiNX層が所定の形状にパターニングされ、ゲート電
極22の上方のみを残して保護膜27が形成される。
0Åの窒化シリコン（以下では「SiNX」と称する）から
成るゲート絶縁膜25が形成される。更に基板全面に、後
に半導体層26となるa-Si（ｉ）層（層厚150〜1000
Å）、及び後にエッチングストッパ層兼保護膜27となる
SiNX層（層厚100〜2000Å）が順次堆積される。次に、
上記SiNX層が所定の形状にパターニングされ、ゲート電
極22の上方のみを残して保護膜27が形成される。
保護膜27を覆って全面に、後にコンタクト層28となる
Ｐ（リン）をドープしたa-Si（n+）層（層厚300〜2000
Å）が、プラズマCVD法により堆積される。次に、上述
のa-Si（ｉ）層及びｎ型a-Si層が所定の形状にパターニ
ングされ、半導体層26及びコンタクト層28が形成され
る。この時点ではコンタクト層28は保護膜27上ではつな
がっている。
Ｐ（リン）をドープしたa-Si（n+）層（層厚300〜2000
Å）が、プラズマCVD法により堆積される。次に、上述
のa-Si（ｉ）層及びｎ型a-Si層が所定の形状にパターニ
ングされ、半導体層26及びコンタクト層28が形成され
る。この時点ではコンタクト層28は保護膜27上ではつな
がっている。
この基板の全面にMo、Ti、Al等の金属層が2000〜1000
0Åの厚さに堆積され、この金属層がエッチングにより
パターニングされて、ソース電極29、及びドレイン電極
31が形成される。このとき、保護膜27上ではコンタクト
層28も同時にエッチング除去され、ソース電極29の下方
の部分と、ドレイン電極31の下方の部分とに分割され
る。保護膜27はこのエッチングに対して耐性を示し、半
導体層26を保護するために設けられている。次に、スパ
ッタリングにより基板全面に、ITO膜が堆積される。こ
のITO膜が所定の形状にパターニングされ、絵素電極32
が形成される。
0Åの厚さに堆積され、この金属層がエッチングにより
パターニングされて、ソース電極29、及びドレイン電極
31が形成される。このとき、保護膜27上ではコンタクト
層28も同時にエッチング除去され、ソース電極29の下方
の部分と、ドレイン電極31の下方の部分とに分割され
る。保護膜27はこのエッチングに対して耐性を示し、半
導体層26を保護するために設けられている。次に、スパ
ッタリングにより基板全面に、ITO膜が堆積される。こ
のITO膜が所定の形状にパターニングされ、絵素電極32
が形成される。
多数のこのようなTFTが、ゲートバス配線23上に形成
され、アクティブマトリクス基板が構成されている。ソ
ースバス配線30はゲートバス配線23に直交して設けら
れ、ゲートバス配線23の方向に対して直角方向に並ぶそ
れぞれのTFTのソース電極29に接続されている。
され、アクティブマトリクス基板が構成されている。ソ
ースバス配線30はゲートバス配線23に直交して設けら
れ、ゲートバス配線23の方向に対して直角方向に並ぶそ
れぞれのTFTのソース電極29に接続されている。
このようなTFTを用いたアクティブマトリクス表示装
置では、走査信号がゲートバス配線23に順次入力され、
これに対応するソースバス配線30に画像信号が入力さ
れ、絵素電極32が駆動される。ゲートバス配線23及びソ
ースバス配線30の交点は、例えば480×640の絵素を有す
る表示装置では、307200にも達する。この多数の交点の
うち、一箇所にでもゲートバス配線23及びソースバス配
線30の間のリークが生じると、該リーク箇所を交点とす
る十字型のライン欠陥が生じる。このようなライン欠陥
は画像品位を著しく低下させ、表示装置の歩留りを低下
させる。上述の表示装置では、ゲートバス配線23及びソ
ースバス配線30の間を確実に絶縁するため、陽極酸化膜
24の形成が可能なTa金属がゲートバス配線23に用いられ
ている。
置では、走査信号がゲートバス配線23に順次入力され、
これに対応するソースバス配線30に画像信号が入力さ
れ、絵素電極32が駆動される。ゲートバス配線23及びソ
ースバス配線30の交点は、例えば480×640の絵素を有す
る表示装置では、307200にも達する。この多数の交点の
うち、一箇所にでもゲートバス配線23及びソースバス配
線30の間のリークが生じると、該リーク箇所を交点とす
る十字型のライン欠陥が生じる。このようなライン欠陥
は画像品位を著しく低下させ、表示装置の歩留りを低下
させる。上述の表示装置では、ゲートバス配線23及びソ
ースバス配線30の間を確実に絶縁するため、陽極酸化膜
24の形成が可能なTa金属がゲートバス配線23に用いられ
ている。
（発明が解決しようとする課題） ところが、Ta金属は比抵抗が大きいため、長いゲート
バス配線23を有する大型で精細な表示を行う表示装置で
は、走査信号が減衰してしまう。そのため、ゲートバス
配線23の走査信号の入力部の近くに位置する絵素では充
分な輝度が得られるが、該入力部から遠くに位置する絵
素では充分な輝度が得られなくなる。従って、同一のゲ
ートバス配線23に接続された絵素の列に、走査信号の入
力部に近い方から遠い方にかけて、絵素の輝度傾斜が生
じることとなる。
バス配線23を有する大型で精細な表示を行う表示装置で
は、走査信号が減衰してしまう。そのため、ゲートバス
配線23の走査信号の入力部の近くに位置する絵素では充
分な輝度が得られるが、該入力部から遠くに位置する絵
素では充分な輝度が得られなくなる。従って、同一のゲ
ートバス配線23に接続された絵素の列に、走査信号の入
力部に近い方から遠い方にかけて、絵素の輝度傾斜が生
じることとなる。
このような欠点を解消するために、第６図に示すよう
に、ゲートバス配線及びゲート電極を２層構造とするこ
とが考えられる。第６図のゲートバス配線23は、Al、Al
-Si、Al-Si-Cu、Al-Ti、Al-Ti-Si、Al-Mg、Al-Mg-Si、A
l-Zn、Al-Mn等から成る比抵抗の小さい下部ゲート配線3
3と、Ta金属から成る上部ゲート配線34とを有してい
る。このような構成によれば比抵抗の小さい下部ゲート
配線33によって、上述の輝度傾斜の発生が防止される。
に、ゲートバス配線及びゲート電極を２層構造とするこ
とが考えられる。第６図のゲートバス配線23は、Al、Al
-Si、Al-Si-Cu、Al-Ti、Al-Ti-Si、Al-Mg、Al-Mg-Si、A
l-Zn、Al-Mn等から成る比抵抗の小さい下部ゲート配線3
3と、Ta金属から成る上部ゲート配線34とを有してい
る。このような構成によれば比抵抗の小さい下部ゲート
配線33によって、上述の輝度傾斜の発生が防止される。
このような２層構造を有するゲートバス配線23では、
上部ゲート配線34の幅は下部ゲート配線33より１〜５μ
ｍ大きくされ、上部ゲート配線34は下部ゲート配線33を
完全に被覆することが必要である。なぜなら、Ta金属の
上部ゲート配線34をパターン形成する工程では、Taのエ
ッチング速度よりも上記Al等のエッチング速度の方がは
るかに大きいからである。
上部ゲート配線34の幅は下部ゲート配線33より１〜５μ
ｍ大きくされ、上部ゲート配線34は下部ゲート配線33を
完全に被覆することが必要である。なぜなら、Ta金属の
上部ゲート配線34をパターン形成する工程では、Taのエ
ッチング速度よりも上記Al等のエッチング速度の方がは
るかに大きいからである。
ところが、このようにゲートバス配線23の幅が大きく
なると、ソースバス配線30とのクロス部分の面積が大き
くなり、これらの間にリークが生じ易くなる。更に、ア
クティブマトリクス基板上に於けるゲート電極22及びゲ
ートバス配線23の占める面積が大きくなり、表示画面の
開口率が低下する。そのため、表示画面が暗くなり、精
細な表示が困難となる。
なると、ソースバス配線30とのクロス部分の面積が大き
くなり、これらの間にリークが生じ易くなる。更に、ア
クティブマトリクス基板上に於けるゲート電極22及びゲ
ートバス配線23の占める面積が大きくなり、表示画面の
開口率が低下する。そのため、表示画面が暗くなり、精
細な表示が困難となる。
また、下部ゲート配線33を形成した後のレジスト剥離
工程に於いて、下部ゲート配線33にヒロックが発生し易
いので、このような下部ゲート配線33上に形成されるTa
金属の上部ゲート配線34は下部ゲート配線33を完全に被
覆することができなくなる。そのため、ゲート絶縁膜25
が介在してもゲートバス配線23とソースバス配線30との
間のリークが発生するという新たな問題点が生じること
となる。
工程に於いて、下部ゲート配線33にヒロックが発生し易
いので、このような下部ゲート配線33上に形成されるTa
金属の上部ゲート配線34は下部ゲート配線33を完全に被
覆することができなくなる。そのため、ゲート絶縁膜25
が介在してもゲートバス配線23とソースバス配線30との
間のリークが発生するという新たな問題点が生じること
となる。
本発明は上述の問題点を解決するものであり、本発明
の目的は、比抵抗が小さく、ソースバス配線との間のリ
ークの発生が少ないゲートバス配線を有し、しかも開口
率の大きいアクティブマトリクス表示装置を提供するこ
とである。
の目的は、比抵抗が小さく、ソースバス配線との間のリ
ークの発生が少ないゲートバス配線を有し、しかも開口
率の大きいアクティブマトリクス表示装置を提供するこ
とである。
（課題を解決するための手段） 本発明に係るアクティブマトリクス表示装置は、少な
くとも一方が透光性を有する一対の基板を有するととも
に、該一対の基板の何れか一方の基板内面に形成され
た、絶縁層と、マトリクス状に配された絵素電極と、該
絵素電極に接続された薄膜トランジスタと、該薄膜トラ
ンジスタに接続されたゲートバス配線とを備えたもので
ある。このアクティブマトリクス表示装置では、該ゲー
トバス配線が、下部ゲート配線と上部ゲート配線とを有
し、該絶縁層に形成された溝内に、該下部ゲート配線
と、該上部ゲート配線と、該上部ゲート配線上に設けら
れた絶縁膜とが形成されている。また、該基板内面に形
成された絶縁層と、該上部ゲート配線上に設けられた絶
縁膜とが同一の構成材料からなり、該基板内面に形成さ
れた絶縁層の表面と、該上部ゲート配線上に設けられた
絶縁膜の表面とはその高さが一致している。そのことに
より上記目的が達成される。
くとも一方が透光性を有する一対の基板を有するととも
に、該一対の基板の何れか一方の基板内面に形成され
た、絶縁層と、マトリクス状に配された絵素電極と、該
絵素電極に接続された薄膜トランジスタと、該薄膜トラ
ンジスタに接続されたゲートバス配線とを備えたもので
ある。このアクティブマトリクス表示装置では、該ゲー
トバス配線が、下部ゲート配線と上部ゲート配線とを有
し、該絶縁層に形成された溝内に、該下部ゲート配線
と、該上部ゲート配線と、該上部ゲート配線上に設けら
れた絶縁膜とが形成されている。また、該基板内面に形
成された絶縁層と、該上部ゲート配線上に設けられた絶
縁膜とが同一の構成材料からなり、該基板内面に形成さ
れた絶縁層の表面と、該上部ゲート配線上に設けられた
絶縁膜の表面とはその高さが一致している。そのことに
より上記目的が達成される。
（作用） 本発明のアクティブマトリクス表示装置では、ゲート
バス配線が絶縁層に形成された溝の内部に設けられ、ゲ
ートバス配線は下部ゲート配線と上部ゲート配線とを有
している。更に、溝内の上部ゲート配線上には絶縁膜が
形成されている。
バス配線が絶縁層に形成された溝の内部に設けられ、ゲ
ートバス配線は下部ゲート配線と上部ゲート配線とを有
している。更に、溝内の上部ゲート配線上には絶縁膜が
形成されている。
このようにゲートバス配線を２層構造とすることによ
り、下部ゲート配線に例えばAl等の低抵抗の金属を用
い、上部ゲート配線に例えばTaのような陽極酸化が可能
な金属を用いることができる。
り、下部ゲート配線に例えばAl等の低抵抗の金属を用
い、上部ゲート配線に例えばTaのような陽極酸化が可能
な金属を用いることができる。
下部ゲート配線にAl等の低抵抗の金属を用いることが
できれば、同一のゲートバス配線に接続された絵素電極
によって表示される絵素の輝度傾斜は発生しない。ま
た、上記２層構造のゲートバス配線を基板上の絶縁層内
に埋め込んでいるため、上部ゲート配線の幅を下部ゲー
ト配線より大きくしなくても、下部ゲート配線が基板上
の絶縁層と上部ゲート配線により完全に覆われることと
なり、ゲートバス配線全体の幅を小さくすることがで
き、これにより表示画面の開口率を大きくすることがで
きる。
できれば、同一のゲートバス配線に接続された絵素電極
によって表示される絵素の輝度傾斜は発生しない。ま
た、上記２層構造のゲートバス配線を基板上の絶縁層内
に埋め込んでいるため、上部ゲート配線の幅を下部ゲー
ト配線より大きくしなくても、下部ゲート配線が基板上
の絶縁層と上部ゲート配線により完全に覆われることと
なり、ゲートバス配線全体の幅を小さくすることがで
き、これにより表示画面の開口率を大きくすることがで
きる。
上部ゲート配線をTa金属で形成すると、その上に形成
される絶縁膜はこのTa金属の上面を陽極酸化することに
よって形成され得る。
される絶縁膜はこのTa金属の上面を陽極酸化することに
よって形成され得る。
下部ゲート配線の上には、上部ゲート配線及び絶縁膜
が設けられているので、下部ゲート配線は上部ゲート配
線のパターン形成のためのエッチング工程や、更に後の
エッチング工程でエッチャントに曝されることはない。
従って、下部ゲート配線に耐エッチャント性の低い材料
を用いることが可能となる。
が設けられているので、下部ゲート配線は上部ゲート配
線のパターン形成のためのエッチング工程や、更に後の
エッチング工程でエッチャントに曝されることはない。
従って、下部ゲート配線に耐エッチャント性の低い材料
を用いることが可能となる。
また、基板上の絶縁層及びゲートバス配線上の絶縁膜
はその構成材料が同一であるので、これらの両方を侵食
しない処理薬品を選択する場合の制約が少なく、該処理
薬品による弊害の生じ難いTFTの製造プロセスを簡単に
実現できる。さらに、該基板上の絶縁層の表面と、該ゲ
ートバス配線上の絶縁膜の表面とはその高さが一致して
いるため、該基板上の絶縁層の、該ゲートバス配線が埋
め込まれている部分は平坦になっており、上記絶縁層の
表面上では、ゲートバス配線による段差はない。従っ
て、ゲートバス配線上にこれと交差するよう配置された
ソースバス配線で断切れが生じることもない。
はその構成材料が同一であるので、これらの両方を侵食
しない処理薬品を選択する場合の制約が少なく、該処理
薬品による弊害の生じ難いTFTの製造プロセスを簡単に
実現できる。さらに、該基板上の絶縁層の表面と、該ゲ
ートバス配線上の絶縁膜の表面とはその高さが一致して
いるため、該基板上の絶縁層の、該ゲートバス配線が埋
め込まれている部分は平坦になっており、上記絶縁層の
表面上では、ゲートバス配線による段差はない。従っ
て、ゲートバス配線上にこれと交差するよう配置された
ソースバス配線で断切れが生じることもない。
（実施例） 本発明を実施例について以下に説明する。第１図に本
発明の表示装置に用いられるアクティブマトリクス基板
の一実施例のTFT部分の平面図を示す。尚、第１図では
重畳形成された層のハッチングを周囲のみに施し、内部
にはハッチングを施していない。ゲートバス配線３の一
部としてゲート電極２が形成され、ゲート電極２上にTF
T18が形成されている。TFT18のソース電極11はソースバ
ス配線12に接続され、TFT18のドレイン電極13は絵素電
極14に接続されている。第2A図及び第2B図に、それぞれ
第１図のＡ−Ａ線及びＢ−Ｂ線に沿った断面図を示す。
第3A図〜第3G図に第１図のアクティブマトリクス基板の
製造工程を示す。
発明の表示装置に用いられるアクティブマトリクス基板
の一実施例のTFT部分の平面図を示す。尚、第１図では
重畳形成された層のハッチングを周囲のみに施し、内部
にはハッチングを施していない。ゲートバス配線３の一
部としてゲート電極２が形成され、ゲート電極２上にTF
T18が形成されている。TFT18のソース電極11はソースバ
ス配線12に接続され、TFT18のドレイン電極13は絵素電
極14に接続されている。第2A図及び第2B図に、それぞれ
第１図のＡ−Ａ線及びＢ−Ｂ線に沿った断面図を示す。
第3A図〜第3G図に第１図のアクティブマトリクス基板の
製造工程を示す。
本実施例を製造工程に従って説明する。ガラス基板１
上の全面にTa2O5から成る絶縁層16（層厚2000〜10000
Å）を、スッパタリング法により堆積した。絶縁層16上
にフォトレジスト膜15を全面に形成し、後にゲートバス
配線３及びゲート電極２が形成される領域のフォトレジ
スト膜15を除去した。このフォトレジスト膜15をマスク
としてエッチングを行い、深さ2000〜10000Åの溝17を
形成した（第3A図）。
上の全面にTa2O5から成る絶縁層16（層厚2000〜10000
Å）を、スッパタリング法により堆積した。絶縁層16上
にフォトレジスト膜15を全面に形成し、後にゲートバス
配線３及びゲート電極２が形成される領域のフォトレジ
スト膜15を除去した。このフォトレジスト膜15をマスク
としてエッチングを行い、深さ2000〜10000Åの溝17を
形成した（第3A図）。
次に、フォトレジスト膜15を除去し、基板上の全面に
A1金属層（層厚1000〜9000Å）及びTa金属層（層厚500
〜4500Å）を連続的に堆積した。溝17内のTa金属層上に
フォトレジスト膜を形成し、エッチングによって溝17内
以外の領域のA1金属層及びTa金属層を同時に除去した
（第3B図）。溝17内に残されたA1金属層は下部ゲート配
線19及び下部ゲート電極４となり、Ta金属層は上部ゲー
ト配線20及び上部ゲート電極５となる。
A1金属層（層厚1000〜9000Å）及びTa金属層（層厚500
〜4500Å）を連続的に堆積した。溝17内のTa金属層上に
フォトレジスト膜を形成し、エッチングによって溝17内
以外の領域のA1金属層及びTa金属層を同時に除去した
（第3B図）。溝17内に残されたA1金属層は下部ゲート配
線19及び下部ゲート電極４となり、Ta金属層は上部ゲー
ト配線20及び上部ゲート電極５となる。
上部ゲート配線20及び上部ゲート電極５の上面の陽極
酸化を行い、絶縁膜である陽極酸化膜６を形成した（第
3C図）。Ta金属層上面を陽極酸化して得られるTa2O5は
耐エッチング性に優れているので、その下層に位置する
Ta金属層及びA1金属層を後のエッチング工程のエチャン
トから保護することができる。
酸化を行い、絶縁膜である陽極酸化膜６を形成した（第
3C図）。Ta金属層上面を陽極酸化して得られるTa2O5は
耐エッチング性に優れているので、その下層に位置する
Ta金属層及びA1金属層を後のエッチング工程のエチャン
トから保護することができる。
次に、プラズマCVD法によって、SiNXから成るゲート
絶縁膜７（層厚2000〜5000Å）、後に半導体層８となる
a-Si（ｉ）層（層厚200〜5000Å）、及び後に保護膜９
となるSiNX層（層厚500〜2000Å）を連続的にに堆積し
た。最上層のSiNX層のパターニングを行い、第１図に示
すような矩形の保護膜９を形成した（第3D図）。
絶縁膜７（層厚2000〜5000Å）、後に半導体層８となる
a-Si（ｉ）層（層厚200〜5000Å）、及び後に保護膜９
となるSiNX層（層厚500〜2000Å）を連続的にに堆積し
た。最上層のSiNX層のパターニングを行い、第１図に示
すような矩形の保護膜９を形成した（第3D図）。
保護膜９を形成した後、プラズマCVD法によって、全
面にＰ（リン）をドープしたｎ型a-Si層（層厚500〜150
0Å）を堆積した。このｎ型a-Si層は、後にコンタクト
層10、10となる。このｎ型a-Si層と前述のa-Si（ｉ）層
とを同時にパターニングし、半導体層８及びコンタクト
層10、10を形成した（第3E図）。この段階では２つのコ
ンタクト層10、10は半導体層８上でつながっている。
面にＰ（リン）をドープしたｎ型a-Si層（層厚500〜150
0Å）を堆積した。このｎ型a-Si層は、後にコンタクト
層10、10となる。このｎ型a-Si層と前述のa-Si（ｉ）層
とを同時にパターニングし、半導体層８及びコンタクト
層10、10を形成した（第3E図）。この段階では２つのコ
ンタクト層10、10は半導体層８上でつながっている。
更に、スッパッタリングによりMo金属層（層厚2000〜
3000Å）を堆積し、パターニングを行ってソース電極1
1、ドレイン電極13、及びソースバス配線12を形成した
（第3F図）。Mo金属層のパターニングと同時に保護膜９
上のｎ型a-Si層も除去され、２つのコンタクト層10、10
に分割される。２つのコンタクト層10、10はドレイン電
極13及びソース電極11と、半導体層８との間のオーミッ
クコンタクトをとるために設けられる。
3000Å）を堆積し、パターニングを行ってソース電極1
1、ドレイン電極13、及びソースバス配線12を形成した
（第3F図）。Mo金属層のパターニングと同時に保護膜９
上のｎ型a-Si層も除去され、２つのコンタクト層10、10
に分割される。２つのコンタクト層10、10はドレイン電
極13及びソース電極11と、半導体層８との間のオーミッ
クコンタクトをとるために設けられる。
最後に、ゲート絶縁膜７上にITOから成る絵素電極14
を形成した。絵素電極14はドレイン電極13に一部重畳さ
れるように形成した。
を形成した。絵素電極14はドレイン電極13に一部重畳さ
れるように形成した。
本実施例では下部ゲート配線19及び下部ゲート電極４
はA1金属層から成るので、ゲートバス配線３及びゲート
電極２全体の抵抗が小さくなり、同一ゲートバス配線３
上に接続された絵素電極によって表示される絵素の、輝
度傾斜の問題が解決されている。
はA1金属層から成るので、ゲートバス配線３及びゲート
電極２全体の抵抗が小さくなり、同一ゲートバス配線３
上に接続された絵素電極によって表示される絵素の、輝
度傾斜の問題が解決されている。
A1金属層から成る下部ゲート配線19及び下部ゲート電
極４は溝17内に設けられ、その上には上部ゲート配線20
及び上部ゲート電極５、並びに陽極酸化膜６が形成され
ている。そのため、下部ゲート配線19及び下部ゲート電
極４と同じ幅の上部ゲート配線20及び上部ゲート電極５
を形成することができる。従って、ゲートバス配線３及
びゲート電極２の幅を小さくすることが可能となり、表
示画面の開口率を大きくすることができる。
極４は溝17内に設けられ、その上には上部ゲート配線20
及び上部ゲート電極５、並びに陽極酸化膜６が形成され
ている。そのため、下部ゲート配線19及び下部ゲート電
極４と同じ幅の上部ゲート配線20及び上部ゲート電極５
を形成することができる。従って、ゲートバス配線３及
びゲート電極２の幅を小さくすることが可能となり、表
示画面の開口率を大きくすることができる。
上部ゲート配線20及び上部ゲート電極５にはTaを用い
ているため、該配線20及び該電極５上に陽極酸化膜６を
形成することができる。陽極酸化膜６が形成されている
と、その下に形成されているゲートバス配線３及びゲー
ト電極２を後のTFT18を形成する工程のエッチャントか
ら保護することができる。
ているため、該配線20及び該電極５上に陽極酸化膜６を
形成することができる。陽極酸化膜６が形成されている
と、その下に形成されているゲートバス配線３及びゲー
ト電極２を後のTFT18を形成する工程のエッチャントか
ら保護することができる。
また、本実施例ではA1金属層とTa金属層とを積層した
後、この２つの金属層のエッチングを同時に行っている
ので、下層のA1金属層に於けるヒロックの発生を防止す
ることができる。
後、この２つの金属層のエッチングを同時に行っている
ので、下層のA1金属層に於けるヒロックの発生を防止す
ることができる。
本実施例では、陽極酸化膜６の上面は絶縁層16の上面
に一致するように形成されているので、ゲート電極２上
に形成されるTFT18の半導体層８を平面上に形成するこ
とができる。従って、TFT18の信頼性が向上する。ま
た、ゲートバス配線２と交差するソースバス配線12も平
面上に形成することができるので、ゲートバス配線２と
ソースバス配線12との交点に於けるリークの発生も低減
される。
に一致するように形成されているので、ゲート電極２上
に形成されるTFT18の半導体層８を平面上に形成するこ
とができる。従って、TFT18の信頼性が向上する。ま
た、ゲートバス配線２と交差するソースバス配線12も平
面上に形成することができるので、ゲートバス配線２と
ソースバス配線12との交点に於けるリークの発生も低減
される。
（発明の効果） 本発明のアクティブマトリクス表示装置は、比抵抗が
小さく、幅の小さいゲートバス配線を有している。その
ため、本発明の表示装置は高い開口率を有している。し
かも、ゲートバス配線とソースバス配線との間のリーク
の発生が少ない。また、ゲートバス配線による段差はな
く、該ゲートバス配線にこれと交差するよう配置される
ソースバス配線での断切れを回避できる。
小さく、幅の小さいゲートバス配線を有している。その
ため、本発明の表示装置は高い開口率を有している。し
かも、ゲートバス配線とソースバス配線との間のリーク
の発生が少ない。また、ゲートバス配線による段差はな
く、該ゲートバス配線にこれと交差するよう配置される
ソースバス配線での断切れを回避できる。
従って、本発明によれば、表示装置の画像品質の低下
を招くことなく、表示装置の大型化、高精細化に対処し
得るという効果がある。
を招くことなく、表示装置の大型化、高精細化に対処し
得るという効果がある。
さらに、本発明によれば、基板上の絶縁層と、該絶縁
層内に埋め込まれたゲートバス配線上の絶縁膜とが同一
の構成材料からなるので、該絶縁層及び絶縁膜の形成後
の工程で用いる処理薬品として、これらの両方を侵食し
ない処理薬品を選択する場合の制約が少なく、該処理薬
品による弊害の生じ難いTFT製造プロセスを簡単に実現
できるという効果もある。
層内に埋め込まれたゲートバス配線上の絶縁膜とが同一
の構成材料からなるので、該絶縁層及び絶縁膜の形成後
の工程で用いる処理薬品として、これらの両方を侵食し
ない処理薬品を選択する場合の制約が少なく、該処理薬
品による弊害の生じ難いTFT製造プロセスを簡単に実現
できるという効果もある。
第１図は本発明の表示装置に用いられるアクティブマト
リクス基板の一実施例の平面図、第2A図及び第2B図はそ
れぞれ第１図のＡ−Ａ線及びＢ−Ｂ線に沿った断面図、
第3A図〜第3G図は第１図のアクティブマトリクス基板の
製造工程を示す図、第４図は従来のアクティブマトリク
ス基板の平面図、第５図は第４図のＶ−Ｖ線に沿った断
面図、第６図はゲートバス配線の改良例を示す断面図、
第７図は従来のアクティブマトリクス表示装置の断面図
である。 １……ガラス基板、２……ゲート電極、３……ゲートバ
ス配線、４……下部ゲート電極、５……上部ゲート電
極、６……陽極酸化膜、７……ゲート絶縁膜、８……半
導体層、９……保護膜、10……コンタクト層、11……ソ
ース電極、12……ソースバス配線、13……ドレイン電
極、14……絵素電極、16……絶縁層、17……溝、18……
TFT、19……下部ゲート配線、20……上部ゲート配線。
リクス基板の一実施例の平面図、第2A図及び第2B図はそ
れぞれ第１図のＡ−Ａ線及びＢ−Ｂ線に沿った断面図、
第3A図〜第3G図は第１図のアクティブマトリクス基板の
製造工程を示す図、第４図は従来のアクティブマトリク
ス基板の平面図、第５図は第４図のＶ−Ｖ線に沿った断
面図、第６図はゲートバス配線の改良例を示す断面図、
第７図は従来のアクティブマトリクス表示装置の断面図
である。 １……ガラス基板、２……ゲート電極、３……ゲートバ
ス配線、４……下部ゲート電極、５……上部ゲート電
極、６……陽極酸化膜、７……ゲート絶縁膜、８……半
導体層、９……保護膜、10……コンタクト層、11……ソ
ース電極、12……ソースバス配線、13……ドレイン電
極、14……絵素電極、16……絶縁層、17……溝、18……
TFT、19……下部ゲート配線、20……上部ゲート配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−235983（ＪＰ，Ａ) 特開 昭62−66665（ＪＰ，Ａ) 特開 昭62−193351（ＪＰ，Ａ)
Claims (1)
- 【請求項１】少なくとも一方が透光性を有する一対の基
板を有するとともに、該一対の基板の何れか一方の基板
内面に形成された、絶縁層と、マトリクス状に配された
絵素電極と、該絵素電極に接続された薄膜トランジスタ
と、該薄膜トランジスタに接続されたゲートバス配線と
を備えたアクティブマトリクス表示装置であって、 該ゲートバス配線が、下部ゲート配線と上部ゲート配線
とを有し、該絶縁層に形成された溝内に、該下部ゲート
配線と、該上部ゲート配線と、該上部ゲート配線上に設
けられた絶縁膜と、が形成されており、 該基板内面に形成された絶縁層と、該上部ゲート配線上
に設けられた絶縁膜とが同一の構成材料からなり、 該基板内面に形成された絶縁層の表面と該上部ゲート配
線上に設けられた絶縁膜の表面とは、その高さが一致し
ているアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22419389A JPH0820643B2 (ja) | 1989-08-29 | 1989-08-29 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22419389A JPH0820643B2 (ja) | 1989-08-29 | 1989-08-29 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0385530A JPH0385530A (ja) | 1991-04-10 |
| JPH0820643B2 true JPH0820643B2 (ja) | 1996-03-04 |
Family
ID=16809978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22419389A Expired - Lifetime JPH0820643B2 (ja) | 1989-08-29 | 1989-08-29 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820643B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486426B2 (ja) * | 1993-01-18 | 2004-01-13 | キヤノン株式会社 | 半導体装置及び液晶表示装置 |
| KR100731026B1 (ko) * | 2000-11-01 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 액정패널의 제조방법 |
| JP4877868B2 (ja) * | 2003-12-02 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US8742421B2 (en) | 2003-12-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| US7223641B2 (en) | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| JP4628040B2 (ja) | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
| KR102081599B1 (ko) * | 2013-06-28 | 2020-02-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266665A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 駆動回路基板の製造方法 |
| JPS62193351A (ja) * | 1986-02-19 | 1987-08-25 | Nec Corp | 遠方監視制御装置 |
| JPS63235983A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 薄膜トランジスタパネルの製造方法 |
-
1989
- 1989-08-29 JP JP22419389A patent/JPH0820643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0385530A (ja) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036370A (en) | Thin film semiconductor array device | |
| US6005648A (en) | Display device | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US5923390A (en) | Liquid crystal display with high aperture ratio and method for manufacturing the same | |
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
| US20030117535A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP3393420B2 (ja) | 半導体装置 | |
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2568654B2 (ja) | アクティブマトリクス基板 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |