KR100249015B1 - 트랜지스터의 형성 방법 - Google Patents
트랜지스터의 형성 방법 Download PDFInfo
- Publication number
- KR100249015B1 KR100249015B1 KR1019970066515A KR19970066515A KR100249015B1 KR 100249015 B1 KR100249015 B1 KR 100249015B1 KR 1019970066515 A KR1019970066515 A KR 1019970066515A KR 19970066515 A KR19970066515 A KR 19970066515A KR 100249015 B1 KR100249015 B1 KR 100249015B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- film
- gate
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 230000008719 thickening Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005676 thermoelectric effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 따른 트랜지스터의 형성 방법은 제 1 도전형을 갖는 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과, 상기 활성영역 상에 제 1 절연막, 식각정지막, 제 2 절연막을 형성하고 상기 제 2 절연막 및 식각정지막을 패터닝하여 상기 제 1 절연막의 소정 부분을 노출시키는 공정과, 상기 제 2 절연막 및 노출된 제 1 절연막 상에 불순물이 도핑된 다결정실리콘 및 제 3 절연막을 형성하고 상기 제 3 절연막, 다결정실리콘층, 제 2 절연막, 식각정지막 및 제 1 절연막을 순차적으로 식각하여 상기 활성영역 상에 게이트를 한정하는 공정과, 상기 제 3 절연막을 마스크로 사용하여 상기 반도체기판과 도전형이 다른 제 2 도전형의 불순물을 저농도로 이온주입하여 저농도 불순물영역을 형성하는 공정과, 상기 게이트 및 제 4 절연막의 측면에 측벽을 형성하는 공정과, 상기 제 3 절연막 및 측벽을 마스크로 사용하여 상기 저농도 불순물영역과 같은 제 2 도전형의 불순물을 고농도로 이온주입하여 고농도 불순물영역을 형성하는 공정을 구비한다. 따라서 본 발명에 따른 트랜지스터는 게이트의 불순물영역쪽 하부에 생기는 강한 전계를 완화하기 위해 게이트의 불순물영역쪽 하부의 게이트 산화막을 부분적으로 두껍게 형성하여 전계를 완화시킴으로서 핫 캐리어 효과를 개선시키는 잇점이 있다.
Description
본 발명은 트랜지스터의 형성 방법에 관한 것으로서, 특히, 핫 캐리어 효과를 개선하는 트랜지스터의 형성 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 됨에 따라 단위 소자의 크기 특히, 트랜지스터 소자의 크기가 미세해져서 집적도를 높이고 또한 동작 속도를 빠르게 하기 위해 트랜지스터의 채널을 줄여 매우 작게 제조하고 있다. 그러나, 이 때 내부에 강전계가 형성되고 이러한 강전계는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜서 게이트 산화막으로 주입시키는 핫 캐리어 효과(Hot-carrier effect)를 일으킨다. 그러므로, 소자의 크기가 작을 때 드레인에 강전계가 형성되는 것을 감소시키기 위해 채널 부근의 소오스와 드레인영역에는 전계를 감소시키고, 열전자효과를 감소시키기 위하여 저농도의 도핑을 하는 저도핑 드레인(Lightly Doped Drain : 이하, LDD라 칭함) 구조를 사용한다.
도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 형성 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 P형의 반도체기판(11) 상에 LOCOS(Local Oxide of Silicon : 이하, LOCOS라 칭함) 방법 등과 같은 통상적인 소자격리 방법으로 필드산화막(12)을 형성하여 상기 반도체기판(11)의 활성영역을 한정하고, 상기 필드산화막(12)이 형성된 반도체기판(11) 상에 열산화의 방법으로 게이트 산화막(13)을 형성하고, 이 게이트 산화막(13) 상에 불순물이 도핑된 다결정실리콘(Polysilicon)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 다결정실리콘층을 형성하고, 상기 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(17)을 형성한다. 그리고 상기 캡절연막(17), 다결정실리콘층 및 게이트 산화막(13)을 포토리쏘그래피(Photolithograpy) 방법으로 패터닝하여 상기 필드산화막(12)으로 한정된 반도체기판(11)의 활성영역 상에 잔류하는 게이트(15)를 형성한다.
그리고, 도 1b와 같이 상기 캡절연막(17)을 마스크로 사용하여 반도체기판(11)에 LDD 구조를 형성하기 위해 이 반도체기판(11)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입하여 LDD 구조를 형성하는 저농도 불순물영역(19)을 형성한다.
다음에는, 도 1c에 나타낸 바와 같이, 상기 게이트(15)와 저농도 불순물영역(19)이 형성된 반도체기판(11) 상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후 에치백(Etch-back) 공정을 행하여 게이트(15)의 측면에 측벽(Side-Wall : 21)을 형성한다. 그리고, 상기 게이트(15)와 측벽(21)을 마스크로 사용하여 반도체기판(11)의 노출된 부분에 상기 저농도 불순물영역(19)과 동일한 도전형의 불순물, 즉, N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인영역으로 이용되는 고농도 불순물영역(23)을 형성한다. 상기에서, 게이트(15) 하부의 불순물이 도핑되지 않은 부분은 채널 영역이 된다.
상술한 바와 같이 종래의 트랜지스터의 제조는 반도체기판에 게이트를 형성하고, 반도체기판과는 다른 전도형의 불순물을 저농도로 이온주입하여 저농도 불순물영역을 형성한 후, 게이트의 측면에 측벽을 형성하고, 상기 게이트와 측벽을 마스크로 사용하여 소오스 및 드레인 형성을 위해 저농도 불순물영역과 동일한 도전형의 불순물을 고농도로 이온주입하여 고농도 불순물영역을 형성하는 공정으로 이루어져 있다.
그러나, 종래 기술에 따라 제조된 트랜지스터는 고집적화에 인한 단위 소자 크기의 감소에 따라 채널 길이가 감소되어 게이트의 불순물영역쪽 하부에 전계의 세기가 크게되어 핫 캐리어 효과의 감소 효과가 떨어져 반도체소자의 신뢰성을 감소시키는 문제가 발생한다.
따라서, 본 발명의 목적은 핫 캐리어 효과의 감소를 통한 소자의 신뢰성을 향상시킬 수 있는 트랜지스터의 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 트랜지스터의 형성 방법은 제 1 도전형을 갖는 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과, 상기 활성영역 상에 제 1 절연막, 식각정지막, 제 2 절연막을 형성하고 상기 제 2 절연막 및 식각정지막을 패터닝하여 상기 제 1 절연막의 소정 부분을 노출시키는 공정과, 상기 제 2 절연막 및 노출된 제 1 절연막 상에 불순물이 도핑된 다결정실리콘 및 제 3 절연막을 형성하고 상기 제 3 절연막, 다결정실리콘층, 제 2 절연막, 식각정지막 및 제 1 절연막을 순차적으로 식각하여 상기 활성영역 상에 게이트를 한정하는 공정과, 상기 제 3 절연막을 마스크로 사용하여 상기 반도체기판과 도전형이 다른 제 2 도전형의 불순물을 저농도로 이온주입하여 저농도 불순물영역을 형성하는 공정과, 상기 게이트 및 제 4 절연막의 측면에 측벽을 형성하는 공정과, 상기 제 3 절연막 및 측벽을 마스크로 사용하여 상기 저농도 불순물영역과 같은 제 2 도전형의 불순물을 고농도로 이온주입하여 고농도 불순물영역을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 형성 방법을 도시하는 공정도.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 트랜지스터의 형성 방법을 도시하는 공정도.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞
31 : 반도체기판 33 : 제 1 절연막
34 : 식각정지막 35 : 제 2 절연막
36 : 자연 산화측벽 37 : 게이트
45 : 고농도 불순물영역
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 트랜지스터의 형성 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 P형의 반도체기판(31) 상에 LOCOS 방법 등과 같은 통상적인 소자격리 방법으로 필드산화막(32)을 형성하여 상기 반도체기판(31)의 활성영역을 한정하고, 상기 필드산화막(32)이 형성된 반도체기판(31) 상에 열산화의 방법으로 게이트 산화막인 제 1 절연막(33)을 형성하고, 이 제 1 절연막(33) 상에 상기 제 1 절연막(33)과 식각선택비가 다른 물질, 예를 들면 다결정실리콘을 얇게 증착하여 식각정지막(34)을 형성하고, 상기 식각정지막(34) 상에 전계를 감소시킬 산화실리콘을 증착하여 제 2 절연막(35)을 형성한다. 그리고, 상기 제 2 절연막(35) 상에 포토레지스트(36)를 도포하고, 노광 및 현상하여 상기 포토레지스트(36)의 소정 부분이 제거되어 상기 필드산화막(32)으로 한정된 반도체기판(31)의 활성영역과 대응하는 소정 부분의 제 2 절연막(35)을 노출시키는 포토레지스트(36) 패턴을 형성한다.
그리고, 도 2b에 나타낸 바와 같이 상기 잔존하는 포토레지스트(36) 패턴을 마스크로 사용하여 상기 제 2 절연막 및 식각정지막(35)(34)을 순차적으로 식각한다. 상기에서 제 2 절연막(35)을 식각하고, 상기 식각선택비가 다른 식각정지막(34)이 노출되면 상기 식각정지막(34)의 식각을 위해 식각 패턴을 바꾸므로 상기 게이트 절연막으로 사용되는 제 1 절연막(33)은 식각이 되지 않는다. 이때, 상기 식각정지막(34)으로 사용된 다결정실리콘층의 측면이 노출되면서 자연 산화가 이루어져 상기 식각정지막(34)의 측면에는 자연 산화측벽(36)이 형성된다. 그리고, 상기 제 2 절연막(35) 및 소정 부분 노출된 제 1 절연막(33) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 증착하여 다결정실리콘층을 형성하고, 상기 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막인 제 3 절연막(39)을 형성한다. 상기 제 3 절연막(39), 다결정실리콘층, 제 2 및 제 1 절연막(35)(33)을 포토리쏘그래피(Photolithograpy) 방법으로 패터닝하여 상기 필드산화막(32)으로 한정된 반도체기판(31)의 활성영역 상에 잔류하는 게이트(37)를 형성한다.
그리고, 도 2c와 같이 상기 캡절연막인 제 3 절연막(39)을 마스크로 사용하여 반도체기판(31)에 LDD 구조를 형성하기 위해 P형의 반도체기판(31)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입하여 LDD 구조를 형성하는 저농도 불순물영역(41)을 형성한다.
다음에는, 도 2d에 나타낸 바와 같이, 상기 게이트(37)와 저농도 불순물영역(41)이 형성된 반도체기판(31) 상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후 에치백 공정을 행하여 게이트(37)의 측면에 측벽(43)을 형성한다. 그리고, 상기 제 3 절연막(39)과 측벽(43)을 마스크로 사용하여 상기 반도체기판(31)의 노출된 부분에 상기 저농도 불순물영역(41)과 동일한 도전형의 불순물, 즉, N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인영역으로 이용되는 고농도 불순물영역(45)을 형성한다. 상기에서, 게이트(37) 하부의 불순물이 도핑되지 않은 부분은 채널 영역이 된다.
상술한 바와 같이 본 발명에서는 게이트의 불순물영역쪽 하부에 생기는 강한 전계를 완화하기 위해 제 1 산화막 상에 얇은 식각정지막을 형성하고, 상기 식각정지막 상에 다시 제 2 산화막을 형성하고, 상기 제 2 산화막 및 식각정지막을 패터닝하여 상기 게이트의 하부 불순물영역쪽의 게이트 산화막의 두께를 부분적으로 증가시키고, 상기 부분적으로 두께가 증가한 게이트 산화막 상에 게이트를 형성하고 저농도 이온주입 후, 상기 게이트의 측벽을 형성하고, 고농도 이온주입을 하여 LDD 구조의 트랜지스터를 형성하였다.
따라서 본 발명에 따른 트랜지스터는 게이트의 불순물영역쪽 하부에 생기는 강한 전계를 완화하기 위해 게이트의 불순물영역쪽 하부의 게이트 산화막을 부분적으로 두껍게 형성하여 전계를 완화시킴으로서 핫 캐리어 효과를 개선시키는 잇점이 있다.
Claims (2)
- 제 1 도전형을 갖는 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과,상기 활성영역 상에 제 1 절연막, 식각정지막, 제 2 절연막을 형성하고 상기 제 2 절연막 및 식각정지막을 패터닝하여 상기 제 1 절연막의 소정 부분을 노출시키는 공정과,상기 제 2 절연막 및 노출된 제 1 절연막 상에 불순물이 도핑된 다결정실리콘 및 제 3 절연막을 형성하고 상기 제 3 절연막, 다결정실리콘층, 제 2 절연막, 식각정지막 및 제 1 절연막을 순차적으로 식각하여 상기 활성영역 상에 게이트를 한정하는 공정과,상기 제 3 절연막을 마스크로 사용하여 상기 반도체기판과 도전형이 다른 제 2 도전형의 불순물을 저농도로 이온주입하여 저농도 불순물영역을 형성하는 공정과,상기 게이트 및 제 4 절연막의 측면에 측벽을 형성하는 공정과,상기 제 3 절연막 및 측벽을 마스크로 사용하여 상기 저농도 불순물영역과 같은 제 2 도전형의 불순물을 고농도로 이온주입하여 고농도 불순물영역을 형성하는 공정을 구비하는 트랜지스터의 형성 방법.
- 청구항 1에 있어서 상기 식각정지막으로 불순물이 도핑되지 않은 다결정실리콘을 사용하는 트랜지스터의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066515A KR100249015B1 (ko) | 1997-12-06 | 1997-12-06 | 트랜지스터의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066515A KR100249015B1 (ko) | 1997-12-06 | 1997-12-06 | 트랜지스터의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990047937A KR19990047937A (ko) | 1999-07-05 |
| KR100249015B1 true KR100249015B1 (ko) | 2000-03-15 |
Family
ID=19526631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970066515A Expired - Fee Related KR100249015B1 (ko) | 1997-12-06 | 1997-12-06 | 트랜지스터의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249015B1 (ko) |
-
1997
- 1997-12-06 KR KR1019970066515A patent/KR100249015B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990047937A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| US5759900A (en) | Method for manufacturing MOSFET | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR20050069170A (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR100249011B1 (ko) | 반도체장치의 모스소자 제조방법 | |
| KR19990026679A (ko) | 트랜지스터의 제조방법 | |
| KR100240095B1 (ko) | 반도체장치의 제조방법 | |
| KR100497221B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
| KR100202194B1 (ko) | 반도체장치의 제조방법 | |
| KR100231131B1 (ko) | 반도체장치의 제조방법 | |
| KR100236264B1 (ko) | 반도체장치의 제조방법 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100236265B1 (ko) | 반도체장치의 제조방법 | |
| KR19990009248A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 | |
| KR19990018405A (ko) | 반도체소자를 제조하기 위한 ldd 구조의 형성방법 | |
| KR19990040334A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971206 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19971206 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991218 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19991222 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19991223 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20021120 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031119 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041119 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051116 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061122 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071120 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081125 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091126 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |