KR100232993B1 - 반도체 레이저장치 및 그 제조방법 - Google Patents
반도체 레이저장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100232993B1 KR100232993B1 KR1019970002275A KR19970002275A KR100232993B1 KR 100232993 B1 KR100232993 B1 KR 100232993B1 KR 1019970002275 A KR1019970002275 A KR 1019970002275A KR 19970002275 A KR19970002275 A KR 19970002275A KR 100232993 B1 KR100232993 B1 KR 100232993B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- insulating film
- semiconductor laser
- laser device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
윈도우구조영역에서 수평방향의 광차폐가 되지 않고 비점극차가 생기고 있었다.
제 1도전형 반도체 기판1의 위에 차례로 결정성장된 제 1도전형 하부클래드층2, 활성층3, 제 2도전형 제 1상부클래드층4와 이 제 2도전형 제 1상부클래드층4의 위에 형성되어 스트라이프형 개구를 가지는 제 1의 절연막5과 이 제 1의 절연막5의 스트라이프형 개구부분7에 선택성장된 리지스트라이프 형상의 제 2도전형제 2상부클래드층10과 이 제 2도전형 제 2상부클래드층10의 측면부와 상기 제 1의 절연막5의 상부에 형성된 제 2의 절연막13을 구비하여 활성층3에서의 레이저공진기 단부면 근방에는 레이저광을 발하는 활성영역 보다도 밴드갭 에너지가 높은 윈도우구조영역을 가지는 구성으로 하였다.
Description
본 발명은 반도체 레이저장치 및 그 제조방법에 관한것으로 특히 단면 부분에 윈도우 구조가 있는 고출력 동작이 가능한 반도체 레이저장치 및 그 제조방법에 관한 것이다.
도 6은 종래의 반도체 레이저장치의 구조를 도시한 도면이고 도 6(a)는 반도체 레이저장치의 사시도, 도 6(b)는 도6(a)의 b-b 에서의 단면도, 즉 반도체 레이저장치의 공진기 길이방향의 단면도 도 6(c)는 도 6(a)의 c-c 선에 있어서의 단면도, 즉 반도체 레이저장치의 공진기 길이 방향에 대해서 수직인 방향의 단면도이다.
도면에 있어서 1는 n형 GaAs기판, 2는 두께가 1.5∼2㎛인 n형 Alx Ga1-XAs 하 클래드층(x = 0.5), 3은 AlyGa1-yAs(y = 0.05∼0.15)웰층(도시하지 않음)과 AlzGa1-zAs(z = 0.2∼0.35)배리어층(도시하지 않음)으로 구성되어 있는 양자우물구조활성층으로 상하에 두께 약35 nm의 상기 배리어층과 같은 조성의 광가이드층(도시하지 않음)을 구비하고 그 사이에 두께 10nm의 웰층과 두께 약10nm의 배리어층이 교대로합쳐저서 5층 즉 웰층3층과 배리어층2층이 적층되어서 구성되어 있다.
4는 두께가 0.05∼0.58m 인 p 형 AlrGa1-rAs(r= 0.5)제 1상부 클래드층, 10은 p 형 AlrGa1-rAs(r= 0.5)제 2상부클래드층으로 제 1상부 클래드층4와 제 2상부 클래드층10을 합친 두께는 약 1.5∼2.0㎛이다.
11은 두께가 0.5∼1.0㎛의 p형 GaAs 콘택층, 17은 프로톤 주입 영역, 15는 n측전극, 14는 p측전극, 18은 Si(실리콘)이온주입과 어닐링을 이용하여 형성된 Si 확산영역이다.
또, 이 반도체 레이저장치의 크기는 공진기 길이방향의 길이가 300∼600㎛m, 폭이 약300㎛이다.
다음에, 이 종래의 반도체 레이저장치의 제조방법에 관해서 설명한다.
도 7은 도 6에 나타낸 종래의 반도체 레이저장치의 제조방법을 나타내는 공정도면이고 도면에서 도 6과 동일한 부호는 동일 또는 상당하는 부분을 표시하며, 6은 스트라이프형의 제 1의 포토레지스트, 20은 제 2의 포토레지스트, 30은 활성영역을 표시하고 있다.
이 종래의 반도체 레이저장치는 다음과 같이 해서 제조된다.
우선, MOCVD 법등에 의해 성장 온도를 650-750℃, V/III 비를 50∼300, 성장속도를 1㎛/h의 성장조건하에서 웨이퍼형의 n형 GaAs 기판1상1에 하부 클래드층2, 양자우물구조층3, 제 1상부클래드층4를 차례로 에피택셜 결정성장시킨다.
이 성장후의 웨이퍼의 단면도를 도 7(a)에 나타낸다.
다음에, 이 제 1상부클래드층4표면에 포토레지스트를 도포하고 이것을 패터닝하여 도 7(b)에도시한 바와 같이 레지스트 공진기 길이 방향이되는 방향으로 신장하여 레이저 공진기 단부면이되는 위치에 이르지 않는 스트라이프형의 제 1의 포토레지스트6을 형성한다.
이 포토레지스트6과 반도체 레이저장치의 공진기 단부면이되는 위치와의 간격은 20㎛ 정도가 되도록하고 이 스트라이프형의 포토레지스트6의 레이저공진기 길이 방향으로 수직한 방향의 길이는 1.5-5㎛으로 한다.
계속해서, 해당 포토레지스트6를 마스크로서 제 1클래드층4의 상면에서 활성층3에 이르기 직전까지 Si의 이온주입을 한 후 포토레지스트6를 제거한다.
Si 이온주입시의 Si 도우즈량은 1??l013∼1??l015cm-2정도로 한다.
또한, 포토레지스트6의 하부의 영역에는 포토레지스트6이 마스크로서 작용하여 이 영역에의 이온주입을 방해하기때문에 Si 이온주입영역은 형성되지 않는다.
여기서, 포토레지스트6를 제거한 후, 활성층3의 디스오더를 하기위하여 어닐링을 한다.
활성층3의 디스오더는 이온주입한것만으로서는 발생하지 않는다.
요컨대, 어닐링에 의해 Si 원자를 결정중에서 확산시켜서 비로서 디스오더가 생긴다.
이러한 어닐링으로서는 웨이퍼를 As기압을 건 분위기하에서 700℃이상의 온도로 행하는 방법이 일반적이다.
이 결과, 도 7(c)에 도시한 바와 같이 Si 확산영역18이 형성되어 이 영역18내의 양자우물구조활성층3은 디스오더된다.
이 디스오더된 양자우물구조활성층3의 레이저공진기 단부면 근방이되는 영역이 윈도우 구조로서 기능하는 윈도우 구조 영역이된다.
또, 활성층3의 디스오더된 영역 이외의 부분은 활성영역이 된다.
다음에 도 7(d)에 도시한 바와 같이 제 1상부클래드층4상에 제 2상부클래드층10, 콘택층11를 차례로 에피택셜 재성장 시킨 후 콘택층11의 상면을 포토레지스트로 덮고 포토리소그래피 기술에 의해서 패터닝하여 도 7(e)에 도시한 바와 같이 상기 스트라이프형의 제 1의 포토레지스트6이 형성되어 있던 영역상에 해당 제 1의 포토레지스트6과 거의 같은 크기의 레이저공진기 길이 방향으로 신장하는 스트라이프형의 제 2의 포토레지스트20를 형성하여 그 포토레지스트20를 마스크로서 콘택층11의 상면에서 제 2상부클래드층10중에 피크가 위치하도록 프로톤 주입을 행한다.
이에 따라 콘택층11 및 제 2상부클래드층10에 프로톤 주입된 영역17이 형성되어 이 영역17이 고저항 영역이되어 전류블록층으로서 기능한다.
끝으로, 레지스트20를 제거한 후 콘택층11상에 p측 전극14를 형성하고 기판1측에 n측 전극15를 형성하여 벽개(劈開)에 의해 레이저공진기 단부면19를 형성하여 도 6에 나타내는 것과 같은 윈도우 구조를 구비한 반도체 레이저장치를 얻는다.
다음에, 도 6에 나타낸 종래의 윈도우 구조를 가지는 반도체 레이저장치의 동작을 이하에 설명한다.
p측 전극14측에 ??(정극), n측 전극15측에 ??(부극)가 되도록 전압을 인가하면, 홀(정공)은 p형 GaAs 콘택층11, p형 AlGaAs 제 2상부클래드층10, p형 Al GaAs 제 1상부클래드층4를 지나서 양자우물구조활성층3으로 또 전자는 n형 GaAs 반도체 기판1, n형 AlGaAs 클래드층2을 지나서 양자우물구조활성층3에 각각 주입되어 양자우물구조활성층3의 활성영역에서 전자와 홀의 재결합이 발생하고 양자우물층내에서 유전방출광이 생긴다.
그리고, 캐리어의 주입량을 충분히 높게 하여 도파로의 손실을 넘는 광이 발생하면 레이저발진이 생긴다.
한편, 프로톤 주입한 영역17은 주입에 의해 고저항이 되기때문에 이 영역은 전류가 흐르지 않는다.
즉, 프로톤 주입되어 있지 않은 스트라이프형의 부분만 전류는 흘러 이 영역에서 레이저발진이 생긴다.
다음에, 윈도우구조에 관해서 설명한다.
일반적으로, 0.75∼1.0㎛ 대의 파장의 레이저광을 발하는 AlGaAs 계의 반도체 레이저장치의 최대광출력은 단부면 파괴가 발생하는 광출력으로 결정된다. 이 단부면 파괴는 단부면 영역에서는 주입된 캐리어가 표면준위를 통해 비발광 재결합함으로 단부면 영역에서 캐리어가 감소하여 실효적인 밴드갭이 축소한 결과, 단부면근방으로 레이저광의 재흡수가 생겨 흡수에의한 열로 반도체 레이저장치를 구성하는 결정자체가 용융하여 레이저 공진기의 기능을 다하지 못하기때문이다.
따라서, 고광출력동작을 실현하기위해서는 보다 높은 광출력이라도 단부면파괴가 생기지 않는 연구가 필요하다.
이것을위해서는 단부면 영역에서 레이저광을 흡수하기 어렵게 하는 구조, 결국 레이저광에 대하여 "투명"이 되는 윈도우 구조가 대단히 유효하다.
여기서, 윈도우 구조란 레이저광을 발하는 활성층의 활성영역 보다도 밴드갭에너지가 높아지는 영역을 레이저공진기 단부면 근방에 설치하는 것으로 얻을 수 있는 것이다.
도 6에 나타낸 종래의 반도체 레이저장치에 있어서는 활성층3이 양자우물구조로 이루어지고 있기때문에 이러한 윈도우 구조가 Si 이온주입과 열처리공정(어닐링)으로 양자우물구조3의 디스오더를 이용하여 형성되어 있다.
도 8은 상기 디스오더를 설명하기위한 활성층3 근방의 알루미늄 조성비의 프로파일을 도시한 도면이고 도 8(a)는 디스오더하는 전의 양자우물구조 활성층3의 알루미늄조성비의 프로파일을, 도 8(b)는 디스오더한 후의 양자우물구조 활성층3의 알루미늄 조성비의 프로파일을 각각 표시하고 있다.
도 8에 있어서, 도 6과 동일한 부호는 동일 또는 상당하는 부분을 나타내고 있으며 21,22 및 23은 각각 활성층3의 웰층, 배리어층 및 광 가이드층을 표시하고 있다.
또, 도면에 있어서 세로축은 A1 조성비를 표시하며 가로축은 하부클래드층2, 활성층3 및 상부클래드층4의 결정 성장 방향의 높이 위치를 표시하며 A12는 웰층21의 알루미늄조성비, A11은 배리어층22 및 광가이드층23의 알루미늄조성비, A13는 디스오더된 후의 활성층3의 알루미늄 조성비를 보이고 있다.
도 8(a)에 표시하는 것과같은 양자우물 구조활성층3에 Si를 이온주입 과 어닐링을 사용하여 확산시키면 이들의 확산에 따라 웰층21과 배리어층22를 구성하는 원자가 혼합되어 도 8(b)에 도시한 바와 같이 이 확산된 영역이 디스오더된다.
이 결과, 디스오더된 양자우물구조활성층3의 알루미늄 조성비는 배리어층22, 및 광 가이드층23의 알루미늄 조성비A11과 거의 같은 알루미늄 조성비Al3가되어 활성층3의 실효적인 밴드갭 에너지는 배리어층22, 광가이드층23과 거의 같은 값이 된다.
따라서 도 6에 표시된 종래의 반도체 레이저장치에 있어서는 양자우물구조 활성층3의 디스오더된 영역의 실효적인 밴드갭 에너지가 디스오더 되어 있지 않은 활성층3의 실효적인 밴드갭 에너지 보다 커지기때문에 양자우물구조 활성층3의 디스오더된 영역이 레이저광에 대하여 "투명"인 윈도우구조로서 기능하게되어 양자우물구조 활성층3의 레이저 공진기 단부면의 근방의 영역이 윈도우구조영역이 된다.
이러한 윈도우구조반도체 레이저장치에서는 윈도우의 효과로 윈도우가 없는 반도체 레이저장치와 비교하여 COD 레벨이 향상 하기때문에 50mW 이상의 고출력 동작에 있어서도 장기에 걸쳐서 안정하게 동작할 수 있다.
상기 종래의 윈도우구조를 가지는 반도체 레이저장치에 있어서의 활성영역의 광차폐는 n형 GaAs 기판1에 대하여 수직방향에서는 양자우물구조 활성층3과 n형 AlGaAs 하부클래드층2와 p형 AlGaAs 제 1상부클래드층4의 굴절율차에 의해서 행하고 있다.
따라서, 소자내에서는 수직방향의 광차폐는 양단면 전체에 걸쳐 유효하게 행해진다.
한편, n형 GaAs 기판1에 대하여 수평방향에서는 p형 AlGaAs 제 2상부클래드층10에 있어서의 프로톤주입영역17이 고저항의 전류블록층으로서의 기능을 발휘함으로써 활성영역의 유폐가 행하여진다.
그렇지만, 단부면근방의 윈도우 영역에서는 윈도우 형성과 동시에 디스오더된 영역이 수평방향으로 넓어지고 있기때문에 수평방향의 광차폐가 되지 않는다.
따라서, 레이저광은 도파로가 없어진 부분으로부터 회절효과에 의해 넓어지기때문에 수직방향에서는 단부면으로부터 넓어지지만 수평방향은 윈도우 영역이 시작되는 부분으로부터 넓어진다.
양자의 차는 비점극차라고 칭하며 렌즈로 집광할 때에 수평방향과 수직방향에서 초점의 위치가 달라 작은 스폿사이즈로 조을 수 없기때문에 광 디스크용이든지 파이버에 집광하는 용도에 이용하기 어렵다는 문제가 있었다.
그런데, 도 9는 종래의 다른 리지형 반도체 레이저장치의 제조방법을 표시하며 이 리지반도체레디저장치는 다음과 같이 하여 제조된다.
즉, 도 9(a)에 도시한 바와 같이 우선, 반도체 기판1상에 하부클래드층2, 활성층3, 상부클래드층4, 제 1콘택층11를 차례로 결정 성장한 후 제 1콘택층11상에 SiO2등의 스트라이프형의 마스크200을 형성한다.
이어서 도 9(b)에 도시한 바와 같이 이 마스크200을 사용하여 제 1콘택층11및 상부클래드층4를 소정의 깊이까지 웨트 에칭하여 리지를 성형한다.
그리고 도9(c)에 도시한 바와 같이 에칭 제거한 영역에 전류블록층17,170을 매립형성한다.
끝으로 마스크200을 제거한 후 전체면에 제 2콘택층을 형성하여 이 제 2콘택층상과 기판1의 이면에 각각 전극을 형성함으로 리지형의 반도체 레이저장치가 제조된다.
그렇지만 상기한 제조방법으로서는 리지도파로가 웨트에칭에 의해 성형되기때문에 리지부분 이외의 상부클래드층4의 층두께, 소위 잔여 두께를 재현성 좋게 형성하는 것이 곤란하며 이 층두께가 변동하여 수평방향의 광차폐에 악영향을 준다고 하는 문제가 있었다.
본 발명의 목적은 상기 문제점을 감안하여 이루어진 것으로 수평방향의 광차폐가 양호하며 더구나, 비점극차가 없는 윈도우 구조를 가지는 고출력 동작이 가능한 반도체 레이저장치 및 그 제조방법을 제공하는 것에 있다.
본 발명에 관한 반도체 레이저장치는 제 1도전형 반도체 기판의 위에 차례로 배치된 제 1도전형하부클래드층, 활성층, 제 2도전 형제 1상부클래드층과, 이 제 2도전형제 1상부클래드층의 위에 형성되며 스트라이프형 개구를 가지는 제 1의 절연막과 이 제 1의 절연막의 스트라이프형 개구부분에 선택 성장된 리지스트라이프 형상의 제 2도전형제 2상부클래드층과, 이 제 2도전형제 2상부클래드층의 측면부와 상기제 1의 절연막의 상부에 형성된 제 2의 절연막을 구비하고, 싱기 리지스트라이프형상의 제 2도전형 제 2상부클래드층에 대응하는 상기 활성층의 영역이 단부면을 가지고 레이저공진기가되는 반도체 레이저장치에 있어서,
상기활성층에서의 레이저공진기 단부면근방에는 레이저광을 발하는 활성 영역 보다도 밴드갭 에너지가 높은 윈도우구조 영역을 가지는 것을 특징으로 한다.
본 발명에 관한 반도체 레이저장치는 상기한 반도체 레이저장치에 있어서 상기제 2도전형 제 1상부클래드층상에 제 2도전형의 표면 보호층을 형성하여 이룬것을 특징으로 한다.
본 발명에 관한 반도체 레이저장치의 제조방법은 제 1도전형 반도체 기판상에 제 1도전형하부클래드층, 활성층, 제 2도전형제 1상부클래드층의 각층을 에피택셜결정성장하는 공정과 상기 공정후 제 2도전형 제 1상부클래드층상에 제 1의 절연막을 성막하고 이 제 1의 절연막표면에 스트라이프형의 포토레지스트를 형성하는 공정과, 상기 공정에서 형성한 포토레지스트를 마스크로서 제 1의 절연막의 상면에서 활성층에 이르기 진전까지 불순물의 이온주입을 하고 나서 포토레지스트를 제거한 후 어닐링을 하여 활성층의 디스오더을 하여 윈도우구조 영역을 형성하는 공정과, 상기 공정후 윈도우구조 영역을 포함해서 제 1의 절연막중에 스트라이프형의 개구를 설치하며 이 개구를 설치한 제 1의 절연막을 선택 성장 마스크로서 제 2도전형 제 1상부클래드층상에 제 2도전형 제 2상부클래드층, 콘택층을 에피택셜 성장하여 리지를 형성하는 공정과, 상기 공정후 웨이퍼표면에 제 2의 절연막을 성막하여 이 제 2의 절연막중의 리지 상부의 부분을 제거한 후 이 리지상부 및 제 1도전형 반도체 기판의 이면에 각각 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명에 관한 반도체 레이저장치의 제조방법은 상기한 반도체 레이저장치의 제조방법에 있어서 상기 제 1도전형 반도체 기판상에 제 1도전형하부클래드층, 활성층, 제 2도전형 제 1상부클래드층의 에피택셜결정성장에 계속하여,제 2도전형 제 1상부클래드층상에 제 2도전형의 표면보호층을 결정성장하는 것을 특징으로 한다.
도 1은 본 발명의 실시의 형태 1에 있어서의 반도체 레이저장치를 나타내는 사시도(a)및 단면도(b).
도 2는 실시의 형태 1에 있어서의 반도체 레이저장치의 제조방법을 나타내는 공정도.
도 3은 본 발명의 실시의 형태 2에 있어서의 반도체 레이저장치를 나타내는 단면도.
도 4는 실시의 형태 1에 있어서의 양자우물구조활성층의 알루미늄 조성비의 프로파일.
도 5는 발명의 실시의 형태 3에 있어서의 반도체 레이저장치의 양자우물활성층의 알루미늄조성비의 프로파일.
도 6은 종래의 반도체 레이저장치를 나타내는 사시도(a) 및 단면도(b)(c).
도 7은 도 6에 나타내는 종래의 반도체 레이저장치의 제조방법을 나타내는 공정도.
도 8은 도 6에 나타내는 종래의 반도체 레이저에 있어서의 디스오더하는 전의 양자우물구조활성층3의 알루미늄조성비의 프로파일(a)및 디스오더한 후의 양자우물구조활성층3의 알루미늄조성비의 프로파일(b).
도 9는 종래의 다른 반도체 레이저장치의 제조방법을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : n형 GaAs기판 2 : n형 Al0.5Ga0.5As하부클래드층
3 : 양자우물구조활성층 4 : p형 Al0.5Ga0.5As 제 1상부클래드층
5 : 제 1절연막 6 : 스트라이프형의 포토레지스트
7 : 제 1절연막중의 스트라이프형개구
8 : Si주입된 윈도우영역
9 : 레이저공진기 단부면 근방에 형성된 윈도우구조영역
10 : p형 Al0.5Ga0.5As 제 2상부클래드층
11 : p형 GaAs 콘택층 12 : 리지
13 : 제 2절연막 14 : p측전극
15 : n측전극 16 : p형 GaAs 표면보호층
17 : 프로톤주입영역 18 : Si확산영역
19 : 레이저공진기단부면 20 : 제 2의 포토레지스트
21 : 양자우물구조활성층중의 웰층
22 : 양자우물구조활성층중의 배리어층
23 : 양자우물구조활성층중의 광가이드층
30 : 활성영역 170 : 제 2전류블록층
200 : 마스크
<발명의실시의형태>
실시의 형태 1.
도 1은 본 발명의 제 1의 실시의 형태 1에의한 반도체 레이저장치를 나타내고 있으며 도 1(a)는 이 실시의 형태 1에 있어서의 반도체 레이저장치의 사시도, 도 1(b)는 공진기 방향에서의 리지부분의 단면도이다.
이 실시의 형태 1에 있어서의 반도체 레이저장치는 이하의 구조를 가진다.
즉, n형 GaAs 반도체 기판1상에 n형A10.5Ga0.5As 하부클래드층2, 양자우물구조활성층3, p형A10.5Ga0.5As 제 1상부클래드층4가 결정성장되어 있다.
양자우물구조 활성층3의 레이저 공진기 단부면근 방에는 Si 등의 이온주입후에 어닐링에 의해 디스오더된 윈도우구조영역8이 형성되어 있다.
또한, 이온주입은 Si 이온 이외로 Zn(아연)이온등 그 밖의 것을 사용할 수 있다.
p형A10.5Ga0.5As 제 1상부클래드층4상에는, 단면이 사다리꼴형상의 p형A10.5Ga0.5As 제 2상부클래드층10과, 이 p형A10.5Ga0.5As 제 2상부클래드층10위에에 p형 GaAs 콘택층11이 형성되어 있다.
이 p형A10.5Ga0.5As 제 2상부클래드층10은, 상기 활성층3에서 발생한 광의 도파로되는 리지를 형성하고 있다.
이 리지의 양측의 p형A10.5Ga0.5As 제 1상부클래드층4상에는 제 1절연막5가 형성되어 있고 이 제 1절연막5상과 리지의 측면부에는 제 2절연막13이 형성되어 있다.
그리고, p형 GaAs 콘택층11과 제 2절연막13의 위에 p측 전극14가 형성되어 있고 또, 기판1의 이면에 n측 전극15가 형성되어 있다.
상기 각 층의 층두께는 n형A10.5Ga0.5As 하부클래드층2가 1.5∼2㎛, 양자우물구조활성층3이 약 1㎛, p형A10.5Ga0.5As 제 1상부클래드층4가 0.05∼0.5㎛, 제 1절연막5가 0.03∼0.2㎛, p형A10.5Ga0.5As 제 2상부클래드층10이 1.5∼2㎛, p형 GaAs 콘택층11이 0.5∼1㎛, 제 2절연막13이 0.03∼0.2㎛이다.
다음에, 상기양자우물구조 활성층3의 구조를 설명한다.
도 4는 상기 양자우물구조 활성층3의 활성 영역에서의 알루미늄 조성비의 프로파일을 나타낸다.
동 도면을 참조하여 양자우물구조활성층3은 두께 8nm의 Al0.1Ga0.9As 웰층21과 두께10nm의 A10.35Ga0.65As 배리어층22으로 구성되어 있고 그 상하에 두께30 nm의 상기 배리어층 22와 똑 같은 조성의 A10.35Ga0.65As 광가이드층23을 구비한다.
즉, 양자우물구조활성층3은 광가이드층23의 사이에, 3층의 웰층21 과 2층의 배리어층22가 교대로합쳐서 5층적층된 것이고 0.78㎛의 파장의 광을 발진한다.
또, 이 양자우물구조활성층3의 레이저 단부면 근방에 있어서의 윈도우구조 영역에서는 도 8(b)에 도시한 바와 같이 양자우물구조 활성층3의 알루미늄 조성비는 디스오더되어 배리어층22와 광 가이드층23의 알루미늄 조성비와 거의 같이 되어있다.
따라서, 이 디스오더된 윈도우구조 영역의 실효적인 밴드갭 에너지는 디스오더되어 있지 않은 활성 영역의 실효적인 밴드갭 에너지 보다 커져 양자우물구조 활성층3의 레이저 단부면근방은 활성 영역에서 발생한 레이저광에 대하여 "투명"인 윈도우구조로서 기능하는 것이된다.
다음에 이 실시의 형태 1의 반도체 레이저장치의 제조방법에 관해서 설명한다.
도 2는 실시의 형태 1에의한 반도체 레이저장치의 제조방법을 나타내는 공정도면이고 실시의 형태 1에 관한 반도체 레이저장치는 이하의 공정에 의해 제조된다.
우선, 도 2(a)에 도시한 바와 같이 MOCVD 법등에 의해 성장온도를 650∼750℃, V/IlI 비를 50∼300, 성장속도를 1㎛/h의 성장조건에서 n형 GaAs 반도체 기판1상에 n형 Al0.5Ga0.5As클래드층2, 양자우물구조활성층3, p형 A10.5Ga0.5As 제 1클래드층4의 각층을 에피택셜결정성장한다.
다음에 도 2(b)에 도시한 바와 같이 결정 성장후 웨이퍼 표면에 제 1의 절연막5을 성막한다.
성막방법으로서는 열CVD 등이 일반적이지만, 기타 적의 원하는 방법을 사용할 수 있다.
그리고, 도 2(c)에 도시한 바와 같이 이 제 1의 절연막5 표면에 포토레지스트를 도포하고 이것을 패터닝하여 레이저 공진기 길이방향이되는 방향으로 신장하여 레이저공진기 단부면이되는 위치에 도달치않는 스트라이프형의 포토레지스트6를 형성한다.
이 포토레지스트6과 반도체 레이저 장치의 공진기 단부면이되는 위치와의 간격은 20㎛ 정도가 되도록하고 이 스트라이프형의 포토레지스트6의 레이저공진기 길이 방향으로 수직한 방향의 길이는 1.5∼5㎛으로 한다.
또, 이 포토레지스트의 사이즈는 적의 변경하는 것이 가능하다.
계속해서, 도 2(c)에 도시한 바와 같이 해당 포토레지스트6를 마스크로서 제 1의 절연막5의 상면에서 활성층3에 도달하기 직전 까지 Si 이온주입을 한다. Si 이온주입시의 Si 도우즈량은 1??l013∼1??l015cm-2정도로 한다.
포토레지스트6의 하부의 영역에는 포토레지스트6이 마스크로서 작용하여 이 영역에의 이온주입을 방해하기때문에 Si 이온주입 영역은 형성되지 않는다. 또한, 이 이온주입은 Si 이온 이외에 Zn(아연)등을 사용하는 것도 가능하다.
그리고, 포토레지스트6를 제거한 후 활성층3의 디스오더을 하기위하여 어닐링을 한다.
이 활성층3의 디스오더는 이온주입한것만으로는 발생하지 않으며 어닐링에 의해 Si 원자를 결정속에서 확산시키므로 비로서 디스오더가 생긴다.
이러한 어닐링으로서는 웨이퍼를 As 압에 건 분위기하에서 700℃ 이상의 온도로 열처리하는 방법이 일반적이다.
이 결과 Si 이온주입 영역의 양자우물구조 활성층3은 디스오더된다.
이 디스오더된 양자우물구조 활성층3의 레이저 공진기 단부면 근방이되는 영역이 상술과같이 윈도우구조로서 기능하는 윈도우구조 영역8이된다.
다음에, 도 2(d)의 사시도에 도시한 바와 같이 제 1의 절연막5중에 스트라이프형의 개구7를 설치한다.
이 개구는 포토레지스트6과는 달리, 윈도우영역8도 포함시켜 설정된다.
해당 스트라이프형의 제 1의 절연막5를 선택성장 마스크로서 p형 A10.5Ga0.5As 제 2상부클래드층10, p형 GaAs 콘택층11를 차례로 에피택셜 재성장한다. 이 때, 개구부7에는 도 2(e)에 나타내는 것 같은 단면이 사다리꼴형상을 가지는 리지12가 형성되지만, 제 1의 절연막5위에는 결정 성장은 생기지 않는다.
그리고 2 도2(f)에 도시한 바와 같이, 웨이퍼 전체면에 제 1의 절연막5의 성막시와 마찬가지의 수단인 열CVD 등으로 제 2의 절연막13을 성막한 후 포토리소그래피기술과 절연막 에칭기술에 의해서 리지 상부의 제 2의 절연막13을 제거하여 p형 GaAs 콘택층11를 노출시킨다.
이어서, 이 p형 GaAs 콘택층11상에 p측 전극14를 형성하여 또, n형 GaAs 기판1측에 n전극 15을 형성한 후 벽개에 의해 레이저 공진기 단부면을 형성함으로 도 1에 나타내는 것과 같은 윈도우구조를 구비한 반도체 레이저장치를 얻을 수 있다.
다음에, 실시의 형태 1의 윈도우구조를 가지는 반도체 레이저장치의 작용효과에 관해서 설명한다.
이 반도체 레이저장치에 있어서의 활성영역의 광차폐는 n형 GaAs 기판1에 대하여 수직방향에서는 양자우물구조 활성층3과 n형 AlGaAs 하부클래드층2와 p형 AlGaAs 제 1상부클래드층4의 굴절율차에 의해서 행하고 있다.
따라서, 소자내에서는 수직방향의 광차폐는 양단면 사이 전체에 걸쳐서 유효하게 행해진다.
한편, 도 6에 나타내는 종래의 반도체 레이저장치의 구조로 문제가된 윈도우영역에서의 수평방향의 광차폐에 관해서는 실시의 형태 1의 반도체 레이저장치에서, 도 1(b)에서 분명한 바와 같이 리지도파로가되는 p형 A10.5Ga0.5As제 2상부클래드층10이 윈도우영역까지 도달하고 있다.
따라서, 이 실시의 형태 1의 반도체 레이저장치는 수평방향의 광차폐가 윈도우영역까지 완전히 행해지고 있다.
즉, 리지도파로에서는 리지부분 바로 아래의 활성층3과 리지부분이외에서의 활성층3에 있어서의 실효적인 굴절율차에 의해 수평방향에 굴절율차가 생겨, 이에 따라 수평방향의 광차폐가 실현된다.
이러한 구조를 가지는 실시의 형태 1에 있어서의 반도체 레이저장치에 의하면 레이저광은 수평, 수직방향 공히 레이저 단부면으로부터 넓어지기 때문에 비점극차는 통상의 윈도우구조가 없는 반도체 레이저장치와 동등한 것를 얻을 수 있고 광 디스크든지 파이버등의 집광 하는 용도에 있어서도 유효하게 이용할 수 있는 반도체 레이저장치를 실현할 수있게 된다.
한편, 도 9에 나타내는 종래의 리지도파로를 가지는 반도체 레이저장치는 리지도파로는 웨트에칭에 의해 형성하고 있었기 때문에 리지부분 이외의 p형 Al0.5Ga0.5As 제 1상부클래드층4의 층두께, 소위 잔여 두께를 재현성좋게 형성하는 것이 곤란했다. 그렇지만 이 실시의 형태 1에 있어서의 제조방법과같이(도 2참조.),선택 성장에 의해 리지12를 형성함으로서 웨트 에칭으로 형성하고 있는 잔여 두께는 p형 Al0.5Ga0.5As 제 1상부클래드층4의 결정성장시에서의 층두께에 일치한다.
따라서, 이 실시의 형태 1의 반도체 레이저 장치의 제조방법에 의하면 층두께의 조정을 웨트 에칭 보다 용이한 결정성장에 의해 행하고 있기 때문에, 층두께의 재현성·균일성등이 좋고 원하는 잔여 두께를 확실히 유지할 수 있어 그 결과 리지부에 있어서의 수평방향의 광차폐를 설계대로 행하여 레이저 특성이 우수한 반도체 레이저 장치를 실현할 수 있다.
실시의 형태 2.
도 3은 본 발명의 실시의 형태 2의 반도체 레이저장치의 단면도를 나타낸다.
이 실시의 형태 2에 있어서의 반도체 레이저장치는 p형 Al0.5Ga0.5As 제 1클래드층4상에 표면보호층16을 설치한 구조를 가지고 있으며 상기 실시의 형태 1의 에피택셜구조에 p형 GaAs 표면보호층16을 삽입한 것이다.
요컨대 실시의 형태 1로서는 제 1회째의 성장후는 웨이퍼표면은 p형 Al0.5Ga0.5As제 1클래드층4로 되어있지만, A1을 포함한 p 형 Al0.5Ga0.5As 제 1클래드층4는 산화되기 쉬운 경향이 있다.
따라서 실시의 형태 2와같이 p형 Al0.5Ga0.5As 제 1클래드층4표면에 p형 GaAs 표면보호층16을 설치하므로서 산화에 어렵지 않은 제 2회째의 결정성장시에 품질 보다 우수한 결정를 얻을 수 있기때문에, 레이저 특성이 안정하고 또 신뢰성에도 우수한 반도체 레이저 장치를 얻을 수 있다고 하는 이점이 있다.
실시의 형태 3.
본 발명의 실시의 형태 3에 있어서의 반도체 레이저장치는, 상기실시의 형태 1, 2의 반도체 레이저장치에 사용한 AlGaAs 양자우물구조활성층3 대신에 0.98㎛파장의 광을 발진하는 InGaAs 양자우물구조활성층으로 하는 것이다.
도 5에 도시한 바와 같이 이 InGaAs 양자우물구조활성층은 두께 30nm의 A10.2Ga0.8As 로 이루어지는 광차폐 가이드층23의 사이에, 두께 8nm의 InGaAs 로 이루어지는 웰층21과 두께약 20 nm의 Al0.2Ga0.8As 로 이루어지는 배리어층22를 교대로 합쳐서 3층 즉2층의 웰층 21과 일층의 배리어층 22가 적층된 것이다.
또, 이 실시의 형태 3에 있어서의 반도체 레이저장치의 그 밖의 구조는 상기한 실시의 형태 1, 2의 것과 마찬가지이다.
또, 본 발명은 상기 실시의 형태에 한정되지 않는다.
예컨데 실시의 형태 1∼3의 반도체 레이저장치에 사용한 양자우물구조활성층3을, AlGaInP/GaInP 양자우물구조활성층등, 기타 여러가지의 양자우물구조활성층으로서도 된다.
또, 상기 실시의 형태 1∼3에 있어서의 n 형Ga As 기판을 p형으로 하여 각층의 도전형을 역의 것을 사용하는 것, 그위에 p 형 GaAs 콘택층11를 형성하는 일없이 p측전극14를 설치하는 것등, 적당한 변경을 가하는 것이 가능하다.
본 발명에 관한 반도체 레이저장치에 의하면 제 1도전형 반도체 기판의 위에 차례로 배치된 제 1도전형하부클래드층, 활성층, 제 2도전형제 1상부클래드층과, 이 제 2도전형제 1상부클래드층의 위에 형성되어 스트라이프형 개구를 가지는 제 1의 절연막과, 이 제 1의 절연막의 스트라이프형 개구 부분에 선택성장된 리지스트라이프형상의 제 2도전형제 2상부클래드층과, 이 제 2도전형제 2상부클래드층의 측면부와 상기 제 1의 절연막의 상부에 형성된 제 2의 절연막을 구비하고 상기 리지스트라이프형상의 제 2도전형제 2상부클레드층에 대응하는 상기 활성층의 영역이 단부면를 가지고 레이저 공진기가되는 번도체레이저장치에있어서, 상기 활성층에 있어서의 레이저공진기 단부면 근방에는 레이저광을 발하는 활성영역 보다도 밴드갭 에너지가 높은 윈도우구조영역을 가지기때문에 리지부 이외의 제 1상부클래드층의 층두께를 설계대로 형성할 수 있기때문에, 수평방향의 광차폐에 악영향을 주지 않고 더구나 비점극차는 통상의 윈도우구조가 없는 반도체 레이저장치와 동등인 것를 얻을 수 있기위때문에 광 디스크든지 파이버등의 집광하는 용도에 유효하게 이용할 수 있는 반도체 레이저장치를 실현할 수 있다고 하는 효과가 있다.
본 발명에 관한 반도체 레이저장치에 의하면 상기한 반도체 레이저장치에 있어서 상기 제 2도전형 제 1상부클래드층상에 제 2도전형의 표면보호층을 형성하여 이루기때문에 상기한 효과에 덧붙여 제 2도전형 제 1상부클래드층이 산화하기어렵고 더구나 표면보호층상의 제 2도전형제 2상부클래드층도 품질의 보다 우수한 결정를 얻을 수 있기때문에 레이저 특성에 우수하며 또한 신뢰성이 높은 반도체 레이저 장치를 실현할 수 있다고 하는 효과가 있다.
본 발명에 관한 반도체 레이저장치의 제조방법에 의하면, 제 1도전형 반도체 기판상에, 제 1도전형하부클래드층, 활성층, 제 2도전형제 1상부클래드층의 각층을 에피택셜결정성장하는 공정과, 상기공정후, 제 2도전형제 1상부클래드층상에 제 1의 절연막을 성막하고 이 제 1의 절연막표면에 스트라이프형의 포토레지스트를 형성하는 공정과, 상기 공정에서 형성한 포토레지스트를 마스크로서 제 1의 절연막의 상면에서 활성층에 도달하는 직전까지 불순물의 이온주입을 하고 나서 포토레지스트를 제거한 후, 어닐링을 하여 활성층의 디스오더을 하며 윈도우 구조 영역을 형성하는 공정과, 상기공정후 윈도우구조 영역을 포함해서 제 1의 절연막중에 스트라이프형의 개구를 설치하며 이 개구를 설치한 제 1의 절연막을 선택성장마스크로서 제 2도전형 제 1상부클래드층상에, 제 2도전형제 2상부클래드층, 콘택층을 에피택셜성장하여 리지를 형성하는 공정과, 상기 공정후, 웨이퍼표면에 제 2의 절연막을 성막하여 이 제 2의 절연막중의 리지상부의 부분을 제거한 후 이 리지상부 및 제 1도전형 반도체 기판의 이면에 각각전극을 형성하는 공정을 구비하고 있기때문에 선택성장에 의해 리지를 형성함으로 리지부분 이외의 제 1상부클래드층의 층두께, 소위 잔여 두께를 재현성 좋게 형성할 수 있으므로 수평 방향의 광차폐가 양호하고 더구나 리지가 윈도우 영역까지 형성되기때문에 비점극차가 없는 반도체 레이저장치를 제조할 수 있다고 하는 효과가 있다.
본 발명에 관한 반도체 레이저장치의 제조방법에 의하면 상기한 반도체 레이저장치의 제조방법에 있어서, 상기제 1도전형 반도체 기판상에 제 1도전형하부클래드층, 활성층, 제 2도전형제 1상부클래드층의 에피택셜결정성장에 계속하여 제 2도전형제 1상부클래드층상에 제 2도전형의 표면보호층을 결정성장하기때문에, 제 2도전형제 1상부클래드층이 산화하기 어렵고 더구나 제 2회째의 결정 성장시에 품질의 보다 우수한 결정를 얻을 수 있기때문에 레이저특성이 우수하여 또 신뢰성이 높은 반도체 레이저장치를 제조할 수 있다고 하는 효과가 있다.
Claims (3)
- 제 1도전형 반도체 기판의 위에 차례로 배치된 제 1도전형 하부 클래드층, 활성층, 제 2도전형제 1상부 클래드층과,이 제 2도전형 제 1상부 클래드층의 위에 형성되며 스트라이프형 개구가 있는 제 1의 절연막과,이 제 1의 절연막의 스트라이프형 개구부분에 선택성장된 리지 스트라이프형상의 제 2도전형 제 2상부 클래드층과,이 제 2도전형 제 2상부 클래드층의 측면부와 상기 제 1의 절연막의 상부에 형성된 제 2의 절연막을 구비하고,상기 리지 스트라이프 형상의 제 2도전형 제 2상부클래드층에 대응하는 상기 활성층의 영역이 단부면을 가지고 레이저공진기를 이룬 반도체 레이저장치에 있어서,상기 활성층에 있어서의 레이저공진기 단부면 근방에는 레이저광을 발하는 활성영역 보다도 밴드갭 에너지가 높은 윈도우 구조 영역을 가지는 것을 특징으로 하는 반도체 레이저장치.
- 제 1 항에 있어서,상기 제 2도전형 제 1상 클래드층상에 제 2도전형의 표면 보호층을 형성하여 이루는 것을 특징으로 하는 반도체 레이저장치.
- 제 1도전형 반도체 기판상에 제 1도전형 하부 클래드층, 활성층, 제 2도전형 제 1상부 클래드층의 각 층을 에피택셜 결정 성장하는 공정과,상기 공정후 제 2도전형 제 1상 클래드층상에 제 1의 절연막을 성막하고 이 제 1의 절연막 표면에 스트라이프형의 포토레지스트를 형성하는 공정과,상기 공정에서 형성한 포토레지스트를 마스크로서 제 1의 절연막의 상면에서 활성층에 달하는 직전까지 불순물의 이온주입을 하고 나서 포토레지스트를 제거한 후 어닐링을 하고 활성층의 디스오더을 하여 윈도우 구조영역을 형성하는 공정과,상기 공정후 윈도우 구조영역을 포함해서 제 1의 절연막중에 스트라이프형의 개구를 설치하고 이 개구를 설치한 제 1의 절연막을 선택 성장 마스크로서 제 2도전형 제 1상부 클래드층상에 제 2도전형 제 2상부 클래드층 콘택층을 에피택셜성장하여 리지를 형성하는 공정과,상기 공정후 웨이퍼 표면에 제 2의 절연막을 성막하고 이 제 2의 절연막중의 리지 상부의 부분을 제거한 후 이 리지상부 및 제 1도전형 반도체 기판의 이면에 각각 전극을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 레이저장치의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP88556 | 1996-04-10 | ||
JP08855696A JP3682336B2 (ja) | 1996-04-10 | 1996-04-10 | 半導体レーザ装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100232993B1 true KR100232993B1 (ko) | 1999-12-01 |
Family
ID=13946151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970002275A KR100232993B1 (ko) | 1996-04-10 | 1997-01-27 | 반도체 레이저장치 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5825797A (ko) |
EP (1) | EP0801450A3 (ko) |
JP (1) | JP3682336B2 (ko) |
KR (1) | KR100232993B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040092764A (ko) * | 2003-04-29 | 2004-11-04 | 삼성전자주식회사 | 자기정렬을 이용한 반도체 레이저 다이오드 및 그 제조방법 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3387076B2 (ja) * | 1997-01-07 | 2003-03-17 | 住友電気工業株式会社 | 半導体レーザ及びその製造方法 |
JP2001244566A (ja) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | 半導体光素子及びその製造方法 |
JP2002124733A (ja) * | 2000-08-09 | 2002-04-26 | Furukawa Electric Co Ltd:The | 半導体レーザダイオード |
JP2002185077A (ja) | 2000-12-14 | 2002-06-28 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
JP3849758B2 (ja) * | 2001-04-12 | 2006-11-22 | ソニー株式会社 | 半導体レーザ素子 |
US7116692B2 (en) * | 2001-12-11 | 2006-10-03 | Rohm Co., Ltd. | Semiconductor laser and method of producing the same |
JP2003273464A (ja) * | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | リッジ導波路型半導体レーザ装置 |
JP4601904B2 (ja) * | 2003-01-30 | 2010-12-22 | 三菱電機株式会社 | 半導体レーザ装置 |
JP4472278B2 (ja) * | 2003-06-26 | 2010-06-02 | 三菱電機株式会社 | 半導体レーザ素子 |
US20060165143A1 (en) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor laser device and manufacturing method thereof |
JP4905125B2 (ja) * | 2006-01-26 | 2012-03-28 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子及びその製造方法 |
DE102008025922B4 (de) * | 2008-05-30 | 2020-02-06 | Osram Opto Semiconductors Gmbh | Kantenemittierender Halbleiterlaser mit Phasenstruktur |
CN111357158B (zh) | 2017-11-17 | 2022-08-30 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN110061414A (zh) * | 2019-04-02 | 2019-07-26 | 苏州长光华芯光电技术有限公司 | 一种半导体激光器芯片 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0314281A (ja) * | 1989-06-13 | 1991-01-22 | Nec Corp | 窓付自己整合型半導体レーザ及びその製造方法 |
JPH03131083A (ja) * | 1989-10-17 | 1991-06-04 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
JP3129779B2 (ja) * | 1991-08-30 | 2001-01-31 | 株式会社東芝 | 半導体レーザ装置 |
JPH05121822A (ja) * | 1991-09-17 | 1993-05-18 | Fuji Xerox Co Ltd | 半導体レーザ装置の製造方法 |
JP3071031B2 (ja) * | 1992-04-23 | 2000-07-31 | 三洋電機株式会社 | 半導体レーザ装置 |
DE69308977T2 (de) * | 1992-09-25 | 1997-10-09 | Furukawa Electric Co Ltd | Halbleiterlaservorrichtung |
JPH0773139B2 (ja) * | 1993-01-26 | 1995-08-02 | 日本電気株式会社 | 面発光半導体レーザ |
JPH06326407A (ja) * | 1993-03-18 | 1994-11-25 | Fujitsu Ltd | 半導体レーザ |
JPH06302906A (ja) * | 1993-04-12 | 1994-10-28 | Mitsubishi Electric Corp | 半導体レーザ及びその製造方法 |
JP2746065B2 (ja) * | 1993-07-29 | 1998-04-28 | 日本電気株式会社 | 光半導体素子の製造方法 |
JPH0750448A (ja) * | 1993-08-04 | 1995-02-21 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
JPH07226566A (ja) * | 1994-02-10 | 1995-08-22 | Nec Corp | 量子井戸半導体レーザおよびその製造方法 |
JPH07263811A (ja) * | 1994-03-25 | 1995-10-13 | Hitachi Ltd | 半導体レーザ装置 |
US5559819A (en) * | 1994-04-19 | 1996-09-24 | Nippondenso Co., Ltd. | Semiconductor laser device |
-
1996
- 1996-04-10 JP JP08855696A patent/JP3682336B2/ja not_active Expired - Fee Related
- 1996-12-20 US US08/772,671 patent/US5825797A/en not_active Expired - Lifetime
-
1997
- 1997-01-13 EP EP97100421A patent/EP0801450A3/en not_active Ceased
- 1997-01-27 KR KR1019970002275A patent/KR100232993B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040092764A (ko) * | 2003-04-29 | 2004-11-04 | 삼성전자주식회사 | 자기정렬을 이용한 반도체 레이저 다이오드 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3682336B2 (ja) | 2005-08-10 |
EP0801450A2 (en) | 1997-10-15 |
EP0801450A3 (en) | 1999-02-17 |
US5825797A (en) | 1998-10-20 |
JPH09283839A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5469457A (en) | Semiconductor laser with COD preventing disordered regions | |
US5764669A (en) | Semiconductor laser including disordered window regions | |
KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
US5661743A (en) | Semiconductor laser | |
US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
KR100509616B1 (ko) | 반도체 레이저 소자 및 그의 제조방법 | |
JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
JPH08111560A (ja) | 半導体レーザ装置及びその製造方法 | |
US20030016712A1 (en) | Semiconductor laser element | |
US5786234A (en) | Method of fabricating semiconductor laser | |
JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP4011640B2 (ja) | 半導体レーザ,及び半導体レーザの製造方法 | |
JP2003142774A (ja) | 半導体レーザ装置及びその製造方法 | |
US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
KR100417096B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
US6671301B1 (en) | Semiconductor device and method for producing the same | |
JPH11354886A (ja) | 半導体レーザおよびその製造方法 | |
KR100372479B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
JP3229085B2 (ja) | 半導体レーザ装置,及びその製造方法 | |
JP2001053381A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
JP3208177B2 (ja) | 半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110811 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |