JP3387076B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP3387076B2 JP3387076B2 JP00073097A JP73097A JP3387076B2 JP 3387076 B2 JP3387076 B2 JP 3387076B2 JP 00073097 A JP00073097 A JP 00073097A JP 73097 A JP73097 A JP 73097A JP 3387076 B2 JP3387076 B2 JP 3387076B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- conductivity type
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/3413—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising partially disordered wells or barriers
- H01S5/3414—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising partially disordered wells or barriers by vacancy induced interdiffusion
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザに関
し、特に共振器の一端に窓構造を設けることにより高出
力化を実現する半導体レーザに関する。
し、特に共振器の一端に窓構造を設けることにより高出
力化を実現する半導体レーザに関する。
【０００２】
【従来の技術】高出力の半導体レーザを実現するため
に、量子井戸活性層を有する共振器の光出射端の近傍に
窓構造を設け、この光出射端における光学損傷を防止す
ることによって高出力化を図るものが知られている。
に、量子井戸活性層を有する共振器の光出射端の近傍に
窓構造を設け、この光出射端における光学損傷を防止す
ることによって高出力化を図るものが知られている。
【０００３】例えば、特開平７−５８４０２号に開示さ
れた半導体レーザは、量子井戸構造を有するファブリペ
ロー型の半導体レーザの共振器端面の近傍に不純物を導
入することにより、無秩序化（ディスオーダリング）し
た窓構造が形成されている。即ち、ＧａＩｎＰもしくは
ＡｌＧａＩｎＰ結晶材料を所定条件下で成長させること
により自然超格子構造の活性層を形成し、更に、この活
性層を有する共振器の光出射端の領域にＺｎ等の不純物
を導入することにより、超格子構造が無秩序化されて成
る窓構造を形成している。この窓構造の領域の禁制帯幅
は無秩序化されていない領域の禁制帯幅よりも大きくな
るため、半導体レーザの高出力時に生じる光学損傷（Ｃ
ＯＤ：Catastrophic Optical Damage）を抑制して、高
出力化を実現している。
れた半導体レーザは、量子井戸構造を有するファブリペ
ロー型の半導体レーザの共振器端面の近傍に不純物を導
入することにより、無秩序化（ディスオーダリング）し
た窓構造が形成されている。即ち、ＧａＩｎＰもしくは
ＡｌＧａＩｎＰ結晶材料を所定条件下で成長させること
により自然超格子構造の活性層を形成し、更に、この活
性層を有する共振器の光出射端の領域にＺｎ等の不純物
を導入することにより、超格子構造が無秩序化されて成
る窓構造を形成している。この窓構造の領域の禁制帯幅
は無秩序化されていない領域の禁制帯幅よりも大きくな
るため、半導体レーザの高出力時に生じる光学損傷（Ｃ
ＯＤ：Catastrophic Optical Damage）を抑制して、高
出力化を実現している。
【０００４】米国特許（USP 4,845,725）に開示された
窓構造を有する半導体レーザは、注入された不純物（Ｓ
ｉ，Ｚｎ，Ｓｎ）を表面からＭＱＷ活性層まで拡散させ
て、井戸層と障壁層の相互拡散を引き起こすことによ
り、その部分のＭＱＷの禁制帯幅を大きくした窓構造を
実現している。この窓構造は、光の導波モードが徐々に
広がるような透明光導波路層としての機能も有している
ため、レーザ光の遠視野像を小さくする働きがある。
窓構造を有する半導体レーザは、注入された不純物（Ｓ
ｉ，Ｚｎ，Ｓｎ）を表面からＭＱＷ活性層まで拡散させ
て、井戸層と障壁層の相互拡散を引き起こすことによ
り、その部分のＭＱＷの禁制帯幅を大きくした窓構造を
実現している。この窓構造は、光の導波モードが徐々に
広がるような透明光導波路層としての機能も有している
ため、レーザ光の遠視野像を小さくする働きがある。
【０００５】特公平６−４８７４２号に開示された半導
体レーザは、ＡｌＧａＡｓ系半導体レーザであり、Ｚｎ
を超格子活性層まで拡散させることにより、組成が平均
化された超格子が形成されている。この領域は、内部活
性層よりも禁制帯幅が大きく、且つ屈折率の大きい層と
なっている。
体レーザは、ＡｌＧａＡｓ系半導体レーザであり、Ｚｎ
を超格子活性層まで拡散させることにより、組成が平均
化された超格子が形成されている。この領域は、内部活
性層よりも禁制帯幅が大きく、且つ屈折率の大きい層と
なっている。
【０００６】
【発明が解決しようとする課題】このように、従来の窓
構造を有する半導体レーザは、不純物を導入して自然超
格子を無秩序化して窓構造を形成するもの（特開平７−
５８４０２号）と、不純物を導入して量子井戸層の井戸
層と障壁層間の拡散を起こすことにより窓構造を形成す
るもの（ＵＳＰ４，８４５，７２５、特公平６−４８７
４２号）が知られている。しかし、これらの半導体レー
ザは、窓構造の中に、窓構造を形成するために導入した
不純物が存在するため、光がその不純物により吸収され
てしまい、レーザの性能が低下するという問題があっ
た。また、この不純物のためにレーザ端面近傍のリーク
電流が増加し、そのリーク電流に起因したキャリアの非
発光再結合の際に放出されるエネルギーによって酸化反
応が加速されるため、レーザ端面が変質して、信頼性が
低下するという問題もあった。また、不純物の導入にイ
オン注入を用いる場合には、注入による結晶の損傷が導
入されるため、信頼性の低下を招く原因となっていた。
構造を有する半導体レーザは、不純物を導入して自然超
格子を無秩序化して窓構造を形成するもの（特開平７−
５８４０２号）と、不純物を導入して量子井戸層の井戸
層と障壁層間の拡散を起こすことにより窓構造を形成す
るもの（ＵＳＰ４，８４５，７２５、特公平６−４８７
４２号）が知られている。しかし、これらの半導体レー
ザは、窓構造の中に、窓構造を形成するために導入した
不純物が存在するため、光がその不純物により吸収され
てしまい、レーザの性能が低下するという問題があっ
た。また、この不純物のためにレーザ端面近傍のリーク
電流が増加し、そのリーク電流に起因したキャリアの非
発光再結合の際に放出されるエネルギーによって酸化反
応が加速されるため、レーザ端面が変質して、信頼性が
低下するという問題もあった。また、不純物の導入にイ
オン注入を用いる場合には、注入による結晶の損傷が導
入されるため、信頼性の低下を招く原因となっていた。
【０００７】本発明は、このような従来の半導体レーザ
とは異なる窓構造を備えることによって、高信頼性及び
高出力化等を実現し得る新規な構造の半導体レーザとそ
の製造方法を提供することを目的とする。
とは異なる窓構造を備えることによって、高信頼性及び
高出力化等を実現し得る新規な構造の半導体レーザとそ
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体レーザ
は、第１導電型の半導体基板上に順に成長された第１導
電型のクラッド層と、少なくとも１層の量子井戸層を有
する活性層と、第２導電型のクラッド層とを備え、前記
半導体基板の劈開面を共振器の二つの面とする構造を備
えた半導体レーザであって、前記劈開面のうちの少なく
とも一方の劈開面近傍の前記第２導電型のクラッド層の
一部領域には不純物原子が導入され、且つ前記活性層の
前記一方の劈開面近傍には前記不純物が導入されず、前
記量子井戸層の井戸層と障壁層が混晶化した構造を備え
ることとした。
は、第１導電型の半導体基板上に順に成長された第１導
電型のクラッド層と、少なくとも１層の量子井戸層を有
する活性層と、第２導電型のクラッド層とを備え、前記
半導体基板の劈開面を共振器の二つの面とする構造を備
えた半導体レーザであって、前記劈開面のうちの少なく
とも一方の劈開面近傍の前記第２導電型のクラッド層の
一部領域には不純物原子が導入され、且つ前記活性層の
前記一方の劈開面近傍には前記不純物が導入されず、前
記量子井戸層の井戸層と障壁層が混晶化した構造を備え
ることとした。
【０００９】
【作用】前記不純物原子そのものは活性層までは拡散さ
れず、空孔のみが拡散している。この空孔のみの拡散に
より活性層の所定領域中に、量子井戸層の井戸層と障壁
層間の相互拡散によって混晶化された窓構造が形成さ
れ、高出力時の光学損傷を抑制する。これにより、長時
間の高出力動作が達成される。
れず、空孔のみが拡散している。この空孔のみの拡散に
より活性層の所定領域中に、量子井戸層の井戸層と障壁
層間の相互拡散によって混晶化された窓構造が形成さ
れ、高出力時の光学損傷を抑制する。これにより、長時
間の高出力動作が達成される。
【００１０】
【発明の実施の形態】以下、本発明による半導体レーザ
の実施の形態を図面を参照しながら説明する。図１は半
導体レーザを形成するための半導体レーザ製造用基板の
縦断面図、図２はその基板上に複数の半導体レーザを形
成するための配置図、図３ないし図１４は半導体レーザ
の製造工程を説明するための縦断面図である。尚、図５
ないし図１１の各図において、図（ｂ）は図（ａ）中の
仮想線ＢＢに沿った縦断面、図（ａ）は図（ｂ）中の仮
想線ＣＣに沿った縦断面の構造を示す。
の実施の形態を図面を参照しながら説明する。図１は半
導体レーザを形成するための半導体レーザ製造用基板の
縦断面図、図２はその基板上に複数の半導体レーザを形
成するための配置図、図３ないし図１４は半導体レーザ
の製造工程を説明するための縦断面図である。尚、図５
ないし図１１の各図において、図（ｂ）は図（ａ）中の
仮想線ＢＢに沿った縦断面、図（ａ）は図（ｂ）中の仮
想線ＣＣに沿った縦断面の構造を示す。
【００１１】この半導体レーザの製造工程では、まず、
Ｓｉをドープしたｎ型ＧａＡｓ基板上に所定の半導体層
を成長して成る半導体レーザ製造用基板を製造し、この
半導体レーザ製造用基板に複数個の半導体レーザチップ
を一括形成している。
Ｓｉをドープしたｎ型ＧａＡｓ基板上に所定の半導体層
を成長して成る半導体レーザ製造用基板を製造し、この
半導体レーザ製造用基板に複数個の半導体レーザチップ
を一括形成している。
【００１２】即ち、図１の縦断面図に示すように、Ｓｉ
（シリコン）をドープしたｎ型ＧａＡｓ（００１）基板
２上に、有機金属気相成長法（以下、ＯＭＶＰＥ法とい
う）により、Ｓｉをドープしたｎ型ＧａＡｓバッファ層
４と、Ｓｉをドープしたｎ型ＧａＩｎＰ下部クラッド層
６と、量子井戸活性層８と、Ｚｎ（亜鉛）をドープした
ｐ型ＧａＩｎＰ第１上部クラッド層１０と、Ｚｎをドー
プしたｐ型ＧａＡｓエッチストップ層１２と、Ｚｎをド
ープしたｐ型ＧａＩｎＰ第２上部クラッド層１４を順に
成長することによって、前記半導体レーザ製造用基板を
形成する。更に、前記の量子井戸活性層８は、ｎ型Ｇａ
ＩｎＰ下部クラッド層６上に順に成長されたアンドープ
ＧａＩｎＡｓＰ層８ａとアンドープＩｎＧａＡｓ層８ｂ
及びアンドープＧａＩｎＡｓＰ層８ｃの３層により単一
量子井戸構造を実現し、また、ｐ型ＧａＩｎＰ第１上部
クラッド層１０とｐ型ＧａＩｎＰ第２上部クラッド層１
４は自然超格子と成るように、これらの上部クラッド層
１０，１４の成長条件が設定される。
（シリコン）をドープしたｎ型ＧａＡｓ（００１）基板
２上に、有機金属気相成長法（以下、ＯＭＶＰＥ法とい
う）により、Ｓｉをドープしたｎ型ＧａＡｓバッファ層
４と、Ｓｉをドープしたｎ型ＧａＩｎＰ下部クラッド層
６と、量子井戸活性層８と、Ｚｎ（亜鉛）をドープした
ｐ型ＧａＩｎＰ第１上部クラッド層１０と、Ｚｎをドー
プしたｐ型ＧａＡｓエッチストップ層１２と、Ｚｎをド
ープしたｐ型ＧａＩｎＰ第２上部クラッド層１４を順に
成長することによって、前記半導体レーザ製造用基板を
形成する。更に、前記の量子井戸活性層８は、ｎ型Ｇａ
ＩｎＰ下部クラッド層６上に順に成長されたアンドープ
ＧａＩｎＡｓＰ層８ａとアンドープＩｎＧａＡｓ層８ｂ
及びアンドープＧａＩｎＡｓＰ層８ｃの３層により単一
量子井戸構造を実現し、また、ｐ型ＧａＩｎＰ第１上部
クラッド層１０とｐ型ＧａＩｎＰ第２上部クラッド層１
４は自然超格子と成るように、これらの上部クラッド層
１０，１４の成長条件が設定される。
【００１３】夫々の膜厚は、ｎ型ＧａＡｓバッファ層４
が０．２μｍ、ｎ型ＧａＩｎＰクラッド層６が１．５μ
ｍ、ＧａＩｎＡｓＰ層８ａが４７ｎｍ、ＧａＩｎＡｓ層
８ｂが８ｎｍ、ＧａＩｎＡｓＰ層８ｃが４７ｎｍ、ｐ型
ＧａＩｎＰ第１上部クラッド層１０が０．５μｍ、ｐ型
ＧａＡｓエッチストップ層１２が１０ｎｍ、ｐ型ＧａＩ
ｎＰ第２上部クラッド層１４が１μｍに設定されてい
る。
が０．２μｍ、ｎ型ＧａＩｎＰクラッド層６が１．５μ
ｍ、ＧａＩｎＡｓＰ層８ａが４７ｎｍ、ＧａＩｎＡｓ層
８ｂが８ｎｍ、ＧａＩｎＡｓＰ層８ｃが４７ｎｍ、ｐ型
ＧａＩｎＰ第１上部クラッド層１０が０．５μｍ、ｐ型
ＧａＡｓエッチストップ層１２が１０ｎｍ、ｐ型ＧａＩ
ｎＰ第２上部クラッド層１４が１μｍに設定されてい
る。
【００１４】かかる構造を有する半導体レーザ製造用基
板を用いて、図２のチップ配置図に示すように、８ｍｍ
×８ｍｍの正方形の領域内に、夫々横４００μｍ×縦１
ｍｍの大きさの半導体レーザを合計１６０個一括形成す
る。各半導体レーザの共振器を縦方向（半導体レーザ製
造用基板の［１１０］方向）に沿って形成することと
し、各共振器の片側（同図中の仮想線Ａに沿った部分）
に窓構造を有する光出射端面を形成し、各共振器の反対
側（同図中の仮想線Ｄに沿った部分）に反射面を形成
し、仮想線Ａ，Ｄ，Ｅに沿って劈開することにより、複
数個の半導体レーザを形成している。
板を用いて、図２のチップ配置図に示すように、８ｍｍ
×８ｍｍの正方形の領域内に、夫々横４００μｍ×縦１
ｍｍの大きさの半導体レーザを合計１６０個一括形成す
る。各半導体レーザの共振器を縦方向（半導体レーザ製
造用基板の［１１０］方向）に沿って形成することと
し、各共振器の片側（同図中の仮想線Ａに沿った部分）
に窓構造を有する光出射端面を形成し、各共振器の反対
側（同図中の仮想線Ｄに沿った部分）に反射面を形成
し、仮想線Ａ，Ｄ，Ｅに沿って劈開することにより、複
数個の半導体レーザを形成している。
【００１５】次に、図３〜図１４に基づいて製造工程を
詳述する。図３において、半導体レーザ製造用基板のｐ
型ＧａＩｎＰ第２上部クラッド層１４の表面上に厚さ約
１．３μｍのレジスト１８を塗布し、更に窓構造を形成
するための領域のレジストを［１−１０］方向に４０μ
ｍ幅で除去するようにパターニングを行う。尚、４０μ
ｍ幅で窓構造を形成するのは、後述の劈開工程において
レーザの出射端面を形成するときに劈開位置を高精度で
制御することが難しいためであり、劈開位置のズレを見
込んでこの幅に形成している。このレジスト１８をマス
クとして、窓構造を形成するための領域にＮ（窒素）イ
オンを注入することにより、イオン注入領域Ｘを形成す
る。尚、このイオン注入は、イオン種14Ｎ+ 、注入エネ
ルギー１５０ＫｅＶ、ドーズ量１×１０14ｃｍ-2、チル
ト角度７°の条件下で行われる。
詳述する。図３において、半導体レーザ製造用基板のｐ
型ＧａＩｎＰ第２上部クラッド層１４の表面上に厚さ約
１．３μｍのレジスト１８を塗布し、更に窓構造を形成
するための領域のレジストを［１−１０］方向に４０μ
ｍ幅で除去するようにパターニングを行う。尚、４０μ
ｍ幅で窓構造を形成するのは、後述の劈開工程において
レーザの出射端面を形成するときに劈開位置を高精度で
制御することが難しいためであり、劈開位置のズレを見
込んでこの幅に形成している。このレジスト１８をマス
クとして、窓構造を形成するための領域にＮ（窒素）イ
オンを注入することにより、イオン注入領域Ｘを形成す
る。尚、このイオン注入は、イオン種14Ｎ+ 、注入エネ
ルギー１５０ＫｅＶ、ドーズ量１×１０14ｃｍ-2、チル
ト角度７°の条件下で行われる。
【００１６】この注入条件でイオン注入領域Ｘを形成す
ると、Ｎイオンの飛程（Ｒｐ）が約０．３１μｍとなる
ため、ｐ型ＧａＩｎＰ第２上部クラッド層１４の上半分
程度の領域に、このＮイオン注入によって多数の空孔な
どの格子欠陥が導入される。また、Ｎイオンはｐ型Ｇａ
ＩｎＰ第２上部クラッド層１４の深さ約０．６μｍ程度
のところまでで止まり、ｐ型ＧａＡｓエッチストップ層
１２には到達しないイオン注入領域Ｘが形成される。
尚、必ずしもＮイオンを注入する必要はなく、空孔を導
入することができるイオンであればよいが、ここでは、
各種の実験の結果、Ｎイオンが窓構造を形成するのに好
適であるという結論を得たので、Ｎイオン注入を行って
いる。
ると、Ｎイオンの飛程（Ｒｐ）が約０．３１μｍとなる
ため、ｐ型ＧａＩｎＰ第２上部クラッド層１４の上半分
程度の領域に、このＮイオン注入によって多数の空孔な
どの格子欠陥が導入される。また、Ｎイオンはｐ型Ｇａ
ＩｎＰ第２上部クラッド層１４の深さ約０．６μｍ程度
のところまでで止まり、ｐ型ＧａＡｓエッチストップ層
１２には到達しないイオン注入領域Ｘが形成される。
尚、必ずしもＮイオンを注入する必要はなく、空孔を導
入することができるイオンであればよいが、ここでは、
各種の実験の結果、Ｎイオンが窓構造を形成するのに好
適であるという結論を得たので、Ｎイオン注入を行って
いる。
【００１７】また、このイオン注入条件も、適応可能な
条件でのアニールにおいて（このアニール条件の詳細は
後述する）所定領域の量子井戸の井戸層と障壁層との相
互拡散を促進して十分な禁制帯幅が得られるように空孔
が導入される条件であり、更に不純物が量子井戸活性層
には注入されず且つ前記アニールによっても量子井戸活
性層内にはその不純物が拡散しないような条件で行えば
よい。よって、前記のイオン注入条件は一例であり、こ
の条件に限るものではない。
条件でのアニールにおいて（このアニール条件の詳細は
後述する）所定領域の量子井戸の井戸層と障壁層との相
互拡散を促進して十分な禁制帯幅が得られるように空孔
が導入される条件であり、更に不純物が量子井戸活性層
には注入されず且つ前記アニールによっても量子井戸活
性層内にはその不純物が拡散しないような条件で行えば
よい。よって、前記のイオン注入条件は一例であり、こ
の条件に限るものではない。
【００１８】次に、図４に示すように、レジスト１８を
除去した後、ｐ−ＣＶＤ法によりｐ型ＧａＩｎＰ第２上
部クラッド層１４の表面全体にＳｉＮ膜２０を堆積さ
せ、このＳｉＮ膜２０を保護膜として、ランプアニール
により温度８５０℃で１５秒間の熱処理を行う。この熱
処理は短時間アニールであるため、イオン注入領域Ｘの
Ｎイオンは若干拡散するものの、ｐ型ＧａＡｓエッチス
トップ層１２までは拡散しない。一方、拡散速度の大き
な空孔は容易に拡散するため、前記Ｎイオン注入によっ
て空孔が導入された近傍の拡散が選択的に増大すること
になり、イオン注入領域Ｘ下の量子井戸活性層８のＧａ
ＩｎＡｓ井戸層とＧａＩｎＡｓＰ障壁層間においてのみ
選択的な相互拡散が生じる。即ち、量子井戸活性層８の
井戸層と障壁層が混晶化する。その結果、混晶化した領
域８difの禁制帯幅が約３０ｍｅＶ増大する。そして、
この禁制帯幅が増大した領域８difが窓構造となる。ま
た、イオン注入領域Ｘのｐ型ＧａＩｎＰ上部クラッド層
１０，１４では、空孔の拡散により自然超格子の規則的
な構造が壊れ、その禁制帯幅が５０ｍｅＶ増大する。
除去した後、ｐ−ＣＶＤ法によりｐ型ＧａＩｎＰ第２上
部クラッド層１４の表面全体にＳｉＮ膜２０を堆積さ
せ、このＳｉＮ膜２０を保護膜として、ランプアニール
により温度８５０℃で１５秒間の熱処理を行う。この熱
処理は短時間アニールであるため、イオン注入領域Ｘの
Ｎイオンは若干拡散するものの、ｐ型ＧａＡｓエッチス
トップ層１２までは拡散しない。一方、拡散速度の大き
な空孔は容易に拡散するため、前記Ｎイオン注入によっ
て空孔が導入された近傍の拡散が選択的に増大すること
になり、イオン注入領域Ｘ下の量子井戸活性層８のＧａ
ＩｎＡｓ井戸層とＧａＩｎＡｓＰ障壁層間においてのみ
選択的な相互拡散が生じる。即ち、量子井戸活性層８の
井戸層と障壁層が混晶化する。その結果、混晶化した領
域８difの禁制帯幅が約３０ｍｅＶ増大する。そして、
この禁制帯幅が増大した領域８difが窓構造となる。ま
た、イオン注入領域Ｘのｐ型ＧａＩｎＰ上部クラッド層
１０，１４では、空孔の拡散により自然超格子の規則的
な構造が壊れ、その禁制帯幅が５０ｍｅＶ増大する。
【００１９】アニール条件は、理想的には、窓構造を形
成するために所定領域の量子井戸層の井戸層と障壁層間
の相互拡散を増大させて、十分な禁制帯幅の増大が得ら
れること（第１の条件）、及び所定領域以外の領域にお
いてレーザの性能や信頼性を劣化させるような構造の変
化がないこと（第２の条件）、更にイオン注入によって
生じた結晶の損傷を回復すること（第３の条件）の、３
条件を満足することが望ましい。本発明は、前者の２条
件を満足しており、且つ第３の条件については、半導体
レーザの性能に悪影響を与えない程度の損傷が残留する
アニール条件でも適応可能である。即ち、損傷が通電時
に拡大しないような構造を形成する。レーザ駆動時の電
流に起因したキャリアが結晶の損傷領域に流入すると、
そのキャリアの再結合のエネルギーによって、極めてゆ
っくりではあるが損傷の度合いが増すと共に、損傷領域
が拡大する。そのため、長時間の通電後には半導体レー
ザの特性が悪化してしまう。逆に、キャリアが損傷領域
に流入しない構造にすれば、損傷の拡大は抑制できる。
成するために所定領域の量子井戸層の井戸層と障壁層間
の相互拡散を増大させて、十分な禁制帯幅の増大が得ら
れること（第１の条件）、及び所定領域以外の領域にお
いてレーザの性能や信頼性を劣化させるような構造の変
化がないこと（第２の条件）、更にイオン注入によって
生じた結晶の損傷を回復すること（第３の条件）の、３
条件を満足することが望ましい。本発明は、前者の２条
件を満足しており、且つ第３の条件については、半導体
レーザの性能に悪影響を与えない程度の損傷が残留する
アニール条件でも適応可能である。即ち、損傷が通電時
に拡大しないような構造を形成する。レーザ駆動時の電
流に起因したキャリアが結晶の損傷領域に流入すると、
そのキャリアの再結合のエネルギーによって、極めてゆ
っくりではあるが損傷の度合いが増すと共に、損傷領域
が拡大する。そのため、長時間の通電後には半導体レー
ザの特性が悪化してしまう。逆に、キャリアが損傷領域
に流入しない構造にすれば、損傷の拡大は抑制できる。
【００２０】そこで、本実施の形態においては、Ｎイオ
ン注入による損傷領域より若干広い領域において、その
注入により生じた空孔がアニールにより拡散し、そのた
め自然超格子の規則性が崩されて禁制帯幅が広がった領
域１４disが存在する。この領域１４disにおいては禁制
帯幅が拡がっているため、この領域１４dis以外のｐ型
ＧａＩｎＰ第２上部クラッド層１４からのキャリアの流
入が抑制される。即ち、損傷領域へのキャリアの拡散が
抑制される。前述の如く、ｐ型ＧａＩｎＰ第１上部クラ
ッド層１０においても自然超格子の規則性が崩されて禁
制帯幅が拡がった領域１０disが存在するが、これは最
初のＯＭＶＰＥ法による成長の時に成長条件の設定を容
易にするため、ｐ型ＧａＩｎＰ第１上部クラッド層１０
とｐ型ＧａＩｎＰ第２上部クラッド層１４の成長条件を
同じにしたためであり、領域１０disが形成されること
は損傷領域へのキャリアの拡散を抑制するための必要条
件ではない。
ン注入による損傷領域より若干広い領域において、その
注入により生じた空孔がアニールにより拡散し、そのた
め自然超格子の規則性が崩されて禁制帯幅が広がった領
域１４disが存在する。この領域１４disにおいては禁制
帯幅が拡がっているため、この領域１４dis以外のｐ型
ＧａＩｎＰ第２上部クラッド層１４からのキャリアの流
入が抑制される。即ち、損傷領域へのキャリアの拡散が
抑制される。前述の如く、ｐ型ＧａＩｎＰ第１上部クラ
ッド層１０においても自然超格子の規則性が崩されて禁
制帯幅が拡がった領域１０disが存在するが、これは最
初のＯＭＶＰＥ法による成長の時に成長条件の設定を容
易にするため、ｐ型ＧａＩｎＰ第１上部クラッド層１０
とｐ型ＧａＩｎＰ第２上部クラッド層１４の成長条件を
同じにしたためであり、領域１０disが形成されること
は損傷領域へのキャリアの拡散を抑制するための必要条
件ではない。
【００２１】次に、図５（ａ）（ｂ）に示すように、Ｓ
ｉＮ膜２０を除去した後、再びｐ−ＣＶＤ法によりｐ型
ＧａＩｎＰ第２上部クラッド層１４の表面にＳｉＮ膜２
２を堆積させ、更に、ＳｉＮ膜２２の上面に４μｍ幅の
ストライプ状のレジスト層２４を［１１０］方向に形成
する。そして、ＳｉＮ膜２２のうち、レジスト層２４が
形成された部分以外を除去する。
ｉＮ膜２０を除去した後、再びｐ−ＣＶＤ法によりｐ型
ＧａＩｎＰ第２上部クラッド層１４の表面にＳｉＮ膜２
２を堆積させ、更に、ＳｉＮ膜２２の上面に４μｍ幅の
ストライプ状のレジスト層２４を［１１０］方向に形成
する。そして、ＳｉＮ膜２２のうち、レジスト層２４が
形成された部分以外を除去する。
【００２２】次に、図６（ａ）（ｂ）に示すように、レ
ジスト層２４を除去した後、ストライプ状のＳｉＮ膜２
２をマスクとして、塩酸系エッチャントにより、ｐ型Ｇ
ａＩｎＰ第２上部クラッド層１４を選択エッチングす
る。ここで、塩酸系エッチャントの選択性のために、エ
ッチングは自動的にｐ型ＧａＡｓエッチストップ層１２
で止まり、更に、塩酸系エッチャント及びＧａＩｎＰ結
晶の特性のために、ｐ型ＧａＩｎＰ第２上部クラッド層
１４は、ｐ型ＧａＡｓエッチストップ層１２側の方が小
さな台形状にエッチングされる。
ジスト層２４を除去した後、ストライプ状のＳｉＮ膜２
２をマスクとして、塩酸系エッチャントにより、ｐ型Ｇ
ａＩｎＰ第２上部クラッド層１４を選択エッチングす
る。ここで、塩酸系エッチャントの選択性のために、エ
ッチングは自動的にｐ型ＧａＡｓエッチストップ層１２
で止まり、更に、塩酸系エッチャント及びＧａＩｎＰ結
晶の特性のために、ｐ型ＧａＩｎＰ第２上部クラッド層
１４は、ｐ型ＧａＡｓエッチストップ層１２側の方が小
さな台形状にエッチングされる。
【００２３】次に、図７（ａ）（ｂ）に示すように、ｐ
型ＧａＡｓエッチストップ層１２を選択エッチングによ
り除去した後、ＯＭＶＰＥ法により、ｐ型ＧａＩｎＰ第
１上部クラッド層１０上に、ストライプ部に電流を狭窄
するためのＳｉがドープしたｎ型ＡｌＧａＩｎＰ層２４
を埋め込み成長させる。尚、この埋め込み成長は、スト
ライプ状のＳｉＮ層２２上にはｎ型ＡｌＧａＩｎＰ層が
成長しない選択条件下で行われる。
型ＧａＡｓエッチストップ層１２を選択エッチングによ
り除去した後、ＯＭＶＰＥ法により、ｐ型ＧａＩｎＰ第
１上部クラッド層１０上に、ストライプ部に電流を狭窄
するためのＳｉがドープしたｎ型ＡｌＧａＩｎＰ層２４
を埋め込み成長させる。尚、この埋め込み成長は、スト
ライプ状のＳｉＮ層２２上にはｎ型ＡｌＧａＩｎＰ層が
成長しない選択条件下で行われる。
【００２４】次に、図８（ａ）（ｂ）に示すように、ス
トライプ状のＳｉＮ層２２を除去した後、ｐ型ＧａＩｎ
Ｐ第２上部クラッド層１４及びｎ型ＡｌＧａＩｎＰ層２
４上に、ＯＭＶＰＥ法により、Ｚｎがドープされたｐ型
ＧａＡｓコンタクト層２６を成長する。
トライプ状のＳｉＮ層２２を除去した後、ｐ型ＧａＩｎ
Ｐ第２上部クラッド層１４及びｎ型ＡｌＧａＩｎＰ層２
４上に、ＯＭＶＰＥ法により、Ｚｎがドープされたｐ型
ＧａＡｓコンタクト層２６を成長する。
【００２５】次に、図９（ａ）（ｂ）に示すように、ｐ
型ＧａＡｓコンタクト層２６のうち、窓構造領域上部に
おいて図２中の仮想線Ａから両側に３０μｍの部分をエ
ッチング処理にて除去する。これにより、注入による損
傷領域の上部にはコンタクト層２６がなくなるため、通
電時に注入されるキャリアが損傷領域には流入しなくな
る。尚、コンタクト層は損傷領域から１０μｍ離れた領
域までエッチングされるが、これは前記エッチング時に
おいて簡便なパターニング法を採用しているため、位置
ずれの影響を考慮してこの値にしている。よって、コン
タクト層を損傷領域から１０μｍ離れるようにエッチン
グすることが必須の条件ではない。
型ＧａＡｓコンタクト層２６のうち、窓構造領域上部に
おいて図２中の仮想線Ａから両側に３０μｍの部分をエ
ッチング処理にて除去する。これにより、注入による損
傷領域の上部にはコンタクト層２６がなくなるため、通
電時に注入されるキャリアが損傷領域には流入しなくな
る。尚、コンタクト層は損傷領域から１０μｍ離れた領
域までエッチングされるが、これは前記エッチング時に
おいて簡便なパターニング法を採用しているため、位置
ずれの影響を考慮してこの値にしている。よって、コン
タクト層を損傷領域から１０μｍ離れるようにエッチン
グすることが必須の条件ではない。
【００２６】次に、図１０（ａ）（ｂ）に示すように、
ｐ型ＧａＡｓコンタクト層２６の表面上に、Ｔｉ／Ｐｔ
／Ａｕの３層からなるｐ型電極層２８を蒸着する。尚、
Ｔｉの厚さは１００ｎｍ、Ｐｔの厚さは１００ｎｍ、Ａ
ｕの厚さは５００ｎｍに設定されている。尚、ｐ型電極
層２８は、容易に劈開できるように、劈開位置（図２中
の仮想線Ａ，Ｄ，Ｅで示す部分）付近の領域を除いて形
成される。
ｐ型ＧａＡｓコンタクト層２６の表面上に、Ｔｉ／Ｐｔ
／Ａｕの３層からなるｐ型電極層２８を蒸着する。尚、
Ｔｉの厚さは１００ｎｍ、Ｐｔの厚さは１００ｎｍ、Ａ
ｕの厚さは５００ｎｍに設定されている。尚、ｐ型電極
層２８は、容易に劈開できるように、劈開位置（図２中
の仮想線Ａ，Ｄ，Ｅで示す部分）付近の領域を除いて形
成される。
【００２７】次に、図１１（ａ）（ｂ）に示すように、
ｎ型ＧａＡｓ基板２の裏面をエッチングして全体の厚さ
を約１００μｍにした後、そのｎ型ＧａＡｓ基板２の裏
面にＡｕＧｅ／Ｎｉ／Ａｕの３層から成るｎ型電極層３
０を蒸着する。尚、ＡｕＧｅの厚さは１３０ｎｍ、Ｎｉ
の厚さは４０ｎｍ、Ａｕの厚さは５００ｎｍに設定され
ている。そして、温度３６０℃で６０秒間の加熱処理を
行うことにより、ｐ型電極層２８とｎ型電極層３０の各
電極部の抵抗値を低減する。
ｎ型ＧａＡｓ基板２の裏面をエッチングして全体の厚さ
を約１００μｍにした後、そのｎ型ＧａＡｓ基板２の裏
面にＡｕＧｅ／Ｎｉ／Ａｕの３層から成るｎ型電極層３
０を蒸着する。尚、ＡｕＧｅの厚さは１３０ｎｍ、Ｎｉ
の厚さは４０ｎｍ、Ａｕの厚さは５００ｎｍに設定され
ている。そして、温度３６０℃で６０秒間の加熱処理を
行うことにより、ｐ型電極層２８とｎ型電極層３０の各
電極部の抵抗値を低減する。
【００２８】次に、このように形成されたＧａＡｓ基板
を８ｍｍ×８ｍｍの正方形に裁断した後、図１２に示す
ように、窓構造が形成された領域の中央部、即ち図２の
仮想線Ａに沿って［１−１０］方向に劈開することによ
り、この劈開面を共振器の光出射端面とし、更に図２の
仮想線Ｄに沿って劈開することにより、この劈開面を共
振器の反射端面とする。この劈開処理により、各光出射
端面に２０μｍ幅の窓構造が形成されて、２０個ずつの
半導体レーザが横方向に連なった８本のバーが形成され
る。
を８ｍｍ×８ｍｍの正方形に裁断した後、図１２に示す
ように、窓構造が形成された領域の中央部、即ち図２の
仮想線Ａに沿って［１−１０］方向に劈開することによ
り、この劈開面を共振器の光出射端面とし、更に図２の
仮想線Ｄに沿って劈開することにより、この劈開面を共
振器の反射端面とする。この劈開処理により、各光出射
端面に２０μｍ幅の窓構造が形成されて、２０個ずつの
半導体レーザが横方向に連なった８本のバーが形成され
る。
【００２９】次に、図１３に示すように、夫々のバーの
光出射端面に、ＥＣＲ−ＣＶＤ法により、反射膜として
ＳｉＮ膜３２を堆積させ、更に反対端面に、ＳｉＮ膜と
ａ−Ｓｉ膜から成る３層を積層することにより高反射率
膜３４を形成する。
光出射端面に、ＥＣＲ−ＣＶＤ法により、反射膜として
ＳｉＮ膜３２を堆積させ、更に反対端面に、ＳｉＮ膜と
ａ−Ｓｉ膜から成る３層を積層することにより高反射率
膜３４を形成する。
【００３０】次に、図１４に示すように、図２の仮想線
Ｅに沿って夫々のバーを４００μｍ間隔で［１１０］方
向に劈開することにより、窓構造を備えた合計１６０個
の半導体レーザを製造する。
Ｅに沿って夫々のバーを４００μｍ間隔で［１１０］方
向に劈開することにより、窓構造を備えた合計１６０個
の半導体レーザを製造する。
【００３１】このように製造された半導体レーザの特性
を調べたところ、波長９８０ｎｍのレーザ光を連続出射
することが可能であった。また、この製造工程により窓
構造を形成した本発明の半導体レーザと、窓構造を設け
ずに他の部分についてはこの半導体レーザと同じプロフ
ィールに形成した比較用の半導体レーザとの特性を比較
したところ、電流／光出力特性や、電流／電圧特性や、
遠視野像は同等であった。しかし、これら両者の半導体
レーザの信頼性比較試験を行ったところ、本発明の窓構
造を有する半導体レーザの方が高出力の下で長時間の連
続動作が可能であることが確認された。
を調べたところ、波長９８０ｎｍのレーザ光を連続出射
することが可能であった。また、この製造工程により窓
構造を形成した本発明の半導体レーザと、窓構造を設け
ずに他の部分についてはこの半導体レーザと同じプロフ
ィールに形成した比較用の半導体レーザとの特性を比較
したところ、電流／光出力特性や、電流／電圧特性や、
遠視野像は同等であった。しかし、これら両者の半導体
レーザの信頼性比較試験を行ったところ、本発明の窓構
造を有する半導体レーザの方が高出力の下で長時間の連
続動作が可能であることが確認された。
【００３２】即ち、この信頼性比較試験では、周囲温度
を５０℃に保持し、夫々の半導体レーザの光出力を１５
０ｍＷに保つように、供給電流量を調整する方法を採用
した。窓構造を有しない１０個の比較用半導体レーザ
は、４００時間の通電試験後には、全ての半導体レーザ
が１５０ｍＷの光出力を維持することができず、一方、
本発明の窓構造を有する半導体レーザは、８００時間の
通電試験後であっても、試験に使用した１０個全てが１
５０ｍＷの光出力を安定に維持し続けることが可能であ
り、明らかに本発明の窓構造を有する半導体レーザの信
頼性の向上が確認された。
を５０℃に保持し、夫々の半導体レーザの光出力を１５
０ｍＷに保つように、供給電流量を調整する方法を採用
した。窓構造を有しない１０個の比較用半導体レーザ
は、４００時間の通電試験後には、全ての半導体レーザ
が１５０ｍＷの光出力を維持することができず、一方、
本発明の窓構造を有する半導体レーザは、８００時間の
通電試験後であっても、試験に使用した１０個全てが１
５０ｍＷの光出力を安定に維持し続けることが可能であ
り、明らかに本発明の窓構造を有する半導体レーザの信
頼性の向上が確認された。
【００３３】尚、図１ないし図１４に基づいて説明した
半導体レーザの製造方法では、図３に示すイオン注入及
び図４に示す熱処理を行うことによって窓構造を形成し
た後に、図５ないし図７に示す半導体レーザのストライ
プ構造を形成しているが、この処理工程を逆にしてもよ
い。即ち、半導体レーザのストライプ構造を形成した後
に、前記イオン注入及び熱処理を施すことによって窓構
造を形成するようにしてもよい。以下、その製造工程の
変形例を説明する。
半導体レーザの製造方法では、図３に示すイオン注入及
び図４に示す熱処理を行うことによって窓構造を形成し
た後に、図５ないし図７に示す半導体レーザのストライ
プ構造を形成しているが、この処理工程を逆にしてもよ
い。即ち、半導体レーザのストライプ構造を形成した後
に、前記イオン注入及び熱処理を施すことによって窓構
造を形成するようにしてもよい。以下、その製造工程の
変形例を説明する。
【００３４】（第１の変形例）第１の変形例では、図３
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５及び図６に示す工程ではイオン注入領
域Ｘと熱拡散による領域１４dis，１０dis，８difが形
成されない状態で、図５及び図６の右側図に示す半導体
レーザのストライプ構造が形成される。
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５及び図６に示す工程ではイオン注入領
域Ｘと熱拡散による領域１４dis，１０dis，８difが形
成されない状態で、図５及び図６の右側図に示す半導体
レーザのストライプ構造が形成される。
【００３５】このストライプ構造が形成された後、適宜
のリソグラフィ処理とイオン注入及び熱処理を施すこと
によって、図７に示すのと同様のイオン注入領域Ｘと熱
拡散による領域１４dis，１０dis，８difを形成する。
尚、ＳｉＮ層２２を除去して、ｐ型ＧａＩｎＰ第２上部
クラッド層１４の表面にフォトレジスト層によるパター
ニングを行い、そのパターニングにより窓構造を形成す
べき領域にイオン注入及び熱拡散処理を行うようにして
も良いし、ＳｉＮ層２２の表面にフォトレジスト層によ
るパターニングを行い、そのパターニングにより窓構造
を形成すべき領域にイオン注入及熱処理を行った後にＳ
ｉＮ層２２を除去するようにしても良い。
のリソグラフィ処理とイオン注入及び熱処理を施すこと
によって、図７に示すのと同様のイオン注入領域Ｘと熱
拡散による領域１４dis，１０dis，８difを形成する。
尚、ＳｉＮ層２２を除去して、ｐ型ＧａＩｎＰ第２上部
クラッド層１４の表面にフォトレジスト層によるパター
ニングを行い、そのパターニングにより窓構造を形成す
べき領域にイオン注入及び熱拡散処理を行うようにして
も良いし、ＳｉＮ層２２の表面にフォトレジスト層によ
るパターニングを行い、そのパターニングにより窓構造
を形成すべき領域にイオン注入及熱処理を行った後にＳ
ｉＮ層２２を除去するようにしても良い。
【００３６】そして、イオン注入領域Ｘと熱拡散による
領域１４dis，１０dis，８difが形成された後は、図８
ないし図１４に示す処理を行うことにより、複数個の半
導体レーザチップを一括形成する。
領域１４dis，１０dis，８difが形成された後は、図８
ないし図１４に示す処理を行うことにより、複数個の半
導体レーザチップを一括形成する。
【００３７】（第２の変形例）第２の変形例では、図３
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５と図６及び図７に示す工程ではイオン
注入領域Ｘと熱拡散による領域１４dis，１０dis，８di
fが形成されない状態で、図５と図６及び図７の右側図
に示す半導体レーザのストライプ構造が形成される。
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５と図６及び図７に示す工程ではイオン
注入領域Ｘと熱拡散による領域１４dis，１０dis，８di
fが形成されない状態で、図５と図６及び図７の右側図
に示す半導体レーザのストライプ構造が形成される。
【００３８】このストライプ構造が形成された後、適宜
のリソグラフィ処理とイオン注入及び熱処理を施すこと
によって、図８に示すのと同様のイオン注入領域Ｘと熱
拡散による領域１４dis，１０dis，８difを形成する。
即ち、この第２の変形例では、図８において、ｐ型Ｇａ
Ａｓコンタクト層２６を成長させた後、適宜のリソグラ
フィ処理により、窓構造を形成すべき領域について、そ
のコンタクト層２６の表面側からｐ型ＧａＩｎＰ第２上
部クラッド層１４にＮイオンを注入することによりイオ
ン注入領域Ｘを形成し、更に熱処理を施すことによって
熱拡散による領域１４dis，１０dis，８difを形成す
る。そして、イオン注入領域Ｘと熱拡散による領域１４
dis，１０dis，８difが形成された後は、図９ないし図
１４に示す処理を行うことにより、複数個の半導体レー
ザチップを一括形成する。
のリソグラフィ処理とイオン注入及び熱処理を施すこと
によって、図８に示すのと同様のイオン注入領域Ｘと熱
拡散による領域１４dis，１０dis，８difを形成する。
即ち、この第２の変形例では、図８において、ｐ型Ｇａ
Ａｓコンタクト層２６を成長させた後、適宜のリソグラ
フィ処理により、窓構造を形成すべき領域について、そ
のコンタクト層２６の表面側からｐ型ＧａＩｎＰ第２上
部クラッド層１４にＮイオンを注入することによりイオ
ン注入領域Ｘを形成し、更に熱処理を施すことによって
熱拡散による領域１４dis，１０dis，８difを形成す
る。そして、イオン注入領域Ｘと熱拡散による領域１４
dis，１０dis，８difが形成された後は、図９ないし図
１４に示す処理を行うことにより、複数個の半導体レー
ザチップを一括形成する。
【００３９】尚、この第２の変形例では、コンタクト層
２６にもＮイオンが注入されることとなるが、図９及び
図１０に示すように、エッチング処理を施すことによっ
て、このＮイオンの注入されたコンタクト層２６の部分
は除去されるため、窓構造の特性変化は生じない。
２６にもＮイオンが注入されることとなるが、図９及び
図１０に示すように、エッチング処理を施すことによっ
て、このＮイオンの注入されたコンタクト層２６の部分
は除去されるため、窓構造の特性変化は生じない。
【００４０】（第３の変形例）第３の変形例では、図３
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５ないし図８に示す工程ではイオン注入
領域Ｘと熱拡散による領域１４dis，１０dis，８difが
形成されない状態で、図５ないし図８の右側図に示す半
導体レーザのストライプ構造が形成される。
及び図４に示したイオン注入及び熱処理が省略される。
したがって、図５ないし図８に示す工程ではイオン注入
領域Ｘと熱拡散による領域１４dis，１０dis，８difが
形成されない状態で、図５ないし図８の右側図に示す半
導体レーザのストライプ構造が形成される。
【００４１】このストライプ構造が形成され、ｐ型Ｇａ
Ａｓコンタクト層２６を成長させ、更に、図９に示す如
く、このコンタクト層２６のうちの窓構造を形成すべき
領域をエッチングして得られる開口部に対してＮイオン
を注入することによってイオン注入領域Ｘを形成し、更
に熱処理を施すことによって、熱拡散による領域１４di
s，１０dis，８difを形成する。そして、イオン注入領
域Ｘと熱拡散による領域１４dis，１０dis，８difが形
成された後は、図１０ないし図１４に示す処理を行うこ
とにより、複数個の半導体レーザチップを一括形成す
る。
Ａｓコンタクト層２６を成長させ、更に、図９に示す如
く、このコンタクト層２６のうちの窓構造を形成すべき
領域をエッチングして得られる開口部に対してＮイオン
を注入することによってイオン注入領域Ｘを形成し、更
に熱処理を施すことによって、熱拡散による領域１４di
s，１０dis，８difを形成する。そして、イオン注入領
域Ｘと熱拡散による領域１４dis，１０dis，８difが形
成された後は、図１０ないし図１４に示す処理を行うこ
とにより、複数個の半導体レーザチップを一括形成す
る。
【００４２】
【発明の効果】以上説明したように本発明によれば、光
出射端面に他の部分より禁制帯幅の大きな窓構造を形成
したので、高出力且つ高信頼性の半導体レーザを実現す
ることができる。
出射端面に他の部分より禁制帯幅の大きな窓構造を形成
したので、高出力且つ高信頼性の半導体レーザを実現す
ることができる。
【図１】半導体レーザを形成するためのＧａＡｓ基板の
構造を示す縦断面図である。
構造を示す縦断面図である。
【図２】ＧａＡｓ基板を用いて複数の半導体レーザを一
括形成するための各半導体レーザの配置を示す配置図で
ある。
括形成するための各半導体レーザの配置を示す配置図で
ある。
【図３】半導体レーザの窓構造を形成するためのイオン
注入工程を説明するための縦断面図である。
注入工程を説明するための縦断面図である。
【図４】半導体レーザの窓構造を形成するためのアニー
ル工程を説明するための縦断面図である。
ル工程を説明するための縦断面図である。
【図５】半導体レーザのストライプ構造を形成するため
の工程を説明するための縦断面図である。
の工程を説明するための縦断面図である。
【図６】半導体レーザのストライプ構造を形成するため
の工程を更に説明するための縦断面図である。
の工程を更に説明するための縦断面図である。
【図７】半導体レーザの埋め込み成長工程を説明するた
めの縦断面図である。
めの縦断面図である。
【図８】半導体レーザのコンタクト成長工程を説明する
ための縦断面図である。
ための縦断面図である。
【図９】半導体レーザのコンタクト層分離エッチ工程を
説明するための縦断面図である。
説明するための縦断面図である。
【図１０】半導体レーザのｐ型電極層を形成するための
工程を説明するための縦断面図である。
工程を説明するための縦断面図である。
【図１１】半導体レーザのｎ型電極層を形成するための
工程を説明するための縦断面図である。
工程を説明するための縦断面図である。
【図１２】半導体レーザの劈開工程を説明するための縦
断面図である。
断面図である。
【図１３】半導体レーザの反射膜コーティング工程を説
明するための縦断面図である。
明するための縦断面図である。
【図１４】個々の半導体レーザを形成するための劈開工
程を説明するための縦断面図である。
程を説明するための縦断面図である。
２…Ｓｉドープｎ型ＧａＡｓ基板、４…Ｓｉドープｎ型
ＧａＡｓバッファ層、６…Ｓｉドープｎ型ＧａＩｎＰ下
部クラッド層、８…量子井戸活性層、８ａ…アンドープ
ＧａＩｎＡｓＰ、８ｂ…アンドープＧａＩｎＡｓ、８ｃ
…アンドープＧａＩｎＡｓＰ、８dif…窓構造、１０…
Ｚｎドープｐ型ＧａＩｎＰ第１上部クラッド層、１２…
Ｚｎドープｐ型ＧａＡｓエッチストップ層、１４…Ｚｎ
ドープｐ型ＧａＩｎＰ第２上部クラッド層、１８，２４
…レジスト、２０，２２，３２…ＳｉＮ膜、２６…Ｚｎ
ドープｐ型ＧａＡｓコンタクト層、２８…ｐ型電極層、
３０…ｎ型電極層、３４…高反射率膜。
ＧａＡｓバッファ層、６…Ｓｉドープｎ型ＧａＩｎＰ下
部クラッド層、８…量子井戸活性層、８ａ…アンドープ
ＧａＩｎＡｓＰ、８ｂ…アンドープＧａＩｎＡｓ、８ｃ
…アンドープＧａＩｎＡｓＰ、８dif…窓構造、１０…
Ｚｎドープｐ型ＧａＩｎＰ第１上部クラッド層、１２…
Ｚｎドープｐ型ＧａＡｓエッチストップ層、１４…Ｚｎ
ドープｐ型ＧａＩｎＰ第２上部クラッド層、１８，２４
…レジスト、２０，２２，３２…ＳｉＮ膜、２６…Ｚｎ
ドープｐ型ＧａＡｓコンタクト層、２８…ｐ型電極層、
３０…ｎ型電極層、３４…高反射率膜。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−279649（ＪＰ，Ａ)
特開 平３−208388（ＪＰ，Ａ)
特開 平３−116795（ＪＰ，Ａ)
特開 平４−105384（ＪＰ，Ａ)
特開 平４−103187（ＪＰ，Ａ)
特開 平９−18093（ＪＰ，Ａ)
特開 平５−259582（ＪＰ，Ａ)
特開 平７−249827（ＪＰ，Ａ)
特開 平６−13703（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
Claims (13)
- 【請求項１】 第１導電型の半導体基板上に順に成長さ
れた第１導電型のクラッド層と、少なくとも１層の量子
井戸層を有する活性層と、第２導電型のクラッド層とを
備え、前記半導体基板の劈開面を共振器の二つの面とす
る構造を備えた半導体レーザであって、 前記劈開面のうちの少なくとも一方の劈開面近傍の前記
第２導電型のクラッド層の一部領域には不純物原子が導
入され、且つ前記活性層の前記一方の劈開面近傍には前
記不純物が導入されず、前記量子井戸層の井戸層と障壁
層が混晶化した構造を備えることを特徴とする半導体レ
ーザ。 - 【請求項２】 前記不純物原子が導入された領域を除い
た前記第２導電型のクラッド層上に第２導電型層を備え
ることを特徴とする請求項１に記載の半導体レーザ。 - 【請求項３】 前記不純物原子は窒素であることを特徴
とする請求項１に記載の半導体レーザ。 - 【請求項４】 少なくとも前記第２導電型のクラッド層
の前記不純物原子が導入された領域を除いた部分、また
は、前記第２導電型のクラッド層の前記不純物原子が導
入された領域及び該領域と前記活性層との間の領域を除
いた部分が、自然超格子であることを特徴とする請求項
１に記載の半導体レーザ。 - 【請求項５】 前記第２導電型のクラッド層は、ＧａＩ
ｎＰもしくはＡｌＧａＩｎＰであることを特徴とする請
求項４に記載の半導体レーザ。 - 【請求項６】 前記井戸層はＧａＩｎＡｓであることを
特徴とする請求項１に記載の半導体レーザ。 - 【請求項７】 第１導電型の半導体基板上に、第１導電
型のクラッド層と、少なくとも１層の量子井戸層を有す
る活性層と、第２導電型のクラッド層とを順に成長させ
ることにより半導体レーザ製造用基板を形成する第１の
工程と、 イオン注入法により前記半導体レーザ製造用基板の所定
領域に選択的に不純物原子を導入する第２の工程と、 前記不純物原子が前記活性層に拡散しない条件で前記半
導体レーザ製造用基板を熱処理する第３の工程と、 前記所定領域で半導体レーザ製造用基板を劈開し、その
劈開面を光出射面とする第４の工程と、 を具備することを特徴とする半導体レーザの製造方法。 - 【請求項８】 前記熱処理を施す第３の工程と前記劈開
する第４の工程との間に、前記所定の領域を除いた前記
第２導電型のクラッド層上に第２導電型の層を形成する
工程を備えること特徴とする請求項７に記載の半導体レ
ーザの製造方法。 - 【請求項９】 前記第１の工程と前記第２の工程との間
に、前記所定の領域を除いた前記第２導電型のクラッド
層上に第２導電型の層を形成する工程を備えること特徴
とする請求項７に記載の半導体レーザの製造方法。 - 【請求項１０】 前記不純物原子に窒素を用いることを
特徴とする請求項７に記載の半導体レーザの製造方法。 - 【請求項１１】前記第２導電型のクラッド層は、ＧａＩ
ｎＰもしくはＡｌＧａＩｎＰであることを特徴とする請
求項７に記載の半導体レーザの製造方法。 - 【請求項１２】前記井戸層はＧａＩｎＡｓであることを
特徴とする請求項７に記載の半導体レーザの製造方法。 - 【請求項１３】前記第３の工程における熱処理を、ラン
プアニールにより行うことを特徴とする請求項７に記載
の半導体レーザの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00073097A JP3387076B2 (ja) | 1997-01-07 | 1997-01-07 | 半導体レーザ及びその製造方法 |
| US08/998,827 US6005881A (en) | 1997-01-07 | 1997-12-29 | Semiconductor laser and method of making the same |
| EP98100067A EP0852417B1 (en) | 1997-01-07 | 1998-01-05 | Semiconductor laser and method of making the same |
| DE69801342T DE69801342T2 (de) | 1997-01-07 | 1998-01-05 | Halbleiterlaser und dazugehöriges Herstellungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00073097A JP3387076B2 (ja) | 1997-01-07 | 1997-01-07 | 半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200190A JPH10200190A (ja) | 1998-07-31 |
| JP3387076B2 true JP3387076B2 (ja) | 2003-03-17 |
Family
ID=11481860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00073097A Expired - Fee Related JP3387076B2 (ja) | 1997-01-07 | 1997-01-07 | 半導体レーザ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6005881A (ja) |
| EP (1) | EP0852417B1 (ja) |
| JP (1) | JP3387076B2 (ja) |
| DE (1) | DE69801342T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4379937B2 (ja) * | 1999-01-08 | 2009-12-09 | ソニー株式会社 | 半導体レーザの製造方法 |
| JP3775724B2 (ja) * | 2000-09-13 | 2006-05-17 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
| JP2002374038A (ja) * | 2001-06-14 | 2002-12-26 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| KR100396675B1 (ko) * | 2001-11-07 | 2003-09-02 | 엘지전자 주식회사 | 플라즈마 처리를 이용한 청색 반도체 레이저의 제조 방법 |
| SG99970A1 (en) * | 2002-04-05 | 2003-11-27 | Inst Materials Research & Eng | Method for forming a modified semiconductor having a plurality of band gaps |
| GB2400234A (en) * | 2003-04-02 | 2004-10-06 | Sharp Kk | Semiconductor device and method of manufacture |
| JP2005033077A (ja) * | 2003-07-09 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| JP2005286192A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
| EP1866955A4 (en) | 2005-03-25 | 2011-02-02 | Trumpf Photonics Inc | PASSIVATION OF LASER FACETS |
| FR2899377B1 (fr) * | 2006-03-30 | 2008-08-08 | Centre Nat Rech Scient | Procede de realisation de structures en multicouches a proprietes controlees |
| JP2008263216A (ja) * | 2008-06-03 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
| JP2010153564A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | 半導体レーザ素子及びその製造方法 |
| US10033154B2 (en) | 2010-03-03 | 2018-07-24 | Furukawa Electronic Co., Ltd. | Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element |
| JP4904413B2 (ja) | 2010-04-26 | 2012-03-28 | 古河電気工業株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
| US9755402B2 (en) | 2010-06-28 | 2017-09-05 | Iulian Basarab Petrescu-Prahova | Edge emitter semiconductor laser type of device with end segments for mirrors protection |
| US9912118B2 (en) | 2010-06-28 | 2018-03-06 | Iulian Basarab Petrescu-Prahova | Diode laser type device |
| JP2013168620A (ja) * | 2012-02-17 | 2013-08-29 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| JP6347573B2 (ja) * | 2012-11-30 | 2018-06-27 | シャープ株式会社 | 半導体レーザ素子 |
| CN104995805B (zh) | 2013-02-13 | 2018-04-20 | 古河电气工业株式会社 | 半导体光元件、半导体激光元件、及其制造方法、和半导体激光模块元件以及半导体元件的制造方法 |
| CN106575854B (zh) | 2014-08-12 | 2019-08-27 | 古河电气工业株式会社 | 半导体元件 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356979A (ja) * | 1986-08-27 | 1988-03-11 | Fujitsu Ltd | 半導体レーザ |
| JPH0648742B2 (ja) * | 1987-02-09 | 1994-06-22 | 日本電気株式会社 | 半導体レ−ザの製造方法 |
| US4845725A (en) * | 1987-05-20 | 1989-07-04 | Spectra Diode Laboratories, Inc. | Window laser with high power reduced divergence output |
| JPH03116795A (ja) * | 1989-09-28 | 1991-05-17 | Nec Corp | 半導体レーザ |
| JPH0629621A (ja) * | 1992-07-09 | 1994-02-04 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| JPH06302906A (ja) * | 1993-04-12 | 1994-10-28 | Mitsubishi Electric Corp | 半導体レーザ及びその製造方法 |
| JPH0758402A (ja) * | 1993-08-17 | 1995-03-03 | Mitsubishi Electric Corp | 半導体レーザ |
| US5395793A (en) * | 1993-12-23 | 1995-03-07 | National Research Council Of Canada | Method of bandgap tuning of semiconductor quantum well structures |
| JP3115775B2 (ja) * | 1994-11-16 | 2000-12-11 | 三菱電機株式会社 | 半導体レーザの製造方法 |
| GB9503981D0 (en) * | 1995-02-28 | 1995-04-19 | Ca Nat Research Council | Bandag tuning of semiconductor well structures |
| JP4011640B2 (ja) * | 1995-03-02 | 2007-11-21 | 三菱電機株式会社 | 半導体レーザ，及び半導体レーザの製造方法 |
| JPH08279649A (ja) * | 1995-04-05 | 1996-10-22 | Mitsubishi Electric Corp | 半導体レーザの製造方法，及び半導体レーザ |
| JP3725582B2 (ja) * | 1995-07-05 | 2005-12-14 | 三菱電機株式会社 | 半導体レーザ装置の製造方法，及び半導体レーザ装置 |
| JPH09139550A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
| JP3682336B2 (ja) * | 1996-04-10 | 2005-08-10 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
-
1997
- 1997-01-07 JP JP00073097A patent/JP3387076B2/ja not_active Expired - Fee Related
- 1997-12-29 US US08/998,827 patent/US6005881A/en not_active Expired - Lifetime
-
1998
- 1998-01-05 EP EP98100067A patent/EP0852417B1/en not_active Expired - Lifetime
- 1998-01-05 DE DE69801342T patent/DE69801342T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0852417B1 (en) | 2001-08-16 |
| US6005881A (en) | 1999-12-21 |
| JPH10200190A (ja) | 1998-07-31 |
| DE69801342D1 (de) | 2001-09-20 |
| DE69801342T2 (de) | 2002-05-08 |
| EP0852417A3 (en) | 1998-09-23 |
| EP0852417A2 (en) | 1998-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3387076B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5764669A (en) | Semiconductor laser including disordered window regions | |
| EP0177221B1 (en) | Semiconductor laser | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| JP4262549B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4102554B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3429446B2 (ja) | 半導体発光素子 | |
| JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US6590918B1 (en) | Semiconductor laser device and method for producing the same | |
| JP2004119817A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2001210907A (ja) | 半導体素子の製造方法および半導体素子 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP4379937B2 (ja) | 半導体レーザの製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP2001015864A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2002124738A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JPH11233874A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP4253516B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2000058969A (ja) | 半導体レーザ装置 | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| JP3648357B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |