[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100193987B1 - 구동회로 일체형 액정표시소자 및 제조방법 - Google Patents

구동회로 일체형 액정표시소자 및 제조방법 Download PDF

Info

Publication number
KR100193987B1
KR100193987B1 KR1019960015700A KR19960015700A KR100193987B1 KR 100193987 B1 KR100193987 B1 KR 100193987B1 KR 1019960015700 A KR1019960015700 A KR 1019960015700A KR 19960015700 A KR19960015700 A KR 19960015700A KR 100193987 B1 KR100193987 B1 KR 100193987B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
driving circuit
liquid crystal
crystal display
layer
Prior art date
Application number
KR1019960015700A
Other languages
English (en)
Other versions
KR970076031A (ko
Inventor
서성모
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960015700A priority Critical patent/KR100193987B1/ko
Priority to US08/853,567 priority patent/US5877514A/en
Publication of KR970076031A publication Critical patent/KR970076031A/ko
Priority to US09/225,834 priority patent/US6323068B1/en
Application granted granted Critical
Publication of KR100193987B1 publication Critical patent/KR100193987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

구동회로 일체형 액정표시소자는 제1투명전극, 금속막, 제2투명전극을 금속배선 및 신호선으로 사용하여 단선을 방지하며, 포토레지스트를 마스크로하여 n+ 및 p+도핑을 실시하여 화소부에 화소박막트랜지스터를 형성하고 구동회로부에 CMOS 박막트랜지스터를 완성한다. 기판에 형성되는 비정질실리콘층은 엑시머레이저의 조사에 의해 어닐링되어 다결정으로 결정화되고, 각 박막트랜지스터는 어닐링에 의해 보호막에 함유된 수소원자가 확산되어 채널층과 게이트절연막 사이의 계면특성이 향상된다.

Description

구동회로 일체형 액정표시소자 및 제조방법
제1(a)도~제1(h)도는 종래의 구동회로 일체형 액정표시소자의 제조방법을 나타내는 도면.
제2(a)도~제2(h)도는 본 발명의 제1실시예에 따른 구동회로 일체형 액정표시소자의 제조방법을 나타내는 도면.
제3(a)도~제3(i)도는 본 발명의 제2실시예에 따른 구동회로 일체형 액정표시소자의 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
51, 101 : 기판 53, 103 : 버퍼층
54, 104 : 반도체층 55, 105 : 게이트절연막
56, 106 : 게이트전극 59, 109 : 보호막
68 : 제1투명전극 69, 119 : 금속막
70 : 제2투명전극 120 : 투명전극
본 발명은 액정표시장치에 관한 것으로, 특히 화소구동용 박막트랜지스터와 구동회로부를 하나의 공정으로 액정표시장치의 패널에 형성한 구동회로 일체형 액정표시소자 및 그 제조방법에 관한 것이다.
대면적이고 고화질의 액정표시장치에 사용되고 있는 액티브매트릭스 액정표시장치(Active Matrix LCD)는 각 화소마다 형성되어 상기한 화소를 작동시키는 화소(pixel)구동용 박막트랜지스터(Thin Film Transistor)와 상기한 화소구동용 박막트랜지스터를 작동하며 주사선(gate bus lini)과 신호선(data bus line)에 신호를 인가하는 구동회로부가 형성되어 있다.
구동회로부는 일반적으로 2가지의 형태로 나눌 수 있는데, 하나는 액정패널의 외부기판에 화소구동용 TFT와는 별개로 직접회로를 형성하여 액정패널에 접속시킨 외부신호선구동 직접회로이고, 다른 하나는 화소구동형 TFT와 일체로 액정패널 위에 형성한 구동회로 일체형 TFT이다. 이러한 구동회로 일체형 TFT에서 주로 사용되고 있는 것은 전계효과 이동도가 큰 폴리실리콘(p-Si) CMOS(Complimentary Metal Oxide Semiconductor) TFT이다. 또한, CMOS TFT로 이루어진 구동회로 일체형 TFT는 화소구동용 TFT와 하나의 공정으로 제작할 수 있으므로 제조비용이 훨씬 절감되는 장점도 있다.
제1(a)~제1(h)도는 종래의 구동회로 일체형 액정표시소자의 제조방법을 나타내는 도면으로, 기판(1)은 각각 화소부와 구동회로부로 나누어진다. 또한, 구동회로부는 각각 A, B영역으로 나누어져 A영역에는 PMOS TFT가 형성되고, B영역에는 NMOS TFT가 형성된다.
우선, 제1(a)도에 나타낸 바와 같이 기판(1) 위에 버퍼층(3)을 형성한 후, 다결정실리콘(p-Si)을 성막하고 패터닝하여 화소부와 구동회로부에 반도체층(4a), (4b), (4c)을 형성한다. 화소부에는 1개의 반도체층이 형성되고 구동회로부에는 2개의 반도체층이 형성되는데, 화소부에 형성된 반도체층(4c)은 화소 TFT용이며 구동회로부에 형성된 반도체층은 각각 NMOS와 PMOS용이다.
그리고, 제1(b)도에 나타낸 바와 같이 기판(1) 전체에 걸쳐서 SiO2나 SiNx와 같은 절연막(5), Al이나 Al합금 또는 Cr 등의 금속막(6), 포토레지스트(20a)를 순차적으로 형성한 후, 제1(c)도에 나타낸 바와 같이 사진식각공정으로 상기한 절연막(5)과 금속막(6)을 패터닝을 하여 게이트절연막(5)과 게이트전극(6a), (6b), (6c)을 형성한다. 이어서, 제1(d)도에 나타낸 바와 같이 기판(1) 전체에 걸쳐서 저농도의 n 도핑을 실시하면, 게이트전극(6a), (6b), (6c)이 상기한 이온을 블로킹하고 있기 때문에 반도체층(4a, 4b, 4c)에는 각각 n-층(12b)과 채널층(12a)이 형성된다.
이후, 제1(e)도에 나타낸 바와 같이 화소부에 LDD(Light Doped Drain)구조를 형성하기 위해, 포토레지스트(20b)를 도포하고 패터닝하여 구동회로부의 A 영역과 화소부의 게이트전극(6c) 및 반도체층(4c)의 일부를 블로킹한 상태에서 고농도의 n+도핑을 실시한다. 즉, 화소부에 형성되는 포토레지스트(20b)는 게이트전극(6c) 및 반도체층(4c)의 일부를 덮도록 형성되어 n+도핑시 이온이 n-층(12b)의 일부분에만 도핑되도록 한다. 따라서, 상기한 n+도핑에 의해 화소부와 구동회로부의 B 영역의 반도체층에는 n+층(12c)이 형성되는데, 특히 화소부의 반도체층에는 고농도의 n+층(12c)과 저농도의 n-층(12b)이 형성되어 LDD구조가 된다.
계속해서, 제1(f)도에 나타낸 바와 같이 포토레지스트(20b)를 제거하고, 다시 포토레지스트(20c)를 도포하고 패터닝하여 화소부와 구동회로부의 B 영역을 블로킹한 상태에서 고농도의 p+도핑을 실시하면, 구동회로부의 A 영역에는 p+층(12d)이 형성된다. 이러한, 도핑방법을 카운터도핑(counter doping)방식이라 하는데, n-도핑시 반도체층에 도핑되는 이온의 농도는 약 1014정도이고, p+도핑시 반도체층에 도핑되는 이온의 농도는 약 1018~1019정도이기 때문에 p+도핑에 의해 n-층(12b)이 p+층(12d)으로 변환된다.
따라서, 화소부에는 n+층(12c) 및 n-층(12b)으로 된 LDD구조의 박막트랜지스터가 형성되며, 구동회로부에는 n+층(12c)이 형성된 NMOS TFT와 p+층(12d)이 형성된 PMOS TFT로 이루어진 CMOS TFT가 형성된다.
이후, 제1(g)도에 나타낸 바와 같이 상기한 포토레지스트(20c)를 제거하고 기판(1) 전체에 걸쳐서 SiNx와 같은 층간절연막(7)을 성막한 후, 패터닝하여 컨택트홀을 형성하고 Al과 같은 금속을 성막하고 패터닝하여 소스/드레인전극(8)을 형성한다. 그리고, 제1(h)도에 나타낸 바와 같이 ITO(Induim Tin Oxide)를 성막하고 패터닝하여 투명전극(9)을 형성한 후, 보호막(10)을 성막하여 화소부에는 LDD 구조의 TFT가, 구동회로부에는 CMOS가 형성된 구동회로 일체형 액정표시소자가 완성된다.
또한, 도면에는 표시하지 않았지만, 보호막을 형성한 후 구동회로부와 액정패널 외부에 장착된 외부구동회로를 접속하기 위해 상기한 보호막을 패터닝하여 패드오픈영역을 형성하며, 이어서 배향막을 형성하고 러빙을 실시하여 액정패널을 완성한다.
그러나, 상기한 방법에 의해 형성된 구동회로 일체형 액정표시소자는 공정이 복잡하게 되고, 박막트랜지스터에 형성된 소스/드레인전극 및 금속배선에 단선이 자주 발생하는 등의 여러 가지 문제가 있었다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로, 공정이 간단하며 소스/드레인전극 및 금속배선의 단선을 방지할 수 있는 구동회로 일체형 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 구동회로 일체형 액정표시소자의 제조방법은 화소부 및 구동회로부로 나누어진 기판에 버퍼층을 성막하는 단계와, 기판 전체에 걸쳐서 금속막을 성막하고 패터닝하여 게이트전극을 형성하는 단계와, 게이트절연막을 성막한 후 상기한 기판 전체에 걸쳐서 제1투명전극, 금속막, 제2투명전극을 성막하는 단계와, 상기한 제1투명전극, 금속막, 제2투명전극을 패터닝하여 금속배선 및 신호선을 형성하는 단계와, 포토레지스트를 도포하고 화소부와 구동회로부의 B 영역 및 구동회로부의 A 영역의 게이트전극을 블로킹한 상태에서 p+도핑을 실시하는 단계와, 상기한 포토레지스트를 제거하고, 다시 포토레지스트를 도포하고 패터닝하여 구동회로부의 A 영역 및 구동회로부의 B 영역의 게이트전극과 화소부의 게이트전극을 블로킹한 상태에서 n+도핑을 실시하는 단계와, 기판 전체에 걸쳐서 비정질반도체층을 성막하는 단계와, 상기한 반도체층에 레이저를 조사하여 어닐링을 실시하는 단계와, 반도체층을 패터닝하는 단계와, 기판 전체에 걸쳐서 보호막을 성막한 후 상기한 보호막과 화소영역의 제2투명전극 및 금속막을 제거하는 단계로 구성된다. n+도핑 및 p+도핑에 의해 제2투명전극 위에는 N형 이온 및 P형 이온이 증착된 상태로 남아 있게 되며, 이 이온들이 레이저어닐링에 의해 반도체층으로 확산된다. 또한, 상기한 레이저어닐링에 의해 비정질반도체층이 다결정반도체층으로 되어 화소부에는 N형 다결정실리콘의 오우믹층과 진성 다결정실리콘의 채널층으로 구성된 화소 TFT가 형성되며, 구동회로부에는 P형 다결정실리콘의 오우믹층과 진성 다결정실리콘의 채널층으로 이루어진 PMOS TFT와 N형 다결정실리콘의 오우믹층과 진성 다결정실리콘의 채널층으로 이루어진 NMOS TFT로 구성된 CMOS TFT가 형성된다.
보호막에는 다량의 수소가 포함되어 있어서, 열처리 등의 어닐링을 실시하면, 수소가 채널층으로 확산되어 채널층과 절연막 사이에 존재하는 결함을 채우게 되어 트랜지스터의 성능이 개선된다. 또한, 구동회로부의 금속배선과 화소부의 신호선은 제1투명전극, 금속막, 제2투명전극으로 형성되어 단선이 발생하는 것이 방지된다.
그리고, 상기한 구동회로부의 금속배선과 화소부의 신호선을 투명전극과 금속막의 2중의 막으로 형성하여 단선을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구동회로 일체형 액정표시소자의 제조방법에 대해 상세히 설명한다.
제2(a)~제2(h)도는 본 발명에 따른 구동회로 일체형 액정표시소자 제조방법의 제1실시예를 나타내는 도면으로, 본 실시예에서는 인버티드 코플래너(inveted coplanar) 다결정실리콘 박막트랜지스터에 관해 설명한다.
기판(51)은 화소 TFT와 화소전극이 형성되는 화소부와 상기한 화소 TFT를 구동하며 화소전극에 신호를 인가하는 구동회로부로 나누어진다. 또한 상기한 구동회로부는 A 영역과 B 영역으로 나누어지는데, 본 실시예에서 A 영역은 PMOS TFT가 형성되는 영역이고, B 영역은 NMOS TFT가 형성되는 영역이다.
우선, 제2(a)도에 나타낸 바와 같이 기판(51) 위에 SiO2와 같은 버퍼층(53)을 성막한 후, Al이나 Cr 등의 금속을 성막하고 패터닝하여 구동회로부와 화소부에 각각 게이트전극(56a, 56b, 56c, 56d)을 형성한다. 이어서, 제2(b)도에 나타낸 바와 같이 게이트전극(56a, 56b, 56c, 56d)이 성막된 기판(51)에 게이트절연막(55)을 성막하고 구동회로부의 금속배선 연결부분에 컨택트홀(도면표시하지 않음)을 형성한 후, 제1투명전극(68)을 성막하고 계속해서 Mo와 같은 금속막(69)과 제2투명전극(70)을 성막한다. 이때, 제1투명전극(68) 및 제2투명전극(70)으로는 ITO(Induim Tin Oxide)를 사용한다. 그리고, 제2(c)도에 나타낸 바와 같이 마스크를 사용해서 상기한 제1투명전극(68), 금속막(69), 제2투명전극(70)을 패터닝하여 구동회로부의 금속배선(75) 및 화소부의 데이터배선인 신호선(57)을 형성한다.
그후, 제2(d)도에 나타낸 바와 같이 포토레지스트(80a)를 도포하고 패터닝하여 화소부와 구동회로부의 B 영역 및 구동회로부의 A 영역의 게이트전극(56a)을 블로킹한 상태에서 p+도핑을 실시한다. 이 p+도핑은 B2H6/H2분위기에서 이온샤우어 방법에 의해 실시되며, 이온의 도핑에 의해 구동회로부의 A 영역의 제2투명전극(70) 내부로 P형 이온(B+)이 확산되기도 하지만 대부분의 이온은 상기한 제2투명전극(70) 위에 증착된 상태로 남아 있게 된다. 또한, 제2(e)도에 나타낸 바와 같이 상기한 포토레지스트(80a)를 제거한 후, 다시 포토레지스트(80b)를 성막하고 패터닝하여 구동회로부의 A 영역과, 구동회로부의 B 영역의 게이트전극(56b) 및 화소부의 화소 TFT의 게이트전극(56c)을 블로킹한 상태에서 n+도핑을 실시한다. 이때에도, n+도핑이 PH3/H2분위기에서 이온샤우어방법에 의해 실시되어 N형 이온(P+)의 대부분이 제2투명전극(70) 위에 증착된 상태로 남아 있게 된다.
이후, 제2(f)도에 나타낸 바와 같이 상기한 포토레지스트(80b)를 제거한 후, 비정질실리콘으로 이루어진 반도체층(54)을 성막하고 엑시머레이저(Eximer laser)를 1회 조사하여 어닐링을 실시한다. 이 레이저어닐링에 의해 비정질실리콘이 결정화되어 비정질실리콘 반도체층이 다결정실리콘 반도체층으로 되며, 제2투명전극(70) 위에 증착된 상태로 남아 있던 P형 이온(B+)과 N형 이온(P+)이 활성화되어 상기한 반도체층(54)으로 확산된다. 따라서, 화소부와 구동회로부의 B 영역에 성막된 반도체층에는 인이온(P+)이 확산되어 N형 다결정실리콘으로 이루어진 오우믹층이 형성되고, 구동회로부의 A 영역의 반도체층(54)에는 붕소이온(B+)이 확산되어 P형 다결정실리콘으로 이루어진 오우믹층이 형성된다. 또한, 포토레지스트(80a), (80b)에 의해 블로킹된 게이트전극 위의 반도체층(54)에는 진성 다결정실리콘으로 이루어진 채널층이 형성된다.
이어서, 제2(g)도에 나타낸 바와 같이 상기한 반도체층(54)을 패터닝하여, 화소부와 구동회로부에 화소 TFT 및 CMOS TFT를 각각 형성한다. 그러므로, 화소부에는 N형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층으로 구성된 화소 TFT가 형성되며, 구동회로부에는 P형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층으로 구성된 PMOS TFT와 N형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층으로 구성된 NMOS TFT가 형성되어, 결국 상기한 구동회로부에는 CMOS TFT가 형성된다.
이어서, 제2(h)도에 나타낸 바와 같이 SiNx 등으로 이루어진 보호막(59)을 성막하고 패터닝한 후, 상기한 보호막(59) 및 화소영역의 제2투명전극(70)과 금속막(69)을 제거하여 본 발명의 구동회로 일체형 액정표시소자를 완성한다. 따라서, 화소부의 화소영역에는 제1투명전극(68)만이 남게 되어 화소전극이 된다. 보호막(59)에는 다량의 수소가 포함되어 있기 때문에, 열을 가하여 어닐링을 실시하면 추후 트랜지스터의 성능개선을 위한 수소화공정을 줄일 수 있게 된다. 이때, 수소원자는 채널층으로 확산되는데, 이 수소원자는 확산계수가 크기 때문에 반도체층 내에서 수소원자의 이동이 가능하게 되어 채널층과 절연막 사이의 계면에 존재하는 결함들을 채우게 되어 트랜지스터의 성능을 개선한다.
상기한 방법에 의하면, 사용되는 마스크의 수가 게이트전극 형성용, 구동회로부의 컨택트홀 형성용, 화소영역의 신호선 형성 및 구동회로부의 금속배선 형성용, P형 이온의 도핑을 위한 포토레지스트 패턴용, N형 이온의 도핑을 위한 포토레지스트 패턴용, 반도체층 패턴용, 화소영역의 금속막과 투명전극 제거용 등 7개의 마스크가 필요하게 되며, 이온도핑후 엑시머레이저의 1회 조사에 의해 구동회로부와 화소부의 박막트랜지스터를 동시에 형성할 수 있으므로, 공정이 간단하게 된다. 그리고, 구동회로부에 형성된 금속배선 및 화소 TFT의 소스/드레인 전극과 신호선이 제1투명전극, 금속막, 제2투명전극의 삼중 구조로 되어 있으므로 이들의 단선을 확실하게 방지할 수 있게 된다.
제3(a)~3(h)도는 본 발명에 따른 구동회로 일체형 액정표시소자의 제조방법의 제2실시예를 나타내는 도면으로, 이 실시예에서도 제1실시예와 마찬가지로 기판(101)이 화소부 및 구동회로부로 나누어져 있으며, 구동회로부도 PMOS TFT가 형성될 A 영역과 NMOS TFT가 형성될 B 영역으로 나누어져 있다.
우선, 제3(a)도에 나타낸 바와 같이 기판(101)에 성막된 버퍼층(103) 위에 Al이나 Cr 등의 금속을 성막하고 패터닝하여 게이트전극(106a, 106b, 106c, 106d)을 형성하고, 이어서 제3(b)도에 나타낸 바와 같이 SiO2등으로 이루어진 게이트절연막(105)을 성막하고 구동회로부의 금속배선 연결부분에 컨택트홀(도면표시하지 않음)을 형성한다. 그리고, 제3(c)도에 나타낸 바와 같이 Mo과 같은 금속막(119)을 성막하고 패터닝하여 구동회로부의 금속배선과 화소부의 신호선을 형성한 후, 제4(d)도에 나타낸 바와 같이 ITO를 성막하고 패터닝하여 상기한 금속막(119) 위와 화소부에 투명전극(120)을 형성한다. 이때, 금속막(119) 위에 성막되는 투명전극(120)은 상기한 금속막(119)의 모서리부분을 완전히 덮도록 형성하여 이온의 도핑시 금속막(119) 위에 성막된 투명전극(120) 위에도 충분한 이온이 남게하여 모서리 부분에서도 오우믹층의 형성이 용이하게 한다.
이어서, 제3(e)도에 나타낸 바와 같이 화소부와 구동회로부의 B 영역 및 구동회로부의 A 영역의 게이트전극(106a)을 포토레지스트(180a)로 블로킹한 상태에서 B2H6/H2분위기에서 이온샤우어방법에 의해 p+도핑을 실시한 후, 제3(f)도에 나타낸 바와 같이 상기한 포토레지스트(180a)를 제거하고, 다시 포토레지스트(180b)를 도포하고 패터닝하여 구동회로부의 A 영역과 구동회로부의 B 영역의 게이트전극(106b) 및 화소부의 게이트전극(106c)을 블로킹한 상태에서 PH3/H2분위기에서 이온샤우어방법에 의해 P+도핑을 실시하면, 상기한 투명전극(120) 위에 대부분의 이온(P+, B+)이 증착된 상태로 남아 있게 된다.
따라서, 제3(g)도에 나타낸 바와 같이 비정질실리콘으로 이루어진 반도체층을 성막하고 엑시머레이저로 1회 조사하여 레이저어닐링을 실시하면, 상기한 반도체층이 다결정실리콘으로 결정화되는 동시에 투명전극(120)에 남아 있던 이온들이 반도체층으로 확산되어 오우믹층을 형성하게 된다. 그후, 제3(h)도에 나타낸 바와 같이 상기한 반도체층을 패터닝하면, 화소부에는 N형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 화소 TFT가 형성되며, 구동회로부에는 NMOS TFT와 PMOS TFT로 구성된 CMOS TFT가 형성된다.
그리고, 제3(i)도에 나타낸 바와 같이 상기한 기판(101) 전체에 걸쳐서 SiNx와 같은 보호막(109)을 성막하여 구동회로 일체형 액정표시소자를 완성한다. 이때, 보호막에 제1실시예와 마찬가지로 다량의 수소를 포함시키면, 어닐링에 의해 수소가 채널층으로 확산되어 채널층과 게이트절연막 사이의 계면특성이 향상된다.
상기한 제2실시예가 제1실시예와 다른 점은 화소부의 신호선과 드레인/소스전극 및 구동회로부의 금속배선을 금속막과 투명전극을 사용하여 이중으로 한 것이다. 따라서, 제2실시예에서도 제1실시예와 마찬가지로 게이트전극 형성용, 구동회로부의 컨택트홀 형성용, 화소부의 신호선 및 드레인/소스전극과 구동회로부의 금속배선 형성용, 투명전극 패턴용, N형 이온의 도핑을 위한 포토레지스트 패턴용, P형 이온의 도핑을 위한 포토레지스트 패턴용, 반도체층 패턴용, 외부입력신호단의 보호막 오픈패턴용 등 8개의 마스크가 사용되므로, 구동회로부와 화소부의 박막트랜지스터를 동시에 액정패널상에 형성할 수 있게 된다. 또한, 구동회로부의 금속배선과 화소부의 신호선 및 드레인/소스전극을 이중으로 형성하여 이들이 단선되는 것을 확실하게 방지할 수 있게 된다.
본 발명에 따른 구동회로 일체형 액정표시소자는 상기한 바와 같은 공정으로 이루어져 있으므로, 공정이 간단하고 구동회로부의 금속배선 및 화소부의 신호선과 드레인/소스전극의 단선을 확실하게 방지할 수 있게 된다.

Claims (36)

  1. 화소부 및 구동회로부로 나누어진 기판에 성막된 버퍼층 위에 게이트전극을 형성하는 단계와, 게이트절연막을 성막한 후, 상기한 기판 전체에 걸쳐서 제1투명전극, 금속막, 제2투명전극을 형성하는 단계와, 상기한 제1투명전극, 금속막, 제2투명전극을 패터닝하여 금속배선 및 신호선을 형성하는 단계와, 상기한 기판의 화소부와 구동회로부의 한쪽 영역 및 구동회로부와 다른쪽 영역의 게이트전극을 블로킹한 상태에서 제1불순물을 도핑하는 단계와, 제1불순물이 도핑된 상기한 기판의 구동회로부의 한쪽 영역과, 상기한 구동회로부의 다른쪽 영역의 게이트전극 및 화소부의 게이트전극을 블로킹한 상태에서 제2불순물을 도핑하는 단계와, 상기한 기판 전체에 걸쳐서 반도체층을 성막하는 단계와, 레이저를 조사하여 상기한 반도체층을 어닐링하는 단계와, 상기한 반도체층을 패터닝하는 단계와, 보호막을 성막한 후, 화소영역의 제2투명전극 및 금속막을 제거하는 단계로 구성된 구동회로 일체형 액정표시소자 제조방법.
  2. 제1항에 있어서, 상기한 제1불순물 및 제2불순물이 각각 P형 이온 및 N형 이온인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  3. 제1항에 있어서, 제1불순물 및 제2불순물을 도핑하기 위해 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  4. 제1항에 있어서, 상기한 반도체층이 비정질실리콘인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  5. 제1항에 있어서, 상기한 레이저가 엑시머레이저인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  6. 제1항에 있어서, 상기한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시소자 제조방법.
  7. 제1항에 있어서, 상기한 이온의 도핑이 이온샤우어방법에 의해 실시되는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  8. 제1항에 있어서, 상기한 보호막에 수소가 다량 포함되어 있는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  9. 제1항에 있어서, 상기한 보호막을 성막한 후, 어닐링을 실시하여 채널층과 게이트절연막 사이의 계면특성을 향상시키는 단계가 추가로 구성된 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  10. 제1항에 있어서, 상기한 제1투명전극이 ITO인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  11. 제1항에 있어서, 상기한 제2투명전극이 ITO인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  12. 화소부 및 구동회로부로 나누어진 기판에 성막된 버퍼층 위에 게이트전극을 형성하는 단계와, 게이트절연막을 성막한 후, 상기한 기판 전체에 걸쳐서 금속막을 성막하고 패터닝하여 금속배선 및 신호선을 형성하는 단계와, 투명전극을 금속배선 및 신호선 위와 화소부의 화소영역에 형성하는 단계와, 상기한 기판의 화소부와 구동회로부의 한쪽 영역 및 구동회로부의 다른쪽 영역의 게이트전극을 블로킹한 상태에서 제1불순물을 도핑하는 단계와, 제1불순물이 도핑된 상기한 기판의 구동회로부의 한쪽 영역과 상기한 구동회로부의 다른쪽 영역의 게이트전극 및 화소부의 게이트전극을 블로킹한 상태에서 제2불순물을 도핑하는 단계와, 상기한 기판 전체에 걸쳐서 반도체층을 성막하는 단계와, 레이저를 조사하여 상기한 반도체층을 어닐링하는 단계와, 상기한 반도체층을 패터닝하는 단계와, 보호막을 성막하는 단계로 구성된 구동회로 일체형 액정표시소자 제조방법.
  13. 제12항에 있어서, 상기한 제1불순물 및 제2불순물이 P형 이온 및 N형 이온인 것을 특징으로 하는 액정표시소자 제조방법.
  14. 제12항에 있어서, 상기한 제1불순물 및 제2불순물을 도핑하기 위해 포토레지스트를 도포하고 패터닝하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자 제조방법.
  15. 제12항에 있어서, 상기한 기판에 성막된 투명전극의 패터닝이 상기한 금속막의 모서리부분을 완전히 덮도록 실시되는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  16. 제12항에 있어서, 상기한 반도체층이 비정질실리콘인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  17. 제12항에 있어서, 상기한 레이저가 엑시머레이저인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  18. 제12항에 있어서, 상기한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시소자 제조방법.
  19. 제12항에 있어서, 상기한 이온의 도핑이 이온샤우어방법에 의해 실시되는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  20. 제12항에 있어서, 상기한 보호막에 수소가 다량 포함되어 있는 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  21. 제12항에 있어서, 상기한 보호막을 성막한 후, 어닐링을 실시하여 채널층과 게이트절연막 사이의 계면특성을 향상시키는 단계가 추가로 구성된 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  22. 제12항에 있어서, 상기한 투명전극이 ITO인 것을 특징으로 하는 구동회로 일체형 액정표시소자 제조방법.
  23. 구동회로부 및 화소부로 이루어진 기판과, 상기한 기판 위에 형성된 버퍼층과, 게이트전극과, 복수의 금속층과, 상기한 금속층 위에 형성된 P형 다결정반도체층으로 이루어진 오우믹층과, 진성 다결정반도체층으로 이루어진 채널을 포함하는 구동회로부의 한쪽 영역에 형성된 PMOS 박막트랜지스터와, 게이트전극과, 복수의 금속층과, 상기한 금속층 위에 형성된 N형 다결정반도체층으로 이루어진 오우믹층과, 진성 다결정반도체층으로 이루어진 채널층을 포함하는 구동회로부의 다른쪽 영역에 형성된 NMOS 박막트랜지스터와, 게이트전극과, 복수의 금속층과, 상기한 금속층 위에 형성된 N형 다결정반도체층으로 이루어진 오우믹층과, 진성 다결정반도체층으로 이루어진 채널층을 포함하는 화소 박막트랜지스터와, 상기한 게이트전극 및 버퍼층 위에 형성된 게이트절연막과, 상기한 기판의 구동회로부 및 화소부 위에 형성된 보호막으로 구성된 구동회로 일체형 액정표시소자.
  24. 제23항에 있어서, 상기한 금속층이 제1투명전극, 금속막, 제2투명전극으로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  25. 제24항에 있어서, 상기한 제1투명전극 및 제2투명전극이 ITO(Indium Tin Oxide)로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  26. 제24항에 있어서, 상기한 금속막이 Mo인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  27. 제23항에 있어서, 상기한 금속층이 금속막 및 투명전극으로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  28. 제27항에 있어서, 상기한 투명전극이 ITO(Indium Tin Oxide)로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  29. 제27항에 있어서, 상기한 금속막이 Mo인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  30. 구동회로부 및 화소부로 이루어진 기판과, 상기한 기판 위에 형성된 버퍼층과, 상기한 버퍼층의 형성된 복수의 게이트전극과, 상기한 게이트전극 위에 형성된 게이트절연막과, 상기한 기판의 구동회로부 및 화소부에 형성된 금속층과, 상기한 구동회로부 한쪽 영역의 금속층 위에 형성된 P형 다결정반도체층으로 이루어진 오우믹층과, 상기한 구동회로부의 다른쪽 영역 및 화소부의 금속층 위에 형성된 N형 다결정반도체층으로 이루어진 오우믹층과, 상기한 구동회로부 및 화소부의 금속층 위에 형성된 진성 다결정반도체층으로 이루어진 채널층과, 상기한 구동회로부 및 화소부 위에 형성된 보호막으로 구성된 구동회로 일체형 액정표시소자.
  31. 제30항에 있어서, 상기한 금속층이 제1투명전극, 금속막, 제2투명전극으로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  32. 제31항에 있어서, 상기한 제1투명전극 및 제2투명전극이 ITO(Indium Tin Oxide)로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  33. 제31항에 있어서, 상기한 금속막이 Mo인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  34. 제30항에 있어서, 상기한 금속층이 금속막 및 투명전극으로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  35. 제34항에 있어서, 상기한 투명전극이 ITO(Indium Tin Oxide)로 이루어진 것을 특징으로 하는 구동회로 일체형 액정표시소자.
  36. 제34항에 있어서, 상기한 금속막이 Mo인 것을 특징으로 하는 구동회로 일체형 액정표시소자.
KR1019960015700A 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법 KR100193987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960015700A KR100193987B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법
US08/853,567 US5877514A (en) 1996-05-11 1997-05-09 Liquid crystal display device integrated with driving circuit and method for fabricating the same
US09/225,834 US6323068B1 (en) 1996-05-11 1999-01-06 Liquid crystal display device integrated with driving circuit and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015700A KR100193987B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR970076031A KR970076031A (ko) 1997-12-10
KR100193987B1 true KR100193987B1 (ko) 1999-06-15

Family

ID=19458445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015700A KR100193987B1 (ko) 1996-05-11 1996-05-11 구동회로 일체형 액정표시소자 및 제조방법

Country Status (2)

Country Link
US (2) US5877514A (ko)
KR (1) KR100193987B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924493B1 (ko) * 2003-06-27 2009-11-03 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 어레이기판 제조방법
KR101195167B1 (ko) * 2004-08-03 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치와 표시장치의 제작 방법 및 텔레비전 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
KR19990080842A (ko) * 1998-04-22 1999-11-15 김영환 액정표시장치
KR100306801B1 (ko) * 1998-06-25 2002-05-13 박종섭 박막트랜지스터및그의제조방법
US6310594B1 (en) * 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
GB9929615D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing an active matrix device
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4638115B2 (ja) * 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR100536809B1 (ko) * 2004-06-22 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
CN100351684C (zh) * 2005-01-11 2007-11-28 友达光电股份有限公司 可调整视角的液晶显示器及其调整视角方法
DE102006009280B4 (de) * 2006-03-01 2007-11-29 Universität Stuttgart Verfahren zur Herstellung von komplementären Transistoren und entsprechend hergestellte Transistoranordnung
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
US8669644B2 (en) 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR102060377B1 (ko) * 2014-01-27 2020-02-11 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
US5986724A (en) * 1996-03-01 1999-11-16 Kabushiki Kaisha Toshiba Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924493B1 (ko) * 2003-06-27 2009-11-03 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 어레이기판 제조방법
KR101195167B1 (ko) * 2004-08-03 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치와 표시장치의 제작 방법 및 텔레비전 장치

Also Published As

Publication number Publication date
KR970076031A (ko) 1997-12-10
US5877514A (en) 1999-03-02
US6323068B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
KR100193987B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
KR100198728B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
JP4372993B2 (ja) アクティブマトリックス液晶表示装置の製造方法
US7300831B2 (en) Liquid crystal display device having driving circuit and method of fabricating the same
US7410817B2 (en) Liquid crystal display device including driving circuit and method of fabricating the same
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
KR20070002933A (ko) 폴리 박막 트랜지스터 기판 및 그 제조 방법
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100272537B1 (ko) 횡전계방식액정표시소자구조및제조방법
JPH1098196A (ja) アクティブマトリクス型表示装置およびその作製方法
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
KR20000074374A (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR20060064358A (ko) 액정표시장치용 어레이기판 제조방법
JPH08160464A (ja) 液晶表示装置
KR20020035762A (ko) 보텀 게이트형 박막 트랜지스터 및 그 제조 방법
JP3281756B2 (ja) 半導体装置及びそれを用いた液晶パネル
JP3481902B2 (ja) Ｔｆｔアレイの製造方法
JPH08279615A (ja) 表示用薄膜半導体装置の製造方法
KR100197510B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR20050003258A (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP2000196094A (ja) 薄膜トランジスタ基板および液晶表示装置
KR100269356B1 (ko) 박막트랜지스터제조방법
KR100304824B1 (ko) 다결정실리콘박막트랜지스터액정표시기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 18

EXPY Expiration of term