[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0130731B1 - 액정 디스플레이와 액정 드라이버 - Google Patents

액정 디스플레이와 액정 드라이버

Info

Publication number
KR0130731B1
KR0130731B1 KR1019940021373A KR19940021373A KR0130731B1 KR 0130731 B1 KR0130731 B1 KR 0130731B1 KR 1019940021373 A KR1019940021373 A KR 1019940021373A KR 19940021373 A KR19940021373 A KR 19940021373A KR 0130731 B1 KR0130731 B1 KR 0130731B1
Authority
KR
South Korea
Prior art keywords
display
liquid crystal
address
data
driver
Prior art date
Application number
KR1019940021373A
Other languages
English (en)
Other versions
KR950006503A (ko
Inventor
마끼꼬 이께다
쯔또무 후루하시
히로유끼 닛따
이사오 다끼따
나루히꼬 가사이
사또루 쯔네까와
다쯔히로 이누즈까
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21373393A external-priority patent/JP3707806B2/ja
Priority claimed from JP5320074A external-priority patent/JPH07175445A/ja
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950006503A publication Critical patent/KR950006503A/ko
Application granted granted Critical
Publication of KR0130731B1 publication Critical patent/KR0130731B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

메모리를 내장한 액정 드라이버와 그것을 사용한 액정 디스플레이에 관한 것으로, 시스템의 동작효율을 저하시키지 않고 액정 드라이버의 동작수파수를 저감하여 저소비저녁화를 도모하기 위해, 서로 매트릭스 형상으로 배치된 여러개의 데이타선과 여러개의 주사선을 갖고 데이타선과 주사선의 교차점에 화소가 형성되어 있는 액정패널, 여러개의 주사선에 순차 전압을 인가하는 주사회로 및 외부장치로 부터의 표시데이타를 받고 표시데이타에 대응하는 전압을 여러개의 데이타선으로 인가하는 액정 드라이버를 마련한다.
이러한 장치를 사용하는 것에 의해, 액정 디스플레이를 포함하는 표시시스템 전체의 저소비전력화를 도모하고, 고속묘화를 실현할 수 있다.

Description

액정 디스플레이와 액정 드라이버
제1a도 및 제1b도는 본 발명에 따른 맹겅 디스플레이의 블럭도.
제2도는 종래의 액정 디스플레이의 블럭도.
제3도는 제2도에 도시한 액정 디스플레이를 사용한 퍼스널 컴퓨터 시스템의 블럭도.
제4도는 제3도에 도시한 시스템에 있어서 표시메모리의 엑세스를 도시한 타이밍도.
제5도는 종래의 액정 드라이버의 동작을 도시한 타이밍도.
제6도는 종래의 메모리내장 액정 드라이버를 사용한 액정 디스플레이의 블럭도.
제7도는 제1도에 도시한 본 발명의 액정 디스플레이의 액정 드라이버의 랜덤 액세스의 타이밍도.
제8도는 제1도에 도시한 본 발명의 액정 디스플레이의 액정 드라이버의 페이지 액세스의 타이밍도.
제9도는 제1도에 도시한 액정 디스플레이의 액정 드라이버의 리드 모다파이 라이트(read-modified write)액세스의 타이밍도.
제10도는 제1도에 도시한 액정 디스플레이의 액정 드라이버의 버스트 액세스의 라이트 사이클의 타이밍도.
제11도는 제1도에 도시한 액정 디스플레이의 액정 드라이버의 버스트 액세스의 리드 사이클의 타이밍도.
제12도는 제1도에 도시한 액정 디스플레이의 액정 드라이버의 출력 액세스의 랜덤 드라이버의 타이밍도.
제13도는 제1도에 도시한 액정 디스플레이의 액정 드라이버의 순차 드라이버 출력 액세스의 타이밍도.
제14도는 제1도에 도시한 액정 디스플레이에 있어서 여러개의 액정 드라이버를 사용한 연속 액세스를 칩 선택기능을 사용해서 실행하는 경우의 타이밍도.
제15도는 제1도에 도시한 메모리내장 액정 드라이버의 메모리맵을 도시한 도면.
제16도는 본 발명의 액정 드라이버를 사용한 제1의 실시예에 따른 액정 다스플레이 시스템의 블럭도.
제17a도 는 CPU에서 본 제16도의 액정 드스플레이 시스템의 화면 메모리맵.
제17b도는 드라이버에서 본 그의 드라이버 메모리맵.
제18a도, 제18b도 및 제18c도는 본 발명의 액정 드라이버를 사용하여 1화면 구동을 실행하는 제2의 실시예에 따른 액정 디스플레이의 블럭도.
제19도는 제18도에 도시한 액정 디스플레이를 사용한 시스템의 블럭도.
제20a도는 CPU에서 본 제18도의 액정 디스플레이 시스템의 화면 메모리맵.
제20b도는 액정 드라이버에서 본 그의 드라이버 메모리맵.
제21a도, 제21b도 및 제21c도는 그레이스케일 (grayscale)시스템으로서 FRC를 이용하는 본 발명의 액정 드라이버를 사용한 제3의 실시예에 따른 액정 디스플레이의 블력도.
제22도는 제21도에 도시한 액정 드라이버의 상세한 블럭도.
제23도는 FRC를 사용한 경우의 표시패턴을 도시한 도면.
제24a도 및 제24b는 그레이스케일 시스템으로 PWM을 이용하는 본 발명의 액정 드라이버를 사용한 제4의 실시예에 따른 액정 디스플레이의 블럭도.
제25a도∼제25d도는 PWM을 사용한 경우의 각 그레이스케일의 액정 인가전압과 주사전압의 타이밍도.
제26도는 본 발명의 액정 드라이버를 사용한 제5의 실시예에 따른 액정 디스플레이의 블럭도.
제27도는 제26도에 도시한 제5의 실시예의 액정 디스플레이를 사용한 시스템의 블럭도.
제28도는 제26도에 도시한 액정 드라이버의 메모리맵.
제29a도 및 제29b는 본 발명의 액정 드라이버를 사용한 본 발명의 제6의 실시예에 따른 액정 디스플레이의 블럭도.
제30도는 제29도에 도시한 제6의 실예의 액정 디스플레이를 사용한 액정 디스플레이 시스템의 구성의 1예를 도시한 블럭도.
제31도는 제29도에 도시한 제6의 실시예의 액정 디스플레이를 사용한 액정 디스플레이 시스템의 구성의 다른예를 도시한 블럭도.
제32a도는 CPU에서 본 제6의 실시예의 액정 디스플레이 시스템의 화면 메모리맵.
제32b도는 액정 드라이버에서 본 그의 드라이버 메모리맵.
제33도는 액정 드라이버의 어드레스 모드를 설명하는 도면.
제34도∼제37도는 각각 액정 패널의 서로 다른 분해능에 대해서 제6의 실시예의 액정 디스플레이의 액정 드라이버 구성을 도시한 도면.
제38도는 메모리 리드 사이클(memory read cycle)을 도시한 타이밍도.
제39도는 메모리 얼리 라이트 사이클(memory early-write cycle)을 도시한 타이밍도.
제40도는 메모리 딜레이 라이트 사이클(memory delayed-write)을 도시한 타이밍도.
제41도는 메모리 리드 모디파이 라이트 사이클(memory read-modi-fide write cycle)을 도시한 타이밍도.
제42도는 메모리 페이지 모드 리드 사이클을 도시한 타이밍도.
제43도는 메모리 페이지 모드 얼리 라이트 사이클을 도시한 타이밍도.
제44도는 메모리 페이지 모드 딜레이 라이트 사이클을 도시한 타이밍도.
제45도는 표시액세스와 묘화액세스를 도시한 타이밍도.
제46도는 표시액세스와 묘화액세스를 오버랩하는 경우에 있어서의 제45도와 마찬가지의 타이밍도.
제47a도 및 제47b도는 본 발명의 메모리내장 액정 드라이버를 사용한 본 발명의 제7의 실시예에 따른 액정 디스플레이의 블럭도.
제48도는 제7의 실시예의 액정 디스플레이를 사용한 액정 디스플레이 시스템의 구성의 1예를 도시한 블럭도.
제49도는 제7의 실시예의 액정 디스플레이를 사용한 액정 디스플레이 시스템의 구성의 다른예를 도시한 블럭도.
제50a도는 CPU에서 본 제7의 실시예의 액정 디스플레이 시스템의 화면 메모리맵.
제50b도는 액정 드라이버에서 본 그의 드라이버 메모리맵.
제51도∼제54도는 각각 액정 패널의 서로 다른 분해능에 대해서 제7의 실시예의 액정 디스플레이의 액정 드라이버 구성을 도시한 도면.
제55도는 제7의 실시예에의 메모리셀의 상세한 블럭도.
제56도∼제60도는 본 발명의 메모리내장 액정 드라이버를 사용한 휴대형 정보기기의 개략도.
제61도는 액정 드라이버를 Y방향에 배치한 경우의 메모리 어드레스와 비트맵 사이의 관계를 도시한 설명도.
제62도는 SRAM인터페이스를 사용한 본 발명의 다른 실시예에 있어서의 메모리 리드 사이클을 도시한 타이밍도.
제63도는 SRAM인터페이스를 사용한 본 발명의 다른 실시예에 있어서의 메모리 라이트 사이클을 도시한 타이밍도.
본 발명은 메모리를 내장한 액정 드라이버와 그것을 사용한 액정 디스플레이에 관한 것이다. 컴퓨터와 접속된 액정 디스플레이에서는 화면에 화상을 항상 표시하는 동작을 실행한다. 화상 표시동작은 액정 디스플레이측의 액정 드라이버가 표시메모리에서 표시데이타를 순차 리드하고(표시액세스를 실행하고)리드한 데이타를 소정의 주기로 액정 패널에 공급하는 방식으로 실행된다. 컴퓨터측에서 표시데이타의 리라이트난 추가(이하, 갱신이라 한다)의 지시가 있는 경우에 표시메모리의 데이타를 갱신(묘화액세스)할 필요가 있다. 이 표시데이타의 갱신동작(묘화액세스)는 액정 디스플레이의 표시동작에 동기하지 않고 또 주기적이지 않으므로, 표시동작을 위한 표시메모리로의 액세스와 데이타갱신을 위한 표시메모리로의 액세스가 경합하는 경우가 있다. 일반적으로, 표시동작은 중단할 수 없으므로 갱신동작에 대해서 우선한다. 따라서, 갱신동작이 표시동작을 방해하지 않도록 표시메모리 성분을 변경할 필요가 있다.
종래의 액정 디스플레이는 예를 들면 주식회사 히다찌제작소 반도체사업본부발행 히다찌 LCD컨트롤러/드라이버 LSI데이타북의 p.787∼806에 기재되어 있는 액정 드라이버HD66107을 사용해서 구성되어 있다. 이러한 종래의 액정 드라이버에 대해서 제2도∼제5도를 사용해서 설명한다.
제2도에 있어서, (201)은 제어신호를 전송하는 제어신호버스이고, (202)는 표시데이타를 전송하는 데이타버스이다. (203-1),(203-2)는 액정 드라이버이다. 도시된 예에서 2개의 액정 드라이버는 액정 패널(219)의 X(수평)방향의 폭에 맞게 사용된다. 이하, 액정 드라이버(203-1),(203-2)를 총칭해서 액정 드라이버(203)이라 한다(다른 참조번호에 대해서도 마찬가지로 한다). (204)는 액정 드라이버(204)의 동작을 제어하는 타이밍 제어회로이고, (205)는 데이타버스(202)에 의해 전송된 표시데이타를 래치하는 신호를 생성하는 시프트 레지스터이다. (206)은 시스트 레지스터(205)에서 출력된 래치클럭을 전송하는 신호선이고, (207)은 순차 표시데이타를 폐치하는 래치이고, (208)은 래치(207)에서 출력된 데이타를 전송하는 데이타버스이고, (209)는 데이타버스(208)에 의해 전송된 데이타를 순차 폐치하는 래치이고, (210)은 래치(209)에서 출력된 데이타를 전송하는 데이타버스이다. (211)은 데이타버스(210)에 의해 전송된 표시데이타를 액정인가전압(액정 패널의 액정에 인가될 전압)에 대응한 전압래벨로 시프트하는 레벨시스터이다. (212)는 레벨시스트데이타를 전송하는 데이타버스이고, (213)은 전압셀렉터이다. (214)는 데이타버스(212)를 거쳐서 전송되는 표시데이타에 따라서 전압셀렉터(213)에 의해 선택된 액정 인가전압을 전송하는 출력전압선이다. (215)는 시프트 레지스터(205)를 제어하는 CL2클럭신호이고, (216)은 데이타를 래치(209)로 받아들이는 CL1클럭신호이다. (217)은 주사회로로서, 표시를 실행하는 라인을 선택한다. (218)은 주사회로(217)에 의해 생성된 주사신호를 전송하는 주사신호선이고,(219)는 표시패널이다. (220)은 전원회로이고, (221),(222)는 각각 주사회로(217)과 액정 드라이버(203)을 구동하는 구동전압을 전송하는 구동전압선이다.
제3도는 제2도에 도시한 액정 디스플레이를 사용한 퍼스널 컴퓨터 시스템의 1예를 도시한 블럭도이다. 도시된 실시예에서 표시메모리(307)은 액정 드라이버(203)의 외부에 배치된다.
제3도에 있어서, (301)은 CPU, (302)는 메인 메모리, (303)은 어드레스를 전송하는 어드레스버스, (304)는 데이타를 전송하는 데이타버스, (305)는 제어신호를 전송하는 제어신호버스이다. (306)은 표시컨트롤러이고, (307)은 표시 데이타를 저장하는 표시메모리이다. (308)은 타이밍 제어회로이고, (309)는 타이밍신호로서, 표시메모리(307)은 엑세스하기 위한 신호와 액정 드라이버(208)을 동작시키기 위한 신호를 포함한다. (310)은 표시어드레스(표시용 어드레스)와 묘화어드레스(묘화용어드레스)를 전환하는 선택신호이다. (311)은 신호버스(312)로 전송될 타이밍신호와 표시어드레스버스(313)으로 전송될 어드레스를 생성하는 컨트롤러이다. (314)는 표시어드레스와 묘화어드레스를 선택하는 셀렉터, (315)는 표시메모리(307)을 액세스하기 위해 셀렉터(314)에 의해 선택된 어드레스를 전송하는 어드레스버스, (316)은 데이타버퍼이다. (317)은 표시메모리(307)을 액세스하기 위한 데이타를 전송하는 데이타버스(318)은 액정 디스플레이용 표시데이타를 전송하는 데이타버스이다.
제4도는 제3도에 도시한 시스템에 있어서 표시메모리(307)의 액세스를 도시한 타이밍도이다.
제5도는 액정 드라이버(203)의 동작을 도시한 타이밍도. 종래의 액정 드라이버를 사용한 액정 디스플레이에 대해서 제2도를 사용해서 재차 설명한다.
신호버스(201)을 거쳐서 전송된 제어신호는 타이밍 제어회로(204)로 입력된다. 생성된 CL2클럭신호(215)은 시프트레지스터(205)로 전송되고, 래치클럭을 생성한다. 발생된 래치클럭신호는 신호선(206)으로 출력된다. 한편, 데이타버스(202)를 거쳐서 드라이버(203)으로 전송된 표시데이타는 신호선(206)을 거쳐서 전송된 래치클럭신호에 따라서 래치(207)에서 순차 래치된다. 래치(207)에서 래치된 표시데이타는 CL1클럭신호(216)에 따라서 데이타버스(208)을 거쳐서 래치(209)에 동시에 저장된다. 이 동작은 제5도에 도시되어 있다. 또한, CL1클릭신호에 의해서 래치(209)에서 출력된 표시데이타는 데이타버스(210)을 거쳐서 레벨시프터(211)에 입력되고 액정인가전압에 대응한 전압레벨로 변환된다. 레벨시프터 표시데이타는 데이타버스(212)를 거쳐서 전압셀렉터(213)으로 전송되고, 액정 인가전압을 선택한다. 선택된 액정 인가전압은 출력전압선(214)를 거쳐서 액정 래털(219)로 공급된다. 따라서, 종래의 액정 드라이버는 표시데이타를 래치하여 액정 인가 전압으로 변환한 후 출력하는 기능만을 갖는다. 이점에 대해서 종래의 액정 드라이버(203)에 의해 구동되는 액정 디스플레이를 사용한 시스템과 관련하여 제3도를 사용해서 더욱 상세하게 설명한다.
종래의 시스템에서는 일정주기로 표시데이타를 액정 디스플레이로 전송할 필요가 있다. 따라서, 이 시스템에는 표시데이타를 1화면분 저장하는 표시메모리;(307), 표시메모리(307)에서 표시데이타를 리드하고 리드한 데이타를 액정 디스플레이로 출력하는 수단 및 표시메모리(307)에 저장될 표시데이타를 갱신하는 수단이 필요하다. 표시메모리(307)용 어드레스버스(315), 데이타버스(317) 및 제어신호(309)를 위해 하나의 시스템만이 마련되어 있으므로, 표시메모리(307)에 대해서 제4도에 도시한 바와 같이 표시데이타를 리드해서 액정 디스플레이로 출력하는 표시액세스와 표시데이타를 갱신하는 묘화액세스를 시분할 또는 다중송신방식으로 실행해야 한다. 따라서, 종래의 시스템은 다음과 같이 구성된다.
어드레스버스(315)는 표시액세스의 어드레스를 전송하는 어드레스(313)과 액세스를 갱신하기 위한 어드레스를 전송하는 어드레스버스(303)이 셀렉터(314)에 의해 전환되고, 표시어드레스 또는 묘화어드레스가 어드레스(315)로 전송되도록 구성된다.
전환제어는 타이밍 제어회로(308)에 의해 실행된다. 타이밍 제어신호(308)에는 제어신호버스(305)를 거쳐서 CPU로 부터의 제어신호가 입력되고, 제어신호버스(312)를 거쳐서 컨트롤러(311)로 부터의 제어신호가 입력된다. 이 2개의 제어신호에 의해 표시메모리(307)에 대해서 표시액세스를 실행해야지 묘화액세스를 실행해야할지를 결정하는 조정제어가 이루어진다. 데이타버스에 대해서도 마찬가지이다. 즉, 표시액세스의 경우에 데이타버스(317)은 데이타버스상의 데이타가 버퍼(316)을 거쳐서 데이타버스(318)로 전송되도록 구성된다. 또, 묘화액세스의 경우에 데이타버스(304)상의 데이타는 버퍼(316)을 거쳐서 데이타버스(317)로 전송된다.
액정 드라이버내에 표시메모리가 내장되어 있는 표시메모리내장 액정 드라이버는 주식회사 히다찌제작소 반도체사업본부발행 히다찌 IC메모리 데이타북, NO.2의 P.638∼690에 기재되어 있다. 다음에, 이러한 메모리내장 액정 드라이버를 사용한 액정 디스플레이시스템에 대해서 제6도에 도사한 블럭도를 사용해서 설명한다.
제6도에 있어서,(601)은 액정 드라이버, (602)는 데이타버스, (603)은 제어신호이다. (604)는 어드레스 레지스터, (605)는 X좌표값 레지스터, (606)은 Y좌표값 레지스터, (607)은 X좌표값을 출력하는 데아타버스, (608)은 Y좌표값을 출력하는 데이타버스이다. (609)는 X좌표값 디코더, (610)은 Y좌표값 디코더, (611)은 X좌표값 디코드신호이다. (612)는 표시데이타의 입출력을 제어하는 I/O포트이고, (614)는 Y좌표값 디코드신호이다. (615)는메모리셀 (스테틱RAM)이고, (616)은 표시용 데이타를 전송하는 데이타버스이다. (617)은 래치, (618)은 래치(617)에서 출력된 표시데이타를 전송하는 데이타버스, (619)는 레벨시프터, (620)은 레벨 시프트된 데이타를 전송하는 데이타버스, (621)은 전압셀렉터, (622)는 액정 인가전압을 전송하는 출력전압선이다. (623)은 타이밍 제어회로이다.
다음에, 액정 드라이버(601)의 동작에 대해서 설명한다. 액정 드라이버(601)은 I/O인터페이스에 따른 액세스를 이용하므로, 데이타버스(602)를 거쳐서 어드레스 레지스터(604)에 액세스될 레지스터의 어드레스를 설정하고, 이 어드레스 레지스터(604)에 설정된 어드레스의 레지스터를 데이타버스(602)를 거쳐서 액세스한다. 따라서, 표시메모리의 묘화액세스는 다음과 같다. 먼저, 어드레스 에지스터(604)에 X좌표값 레지스터(605)의 어드레스를 설정한다. 다음에, 이 어드레스 레지스터(604)에 설정된 어드레스에 따라 데이타버스(602)를 거쳐서 묘화될 X좌표값 데이타를 X좌표값 레지스터(605)에 설정한다. 다음에 어드레스 레지스터(604)에 Y좌표값 레지스터(606)의 어드레스를 설정하고, 이 어드레스 레지스터(604)에 설정된 어드레스에 따라 데이타버스(602)를 거쳐서 묘화될 Y좌표값 데이타를 Y좌표값 레지스터(606)에 설정한다. 다음에, I/0 포트(612)를 액세스하는 것에 의해 메모리셀(615)의 임의의 위치의 데이타를 갱신할 수 있다. 각 액정 드라이버(601)의 데이타선용 메모리셀(615)의 데이타를 타이밍 제어회로(623)에 의해 리드하여 래치(617)에 저장한다. 그 후, 레벨시프터(619)에 의해 전압변환을 실행하고, 전압셀렉터(621)에 의해 액정인가전압을 선택한 후 선택된 액정 인가전압을 출력한다. 이 메모리셀(615)로 부터의 데이타의 리드제어를 1수평기간마다 실행하는 것에 의해, 액정패널(219)에 표시를 실행할 수 있다.
이것에 의해, 액정 드라이버(601)의 각 레지스터의 데이타를 설정하는 것에 의해, 임의의 위치에서 메모리셀(615)의 데이타를 갱신하는 것이 가능하게 된다.
제3도의 종래예에 의하면, 액정 드라이버는 시리얼화된 표시데이타를 항상 폐치하고, 1수평라인분의 표시데이타의 폐치후에 그 데이타를 액정 인가전압으로 변환하고, 액정패널로 출력해서 표시를 실행한다. 그 때문에 액정드라이버로 시리얼화된 표시데이타를 전송하는 수단이 필요로 된다. 제3도의 종래예에 있어서, 1프레임분의 표시데이타가 표시메모리에 저장된다. 액정패널의 동작조건이 프레임 주파수70Hz, 액정패널의 분해능이 수직라인수 240라인, 수평도트수 320도트이고, 액정드라이버 및 표시메모리의 데이타버스폭이 8비트버스인 것으로 하면, 항상 8비트 데이타를 약0.7MHz(=70 (Hz)×240(라인)×320(도트)÷8(비트))의 주기로 표시메모리에서 리드해야만 한다. 따라서, 표시컨트롤러, 표시메모리 및 액정드라이버는 약0.7MHz주기로 동작해야하고, 표시화상이 정지화면이라도 이 동작을 매 프레임 반복해야한다.
액정디스플레이 및 시스템의 소비전력이 이 동작주파수에 비해서 증가한다. 이 때문에, 저소비저력화를 도모하기 위해서는 시스템의 동작효율을 저하시키는 일 없이 이 동작주파수를 저감할 필요가 있다.
제3도에 도시한 종래예에 있어서, 표시액세스와 묘화액세스가 표시 메모리에 대해서 시분할로 실행된다. 표시액세스는 묘화액세스에 우선하므로, 표시액세스 사이에 묘화액세스를 실행할 필요가 있다. 따라서, 묘화처리를 고속으로 실행하고자 하는 경우에도 묘화액세스의 처리속도가 표시액세스에 의해서 제약을 받는다.
제6도에 도시한 종래예에 있어서 표시메모리에 대해서 표시액세스를 실행할 때, CPU에 대해설 Busy가 부여되어 대기상태로 된다. 실제로, 어드레스 레지스터(604)가 Busy비트를 갖고 CPU가 Busy비트를 리드(비지(busy)체크)하는 것에 의해, 표시액세스와 묘화액세스 사이에 조정이 실행된다. 이것에 의해, 표시메모리에 대한 표시액세스와 묘화액세스가 경합한 경우, 묘화액세스의 속도가 느려진다. 또한, 임의의 위치의 표시데이타를 갱신할 때, 상술한 바와 같이 4회의 레지스터 데이타 설정후에 표시데이타의 갱신을 할 수 있게 된다. 따라서, 묘화액세스에 상당한 시간이 필요로 되고, 이것에 의해 시스템의 동작효율을 저하시키게 된다.
제3도에 도시한 종래예에 있어서, 그레이스케일 표시로의 고려나 액정 드라이버를 액정 패널의 Y축측에 마련하는 경우의 고려가 이루어져 있지 않다.
본 발명의 목적은 액정 디스플레이 시스템의 동작효율을 저하시키는 일 없이 액정 드라이버의 동작주파수를 저감하고, 저소비전력화를 도모하는 것이다.
본 발명의 다른 목적은 멀티 그레이스케일(multi-grayscale)표시의 실현과 액정 드라이버를 액정패널의 Y축방향에 마련하는 기능등의 사용상 편리함을 고려한 기능을 갖는 액정 드라이버를 제공하는 것이다.
본 발명에 의한 액정 디스플레이장치는 서로 매트릭스 형상으로 배치된 여러개의 데이타선과 여러개의 주사선을 갖고 데이타선과 주사선의 교차점에 화소가 형성되어 있는 액정패널, 주사선에 순차로 전압을 인가하는 주사회로 및 외부장치로 부터의 표시데이타를 받고 표시데이타에 대응한 전압을 데이타선에 인가하는 액정 드라이버를 포함한다. 주사회로는 액정패널에서의 화상표시의 프레임주기를 나타내는 프레임표시 동기신호와 액정 패널에서의 화상표시의 라인주기를 나타내는 라인표시 동기신호를 생성하는 동기신호 생성회로를 갖는다. 액정 드라이버는 데이타의 리드와 라이트를 위해 메모리 인터페이스를 거쳐서 액세스되고, 상기 화소에 대응한 표시데이타를 저장하는 표시메모리, 외부장치가 표시메모리에 대해서 표시데이타의 리드/라이트를 위한 리드/라이트 동작을 실행할 때, 외부장치에 의해 지정된 표시화면상의 표시데이타의 어드레스를 표시메모리의 대응하는 어드레스로 변환하는 어드레스 변환회로, 라인표시 동기신호에 동기해서 표시메모리의 순차의 1라인상의 표시데이타를 리드하는 리드수단, 리드수단에 의해 리드된 액정 드라이버의 출력데이타선분의 표시데이타를 동시에 유지하는 유지수단, 유지수단에 유지된 표시데이타를 액정패널의 액정에 인가될 전압으로 변환한 후에 출력하는 전압출력회로, 표시메모리에 저장된 표시데이타에 따라서 소정의 주기로 데이타선에 전압을 인가하는 표시동작과 이 표시동작과 비동기로 표시메모리에 대해서 외부장치가 실행하는 리드/라이트동작 사이를 조정하는 타이밍 제어회로를 갖는다.
본 발명의 액정 드라이버는 표시메모리를 내장하므로, CPU 버스를 거친 주기적인 표시데이타의 주기적인 고속전송이 불필요하게 되어 액정 드라이버의 동작주파수를 저감할 수 있으므로(1수평기간에 1회의 표시액세스로 충분하므로), 저소비전력화를 도모할 수 있다.
또한 본 발명의 액정드라이버는 범용 메모리 인터페이스를 거쳐서 액세스할 수 있으므로, CPU에서는 액정 드라이버 자체를 범용 메모리로해서 액세스할 수 있다. 이것에 의해, 종래의 I/0인터페이스에 의한 액세스에 비해서 묘화속도를 향상시킬 수 있다.
또, 시스템이 지정한 어드레스(CPU어드레스)를 내장 표시메모리의 어드레스로 변환하는 어드레스 변환회로의 채용에 의해, 액정패널의 표시화면의 X방향 어드레스과 Y방향 어드레스를 조합한 어드레스를 CPU어드레스로서 사용할 수 있어, 묘화시의 어드레스산출이 용이해진다.
이 어드레스 변환회로는 동일구성의 액정 드라이버소자를 조합하는 것에 의해 보다 큰 사이즈의 액정 드라이버를 구성한 경우에도 유효하다. 즉, 액정 드라이버 소자의 각각은 외부에서 공급되는 그 자신의 배치위치를 나타내는 액정 드라이버ID를 받고, 그 배치위치에 따라서 그 자신의 내장 표시메모리의 어드레스로 변환할 수 있다.
이 구성에 의해, 조합된 여러개의 액정 드라이버 소자는 CPU에서 보았을 때 단일의 액정 드라이버와 등가로 보인다.
또, 표시시에 표시메모리로 부터의 리드데이타를 유지하는 2단의 유지회로(또는 래치회로)의 채용에 의해, 표시액세스를 저해하는 일없이 임의의 시점에서의 묘화액세스를 실행할 수 있다.
액정 드라이버를 액정패널의 Y축측(좌측 또는 우측)에 배치한 경우, 표시메모리에서 액정 패널로 출력될 때동시에 리드되는 동일어드레스상의 표시데이타의 여러개의 화소중에서 순차 다른 화소를 1개씩 선택하는 선택수단을 액정 드라이버내에 마련한다. 이것에 의해, CPU로 부터의 묘화시, 액정 드라이버가 액정패널의 X축측(상측 또는 하측)에 배치된 경우와 마찬가지로, 표시패널의 수평방향으로 나열된 여러개의 화소를 동시에 액세스하는 것이 가능해진다.
본 발명의 제1의 실시예를 본 발명의 액정 드라이버와 관련해서 제1도 및 제7도∼제17도를 사용해서 설명한다.
제1도는 본 발명의 액정 드라이버를 사용한 액정 디스플레이의 블럭도이다.
제1도에 있어서, (101)은 어드레스를 전송하는 어드레스버스,(102)는 표시데이타를 전송하는 데이타버스,(103)은 제어신호를 전송하는 제어신호, (104)는 RAS신호이다. (105)는 본 발명의 액정 드라이버로서, 출력수를 160비트로 한다.
(106)은 어드레스버스(101)과 데이타버스(102)의 버퍼유닛(또는 쌍방향버퍼), (107)은 메모리셀의 컬럼어드레스를 지정하는 컬럼어드레스를 전송하는 컬럼어드레스버스, (108)은 표시데이타를 전송하는 데이타버스, (109)는 메모리셀의 로우어드레스를 지정하는 로우어드레스를 전송하는 로우어드레스버스이다. (110)은 컬럼어드레스 래치/카운터이고, (111)은 컬럼어드레스 래치/카운터(110)에 의해 래치 또는 카운트된 컬럼어드레스를 전송하는 컬럼어드레스버스이다. (112)는 컬럼어드레스 디모더이고, (113)은 컬럼어드레스 디코더(112)에 의해 디코드된 디모드신호를 전송하는 신호버스이다. (114)는 표시데이타의 입출력을 제어하는 I/0포트이다. (115)는 표시데이타를 전송하는 데이타버스이다. (116)은 로우어드레스 래치/카운터, (117)은 로우어드레스 래치/카운터(116)을 전송하는 로우어드레스버스, (118)은 로우어드레스 디코더, (119)는 로우어드레스 디코더(118)에 의해 디코드된 디코드신호를 전송하는 신호버스이다. (120)은 메모리셀이고, (121)은 표시지시에 따라서 메모리셀(120)에서 출력된 160비트의 표시데이타를 전송하는 데이타버스이다. (122)는 데이타버스(121)에 의해 전송된 160비트의 표시데이타를 동시에 래치하는 래치이다.
(123)은 래치(122)에서 래치된 표시데이타를 전송하는 데이타버스이고, (124)는 표시데이타의 전압레벨을 액정 인가전압에 대응한 레벨로 변환하는 레벨시프터이다. (125)는 레벨시프트된 표시데이타를 전송하는 데이타버스, (126)은 전압셀렉터,(127)은 표시데이타에 따라서 전압셀렉터(126)에서 선택된 액정 인가전압을 전송하는 출력전압선이다. (128)은 타이밍 제어회로이고, (129)는 액정 드라이버(105-2)에 입력된 RAS신호이다. (130)은 주사회로, (131)은 주사회로(130)에 의해 생성된 주사신호를 전송하는 주사신호선, (132)는 (320도트)×(240라인)의 분해능을 갖는 액정패널이다.
(133)은 전원회로, (134)는 주사회로를 구동하는 전압을 전송하는 구동전압선, (135)는 액정 구동전압을 전송하는 전압선이다.
액정패널(132)는 출력전압선(127)에 접속된 320개의 데이타선(136)과 주사신호선(131)에 접속된 240개의 주사선(137)을 갖는다. 데이타선(136)과 주사선(137)은 래트릭스 형상으로 배치되고, 라인(136),(137)의 교차점에 320×240개의 화소가 형성되어 있다.
제7도∼제14도는 메모리셀(120)으로의 액세스의 타이밍도이다. 더욱 구체적으로, 제7도는 랜덤액세스의 타이밍도이다. 로우어도레스와 컬럼어드레스는 어드레스버스로 멀티플렉스 전송된다. RAS는 로우어드레스를 폐치하는 로우어드레스신호이고, CAS는 컬럼어드레스를 폐치하는 컬럼어드레스신호이다. WE는 라이트 인에이블신호이고, WE가 L일 때 메모리셀 (120)으로의 라이트가 실행된다. OE는 출력 인에이블신호이고, OE가 L일 때 메모리셀로 부터의 리드가 실행된다. 메모리셀(120)에 라이트될 데이타와 메모리셀(120)에서 리드되는 데이타는 데이타버스로 전송된다.
제8도는 페이지 액세스의 타이밍도이다. 제9도는 리드 모디파이 라이트 액세스의 타이밍도이다. 제10도는 버스트 액세스의 라이트 사이클의 타이밍도이다. 제11도는 버스트 액세스의 리드 사이클의 타이밍도이다. 제12도는 랜덤 드라이버 출력 액세스의 타이밍도이다.
제13도는 순차 드라이버 출력 액세스의 타이밍도이다. 순차 드라이버 출력 액세스의 선두라인의 타이밍도는 제12도에 도시한 랜덤 드라이버 출력 액세스의 타이밍도와 동일하다.
제14도는 칩선택기능을 이용하여 여러개의 액정 드라이버(105)를 사용한 연속 액세스를 실행하는 경우의 타이밍도이다. 타이밍도의 1예로서 버스트 액세스 라이트 모드를 도시한다.
제14도에 있어서, RAS1은 액정 드라이버(105-1)의 RAS(Raw Address Strobe)신호이고, RAS2는 액정 드라이버(105-2)의 RAS 신호이다. RAS신호의 각각은 칩선택기능을 갖고 있다.
제15도는 드라이버(105)의 메모리셀(120)의 메모리맵을 도시한 도면이다. X좌표값은 컬럼어드레스이고, Y 좌표값은 로우어드레스이다. 1개의 어드레스는 8비트데이타를 포함하므로, X좌표값은 hes0∼hex13으로 된다. 수직방향에는 240라인이 있으므로, Y좌표값은 hex0∼hexEF로 된다.
제16도는 본 발명의 액정 드라이버(105)가 적용된 제1의 실시예에 따른 액정 디스플레이 시스탬의 블럭도이다.
제16도에 있어서, (1601)은 CPU, (1602)는 메인메모리, (1603)은 I/0장치이다. (1604)는 CPU(1601)에서 출력된 어드레스를 전송하는 어드레스버스이고, (1605)는 데이타를 전송하는 데이타버스, (1606)은 CPU(1601)에서 출력된 제어신호를 전송하는 제어신호버스이다. (1607)은 액정 컨트롤러이고, (1608)은 어드레스 변환회로로서, 어드레스버스(1604)를 거쳐서 전송된 어드레스를 액정 드라이버(105)의 드라이버 메모리맵(메모리셀(120))에 대응한 X좌표값(컬럼어드레스)와 Y좌표값(로우어드레스)으로 변환한다. (1609)는 표시데이타용 버퍼,(1610)은 타이밍 제어회로, (1611)은 주사회로(130)의 제어신호를 전송하는 제어신호버스이다.
제17a도는 CPU에서 본 화면 메모리맵이고, 제17b도는 드라이버에서 본 드라이버 메모리맵이다. CPU에서 본 화면 메모리맵에 있어서, X좌표값은 수평 분해능이 320도트이므로 hex0∼hex27로 되고, Y좌표값은 수직 분해능이 240라인이므로 hex0∼hexEF로 된다.
본 발명의 동작에 대해서 제1도에 도시한 액정 디스플레이의 블럭도를 사용해서 설명한다.
어드레스버스(101)을 거쳐서 CPU에서 전송된 어드레스는 액정드라이버(105)의 버퍼유닛(106)으로 전송된다. 로우어드레스는 버퍼유닛(106)에서 어드레스버스(109)를 거쳐서 로우어드레스 래치/카운터(116)으로 전송되고, 컬럼어드레스는 버퍼유닛(106)에서 어드레스버스(107)(을 거쳐서 컬럼어드레스 래치/카운터(110)으로 전송된다. 타이밍 제어신호와 RAS신호는 제어신호버스(103)을 거쳐서 타이밍 제어회로 (128)로 전송된다. 타이밍 제어회로(128)은 메모리셀(120)로의 묘화액세스(데이타의 갱신)와 메모리셀(120)으로의 표시액세스(데이타의 표시)를 제어하는 제어신호를 생성한다. 제어신호중 RAS신호는 칩선택기능을 갖고 있으므로 액정 드라이버마다 다르고, RAS신호(104),(129)는 액정 드라이버(105-1), (105-2)에 각각 입력된다. 그러나, 드라이버는 동일한 동작을 한다. 컬럼어드레스는 컬럼어드레스 래치/카운터(110)에서 컬럼어드레스버스(111)을 거쳐서 컬럼 어드레스 디코더(112)로 전송되고 컬럼어드레스 디코더(112)에 의해 디코드된다. 컬럼 어드레스 디코더(112)에서 신호선(113)을 거쳐서 출력된 로우어드레스는 I/0포트(114)를 제어한다. 로우 어드레스 래치/카운터(116)에서 로우어드레스버스(117)을 거쳐서 출력된 로우어드레스는 로우 어드레스 디코더(118)로 전송되어 디코드된다. 로우 어드레스 디코더(118)에서 출력된 디코드신호는 신호선(119)를 거쳐서 메모리셀(120)으로 전송된다. 데이타버스(102)에서 버퍼유닛(106)을 거쳐서 입출력된 데이타는 데이타버스(108)을 거쳐서 I/0포트 (114)로 전송되고, 타이밍 제어회로(128)에서 출력된 제어신호에 따라서 로우어드레스와 컬럼어드레스가 지정하는 좌표의 라이트/리드가 실행된다.
표시액세스를 실행하는 제어신호가 타이밍 제어회로(128)에서 출력되면, 지정된 로우어드레스를 갖는 160비트의 표시데이타는 데이타버스(121)을 거쳐서 래치(122)로 전송되고, 160비트의 표시데이타를 동시에 래치한다. 래치(122)에 의해 래치된 표시데이타는 데이타버스(123)을 거쳐서 레벨시프터(124)로 전송되어 액정 인가전압에 대응한 전압레벨로 시프트된다. 레벨시프트된 표시데이타는 데이타버스(125)를 거쳐서 전압셀렉터(126)으로 전송되고, 데이타에 대응한 액정 인가전압을 선택한다.
선택된 액정 인가전압을 출력전압선(127)에서 액정패널(132)로 공급된다.
다음에, 묘화액세스와 표시액세스의 타이밍에 대해서 제7도∼제17를 사용해서 여러종류의 모드로 상세하게 설명한다.
먼저, 묘화액세스의 하나의 모드인 랜덤액세스에 대해서 제7도에 도시한 타이밍도를 사용해서 설명한다.
어드레스버스(101)에서 전송된 로우어드레스RA는 RAS신호의 하강시에 리드되고, 메모리셀(120)으로의 액세스가 실행되는 로우어드레스를 지정한다. 마찬가지로, 컬럼어드레스CA는 CAS(Column Add-ress Strobe)신호의 하강시에 리드되고, 액세스가 실행되는 컬럼어드레스를 지정한다. 액세스가 라이트 사이클인 경우에 있어서, 데이타버스(115)에서 전송된 입력데이타 Din은 라이트 인에이블신호WE의 상승시에 메모리셀(120)의 지정된 어드레스에 라이트된다.
액세스가 리드사이클인 경우에 있어서, 메모리셀(120)의 지정된 어드레스에 저장된 데이타Dout는 출력 인에이블신호OE의 하강시에 리드되어 데이타버스(115)를 거쳐서 데이타버스(102)로 전송된다. 액세스 사이클은 RAS가 H(하이레벨)로 될 때 완로한다.
다음에, 묘화액세스의 다른 모드인 페이지 액세스에 대해서 제8도에 도시한 타이밍도를 사용해서 설명한다.
페이지 액세스에 있어서, 처음에 로우어드레스를 지정한 후, 동일한 로우어드레스를 갖는 데이타에 액세스하는 경우, 컬럼어드레스를 지정하는 것만으로 계속해서 액세스를 실행할 수 있다. 제8도에 도시한 바와 같이, 선두 또는 제1의 사이클에 있어서, 로우어드레스와 컬럼어드레스는 랜덤액세스와 마찬가지로 RAS 의 하강시와 CAS의 하강시에 각각 지정된다. 그 이후의 사이클에서는 로우어드레스는 지정되지 않고 CAS의 하강시에 컬럼어드레스만이 지정되어 동일한 로우어드레스를 갖는 데이타에 액세스가 실행된다. 따라서, 2사이클째 이후의 사이클에 대한 처리를 랜덤 액세스에 비해서 짧은 시간으로 실행하는 것이 가능하게 되어, 고속 액세스를 실현할 수 있다.
다음에, 묘화액세스의 모드인 리드 모디파이 라이트 액세스에 대해서 제9도에 도시한 타이밍도를 사용해서 설명한다.
리드 모디파이 라이트 액세스는 동일한 어드레스에서 리드와 라이트를 연속해서 실행하는 액세스이다. 제9도에 도시한 바와 같이, 액세스를 실행할 어드레스가 지정된 후, OE가 상승하고 저정된 데이타가 리드된다. OE가 상승하고 리드 사이클이 종료한 후, WE는 L (로우 레벨)로 되고, WE의 상승시에 데이타버스(115)상의 입력데이타Din이 리드를 실행한 어드레스에 라이트된다.
다음에, 묘화액세스의 모드인 버스트 액세스에 대해서 제10도 및 제11도에 도시한 타이밍도를 사용해서 설명한다.
버스트 액세스는 액세스를 실행한 데이타가 동일한 로우어드레스를 갖고 또한 컬럼어드레스가 계속되는 경우에 사용된다. 선두 또는 제1의 액세스 사이클의 어드레스를 지정한 후, RAS,CAS에 의한어드레스 지정없이 컬럼어드레스를 컬럼어드레스 래치/카운터(110)에 의해 순차 가산하는 것에 의해, 2사이클째 이후의 사이클에서 순차 액세를 실행하는 것이 가능하게 된다.
먼저, 버스트 액세스의 라이트 사이클에 대해서 제10도의 타이밍도를 사용해서 설명한다. 선두 사이클에 있어서, 랜덤 액세스와 마찬가지로 RAS,CAS의 하강시에 어드레스의 래치가 실행되고, 액세스를 실행하는 메모리셀(120)의 어드레스가 지정된다. WE의 상승시, 입력데이타Din이 데이타버스(115)에서 지정된 어드레스에 라이트된다. 다음에, WE의 하강시, 컬럼어드레스 래치/카운터(110)에 1이 가산된다. 2사이클째에서는 WE의 상승시에 입력데이타Din이 선두사이클의 컬럼어드레스에 1가산하는 것에 의해 얻어진 어드레스에 라이트된다. 계속해서, 2사이클째와 동일한 사이클에서 데이타의 라이트가 실행된다. 액세스는 RAS가 H로 될 때 종료한다.
다음에, 버스트 액세스의 리드사이클에 대해서 제11도를 사용해서 설명한다. 리드사이클에 있어서, 액세스를 실행할 메모리셀(120)의 어드레스을 지정한 후, OE의 하강시에 출력데이타 Dout를 리드한다. 리드는 OE가 상승하는 것에 의해 종료한다. 2사이클째에서 OE의 하강시에 컬럼 어드레스 래치/카운터(110)에 1가산하고, 선두 어드레스에 1가산하는 것에 의해 얻은 어드레스를 갖는 데이타가 리드된다. 계속해서, 2사이클째와 동일한 사이클에서 데이타의 리드가 실행된다. 액세스는 RAS가 H로 될 때 종료한다. 버스트 액세스는 어드레스버스를 거쳐서 전송된 어드레스 값이 변화하지 않으므로 저소비전력화의 측면에서 페이지액세스보다 우수하다.
다음에, 표시액세스의 하나의 모드인 랜덤 드라이버 출력 액세스에 의해서 제12도에 도시한 타이밍도를 사용해서 설명한다.
RAS의 하상시에 로우어드레스RA의 폐치가 실행되면, OE가 L이고 WE가 H인 경우에 지정된 로우어드레스의 1로우분의 데이타Yn가 동시에 데이타버스(121)을 거쳐서 래치(122)로 출력된다 다. 다음에, 표시액세스의 다른 모드인 순차 드라이버 출력 액세스에 대해서 제13도에 도시한 타이밍도를 사용해서 설명한다.
선두 출력 사이클은 랜덤 출력 액세스와 동일하다. 다음에, RAS의 하가시에 OE가 H로 되고 WE가 L로 될 때, 로우어드레스 래치/카운터(116)에 1가산하는 것에 의해 얻은 어드레스의 1로우분의 데이타Yn+1 이 데이타버스(121)을 거쳐서 래치 (122)로 출력된다. 마찬가지로, 순차 데이타의 출력이 실행된다.
이것에 의해, 메로리셀(120)으로 부터의 출력은 1수평기간에 1회만 실행된다. 즉, 1수평기간의 대부분의 시간을 묘화액세스에 사용할 수 있으므로, 고속의 묘화가 가능하게 된다.
액정패널(132)를 구동하기 위해 여러개의 액정 드라이버(105)를 사용하는 경우, 묘화액세스를 실행할 드라이버를 선택해야 한다. 이 액정 드라이버 선택방법에 대해서는 2개의 액정 드라이버를 사용하는 경우의 버스트 액세스 라이트 사이클의 타이밍도인 제14도를 사용해서 설명한다.
제어신호RAS는 묘화액세스를 실행할 드라이버를 선택하기 위한 칩선택신호로서 사용된다. 액정 드라이버는 RAS가 H일 때 비선택상태이고, RAS가 L일 때 선택상태인 것으로 한다.
제14도에 도시한 바와 같이, 액정 드라이버(105-1)은 액정드라이버(105-1)이 L일 때 선택상태로 된다. 선택상태의 액정 드라이버(105-1)의 동작은 제10도의 타이밍도에서 도시한 버스트 액세스 라이트 사이클과 동일하다. 즉, 액정 드라이버(105-1)에 대응한 입력데이타Din(n)과 Din(n+1)이 라이트된다. 이 때, 액정 드라이버(105-2)에 입력된 RAS2는 H 이므로, 액정 드라이버(105-2)는 비선택상태로 된다. 따라서, 묘화액세스를 위해 다른 제어신호가 입력되더라도 액정 드라이버(105-2)는 액세스되지 않는다.
다음에, RAS1이 H로 되고 RAS2가 L로 되면, 액정 드라이버(105-1)은 비선택상태로 되고 액정 드라이버(105-2)는 선택상태로 된다. 입력데이타Din(0), Din(1),…은 선택상태의 액정드라이버(105-2)에 라이트된다.
이것에 의해, 칩선택신호RAS를 전환하는 것에 의해 묘화액세스를 실행하는 드라이버를 선택할 수 있다.
메로리셀 (120)의 어드레스맵에 대해서 제15를 사용해서 설명한다.
메로리셀(120)의 어드레스맵은 X좌표가 컬럼어드레스, Y좌표가 로우어드레스로 되어 있다. 액정패널(132)의분해능은 320(도트)×240(라인)이고, 액정 드라이버(105)의 출력수는 160비트이므로, 메모리맵의 X좌표는 hex0∼hex13으로 되고, Y좌표는 hex0∼hexEF로 된다. 따라서, 메모리맵 액정 드라이버(105)의 출력신호수와 액정패널(132)의 분해능에 의존한다.
다음에, 본 발명의 액정 드라이버를 사용한 액정 디스플레이 시스템에 대해서 제16도, 제17a도 및 제17b도를 사용해서 설명한다. 먼저, 제16도에 도시한 제1의 실시예의 액정 디스플레이 시스템의 블럭도를 사용해서 설명한다.
CPU(1601)에서 출력된 어드레스는 어드레스버스(1604)를 거쳐서 메인메모리(1602),I/0장치(1603) 및 액정 컨트롤러(1607)로 전송된다. 액정 컨트롤러(1607)로 전송된 어드레스는 어드레스 변환회로(1608)에 입력되어 액정 드라이버(105)의 메모리맵에 대응한 어드레스로 변환된다. 메모리맵과 어드레스 변환회로에 대해서 제17a도 및 제17b도를 사용해서 설명한다.
액정패널의 분해능은 320(도트)×240(라인)이므로, CPU(1601)에서 본 화면 메모리맵은 제17a도에 도시한 바와 같이 메모리맵의 X좌표는 hex0∼hex27으로 되고, Y좌표는 hex0∼hexEF로 되어 있다. 한편, 액정 드라이버(105-1),(105-2)에서 본 드라이버 메모리맵은 제17도에 도시한 바와 같이 각 드라이버의 내장메모리셀(120)의 메모리맵으로 되므로, 제15도에 도시한 2개의 메모리맵이 나란히 배치되어 있는 형으로 된다. 따라서, 액정 드라이버(105-1),(105-2)에서 본 드라이버 메모리맵은 CPU(1601)에서 본 화면메모리맵과 다르다. 이 때문에, CPU(1601)에서 전송된 어드레스를 그대로 사용하면, 액정 드라이버의 메모리셀(120)에 대해서 정확한 어드레스 지시를 할 수 없게 된다. 이 때문에, 어드레스 변환회로(1608)를 사용해서 CPU(1601)에서 전송된 어드레스를 변환한다. 액정 드라이버(105-1)에 입력된 RAS(104)가 L인 경우에는 어드레스 변환회로(1068)을 사용해서 CPU(1601)에서 전송된 어드레스를 어드레스 변환하지 않고 어드레스버스(101)로 그대로 출력한다. 액정 드라이버(105-2)에 입력된 RAS(129)가 L인 경우에는 CPU(1601)에서 본 메모리맵의 X좌표값 hex1∼hex27이 hex0∼hex13으로 변환된 후 어드레스버스(101)로 출력된다. 이러한 어드레스 변환에 의해, 드라이버 메모리맵에 대응시키는 것이 가능하여 정확한 어드레스 지정을 실행할 수 있다.
재차 제16도로 되돌아가서, 액정 컨트롤러로 전송된 제어신호는 타이밍 제어회로(1610)에 입력된다. 타이밍 제어회로(1610)은 CPU(1601)에 의해 실행된 묘화액세스와 액정 드라이버(105)의 표시액세스의 타이밍을 제어하는 제어신호를 생성한다.
제어신호는 제어신호버스(103)으로 출력된다. 또한, 타이밍제어회로(1610)은 주사회로(130)의 제어신호를 제어신호버스(1611)로 출력한다.
CPU(1601)에서 입출력되는 표시데이타는 데이타버스(1605)를 거쳐서 메인메모리(1602), I/0장치(1603) 및 액정 컨톨러(1607)사이에서 전송된다. 액정 컨트롤러(1607)로 전송된 표시데이타는 버퍼(1609)를 거쳐서 데이타버스(102)로 전송되고, CPU(1601)과 액정 드라이버(105)사이에서 데이타의 입출력이 실행된다.
이것에 의해, 본 발명의 액정 드라이버를 사용한 액정 디스플레이시스템은 어드레스 변환기능을 갖는 액정 컨트롤러를 필요로 한다. 어드레스 변환기능은 액정 드라이버(105)내에 마련하면 좋다. 이 경우, 어드레스 변환기능을 갖고 있지 않은 액정 컨트롤러를 사용할 수도 있다. 어드레스 변환기능을 갖는 액정 드라이버(105)와 드라이버내의 어드레스 변환기능의 동작은 상술한 동작과 동일하다. 표시액세스는 1수평기간에 1회 실행되므로, 고속 묘화액세스가 가능하다. 그 결과, 종래의 액정 드라이버를 사용한 액정 디스플레이 시스템에 비해서 소비전력을 저감할 수 있다. 다음에 액정 드라이버를 사용하여 2화면 구동을 실행하는 액정 디스플레이 시스템의 제2의 실시예에 대해서 제18도∼제20도를 사용해서 설명한다.
제18도는 제2의 실시예에 따른 액정 디스플레이의 블럭도이다. 제18도에 있어서, (1801)∼(1804)는 액정 드라이버(105-1)∼(105-4)에 입력되는 RAS신호이다. (1805)는 주사회로이고, (1806)은 주사신호를 전송하는 주사신호선이다. (1807)은 2화면 구조의 액정패널이다. 상부 표시화면부의 분해능은 320(도트)×120(라인)이고, 하부 표시화면부의 분해능은 320(도트)×120(라인)이다. 전체 분해능은 320(도트)×240(라인)이다.
제19도는 제18도에 도시한 액정 디스플레이를 사용한 경우의 시시템의 블럭도이다.
제19도에 있어서, (1901)은 액정 컨트롤러이다. (1902)는 어드레스 변환회로로서, CPU(1601)에서 전송된 어드레스를 액정 드라이버(105)의 메모리멥에 대응한 어드레스로 변환한다. (1903)은 버퍼이고, (1904)는 타이밍 제어회로이다. (1908)은 주사회로(1805)의 제어신호를 전송하기 위한 제어신호버스이다.
제20a도는 제18도의 2화면 구동 액정 디스플레이 시스템을 CPU(1601)에서 본 화면 메모리맵이고, 제20b도는 액정 드라이버(105)에서 본 드라이버 메모리맵이다.
제2의 실시예에 대해서 제18도에 도시한 시스템 블럭도를 사용해서 설명한다.
주사회로(1805)액정패널(1807)의 상부 및 하부의 표시화면부를 동시에 구동하는 주사신호를 생성하고, 주사신호선(1806)을 거쳐서 액정패널(1807)의 상부 및 하부 표시화면부로 공급한다. 액정 드라이버(105-1), (105-2)는 RAS신호(1801),(1802)에 따라서 액정패널(1807)의 상부 표시화면부의 표시데이타에 대응한 액정 인가전압을 출력전압선(127-1),(127-2)를 거쳐서 출력한다. 마찬가지로, 액정 드라이버(105-3),(105-4)는 RAS신호(1803), (1804)에 따라서 액정패널(1807)의 하부 표시화면부의 표시데이타에 대응한 액정 인가전압을 출력전압선(127-3), (127-4)를 거쳐서 출력한다. 액정 드라이버의 동작은 제1의 실시예와 동일하다.
다음에, 제2화면 구동 액정 디스플레이 시스템에 대해서 제19도를 사용해서 설명한다.
CPU(1601)에서 출력된 어드레스, 데이타 및 제어신호는 어드레스버스(1604), 데이타버스(1605) 및 제어신호버스(1606)을 거쳐서 액정 컨트롤러의 어드레스 변환회로(1902), 버퍼(1903) 및 타이밍 제어회로 (1904)로 각각 전송된다. 어드레스 변환회로(1902)로 전송된 어드레스는 액정 드라이버(105-1)∼(105-4)의 메모리맵에 대응한 어드레스로 변환된다.
CPU(1601)에서 본 화면메모리맵과 액정 드라이버(105-1)∼(105-4)에서 본 드라이버 메모리맵에 대해서 제20도를 사용해서 설명한다.
CPU(1601)에서 본 화면메모리맵은 상부 표시화면부의 X좌표가 hex0∼hex27이고 Y좌표가 hex0∼hex77로 되어 있다. 마찬가지로 하부 표시화면부의 X좌표가 hex0∼hex27이고 Y좌표가 hex78∼hexEF로 되어 있다. 한편, 액정 드라이버에서 본 드라이버 메모리맵은 상부 표시화면부가 2개의 드라이버맵이 hex0∼hex13의 X좌표값과 hex0∼hex77의 Y좌표값을 각각 갖고 나열되어 있는 상태이다. 주사회로(1805)는 액정페널(1807)을 차례로 상하로 주사하므로, 하부 표시화면부는 상부 표시화면부의 드라이버 메모리맵과 반대의 X좌표값을 갖는 드라이버 메모리맵의 상태로 된다. 따라서, 어드레스 변환회로(1902)는 RAS(1801)이 L인 경우에 어드레스를 변환하지 않고, RAS(1802)가 L인 경우에 화면메모리맵의 X좌표값 hex14∼hex27을 hex0∼hex13으로 변환한다. RAS(1803)이L인 경우, 화면메모리맵의 X좌표값 hex0∼hex13은 hex13∼hex0으로 변환되고, Y좌표값 hex78∼hexEF는 hex0∼hex77로 변환된다. RAS(1804)가 L인 경우, 화면메모리맵의 X좌표값 hex14∼hex27 은 hex13∼hex0으로 변환되고, Y좌표값 hex78∼hexEF는 hex0∼hex77로 변환된다. 이러한 어드레스 변환에 의해, 액정 드라이버의 드라이버 메모리맵에 대응시키는 것이 가능하므로, 정확한 어드레스 지정을 실행할 수 있다.
제19도에 도시한 액정 디스플레이 시스템의 다른 동작은 제1의 실시예와 마찬가지이다.
이와 같이, 2화면 구동에 대응한 어드레스 변환회로를 마련하는 것에 의해, 본 발명의 액정 드라이버를 사용하더라도 2화면 구동을 실행할 수 있다.
제1 및 제2의 실시예는 2진 표시를 실행하고 있는 경우에 관한 것이다. 다음에는 그레이스케일 표시를 실행하는 경우에 대해서 설명한다.
먼저, 프레엠 레이트 제어 시스템(이하 FRC라 한다)을 이용하고 4그레이스케일 표시를 실행하는 제3의 실시예에 대해서 제21도∼제23도를 사용해서 설명한다.
제21도는 FRC를 이용한 본 발명의 액정 드라이버를 사용하는 제3의 실시예의 액정 디스플레이의 블럭도이다.
제21도에 있어서, (2101)은 그레이스케일 표시데이타를 전송하는 데이타버스이고, (2102)는 그레이스케일 시스템으로서 FRC를 사용한 액정 드라이버이다. (2103)은 그레이스케일 표시데이타를 전송하는 데이타버스이고, (2104)는 그레이스케일 표시데이타의 입출력 제어를 실행하는 I/0포트이다. (2105)는 그레이스케일 표시데이타의 하위비트 데이타를 전송하는 하위비트 데이타버스이고, (2106)은 그의 상위비트를 전송하는 상위비트 데이타버스이다. (2107),(2108)은 각각 하위비트 데이타와 상위비트 데이타를 저장하는 메모리셀이고, (2109), (2110)은 각각 메로리셀 (2107), (2108)에서 출력된 데이타를 전송하는 하위비트 데이타버스와 상위비트 데이타버스이다.
(2111)은 FRC 패턴 발생회로, (2112)는 FRC 표시패턴을 전송하는 신호선, (2113)은 FRC회로로서, 그레이스케일 표시데이타에 대응한 FRC패턴을 선택하고, 선택된 FRC 패턴을 FRC 표시데이타로서 출력된다. (2114)는 FRC 회로 (2113)에서 선택된 1수평라인분의 FRC 표시데니타를 전송하는 데이타버스이고, (2115)는 1수평라인분의 FRC 표시데이타를 동시에 래치하는 래치이다.
(2116)은 래치(2115)에서 출력된 FRC표시데이타를 전송하는 데이타버스, (2117)은 레벨시프터. (2118)은 레벨시프터(2117)에 의해 전압레벨이 시프트된 FRC 표시데이타 전압을 전송하는 데이타버스, (2119)는 전압셀렉터, (2120)은 전압셀렉터(2119)에 의해 선택된 액정 인가전압을 액정페널(132)로 공급하는 출력전압선이다.
제22도는 본 실시예의 FRC 를 이용한 액정 드라이버(2102)의 상세한 블럭도이다.
제22도에 있어서, (2201),(2202)는 FRC폐턴 발생회로 (2111)에 내장된 FRC 패턴이다. (2201)은 밝은 회색을 나타내는 그레이스케일1이고, (2202)는 어두운 회색을 나타내는 그레이스케일2이다. (2203),(2204)는 각각 FRC 패턴(2201),(2202)를 전송하는 신호선이고, (2205-1)∼(2205-n)은 FRC 패턴 선택회로이다. (2206)은 하위비트 데이타에 따라서 FRC 패턴(2201),(2202)를 선택하는 스위치이다. (2207)은 스위치(2206)에 의해서 선택된 FRC패턴을 전송하는 신호선, (2208)은 EOR소자, (2209)는 세어신호, (2210)은 제어신호(2209)에 따라서 FRC패턴과 상위비트데이타를 선택하는 스위치이다.
제23도는 FRC를 사용하는 경우의 표시패턴을 도시한 도면이다. FRC를 사용한 제3의 실시예에 대해서 제21도를 사용해서 설명하다.
어드레스버스(101)을 거쳐서 전송된 로우어드레스와 컬럼어드레스는 제1의 실시예에서와 마찬가지로 로우어드레스 디코더(118)과 컬럼어드레스 디코더(112)에 의해 디코드된다. 디코드된 로우어드레스는 디코드신호로서 신호선(119)를 거쳐서 메모리셀(2107)(2108)로 전송된다. 마찬가지로, 디코드된 컬럼어드레스는 디코드신호로서 신호선(2105),(2106)에서 메모리셀(2107),(2108)로 각각 전송되고, 메모리셀(2107),(2108)에는 동일한 어드레스가 지정된다. 데이타버스(2101)에서 버스(2103)을 거쳐서 I/0포트 (2104)로 전송된 표시데이타의 하위비트 데이타와 상위비트 데이타는 각각 하위비트버스(2105)와 상위비트버스 (2106)으로 각각 출력되고, 그 후 하위비트 데이타와 상위비트 데이타는 각각 메모리셀 (2107),(2108)의 동일 어드레스에 저장된다. 메모리셀 (2107).(2108)에서 각각 하위비트 데이타버스(2109)와 상위비트 데이타버스 (2110)을 거쳐서 전송된 표시데이타는 FRC 회로(2113)에 공급된 후 FRC페턴을 선택하고, FRC 표시데이타를 데이타버스(2114)로 출력한다. FRC패턴 발생회로(2111)과 FRC 회로(2113)에 대해서 제22도를 사용해서 설명한다.
FRC패턴 발생회로(2111)에 있어서, 백에서 흑까지의 4그레이스케일중 그레이스케일 1(밝은 회색)과 그레이스케일2(어두운 회색)을 표시하는 FRC패턴이 FRC 패턴(2201),(202)로서 저장되어 있다. 이하, FRC 패턴에 대해서 제23도를 사용해서 설명 본 실시예에 있어서, 표시데이타의 상부 및 하부비트가 0,1, 10 및 11일때, 제23도의 (d),(b),(c) 및 (a)에 도시된 바와 같은 검은색, 그레이스케일1, 그레이스케일2 및 흰색이 각각 표시된다. FRC 패턴은 1유닛으로서 3×3도트를 갖는다. 그레이스케일1이 표시되는 경우, 3×3도트중 3도트는 비점등상태로 되고, 다른 도트는 점등상태로 된다. 제1의 프레임에서 비점등상태로되는 도트는 제1의 컬럼의 제1의 화소, 제2의 컬럼의 제2의 화소, 제3의 컬럼의 제3의 화소이다. 제2의 프레임에서는 각 행마다 1화소씩 오른쪽으로 시프트되고, 즉 제1의 컬럼의 제2의 화소, 제2의 컬럼의 제3의 화소 및 제3의 컬럼의 제1의 화소가 비점등상태로 된다. 마찬가지로, 제3의 프레임에서는 제1의 컬럼의 제3의 화소, 제2의 컬럼의 제1의 화소, 제3의 칼럼의 제2의 화소가 비점등상태로 된다. 순차 프레임에서 이것을 반복한다. 그레이스케일2가 표시되는 경우, 그레이스케일1에서 점등으로 된 화소는 비점등으로 되고, 비점등으로 된 화소는 점등으로 된다. 흰색 또는 검은색이 표시되는 경우, 모든 화소는 점등 또는 비점등으로 된다. 따라서, 점등으로 된 화소수가 흰색, 그레이스케일1, 그레이스케일2 및 검은색에서 각각 9,6,3,0으로 되는 4그레이스케일 표시가 이루어진다.
재차 제22도로 돌아가서 설명한다.
각 RRC패턴 선택회로(2205)의 EOR소자(2208)에는FRC 패턴 선택회로에 대응한 하부비트데이타와 상부비트데이타가 하위비트 데이타버스(2109)와 상위비트 데이타버스(2110)을 거쳐서 입력되고, 출력신호인 제어신호가 신호선(2209)를 거쳐서 스위치(2210)으로 출력된다. 제어신호는 상위비트데이타와 하위비트데이타가 0 또는11일때 0으로 되고, 1 또는 10일때, 1로 된다. 스위치(2210)는 신호선(2209)에서 전송된 제어신호가 0일때 상위비트에이타를 선택하고, 1일때 신호선(2207)을 거쳐서 입력된 FRC 패턴을 선택한다. 이러한 동작에 의해, 표시데이타의 상위 및 하위 비트가 11일때, 스위치(210)에 의해 상위비트데이타가 선택되고 흰색이 표시된다. 0일때, 마찬가지로 상위비트데이타가 선택되고 검은색이 표시된다. 1 0일 때, 스위치)2206)에 의해FRC패턴(2203)이 선택되고 스위치(2210)에 의해 FRC패턴이 선택되어 그레이스케일1이 표시된다.
1일 때, 스위치(2206)에 의해 FRC 패턴 (2204)이 선택되고 그레이스케일2가 표시된다.
메모리내장 액정 드라이버내에 FRC 패턴 생성회로(2111)과 FRC 회로(2113)을 마련하는 것에 의해, FRC에 따른 그레이스케일 표시를 실행할 수 있다. 또한, FRC 패턴의 수를 증가시키는 것에 의해 그레이스케일의 수의 증가에 대응할 수 있다.
다음에, 그레이시스템으로서 4그레이스케일 펄스폭 변조시스템(이하, PWM이라 한다)을 사용하는 제4의 실시예에 대해서 제24도 및 제25도를 사용해서 설명한다.
제24도는 그레이스케일 시스템으로서 PWM을 이용하는 액정 드라이버를 사용한 액정 디스플레이 시스템의 블럭도이다.
제24도에 있어서, (2301)은 그레이스케일 시스템으로서 PWM을 사용하는 액정 디스플레이이다. (2306)은 로우어드레스디코더, (2307),(2308)은 디코드신호를 전송하는 신호버스,(2309),(2310)은 메모리셀이다.
제25a도∼제25d는 PWM을 사용하는 경우의 각 그레이스케일에 있어서의 액정 드라이버(2301)에서 출력된 액정 인가전압과 주사전압의 관계를 설명하는 타이밍도이다.
제4의 실시예에 대해서 제24도를 사용해서 설명한다.
로우어드레스 디코더(2306)은 전송된 로우어드레스를 디코드하고, 이 디코드신호를 신호선(2307), (2308)을 거쳐서 메모리셀(2309), (2310)으로 각각 출력한다. 액정 드라이버(2301)로 전송된 그레이스케일 표시데이타의 상위비트데이타와 하위비트데이타는 메모리셀(2309), (2310)에 각각 저장된다. 1수평기간중에 메모리셀 (2309)에 저장된 상위비트데이타와 메모리셀(2310)에 저장된 하위비트데이타는 전환되어 데이타버스(2311)로 출력된다. 출력된 그레이스케일 표시데이타가 1일 때, 전압셀렉터(2316)은 액정 인가전압으로서 흰색을 표시하는 ON전압을 선택한다. 데이타가 0일 때, 전압셀렉터(2316)은 액정 인가전압으로서 검은색을 표시하는 OFF전압을 선택한다. 이 동작에 대해서 제25도A∼제25도D에 도시한 타이밍도를 사용해서 설명한다.
표시데이타가 메모리셀(2309),(2310)에서 출력되는 경우, 메모리셀(2309)내에 저장된 상위비트데이타는 1H(1수평기간)중 전반의 2/3H동안 출력되고, 메모리셀(2310)내에 저장된 하위비트데이타는 후반의 1/3H동안 출력된다. 따라서, 표시데이타의 상위 및 하위비트가 1 1일 때, 제25a도에 도시한 바와 같이 1H동안 표시데이타로서 1이 출력되고 액정 인가전압으로서 ON전압이 선택되어 흰색이 표시된다. 1 0일때, 1,0이 전반의 2/3H와 후반의 1/3H동안 각각 출력되므로, 액정 인가전압으로서 ON,OFF가 전반의 2/3H와 후반의 1/3H동안 각각 선택된다(제25b도 참조). 1 1일 때에 비해 1 0일때의 유효전압값(주사전압과 액정인가전압의 차)이 감소하므로, 그레이스케일1이 표시된다. 마찬가지로, 0 1일 때, OFF,ON 전압이 전반의 2/3H와 후반의 1/3H동안 각각 선택되므로(제25c도 참조), 유효전압값이 감소하고 그레이스케일2가 표시된다. 0 0일 때, 1H동안 OFF전압이 선택되어(제25d도 참조) 검은색이 표시된다.
이것에 의해, ON또는 OFF전압이 인가되는 기간을 변경하여 유효전압값을 변화시키는 것에 의해, 그레이스케일 표시가 가능하게 된다. 다른 동작은 제1 또는 제3의 실시예의 동작과 마찬가지이다. 상술한 바와 같이, PWM을 실행하는 기능을 갖는 액정 드라이버를 사용하는 것에 의해, PWM에 따른 그레이스케일 표시가 가능하게 된다. 또한, 1수평기간의 분할수를 증가시키는 것에 의해 그레이스케일의 수의 증가에 대응할 수 있게 된다.
다음에, 액정패널의 Y축방향(왼쪽 또는 오른쪽)에 본 발명의 액정 드라이버를 마련하는 제5의 실시예에 대해서 제26도∼제28도를 사용해서 설명한다.
제26도는 본 발명의 액정 드라이버를 사용한 제5의 실시예의 액정 디스플레이의 블럭도이다.
제26도에 있어서, (2610)은 어드레스를 전송하는 어드레스버스, (2602)는 디스플레이 데이타를 전송하는 데이타버스,(2603)은 제어신호를 전송하는 제어신호버스, (2604)는 칩선택기능을 갖는 RAS신호이다. (2605)는 출력수가 160비트인 본 발명의 액정 드라이버이다. (2606)은 어드레스버스(2601)과 데이타버스(2602)용 버퍼유닛, (2607)은 메모리셀의 로우어드렛를 지정하는 로우어드레스를 전송하는 로우어드레스버스, (2608)은 표시데이타를 전송하는 데이타버스, (2609)는 메모리셀의 컬럼어드레스를 지정하는 컬럼어드레스를 전송하는 어드레스버스이다.
(2610)은 로우어드레스 래치/카운터이고, (2611)은 로우어드레스 래치/카운터(2610)에 의해 래치 또는 카운트된 로우어드레스를 전송하는 로우어드레스버스이다. (2612)는 어드레스 디코더이고, (2613)은 로우어드레스 디코더(2612)에 의해 디코드된 디코드신호를 전송하는 신호버스이다. (2614)는 표시데이타의 입출력을 제어하는 I/0 포트이다. (2615)는 표시데이타를 전송하는 데이타버스이다. (2616)은 컬럼 어드레스 래치/카운터, (2617)은 컬럼 어드레스 래치/카운터(2616)에 의해 래치/카운트된 컬럼 어드레스를 전송하는 컬럼 어드레스, (2618)은 컬럼 어드레스버스(2617)을 거쳐서 전송된 컬럼 어드레스의 상위비트를 디코드하는 컬럼 어드레스 디코더이다. (2619)는 컬럼 어드레스 디코더(2618)에 의해 디코드된 디코드신호를 전송하는 신호버스이다.
(2620)은 컬럼 어드레스 버스(2617)을 거쳐서 전송된 컬럼 어드레스의 하위비트를 디코드하는 컬럼 어드레스 디코더이다.
(2621)은 컬럼 어드레스 디코더(2620)에 의해 디코드된 디코드신호를 전송하는 신호버스이다.
(2622)는 표시데이타를 저장하는 메모리셀이다. (2623)은 표시지시에 따라서 메모리셀(2622)에서 출력된 1280(=160×8) 비트의 표시데이타를 전송하는 데이타버스이다.
(2624)는 8비트데이타를 1비트데이타로 선택하는 셀렉터이다. (2625)는 셀렉터(2624)에 의해 선택된 160비트의 표시데이타를 전송하는 데이타버스이다.
(2626)은 데이타버스(2625)를 거쳐서 전송된 160비트의 표시데이타를 동시에 래치하는 래치이다. (2627)은 래치(2626)에서 래치된 표시데이타를 전송하는 데이타버스이고, (2628)은 표시데이타의 전압레벨을 액정 인가전압에 대응한 레벨로 변환하는 레벨시프터이다. (2629)는 레벨시프트된 표시데이타를 전송하는 데이타버스, (2631)은 표시데이타에 따라서 전압셀렉터에 의해 선택된 액정 인가전압을 전송하는 출력선이다. (2633)은 타이밍 제어회로이다. (2634)는 액정 드라이버(2605-2)에 입력된 RAS신호이다.
제27도는 본 발명의 액정 드라이버(2605)를 사용한 제5의 실시예의 액정 디스플레이 시스템의 블럭도이다.
제27도에 있어서, (2701)은 액정 컨트롤러이고, (2702)는 어드레스버스(1604)를 거쳐서 전송된 어드레스를 액정 드라이버(2605)의 메모리맵에 대응한 X좌표값(로우 어드레스)와 Y좌표값(컬럼 어드레스)로 변환하는 어드레스 변환회로이다. (2703)은 표시데이타용 버퍼, (2704)는 타이밍 제어회로, (2705)는 주사회로 (130)의 제어신호이다.
제28도는 본 발명의 액정 드라이버(2605)내의 메모리셀(2622)의 메모리맵을 1비트단위로 도시한 도면이다. 재차 제26도로 돌아가서, 본 발명의 제5의 실시예를 상세하게 설명한다.
제26도에 있어서, 액정 드라이버(2605)내의 메모리셀(2622)로의 데이타의 액세스가 실행될 때, 제1의 실시예에서 설명한 바와 같이 로우어드레스(X좌표값)와 컬럼어드레스(Y좌표값)는 어드레스버스(2601)로 멀티플렉스 전송되고, 어드레스는 제어신호버스(2603)에서 전송된 제어신호에 의해 로우 어드레스 래치/카운터(2610)과 컬럼 어드레스 래치/카운터(2616)에 폐치되므로, I/0포트(2614)를 거쳐서 메모리셀(2622)에 저장된 데이타에 리드/라이트 처리가 실행된다.
1개의 어드레스상의 8비트 데이타는 동일 디코드선 (2619)에 의해 구동된 메모리셀 (2622)상의 비트에 저장되므로, 시스템이 가로방향 또는 수평방향의 각 비트상에 8비트 데이타를 대응시키는 것으로 고려하면, 출력시에 데이타 변환기능이 필요로 된다.
제28도를 사용해서 상세하게 설명한다. 1개의 어드레스상의 8비트 데이타는 1개의 디코드선상의 메모리셀(2622)내에 저장되므로, 제28도에 도사힌 바와 같은 메모리맵으로 된다.
그러나, 액정패널(132)의 Y축방향(왼쪽 또는 오른쪽)에 본 발명의 액정 드라이버를 마련하는 경우, 동일한 어드레스상의 8비트데이타를 1개의 출력선(2631)에서 순차 출력해야 한다.
따라서, 메모리셀(2622)에서 출력된 데이타를 전송하는 데이타버스(2623)에 셀렉터(2624)를 마련한다. 컬럼 어드레스디코더(2620)에 의해 생성된 컬럼 어드레스의 하위비트의 디코드신호(2621)가 선택신호로서 사용되므로, 셀렉터(2524)는 1비트씩 선택하게 된다.
이것에 의해 본 발명의 액정 드라이버(2605)를 액정패널(132)의 Y축방향(왼쪽 또는 오른쪽)에 마련해도, 1개의 어드레스상의 8비트 데이타가 액정패널(132)의 표시화면상의 수평방향으로 나열되게 된다. 또한, 액정패널(132)의 Y축방향(왼쪽 또는 오른쪽)에 본 실시예의 액정 드라이버를 마련하는 경우, 제1의 실시예에서와 마찬가지로 제27도에 도시한 액정 컨트롤러(2701)에 어드레스 제어 또는 관리가 실행된다.
이 실시예의 액정 드라이버에 의하면, 1수평기간동안 1회의 표시액세스로 표시데이타에 대응한 액정인가전압을 생성해서 출력하고 액정패널상에 표시하는 것이 가능하므로, 액정 디스플레이를 포함하는 표시시스템 전체의 소비전력을 저감할 수 있다는 효과가 얻어진다. 또, 이 실시예의 액정 드라이버에 의하면, 1수평기간에 1회의 표시액세스로 충분하므로, 다른 기간을 묘화액세스에 할당하는 것이 가능하여 고속묘화를 실현할 수 있다는 효과가 얻어진다.
이 실시예의 액정 드라이버에 의하면, 액정 드라이버는 범용 메모리 인터페이스를 갖고 있으므로, 액정 디스플레이 시스템은 액정드라이버를 범용 메모리로서 사용할 수 있다. 따라서, 사용상 편리함이 향상한다는 효과가 얻어진다.
이 실시예의 액정 드라이버에 의하면, 액정 드라이버는 그레이스케일 기능을 내장하고 있으므로, 보기 쉬운 화면을 제공할 수 있다는 효과가 얻어진다. 이 실시예의 액정 드라이버에 의하면,가로로 긴 액정 디스플레이를 구성하는 경우 또는 새로로 긴 액정 디스플레이를 구성하는 경우, 동일 어드레스상의 각 비트가 액정패널의 수평방향으로 나열하므로, 각 액정 디스플레이에 대해서 액정 디스플레이 시스템의 어드레스/데이타 관리를 변경하는 일 없이 액정 드라이버를 사용할 수 있다는 효과가 얻어진다.
또, 이 실시예에 따르면, 여러개의 액정 드라이버를 사용할 수 있으므로, 넓은 영역의 표시화면을 구동할 수 있다. 다음에, 본 발명에 따른 액정 드라이버의 제6의 실시예에 대해서 제29도∼제44도를 참조해서 설명한다. 제29도∼제44도에 있어서, 제1도∼제28도와 동일부호는 제1도∼제28도와 동일한 성분 도는 소자를 나타낸다.
제29도는 본 발명의 액정 드라이버를 사용한 액정 디스플레이의 블럭도이다.
제29도에 있어서, (101)은 어드레스를 전송하는 어드레스버스,(102)는 표시데이타를 전송하는 데이타버스, (103)은 제어신호를 전송하는 제어신호버스, (104)는 주사회로(130)에서 생성된 표시동기신호이다. (105-1),(105-2)는 각각 집적화된 액정 드라이버로서, 160의 출력수를 갖는다. (150),(151)은 각각 액정 드라이버(105-1),(105-2)의 배치위치를 나타내는 3비트의 어드레스 모드신호선이다. 본 실시예에 있어서, 어드레스 모드신호선(150)은 드라이버IC발생기(96)에서 3배트의 고정데이타를 받는다. 어드레스 모드신호선(151)은 드라이버ID발생부(97)에서 3비트의 고정데이타를 받는다. 드라이버ID발생기(96),(97)에서 발생된 드라이버ID는 후술하는 바와 같이 실장된 액정 드라이버(액정 드라이버소자)에 그들의 배치위치를 알려주기 위한 고유의 데이타이다. 고유의 고정데이타는 접지전위와 전원전압의 조합에 의해서 용이하게 얻을 수 있다. (152)는 어드레스버스(101)에서 입력된 어드레스값을 어드레스 모드신호선에 따라서 메모리 어드레스로 변환하는 어드레스 제어회로이다. (153)은 시스템으로 부터의 제어신호버스(103)과 표시 동기신호(104)에 따라서 묘화/표시동작을 제어하는 타이밍 제어회로, (154)는 데이타버스(102)에 대해서 입출력 제어를 실행하는 I/0포트, (155)는 표시용로우 어드레스를 생성하는 표시 어드레스 카운터(CNT)(156)은 표시 어드레스 버스, (157),(158)은 어드레스 제어회로 (152)에서 생성된 메모리셀의 컬럼어드레스와 로우어드레스이다. (159)는 제어신호(170)에 따라서 표시용 어드레스와 묘화용어드레스를 선택하는 셀렉터, (171)은 셀렉터(159)에 의해 선택된 메모리 로우 어드레스, (172)는 메모리셀의 워드선을 선택하는 로우 어드레스 디코더(DEC), (173)은 로우 어드레스 디코더(172)에서 생성된 선택신호버스, (160)은 메모리셀의 신호선을 선택하는 선택신호를 생성하기 위한 컬럼 어드레스 디코더(DEC), (161)은 컬럼 어드레스 디코더(160)에서 생성된 선택신호버스,(162)는 입출력 쌍방향의 테이타버스, (163)은 데이타버스(162)를 선택신호버스(161)에서 선택된 메모리셀의 신호선과 접속하는 셀렉터, (164)는 셀렉터(163)을 거치는 신호선버스이다. (165)는 160출력과 4그레이스케일에 대응한 76800비트=160(화소)×240(라인)×2(비트)의 용량을 갖는 메모리셀이다. (166), (167), (168), (169), (180) 및 (181)은 타이밍 제어회로 (153)에서 생성된 제어신호이다. 더욱 구체적으로, (166)은 어드레스 변환용 제어신호, (167)은 데이타의 입출력 제어용 제어신호, (168)은 표시어드레스 카운터용 제어신호, (169)는 FRC 패턴 생성회로 (FRC)(183)을 제어하는 제어신호, (180),(181)은 표시용 래치신호이다. FRC (Frame Rate Control)은 액정화소에 대해서 여러개의 프레임기간에 다른 액정 인가전압을 인가하는 것에 의해 상기 액정화소의 그레이스케일 표시를 실현하는 시스템이다. 이 시스템은 미국특허출원 No. 07/953,807에 대응하는 본 출원인에 의해 출원된 일본국 특허공개공보 평성5-210356호에 상세히 기재되어 있다.
(182)는 메모리셀(165)로 부터의 320라인=160(출력)×2(비트)의 데이타버스, (174)는 FRC데이타버스. (185) FRC 데이타버스(184)와 데이타버스(182)에서 출력데이타를 선택하는 FRC 셀렉터, (186)은 160비트의 데이타버스, (187)래치신호(180)이 하이레벨일 때 데이타버스(186)의 데이타를 160비트 동시에 래치하는 160비트 래치회로, (188)은 래치회로(187)의 출력데이타의 데이타버스, (189)는 데이타버스(188)의 데이타를 160비트 동시에 래치신호(181)의 상승에 지로 래치하는 160비트의 래치회로, (190)은 래치회로(189)의 출력데이타의 데이타버스, (191)은 액정구동전압에 대응한 전압레벨로 신호전압을 시프트하는 레벨시프터, (192)는 레벨시프트한 데이타버스, (193)은 교류신호와 데이타를 디코드하는 디코더, (194)는 디코드된 선택신호버스, (195)는 액정인가전압을 선택하는 전압셀렉터, (196)은 출력전압선이다. 교류신호는 액정구동전압을 직류형태에서 교류형태로 변환하는 타이밍을 결정한다. 교류신호는 드라이버의 외부에서 공급된다. (197)은 표시용 기준클럭을 생성하는 발진기, (198)은 표시용 기준클럭, (130)은 주사신호(131)과 액정 드라이버용 표시동기신호(104)를 생성하는 주사회로이다. (131)은 주사회로(130)에서 생성된 주사신호버스, (132)는 320(도트)×240(라인)의 분해능을 갖는 액정패널이다. (133)은 전원회로, (134)는 주사회로(130)을 구동하는 구동전압선, (135)는 액정 구동전압을 정 드라이버(105)로 전송하는 전압선이다.
본 실시예에 있어서, 메모리셀(165)로서 SRAM(Static Random Access Memory)를 사용하고, 메모리 인터페이스로서 범용 DRAM(Dynamic Random Access Memery)인터페이스를 사용한다. DRAM인터페이스는 로우어드레스와 컬럼어드레스를 멀티플렉스 방식으로 전송하므로, 어드레스버스의 라인수를 줄일 수 있다. 따라서, DRAM인터페이스는 후술하는 휴대형 정보기기에 유효하다. 본 발명의 제6의 실시예의 액정 드라이버의 동작에 대해서 제29도를 사용해서 설명한다.
먼저, 묘화동작에 대해서 설명한다. 제29도에 도시한 바와 같이, 어드레스버스(101)로 부터의 어드레스는 어드레스 제어회로(52)에 입력되고, 제어신호버스(103)에서 타이밍 제어회로(153)을 거쳐서 입력되는 RAS신호와 CAS신호의 하강시에 래치된다 어드레스 제어회로(153)에 있어서, 래치된 어드레스는 메모리셀(165)의 컬럼 어드레스 (157)와 로우어드레스(158)로 변환된다. 컬럼 어드레스(157)은 컬럼어드레스 디코더(160)으로 전송되어 컬럼 어드레스(157)에 대응한 선택신호선(161)을 유호로 한다. 로우어드레스(158)은 셀렉터(159)로 전송된다. (156)은 CPU로 부터의 묘화액세스동안 로우어드레스(158)이 선택되어 메모리 로우 어드레스 (171)로 출력되도록 타이밍 제어회로 (153)으로 부터의 제어회로(170)에 의해 제어된다. 메모리 어드레스 (171)은 로우 어드레스 디코더(172)로 입력되어 메모리 로우 어드레스에 대응한 선택신호버스(173)을 유효로 한다. 데이타버스(102)는 입출력을 제어하는 인터페이스회로(154)에 접속된다. 인터페이스 회로(154)는 라이트/리드 사이클에 대응해서 입출력 상태로 되도록 타이밍 제어회로 (153)으로 부터의 제어신호 (167)에 의해 제어된다. 라이트사이클에 있어서, 데이타버스(102)가 입력상태(액정 드라이버(105)에서 보았을 때)로 되고, 컬럼어드레스(157)에 대응한 셀렉터(163)이 유호로 되어 데이타가 라이트된다. 한편, 로우어드레스(158)에 대응한 선택신호버스(173)이 유효로 되므로, 데이타버스(102)의 데이타는 어드레스버스(101)에 대응한 메모리셀에 라이트된다. 리드 사이클에 있어서, 데이타버스(102)가 출력상태(액정 드라이버(105)에서 보았을 때)로 되고, 컬럼어드레스(157)에 대응한 셀렉터(163)이 유효로 되어 데이타가 리드된다. 한편, 로우어드레스(158)에 대응한 선택신호버스(173)이 유호로 되므로, 어드레스버스(101)에 대응한 메모리셀(165)의 데이타는 데이타버스(102)로 출력된다.
이것에 의해, CPR등의 시스템으로 부터의 액정 드라이버로의 묘화액세스가 가능해진다.
다음에, 표시동작에 대해서 설명한다. 표시동작에 있어서, 메모리셀(165)의 1라인(1수평라인)의 표시데이타를 동시에 리드하고, 주사회로(130)으로 부터의 주사신호에 동기해서 액정패널(132)를 구동해서 표시를 실행한다. 표시동작을 실행하는 프레임주기를 나타내는 FLM신호와 라인주기를 나타내는 CL1신호는 주사회로(30)에서 생성되어 표시동기신호(104)로서 타이밍 제어회로(153)에 입력된다. 타이밍 제어회로 (153)에서 생성된 표시용 제어신호(168)에 따라서, 표시어드레스 카운터(155)는 라이주기마다 카운트하여 표시어드레스를 갱신하고, 프레임주기마다 재설정된다. 이것에 의해, 일정주기로 0∼29의 표시어드레스를 순차 생성할 수 있다. 표시어드레스(156)은 제어신호(170)에 따라서 셀렉터(159)에서 선택되어 로우 어드레스 디코더(172)에 입력되고 표시어드레스(156)에 대응한 선택신호버스(173)를 유효로 해서 1라인의 데이타를 메모리셀 (165)에서 리드한다. 리드된 표시데이타는 데이타버스(182)를 거쳐서 FRC셀렉터(185)에 입력된다. FRC패턴 생성회로 (183)은 제어신호(169)에 따라서 FRC 표시패턴을 생성한다. FRC 표시패턴은 FRC 데이타버스(184)를 거쳐서 FRC 셀렉터에 입력된다. 데이타버스(182)로 부터의 1출력당 2비트를 갖는 표시데이타와 FRC데이타(184)에 따라서, FRC 셀렉터(185)는 FRC 그레이스케일 표시 제어된 1출력당 1비트를 갖는 표시데이타를 데이타버스(186)으로 출력한다. 래치회로(187)은 레벨래치회로로서, 표시래치신호(180)이 로우레벨로 될 때 표시데이타(186)을 래치한다. 래치회로 (189)는 에지래치회로로서, 표시래치신호(181)의 상승에지에 의해서 데이타버스(188)상의 데이타를 래치한다. 표시래치신호(180),(181)의 위상관계에 따라서, 표시어드레스 카운터가 지시하는 어드레스의 1라인 전의 데이타가 라인주기마다 순차 래치된다. 데이타버스(190)상의 데이타는 레벨시프터(191)에 의해서 액정 구동전압으로 전압 시프트되어 데이타버스(192)로 출력된다. 디코더(193)은 교류신호와 데이타버스(192)상의 데이타를 디코드하고, 그 디코드신호를 선택 신호버스(194)로 출력한다. 액정인가전압을 전압셀렉터(195)에 의해 선택되어 출력전압선(196)으로 출력된다. 한편, 주사회로(130)은 발진기(197)에서 생성된 표시기준클럭신호(198)에 따라서 프레임주기를 나타내는 표시동기신호FLM과 라인 주기를 나타내는 표시동기신호CL1을 생성하고, 그것을 표시동기신호(104)로서 액정 드라이버(105)로 전송한다. 주사회로(130)은 표시동기신호CL1에 따라서 주사신호(131)을 1란인씩 순차 유효로 한다. 따라서, 표시동기신호CL1에 동기해서 표시데이타에 대응한 액정 인가전압이 출력전압선(196)에서 출력되고, 주사신호(131)이 순차 유효로 되어 표시패널(132)를 구동한다.
이것에 의해, 액정 드라이버로의 표시액세스가 가능해진다.
다음에, 제30도를 사용해서 주식회사 히다찌제작소 SH마이컴 시리즈와 같이 DRAM인터페이스를 구비한 CPU 를 사용한 경우의 본 실시예의 액정 드라이버를 사용한 퍼스널컴퓨터나 워크스테이션등과 같은 액정 디스플레이 시스템에 대해서 설명한다.
제30도는 본 실시예의 액정 디스플레이를 사용한 시스템의 블럭도이다. 제30도에 있어서, (701)은 CPU, (702)는 메인메모리, (703)은 I/0장치, (101)은 어드레스버스, (102)는 데이타버스, (103)은 제어신호버스이다. 액정드라이버(105)는 어드레스버스(101), 데이타버스(102) 및 제어신호버스(103)을 거쳐서 전송된 어드레스, 데이타 및 제어신호에 따라서 묘화액세스를 실행하고, 주사회로 (130)에서 전송된 표시동기신호(104)에 동기해서 표시액세스를 실행한다.
CPU(701), 메인메모리(702), I/0장치(703)및 액정 드라이버(105)의 각각은 어드레스버스(101), 데이타버스(102) 및 제어신호버스(103)에 접속되어 있고, CPU(701)은 어드레스버스(101), 데이타버스(102) 및 제어신호버스(103)을 거쳐서 메인메모리(702), I/0장치(703) 및 액정 드라이버(105)의 각각을 액세스할 수 있다. CPU(701)에서 출력된 로우어드레스와 컬럼어드레스는 어드레스버스(101)을 거쳐서 액정 드라이버(105)로 전송된다. 이것에 동기해서, 메모리 제어신호 RAS,CAS등도 CPU(701)에서 출력되어 제어신호버스(102)를 거쳐서 액정 드라이버(105)로 전송된다. 액정드라이버(105)에서 전송된 어드레스는 액정 드라이버(105)내의 어드레스 제어회로(152)에 의해 메모리맵에 대응한 어드레스로 변환된다.
여기에서, 메모리맵과 어드레스 변환에 대해서 제32a도,제32b도, 제33도, 제34도, 제35도, 제36도 및 제37도를 참조해서 설명한다.
제32a도, 제32b도는 각각CPU와 액정드라이버에서 본 표시화면에 대응한 메모리맵을 도시한 것이다. 320(화소)×240(라인)의 표시화면에 대해서 1어드레스당 4화소의 할당을 실행하면, 제32a도에 도시한 바와 같이 CPU에서 본 16진표시의 표시화면의 메모리맵은 제1라인은 00000H∼0004FH를 포함하고, 제2라인은 00100H∼0014FH를 포함하고, 제240라인은 OEFOOH∼OEF4FH를 포함하도록 된다. 라인간 경계에 어드레스 스킵이 발생하는 이유는 어드레스의 제어를 용이하게 하기 위해 어드레스의 하위8비트와 상위9비트를 X방향 어드레스와 Y방향 어드레스로 했기 때문이다. 한편, 액정 드라이버(105-1),(105-2)에서 본 메모리맵은 제32b도에 도시한 바와 같이, CPU(701)에서 본 화면 메모리맵과는 달리 내장 메모리셀(165)의 메모리맵으로 된다. 메모리셀(165)의 어드레스의 하위6비트와 상위8비트를 각각 컬럼방향 어드레스와 로우방향 어드레스로 하는 것에 의해 액정 드라이버(105-1),(105-2)의 각각의 메모리맵은 제1라인은 0000H∼0027H를 포함하고, 제2라인은 0040H∼0066H를 포함하고, 제240라인은 3BCOH∼3BE7H를 포함하도록 된다. 따라서, CPU(1601)에서 전송된 어드레스를 그대로 사용하면, 액정 드라이버(105-1),(105-2)에 내장된 메모리셀 (165)에 대해서 정확한 어드레스 지정을 실행할 수 없다. 이 때문에, 어드레스 제어회로(152)에 의해 8비트의 X방향 어드레스를 6비트의 컬럼방향 어드레스로, 9비트의 Y방향 어드레스를 8비트의 로우방향 어드레스로 어드레스 변환할 필요가 있다. 따라서, 어드레스 제어회로(152)에 의해 8비트의 X방향 어드레스를 6비트의 컬럼방향 어드레스로, 9비트의 Y방향 어드레스를 8비트의 로우방향 어드레스로 변환하는 것에 의해, 제1라인에 대해서 CPU에서 본 어드레스 00000H∼00027H를 메모리셀(1650-1)의 어드레스 0000H∼0027H로, CPU에서 본 어드레스00028H∼0004FH를 메모리셀(165-2)의 어드레스0000H∼0027H로 변환하고, 이것을 각 라인에 대해서 순차 실행하고, 마지막 라인에 대해서 CPU에서 본 어드레스OEFOOH∼0EF27H를 메모리셀(1650-1)의 어드레스 3BCOH∼3BE7H로, CPU에서 본 어드레스OEF28H∼OEF4FH를 메모리셀(165-2)의 어드레스3BCOH∼3BE7로 변환하는 어드레스 변환을 실행한다. 이러한 어드레스 변환에 의해, CPU의 메모리맵을 메모리셀(165)의 메모리맵에 대응시킬 수 있으므로, 정확한 어드레스 지정을 실행할 수 있다.
액정 패널에 대한 여러개의 액정 드라이버의 배치위치는 어드레스 모드신호에 의해 설정된다. 각 배치구성에 있어서의 어드레스 변환은 다음과 같이 실행된다.
제33도에 도시한 바와 같이, 어드레스 모드신호(150,151)은MOEDEA2,MODE1및 MODEAO을 포함하는 3비트의 제어신호로서, 액정 드라이버(105)에 입력된다. 어드레스 모드신호를 디코드하는 것에 의해, 액정 드라이버(105) 자신이 배치되는 위치을 인식, 즉 그자신이 IDO∼ID7의 8종류의 드라이버중 어느 드라이버인지를 식별할 수 있다.
제34도, 제35도, 제36도, 및 제37도는 각각 액정 드라이버의 분해능이 160(화소)×240(라인), 320(화소)×240(라인), 320(화소)×480(라인), 640(화소)×480(라인)인 경우의 액정 드라이버의 배치구성과 어드레스ID를 도시한 것이다. 이들 도면에서 알 수 있는 바와 같이(특히, 제37도), 본 실시예에 있어서, 1개의 드라이버가 세로로 길게 사용되고, ID는 좌측 상부 드라이버가 IDO, 드라이버IDO아래의 드라이버가 ID1, 드라이버IDO의 우측옆의 드라이버가 ID2, 드라이버ID2 아래의 드라이버가 ID3, 드라이버ID2의 우측옆의 드라이버가 ID4, 드라이버ID4 아래의 드라이버가 ID5로 되도록 결정되어 있다. 이러한 배치구성에 있어서, 주사(1라인)방향은 세로 또는 수직방향이다.
제29도, 제39도의 액정 디스플레이 시스템이 제35도에 도시한 구성에 대응하는 경우, 액정 드라이버(105-1)의 어드레스 모드신호(150)은MODEA2,A1,AO0즉 드라이버ID=0으로 되도록 설정되고, 액정 드라이버(105-2)의 어드레스 모드신호(151)은 MODEA2,A1,A010 즉 드라이버ID=2로 되도록 설정된다. 즉 어드레스 모드신호를 설정하여 액정 드라이버의 액정 배치위치에 대응하는 어드레스 제어로 전환하는 것에 의해, 메모리셀(165)에 대해서 정확한 어드레스 지정을 실행할 수 있다. 또, 어드레스모드 신호선과 입력된 어드레스에서 CPU로 부터의 액세스가 그 액정 드라이버 자신에 대한 액세스인지 아닌지를 판정하고 액정 드라이버 내부에서 칩선택신호를 생성하는 것에 의해, CPU는 여러개의 액정 드라이버(105)를 개별적으로 액세스할 수 있다. 제29도, 제30도의 액정 디스플레이의 경우, 액정 드라이버(105-1)의 어드레스 모드신호(150)은 MODEA2,A1,A0 0(드라이버ID=0)으로 되도록 설정되고, 액정 드라이버(105-2)의 어드레스 모드신호(151)은MODEA2,A1,AO 10(드라이버ID=2)로 되도록 설정된다. 이것에 의해, 예를 들면 CPU(701)에서 어드레스OEF27H가 지정되는 경우, 액정 드라이버(105-1)은 내부에서 선택신호를 생성하고 그 액세스를 실행한다. CPU(701)에서 어드레스OEF28H가 지정되는 경우, 액정 드라이버(105-2)은 내부에서 선택신호를 생성하고 그 액세스를 실행한다.
다음에, 제31도를 사용해서 주식회사 히다찌제작소 H8마이컴 시리즈와 같이 DRAM인터페이스를 구비하지 않은 CPU를 사용한 경우의 실시예의 액정 드라이버를 사용한 퍼스널컴퓨터나 워크스테이션등과 같은 액정 디스플레이 시스템에 대해서 설명한다.
제31도에 있어서, (804)는 어드레스버스, (805)는 데이타버스,(806)은 제어신호버스이다. (807)은 어드레스버스(804), 데이바버스(805), 제어신호버스(806)을 받고, 액정드라이버(105)의 메모리로의 묘화액세스를 위한 제어를 실행하는 메모리 컨트롤러, (808), (809) 및 (810)은 각각 메모리 컨트롤러(870)에 의해 제어되는 메모리 묘화용 어드레스버스, 데이타버스 및 제어신호버스로서, 액정 드라이버(105)에 접속된 어드레스버스(101), 데이타버스(102) 및 신호제어버스(103)에 접속되어 있다. CPU(801), 메인메모리(802), I/0장치(803)및 메모리 컨틀로러(807)의 각각은 어드레스버스(801), 데이타버스(802) 및 제어신호버스(803)에 접속되어 있고, CPU(801)은 어드레스버스(804), 데이타버스(805) 및 제어신호버스(806)을 거쳐서 메인메모리(802), I/0장치(803) 및 메모리 컨트롤러(807)의 각각을 액세스할 수 있다. CPU(801)에서 출력된 로우어드레스와 컬럼어드레스는 어드레스버스(804)를 거쳐서 메모리 컨트롤러(807)로 전송되어 래치된다. 이것에 동기해서, 제어신호도 CPU(801)에서 출력되어 제어신호버스(806)을 거쳐서 메모리 컨트롤러(807)로 전송된다. 메모리 컨트롤러(807)은 어드레스버스(804)와 제어신호버스(806)에서 입력된 어드레스신호와 제어신호에 따라서 로우어드레스, 컬럼어드레스 및 메모리 제어신호RAS,CAS를 어드레스 데이타버스(808)과 제어신호버스(810)으로 타이밍을 맞추어 출력하여 액정 드라이버(105)로의 액세스를 실행한다. 액정 드라이버(105)의 동작은 제30도에 도시한 액정 디스플레이 시스템과 마찬가지이다.
다음에, 액정 드라이버(105)의 묘화 메모리 액세스의 상세한 타이밍에 대해서 제29도 및 제38도∼제44도를 사용해서 설명한다.
제38도를 사용해서 메모리 리드 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된RAC 신호의 하강시에 폐치되고, 컬럼 어드레스는 CAS 신호의 하강시에 폐치된다. 어드레스 제어회로(152)에서는 상술한 바와 같은 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 DT/OE 신호가 로우레벨인 기간에 리드데이타가 출력된다.
제39도를 사용해서 메모리 라이트 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC 신호의 하강시에 폐치되고, 컬럼 어드레스는 CAS신호의 하강시에 폐치된다. WE신호가 로우레벨인 CAS 신호의 하강시에는 라이트데이타가 폐치된다. 어드레스 제어회로(152)에서는 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬렴어드레스가 지정되어 라이트 데이타가 라이트된다.
제40도를 사용해서 메모리 지연 라이트 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC신호의 하강시에 폐치되고, 컬럼 어드레스는 CAS 신호의 하강시에 폐치된다. CAS신호가 로우레벨인 WE신호의 하강시에는 라이트데이타가 폐치된다. 어드레스 제어회로(152)에서는 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 라이트 데이타가 라이트된다.
제41도를 사용해서 메모리 리드 모디파이 라이트 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC신호의 하강시에 폐치되고, 컬럼 어드레스는 CAS 신호의 하강시에 폐치된다. RAS 신호의 하강시에는 마스크데이타가 폐치된다. 어드레스 제어회로(152)에서는 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 DT/OE신호가 로우레벨인 기간에 리드데이타가 출력된다. CAS신호가 로우레벨인 WE신호의 하강시에는 라이트 데이타가 폐치된다. 어드레스 제어회로(152)에서는 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 마스크데이타에 대응한 비트가 마스크되고 라이트 데이타가 라이트된다. 다음에, 고속액세스가 가능한 페이지 모드 액세스에 대해서 설명한다. 페이지 모드 액세스에 있어서, 동일한 로우 어드레스의 데이타에 대한 액세스는 먼저 랜덤 액세스와 마찬가지로 로우어드레스와 컬럼어드레스를 지정하고, 다음의 사이클에서 컬럼 어드레스만을 지정하는 것에 의해 실행된다. 이것에 의해, 고속인 액세스가 가능해진다.
제42도를 사용해서 메모리 페이지 모드 리드 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC 신호의 하강시에 폐치되고, 컬럼 어드레스는 CAS신호의 하강시에 폐치된다. 어드레스 제어회로(152)에서는 어드레스 변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 DT/OE신호가 로우레벨인 기간에 리드데이타가 출력된다. 또 RAS신호가 로우레벨인 CAS신호의 하강시에는 컬럼 어드레스가 재차 폐치되고, 로우어드레스는 변경되지 않고, 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정된다. DT/OE신호가 로우레벨인 기간에는 지정된 메모리셀 어드레스에서 리드데이타가 출력된다. 이후, 이동작이 반복되고, 여러개의 리드데이타가 순차 출력된다. 제43도를 사용해서 메모리 페이지 모드 얼리 라이트 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC신호의 하강시에 페치되고, 컬럼 어드레스는 CAS신호의 하강시에 페치된다. WE신호가 로우레벨인 CAS 신호의 하강시에는 라이트데이타가 폐치된다. 어드레스 제어회로(152)에서는 어드레스변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 라이트데이타가 라이트된다. 또, RAS신호가 로우레벨인 CAS 신호의 하강시에는 컬럼 어드레스가 재차 페치되고, WE 신호가 로우레벨인 CAS 신호의 하강시에는 라이트 데이타가 페치된다. 로우어드레스가 변경되지 않는 것에 의해, 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정된다. 지정된 메모리셀 어드레스에는 라이트 데이타가 라이트된다. 이후, 이동작이 반복되고, 여러개의 라이트데이타가 순차 라이트된다.
제44도를 사용해서 메모리 페이지 모드 지연 라이트 사이클에 대해서 설명한다. 로우 어드레스와 컬럼어드레스는 어드레스버스(101)에서 입력된다. 로우 어드레스는 제어신호버스(103)에서 입력된 RAC신호의 하강시에 페치되고, 컬럼 어드레스는 CAS 신호의 하강시에 페치된다. CAS 신호가 로우레벨인 WE신호의 하강시에는 라이트데이타가 페치된다. 어드레스 제어회로(152)에서는 어드레스변환이 실행되고 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정되어 라이트데이타가 라이트된다. 또, RAS신호가 로우레벨인 CAS 신호의 하강시에는컬럼 어드레스가 재차 페치되고, CAS 신호가 로우레벨인 WE신호의 하강시에는 라이트 데이타가 페치된다. 로우어드레스가 변경되지 않는 것에 의해, 메모리셀(165)의 로우어드레스와 컬럼어드레스가 지정된다. 지정된 메모리셀 어드레스에는 라이트 데이타가 라이트된다. 이후, 이동작이 반복되고, 여러개의 라이트데이타가 순차 라이트된다.
이것에 의해, 주식회사 히다찌제작소 히다찌IC메모리 데이타북2에 기재되어 있는 바와 같은 랜덤 액세스, 페이지 모드 액세스등을 포함한 범용의 DRAM 액세스 사이클을 서포트하는 것에 의해, 본 실시예의 액정 드라이버를 사용한 액정 디스플레이 시스템을 용이하게 구성할 수 있다.
다음에, 제29도, 제45도 및 제46도를 사용해서 표시액세스의 상세한 타이밍에 대해서 설명한다.
표시액세스에 있어서, 주사회로(130)으로 부터의 표시동기신호(104)에 동기한 동일 주기에서 메모리셀(165)의 1라인마다의 표시데이타를 액정 인가전압으로 변환해서 출력전압선(196)으로 출력하는 것에 의해, 액정패널(132)를 구동한다.
제45도에 도시한 바와 같이, 표시동기신호CL1의 상승에 동기해서 표시어드레스 카운터(155)가 카운트업하여 로우어드레스를 순차카운트 업하는 것에 의해, 표시동기신호 CL1의 상승에 동기해서 출력전압선(196)에서 1로우씩 액정 인가전압을 출력한다. 더욱 구체적으로, 표시액세스에 있어서, 래치신호(180)이 표시동기신호 CL1에 동기해서 상승하여 래치회로(187)에 유지된 FRC셀렉터의 출력을 출력하는 후, 래치신호(180)의 하강시에 GRC셀렉터 (185)의 출력을 유지한다. 한편, 래치회로(189)는 CL1에 동기한 제어신호(181)에 응답해서 표시동기신호CL1의 상승시에 래치데이타(188)을 래치한다. CPU 로 부터의 묘화액세스는 일정주기로 실행되는 표시액세스의 간격동안 실행할 수 있다. RAS신호의 하강시에 로우 어드레스가 유지되고 CAS신호의 하강시에 순차 칼럼 어드레스가 유지되어, 양 어드레스에 의해 지정된 기억위치에 액세스가 실행된다. CPU로 부터의 로우어드레스와 카운터(155)로 부터의 로우어드레스를 전환하는 셀렉터(159)로의 제어신호(MAMPX)(170)은 CAS신호의 하강시에 로우레벨로 되어 묘화측으로 전환된다. 다음의 표시동기신호CL1의 상승시, 제어신호(170)은 하이레벨로 되돌아간다.
그런데, 묘화액세스와 표시액세스는 각각 독립해 있고 서로 비동기이므로, 묘화액세스의 타이밍과 표시액세스의 타이밍이 오보랩하는 경우가 있다. 제46도에 묘화엑세스와 표시엑세스가 오버랩하는 경우의 타이밍을 도시한다. 표시동작을 일정주기로 실행하지 않으면 액정패널의 표시품질이 저하한다. 본 실시예에서는 2단의 래치회로(187),(189)를 마련하는 것에 의해 묘화액세스와 표시액세스가 오버랩하는 경우에도 표시동작을 일정주기로 실행할 수 있다.
제46도에 도시한 바와 같이, RAS 신호의 로우레벨기간에 표시동기 신호CL1이 입력된 겨우, 래치회로(187)에 대한 래치신호(180)이 표시동기신호 CL1에 동기해서 상승하는 것이 억제된다. 그 결과, 묘화액세스가 우선권을 갖는다. 즉, CPU로부터의 묘화액세스는 로우 어드레스와 컬럼 어드레스가 모두 확정되는 CAS신호의 하강시부터 메모리셀(165)에 액세스를 실행하고, CAS신호의 상승시에 완료한다. 셀렉터(159)로의 제어신호MAMPX(170)은 신호가 로우레벨일 때 묘화어드레스를 선택하고, 하이레벨일 때 표시어드레스를 선택한다. 묘화액세스의 경우, 제어신호(170)은 CAS신호의 하강시에 로우레벨로 된다. 그러나, 묘화엑세스가 표시액세스와 경합하면, CAS신호의 상승시에 제어신호는 하이레벨로 되돌아가 묘화액세스 직후 래치데이타(188)의 갱신을 실행한다. 표시액세스에 있어서, 제45도의 경우와 마찬가지로 표시어드레스카운터(155)는 n(n:정의 정수)에서 n+1로 카운트 업하고, 로우어드레스n에 대응한 래치데이타(188)은 제어신호(181)에 응답해서 래치회로(189)에 의해 래치된다. 이것에 의해, 래치데이타(190)의 갱신이 액세스의 경합과 관계없이 예정대로 실행된다. 그러나, 상승이 억제되어 있던 래치신호(180)은 CAS신호의 상승 시점(묘화액세스가 완료한 시점)에서 상승하여 래치데이타(190)을 로우 어드레스n+1에 대응한 데이타로 갱신한다. 그 결과, 다음의 표시동기신호CL1의 상승시에 래치데이타(190)은 갱신된 래치데이타(188)를 따를 수 있게 된다. 래치회로(187)은 레벨래치회로이므로, 래치회로(187)은 로우 어드레스 n+1,n+2 의 데이타를 순차 페치하고, 래치신호(180)의 하강시에 로우 어드레스n+2의 데이타를 유지한다. 즉, CPU로 부터의 묘화액세스는 CAS 신호의 로우레벨기간에 실행되고, 표시액세스에 대해서는 액정패널로의 출력동작은 표시동기신호CL1의 상승시에 항상 실행되고, 메모리셀(165)로 부터의 데이타의 리드동작은 표시액세스가 묘화액세스와 오버랩하는 경우에 있어서 다음의 표시동기신호 CL1까지의 묘화액세스가 없는 기간에 실행된다(묘화액세스가 연속하는 경우에도 CAS신호가 로우레벨인 기간 이외의 묘화액세스의 기간동안 메모리셀(165)로 부터의 데이타의 리드동작이 실행된다). 이와 같이 래치회로(187),(189)의 2단을 마련하고, 각각의 래치신호를 교묘하게 제어하는 것에 의해, 그들이 오버랩하는 경우에도 묘화액세스와 표시액세스를 정상적으로 실행할 수 있다. 그 때문에, CPU로 부터의 묘화액세스가 표시액세스의 기간에 관계없이 항상 실행되므로, 고속 묘화를 실현할 수 있다. 상술한 제6의 실시예는 메모리용량이 160(화소)×240(라인)×2(비트)=76800비트이고, 출력수가 160인 경우에 대해서 기재되어 있다. 그러나, 다른 메모리용량과 다른 출력수에 관해서도 제어회로, 표시어드레스 카운터 등을 그것에 대응해서 변경하는 것에 의해 대응할 수 있다. 또한, 제6의 실시예에 있어서, 4그레이스케일 표시는 1화소당 2비트의 그레이스케일 데이타를 갖고 FRC시스템에 의해 실행되었다. 그러나, 멀티 그레이스케일 표시에 관해서도 FRC패턴수와 그레이스케일 테이타수를 증가시키고, 그것에 대응해서 메모리용량, FRC셀렉터 등을 변경하는 것에 의해 대응할 수 있다. 또, FRC시스템이 아니고 펄스폭 변조시스템을 그레이스케일 제어시스템으로서 사용해도 그레이스케일 표시를 실행할 수 있다. 다음에, 액정 드라이버를 가로로 긴방향(Y축방향)으로 배치한 본 발명의 제7의 실시예에 대해서 제47∼제55도를 사용해서 설명한다.
제47도는 본 발명의 액정 드라이버를 사용한 액정 디스플레이의 블럭도이다.
제47도에 있어서, (2401)은 어드레스를 전송하는 어드레스버스,(2402)는 표시데이타를 전송하는 데이타버스,(2403)은 제어신호를 전송하는 제어신호버스, (2404)는 주사회로(2449)에서 생성된 표시동기신호이다. (2405)는 160의 출력수를 갖는 본 발명의 액정 드라이버이다. (2406),(2407)은 각각 액정 드라이버(2405-1),(2405-2)의 배치위치를 나타내는 3비트의 어드레스모드 신호선이고, (2408)은 어드레스버스(2401)에서 입력된 어드레스값을 어드레스 모드신호선에 따라서 메모리 어드레스로 변환하는 어드레스 제어회로이다. (2409)는 시스템으로 부터의 제어신호버스(2403)과 표시동기신호(2404)에 따라서 묘화/표시동작을 제어하는 타이밍 제어회로,(2410)은 데이타버스(2402)의 입출력제어를 실행하는 I/0포트, (2411)은 표시용 로우 어드레스를 생성하는 표시어드레스 카운너,(2412)는 표시어드레스버스, (2413),(2414)는 각각 어드레스 제어회로 (2408)에서 생성된 메모리셀의 컬럼어드레스와 로우어드레스이다. (2415)는 제어신호(2416)에 따라서 표시용 어드레스와 묘화용 어드레스를 선택하는 셀렉터, (2417)은 셀렉터(2415)에 의해 선택된 메모리 로우어드레스, (2418)은 메모리셀의 워드선을 선택하는 로우 어드레스 디코더, (2455)는 로우 어드레스 디코더(2418)에서 생성된 선택신호버스, (2456)은 로우 어드레스 디코더(2418)에서 생성된 선택신호버스, (2420)은 메모리셀의 신호선을 선택하는 선택신호를 생성하기 위한 컬럼 어드레스 디코더, (2421)은 컬럼 어드레스 디코더(2420)에서 생성된 선택신호버스, (2422)는 입출력 쌍방향 데이타버스, (2423)은 데이타버스(2422)를 선택신호버스(2421)에서 선택된 메모리셀의 신호선과 저복하는 셀렉터, (2424)는 셀렉터(2423)을 거치는 신호선,(2425)는 160출력과 4그레이스케일에 대응한 160(화소)×240(라인)×2(비트)=76800비트의 용량을 갖는 메모리셀이다. (2426),(2427),(2428),(2429),(2430) 및(2431)은 각각 타이밍 제어회로(2406)에서 생성된 제어신호이다. 더욱 구체적으로, (2426)은 어드레스변환용 제어신호, (2427)은 데이타의 입출력 제어용 제어신호(2428)은 표시 어드레스 카운터용 제어신호, (2429)는 FRC패턴 생성회로 (2433)을 제어하는 제어신호, (2430),(2431)은 표시용 래치신호이다. (2432)는 메모리셀(2425)로 부터의 160(출력)×2(비트)=320라인의 데이타버스,(2457)은 동일 어드레스에 접속된 4하소데이타를 선택하는 셀렉터,(2458)은 셀렉터(2457)에 의해 선택된 데이타버스,(2433)은 FRC패턴 생성회로, (2434)는 FRC데이타버스, (2435)는 FRC데이타버스(2434)와 데이타버스(2432)에서 출력데이타를 선택하는 FRC 셀렉터, (2436)은 160비트의 데이타버스, (2437)은 래치신호(2430)이 하이레벨일 때 데이타버스(2436)의 160비트 데이타를 동시에 래치하는 160비트의 래치회로,(2438)은 래치회로(2437)로 부터의 출력데이타의 데이타버스, (2439)는 래치신호(2431)의 상승에지에 의해 데이타버스(2438)상의 160비트의 데이타를 동시에 래치하는 160비트 래치회로, (2440)은 래치회로(2439)로부터의 출력데이타의 데이타버스, (2441)은 신호전압을 액정 구동전압에 대응한 전압레벨로 시프트하는 레벨시프터, (2442)는 레벨시프트된 데이타의 데이타버스, (2443)은 교류신호와 데이타를 디코드하는 디코더, (2444)는 디코도된 선택신호버스, (2445)는 액정 인가전압을 선택하는 전압셀렉터, (2446)은 출력전압선이다. (2447)은 표시용 기준클럭신호를 생성하는 발진기,(2448)은 표시용 기준클럭신호, (2449)는 주사회로이다. (2449)는 액정 드라이버용 표시동기신호(2404)를 생성한다. (2450)은 주사회로(2449)에서 생성된 주사신호버스, (2451)은 320(도트)×240(라인)의 분해능을 갖는 액정패널이다. (2452)는 전원회로, (2453)은 주사회로(2449)를 구동하는 구동전압선, (2454)는 액정 구동전압을 액정 드라이버(2405)로 전송하는 전압선이다.
제7의 실시예에 있어서의 액정 드라이버의 동작에 대해서 제47도를 사용해서 설명한다.
먼저, 묘화동작에 대해서 설명한다. 제47도에 도시한 바와 같이, 어드레스버스(2401)로 부터의 로우 어드레스와 컬럼 어드레스는 어드레스 제어회로(2408)에 입력되고, 제어신호버스(2402)에서 타이밍 제어회로(2409)을 거쳐서 입력된 제어신호인 CAS신호와 RAS신호의 하강시에 래치된다. 어드레스 제어회로(2408)에 있어서, 래치된 어드레스는 메모리셀(2425)의 컬럼 어드레스(2413)과 로우 어드레스(2414)로 변환된다. 컬럼 어드레스(2413)은 컬럼 어드레스 디코더(2420)으로 전송되어 컬럼 어드레스 (2413)에 대응한 선택신호선(2421)을 유효로 한다. 로우 어드레스(2414)는 셀렉터(2415)로 전송된다. 셀렉더(2415)는 CPU로 부터의 액세스동안 로우 어드레스(2414)가 선택되어 메모리 로우어드레스(2417)로 출력되도록 타이밍 제어회로(2409)로 부터의 제어신호(2416)에 의해 제어된다. 메모리 로우 어드레스 (2417)은 로우 어드레스 디코더(2418)에 입력되어 메모리 로우 어드레스에 대응한 선택신호버스(2419)를 유효로 한다. 데이타버스(2402)는 입출력제어를 실행하는 I/0포트 (2410)에 접속된다. I/0포트(2410)은 인터페이스회로(2410)이 라이트/리드 사이클에 대응한 입출력 상태로 되도록 타이밍 제어회로(2409)로 부터의 제어신호(2427)에 의해 제어된다. 라이트 사이클에 있어서, 데이타버스(2402)는 입력상태(액정 드라이버에서 보았을때)로 되어 컬럼 어드레스(2410)에 대응한 셀렉터(2423)을 유효로 하고 데이타를 라이트한다. 한편, 로우어드레스(2414)에 대응한 선택신호버스(2419)가 유호로 되므로, 데이타버스(2402)의 데이타는 어드레스버스(2401)에 대응한 메모리셀(2425)에 라이트된다. 리드 사이클에 있어서, 데이타버스(2402)는 출력상태(액정 드라이버에서 보았을 때)로 되어 컬럼 어드레스(2413)에 대응한 셀렉터(2423)을 유효로 하고 데이타를 리드한다. 한편, 로우어드레스(2414)에 대응한 선택신호버스(2419)가 유호로 되므로, 어드레스 버스(2401)에 대응한 메모리셀(2425)의 데이타는 데이타버스(2402)로 출력된다. 이것에 의해, CPU와 같은 시스템에서 액정 드라이버로의 묘화액세스가 가능해진다.
다음에, 표시동작에 대해서 설명한다. 표시동작에 있어서, 메모리셀의 1라인(1수직라인)분의 데이타를 동시에 리드하고, 주사회로(2449)로 부터의 주사신호에 동기해서 액정 패널을 구동하여 표시를 실행한다. 표시동작을 실행하기 위한 라인주기를 나타내는 CL1신호와 프레임주기를 나타내는 FLM신호는 주사회로(2449)에서 생성되어 표시동기신호(2404)로서 타이밍 제어회로(2407)에 입력된다. 타이밍 제어회로(2407)에서 생성된 표시용 제어신호(2425)에 따라서, 표시어드레스 카운터(2409)는 라인주기마다 카운트하여 표시어드레스를 갱신하고, 프레임주기마다 재설정한다. 이것에 의해, 0∼239의 표시어드레스를 일정주기로 순차 생성할 수 있다. 표시어드레스(2412)는 제어신호(2416)에 따라서 셀렉터(2415)에 의해 선택되어 로우어드레스(2418)에 입력되고, 표시어드레스(2412)에 대응한 선택신호버스(2419)를 유효로 하여 메모리셀(2425)에서 1라인의 데이타를 리드한다. 이하, 제7의 실시예에 있어서의 메모리셀의 동작에 대해서 제55도를 사용해서 상세하게 설명한다. 메모리셀(2425)는 동일 어드레스에 할당된 4(화소)×2(비트)=8비트의 데이타를 갖고, 이들 4화소는 액정 패널의 표시화면의 가로(수평)방향의 4화소에 대응한다. 따라서, 묘화액세스에서는 4화소의 리드/라이트를 동시에 실행할 필요가 있다. 또한, 표시액세스에 있어서 라인주사방향이 액정패널의 표시화면의 가로 방향이므로(수직라인이 1개씩 동시에 리드된다), 상기한 4화소를 표시액세스마다 1개씩 1개의 출력전압선에서 출력할 필요가 있다. 이 때문에, 제55도에 상세하게 도시한 셀렉터(2457)을 갖는 구성으로 하였다.
메모리셀(2455)의 동작에 대해서 설명한다. 묘화액세스에 있어서, 컬럼 어드레스 디코더(2420)은 8비트의 컬럼 어드레스에서 160개의 선택신호선(2421)을 생성하고, 셀렉터(2423)은 1개의 선택신호선(2421)에서 8비트분의 신호선을 선택하여, 그것에 대응하는 8비트분의 신호선(2424)를 유효로 한다. 한편, 로우 어드레스 디코더(2418)은 6비트의 로우 어드레스에서 60개의 선택신호선(2455)를 생성하고 선택한다. 이것에 의해, 리드/라이트 동작을 실행할 수 있다.
표시동작에 있어서, 로우 어드레스 디코더(2418)은 표시어드레스 카운터에서 생성된 8비트의 표시어드레스의 상위 6비트에서 60개의 선택신호선(2455)를 생성하고, 하위 2비트에서 4개의 선택신호선(2456)을 생성한다. 선택신호선(2456)과 셀렉터(2457)에 의해 선택신호(2455)에 의해서 선택된 데이타(2432)를 선택하고 160(화소)×2(비트)=320비트의 데이타(2458)를 리드하여, FRC셀렉터(2435)로 출력한다. 이 표시액세스에 대해서 제61도를 사용해서 보충설명한다.
라인주사방향이 액정 패널의 수평방향이므로, 순차 메모리셀(2445)의 로우번호를 갱신하는 것에 의해 메모리셀의 내용이 리드된다. 그러나, 1로우에는 화소0∼화소3의 4화소가 포함되어 있으므로, 각각의 4화소의 조에서 우선 화소0만을 인출하고 1라인 출력으로 한다. 계속해서, 순차 화소1, 화소2 및 화소3에 대해서도 마찬가지로 반복한다.
재차 제47도로 돌아와서, FRC패턴 생성회로(2433)은 제어신호(2429)에 따라서 FRC표시패턴을 생성한다. FRC표시패턴은 FRC데이타버스(2434)를 거쳐서 FRC셀렉터(2435)에 입력된다. 데이타버스(2432)의 1출력당 2비트를 갖는 표시데이타와 FRC데이타(2434)에 따라서, FRC셀렉터(2435)는 FRC 그레이스케일 표시제어된 1출력당 1비트를 갖는 표시데이타를 데이타버스(2436)으로 출력한다. 래치회로(2437)은 표시래치신호(2430)이 하이레벨일 때 표시데이타(2436)을 래치한다. 래치회로(2439)는 데이타버스(2438)상의 래치회로(2437)의 출력데이타를 표시래치신호(2431)의 상승에지에 의해 래치한다. 표시래치신호(2430)과 (2431)의 위상관계에 따라서, 표시어드레스 카운터가 가리키는 어드레스의 1라인전의 데이타가 라인주기마다 순차 래치된다. 데이타버스(2440)상의 데이타는 레벨시프터(2441)에 의해서 액정 구동전압으로 전압 시프트된 후, 데이타버스(2442)로 출력된다. 디코더(2443)은 교류전류와 데이타버스(2442)상의 데이타를 디코드하고, 디고드 신호를 선택신호버스(2444)로 출력한다.
전압셀렉터(2445)는 액정 인가전압을 선택한 후, 출력전압선(2446)으로 출력한다. 한편, 주사회로(2449)는 발진기(2447)에서 생성된 표시기준클릭신호(2448)에 따라서 라인주기를 나타내는 표시동기신호CL1과 프레임주기를 나타내는 표시동기신호FLM를 생성하여 표시동기신호(2404)로서 액정 드라이버(2405)로 전송한다. 주사회로(2449)는 표시동기신호 CL1에 동기해서 주사신호(2450)을 1라인씩 순차 유효로 한다. 따라서, 표시동기신호CL1에 동기해서 액정 드라이버(2406)의 출력전압선(2446)에서 표시데이타에 대응한 액정 인가전압이 출력되고, 신호(2450)이 순차 유효로 되어 표시패널(2451)을 구동한다. 이것에 의해, 액정 드라이버로의 표시액세스가 가능해진다.
다음에, 제48도를 사용해서 주식회사 히다찌제작소 SH마이컴 시리즈와 같이 DRAM인터페이스를 구비한 CPU 를 사용한 경우의 본 실시예의 액정 드라이버를 이용한 퍼스널 컴퓨터나 워크 스테이션등의 액정 디스플레이 시스템에 대해서 설명한다.
제48도에 도시한 바와 같이, CPU (2501), 메인 메모리(2502),I/0장치(2503) 및 액정 드라이버(2405)는 각각 어드레스버스(2504), 데이타버스(2505) 및 제어신호버스(2506)에 접속되어 있고, CPU(2501)은 어드레스버스(2504), 데이타버스(2505) 및 제어신호버스(2506)을 거쳐서 메인 메모리(2502), I/0장치(2503) 및 액정 드라이버(2405)의 각각을 액세스할 수 잇다. CPU(2501)에서 출력된 로우 어드레스와 컬럼 어드레스는 어드레스버스(2504)를 거쳐서 액정 드라이버(2505)로 전송된다. 이것에 동기해서, 메모리신호RAS,CAS등도 CPU(2501)에서 출력되어 제어신호버스(2506)을 거쳐서 액정 드라이버(2405)로 전송된다. 액정 드라이버(2405)로 전송된 어드레스는 액정 드라이버(2405)내의 어드레스 제어회로(2408)에 의해 메모리맵에 대응한 어드레스로 변환된다. 이하, 메모리맵과 어드레스변환에 대해서 제 50도, 제51도, 제52도, 제53도 및 제54도를 사용해서 설명한다. 제50도A, 제50도B는 각각 CPU와 액정 드라이버에서 본 메모리맵이다.
제50a도에 도시된 바와 같이, 320(화소)×240(라인)의 표시화면을 1어드레스당 4화소로 할당하면, CPU(2501)에서 본 표시화면의 메모리맵은 16진표시를 사용해서 나타내면 제1라인은 00000H∼0003BH를 포함하고, 제2라인은 00100H∼0013BH를 포함하고, 제320라인은 13F00H∼13F3BH를 포함하게 된다. 라인간의 경계에서 어드레스 스킵이 발생하는 이유는 어드레스의 제어를 용이하게 하기 위해 어드레스의 하위8비트와 상위I 0비트를 각각 X방향어드레스와 Y방향어드레스로 하기 때문이다. 한편, 액정 드라이버(2405-1),(2405-2)에서 본 메모리맵은 CPU(2501)에서 본 메모리화면과는 달리, 제50b도에 도시된 바와 같이, 내장 메모리셀(2425)의 메모리맵으로 된다. 메모리셀(2425)의 어드레스의 하위6비트와 상위8비트를 각각 로우방향어드레스와 컬럼방향 어드레스로 하는 것에 의해, 액정 드라이버(2405-1),(2405-2)의 각 메모리맵은 제1라인은 0000H∼003BH를 포함하고 제2라인은 0040H∼007BH를 포함하고, 제160라인은 27COH∼27FBH를 포함하게 된다. 이 때문에, CPU(2501)에서 전송된 어드레스를 그대로 사용하면, 액정 드라이버(2405-1),(2405-2)에 내장된 메모리셀(2425)에 대한 정확한 어드레스 지정을 실행할 수 없다. 따라서, 어드레스 제어회로(2408)에 의해 어드레스 변환을 실행할 필요가 있다. 그래서, 어드레스 제어회로(2408)에 의해서 8비트의 X방향어드레스를 6비트의 로우방향어드레스로, 또 I0비트의 Y방향 어드레스를 8비트의 컬럼방향어드레스로 어드레스 변환할 필요가 있다. 어드레스 제어회로(2408)에 의해 8비트의 X방향 어드레스를 6비트의 로우방향 어드레스로, I 0비트의 Y방향 어드레스를 8비트의 컬럼방향 어드레스로 변화하는 것에 의해, CPU에서 본 어드레스00000H∼0003BH를 메모리셀(2425)의 어드레스0000H∼003BH로, 마찬가지로 09FOOH∼O9F3BH를 27COH∼25FBH로, 또 OAOOOH∼OAO3BH를0000H∼003BH로, 또 13F00H∼13F3BH를 27COH∼27FBH로 변환하는 어드레스 변환을 실행한다. 이러한 어드레스의 변환에 의해, 메모리셀(2425)의 메모리맵으로의 대응이 가능하게 되어 정확한 어드레스 지정을 실행할 수 있다.
제7의 실시예와 마찬가지로, 여러개의 액정 드라이버(2405)의 액정패널에 대한 배치위치는 어드레스모드 신호에 의해 설정된다. 어드레스변환은 다음과 같이 실행된다.
제6의 실시예의 경우와 마찬가지로, 액정 드라이버(2405)에는 액정 드라이버의 배치위치에 다라서 결정된 어드레스 모드신호 MODEA2,MODEA1 및 MODEAO(제33도 참조)를 포함하는 3비트의 제어신호가 입력된다. 이 제어신호를 디코드하는 것에 의해, ID0∼ID7의 8종류의 드라이버ID를 설정할 수 있다. 제51도, 제52도, 제5도 및 제54도는 액정패널의 분해능이 각각 240(수평)×160(수직),240(수평)×320(수직), 480(수평)×320(수직) 및 480(수평)×640(수직)인 경우의 액정 드라이버의 구성과 어드레스ID를 도시한 도면이다. 제47도 또는 제48도의 액정 디스플레이 시스템의 경우, 드라이버(2405-1)의 어드레스모드 신호선(2406)은MODEA2,A1,AO0 (드라이버ID=0)으로 되도록 설정되고, 드라이버(2405-2)의 어드레스모드 신호선(2407)은 MODEA2,A1,AO=10(드라이버ID=2)로 되도록 설정된다. 즉, 액정 드라이버의 액정 배치위치에 대응한 어드레스제어를 어드레스모드 신호선의 설정에 의해 실행하는 것에 의해, 메모리셀(2425)에 대해서 정확한 어드레스의 지정을 실행할 수 있다.
또, CPU로 부터의 액세스가 각 액정 드라이버 자신에 대한 액세스인지 아닌지를 어드레스모드 신호선과 입력된 어드레스에서 판단하고 그 액정 드라이버 내부에서 칩선택신호를 생성하는 것에 의해, CPU가 여러개의 액정 드라이버(2405)를 개별적으로 액세스할 수 있다.
제47도 또는 제48도의 액정 디스플레이 시스템의 경우, 드라이버(2405-1)의 어드레스모드 신호선(2406)은 MODEA2,A1,A00 (드라이버ID=0)으로 되도록 설정되고, 드라이버(2405-2)의 어드레스모드 신호선(2407)은 MODEA2, A1, A0=10(드라이버ID=2)로 되도록 설정된다.
이것에 의해, CPU에서 어드레스 09FOOH가 지정되는 경우, 액정 드라이버(2405-1)는 내부에서 칩선택신호를 생성하고, 액세를 실행한다. CPU에서 어드레스0A000H가 지정되는 경우, 액정 드라이버(2405-2)는 내부에서 칩선택신호를 생성하고, 액세를 실행한다.
다음에, 제49도를 사용해서 주식회사 히다찌제작소 H8마이컴 사리즈와 같이 DRAM인터페이스를 구비하지 않은 CPU를 사용한 경우의 본 실시예의 액정 드라이버를 이용한 퍼스널 컴퓨터나 워크 스테이션등의 액정 디스플레이 시스템에 대해서 설명한다.
제49도에 도시한 바와 같이, CPU(2901), 메인 메모리(2902), I/0 장치(2903) 및 메모리 컨트롤러(2907)은 각각 어드레스버스(2904), 데이타버스(2905) 및 제어신호버스(9506)에 접속되어 있고, CPU(2901)은 어드레스버스(2904), 데이타버스(2905) 및 제어신호버스(2906)을 거쳐서 메인 메모리(2902), I/0 장치(2903) 및 메모리 컨트롤러(2907)의 각각을 액세스할 수 있다. CPU(2901)에서 출력된 어드레스는 어드레스버스(2904)를 거쳐서 액정 드라이버(2905)로 전송되어 래치된다. 이것에 동기해서, 제어신호도 CPU에서 출력되어 제어신호버스(2906)을 거쳐서 메모리 컨트롤러(2907)로 전송된다. 메모리 컨트롤러(2907)은 어드레스버스(2904)와 제어신호버스(2906)에서 입력된 어드레스와 제어신호에 따라서, 로우 어드레스, 컬럼 어드레스 및 메모리 제어신호 RAS,CAS등을 어드레스버스(2908)과 제어신호버스(2910)으로 타이밍을 맞춰 출력하는 것에 의해, 액정 드라이버(2405)에 액세스한다. 액정 드라이버(2405)의 동자은 제48도에 도시된 액정 디스플레이 시스템과 마찬가지이다.
상술한 실시예에 있어서, DRAM인터페이스를 메모리셀의 메모리 인터페이스로서 사용하였지만, SRAM인터페이스를 사용할 수도 있다. SRAM인터페이스의 경우, X좌표값을 나타내는 어드레스와 Y좌표값을 나타내는 어드레스가 어드레스버스상에 동시에 전송되므로, DRAM인터페이스를 사용하는 경우에 비해서 어드레스버스의 라인수가 증가한다. 그러나, CPU의 2사이클에 의해 메모리로의 액세스가 가능하기 때문에, 묘화속도를 향상시킬 수 있다.
제62도, 제63도는 각각 본 실시예의 메모리 리드 사이클과 메모리 라이트 사이클을 나타내는 타이밍도이다. 이러한 타이밍을 실현하기 위해, 액정 드라이버의 구성, 특히 제29도의 구성에 있어서 어드레스버스(101), 어드레스 제어회로(152) 및 타이밍 제어회로(153)의 구성을 변경할 필요가 있다. 본 실시예의 액정 드라이버의 동작은 다음과 같다. CPU로부터의 메모리 액세스시에는X좌표값을 나타내는 어드레스와 Y좌표값을 나타내는 어드레스가 동시에 어드레스버스에서 얻어지고, 제62도 또는 제63도에 도시된 타이밍에 따라서 데이타의 리드/라이트가 실행된다.
표시동작은 제29도의 실시예와 마찬가지이다. 본 실시에의 메모리 리드 사이클에 대해서 제62도를 사용해서 설명한다. 어드레스버스(101)에서 어드레스 제어회로(152)로 어드레스가 입력되고, 어드레스 변환이 실행되어 메모리셀(165)의 로우 어드레스와 컬럼 어드레스가 지정된다. 제어신호버스(103)에서 수신된 출력 인에이블(OE)신호와 CS신호(액정 드라이버 전체을 선택하는 칩선택신호)가 모두 액티브(로우 레벨)로 되는 기간에 리드데이타가 출력된다.
메모리 라이트 사이클에 대해서 제63도를 사용해서 설명한다. 어드레스가 어드레스버스에서 입력되고, 어드레스 변환에 의해 메모리셀(165)의 로우 어드레스와 컬럼 어드레스가 지정될 때까지의 동작은 리드 사이클과 마찬가지이다. 라이트 사이클에 있어서, 제어신호버스에서 수신된 라이트 인에이블(WE)신호와 CS신호가 모두 액티브(로우 레벨)로 되는 기간에 라이트 데이타가 라이트된다. 이와 같이, 히다찌제작소 히다찌IC메모리 데이타북1pp.269-282에 기재되어 있는 바와 같은 범용SRAM 액세스 사이클을 서포트하는 것에 의해, 본 액정 드라이버를 사용한 액정 디스플레이 시스템을 용이하게 구성할 수 있다.
또한, 래치회로(2437),(2439)의 2단을 마련하여 래치신호를 제어하는 것에 의해, 묘화액세스와 표시액세스가 오버랩하는 경우에도 각각의 액세스를 정상적으로 실행할 수 있다. 이 때문에 표시액세스의 제한을 받는 일 없이 CPU로 부터의 묘화액세스를 항상 실행할 수 있다.
본 실시예에 있어서도 메모리의 메모리용량, 출력수 및 그레이스케일수는 상술한 것에 제한되지 않는다. 또한, 제55도에 도시한 메모리셀 구성을 채용하는 것에 의해, 그 액정 드라이버를 표시화면에 대해서 Y축방향으로 배치할 수도 있다.
다음에, 액정 디스플레이를 사요한 휴대형 정보기기로서의 다른 예를 제56도∼제60도를 사용해서 설명한다. 본 발명의 액정디스플레이는 저소비전력이므로, 배터리 구동 휴대형 정보기기에 탑재하기에 적합하다.
제56도는 화면사이즈가 4∼6인치이고 분해능이 240(화소)×320(라인)인 세로로 긴 액정패널(제52도에 대응)을 사용한 휴대형 정보기기의 실시예를 도시한 것이다. (3301)은 휴대형 정보기기이고, (3302)는 240(화소)×320(라인)의 분해능을 갖는 액정 디스플레이의 펜입력 태블릿 일체형(pen-input and tablet-integrated type)이다. 액정 드라이버는 제7의 실시예에서 도시한 바와 같이 세로로 긴 구성이다. (3303)은 각종 기능키,(3304)는 코맨트 또는 메뉴키, (3305)는 실행키이다. 펜입력과 키동작에 의해 전화번호, 주소등의 데이타베이스의 검색 및 워드프로세서등의 기능을 실현할 수 있다.
제57도는 화면사이즈가 8∼10인치이고 분해능이 640(화소)×480(라인)인 가로로 긴 액정패널(제37도에 대응)을 사용한 휴대형 정보기기의 실시예를 도시한 것이다.
(3401)은 휴대형 정보기기이고, (3402)는 640(화소)×480(라인)의 분해능을 갖는 액정 디스플레이이다. 액정 드라이버는 제6의 실시예에서 도시한 바와 같이 가로로 긴 구성이다. (3403)은 각종 기능키, (3404)는 키이다. 키동작에 의해 전화번호, 주소등의 데이타베이스의 검색 및 워드프로세서, 퍼스널컴퓨터등의 기능을 실현할 수 있다.
제58도는 화면사이즈가 4∼6인치이고 분해능이 320(화소)×240(라인)인 가로로 긴 액정패널(제35도에 대응)을 사용한 휴대형 정보기기의 실시예를 도시한 것이다.
(3501)은 휴대형 정보기기이고, (3502)는 320(화소)×240(라인)의 분해능을 갖는 액정 디스플레이이다. 액정 디스플레이(3502)의 액정 드라이버는 제6의 실시예에서 도시한 바와 같이 가로로 긴 구성이다. (3503)은 320(화소)×240(라인)의 분해능을 갖는 액정 디스플레이의 펜입력 태블릿 일체형이다. 액정 디스플레이(3503)의 액정 드라이버는 제6의 실시예에서 도시한 바와 같이 가로로 긴 구성이다. (3504)는 펜입력용 각종 기능키이다. 펜입력 동작에 의해, 전화번호, 주소등의 데이타베이스의 검색 및 워드프로세서등의 기능을 실현할 수 있다.
제59도는 화면사이즈가 2∼3인치이고 분해능이 240(화소)×160(라인)인 가로로 긴 액정패널(제51도에 대응)을 사용한 휴대형 정보기기의 실시예를 도시한 것이다. (3601)은 휴대형 정보기기이고, (3602)는 240(화소)×160(라인)의 분해능을 갖는 액정 디스플레이이다. 액정 드라이버는 제7의 실시에에서 도시한 바와 같이 가로로 긴 구성이다. (3603)은 각종 기능키, (3404)는 키이다. 키동작에 의해 전화번호, 주소등의 데이타베이스의 검색 및 워드프로세서등의 기능을 실현할 수 있다.
제60도는 화면사이즈가 4∼6인치이고 분해능이 320(화소)×240(라인)인 가로로 긴 액정패널(제35도에 대응)을 사용한 휴대형 정보기기의 실시예를 도시한 것이다. (3701)은 휴대형 정보기기이고, (3702)는 320(화소)×240(라인)의 분해능을 갖는 액정 디스플레이의 펜입력 태블릿 일체형이다. 액정 드라이버는 제6의 실시예에서 도시한 바와 같이 가로로 긴 구성이다.
(3703)은 각종 기능키, (3704)는 코맨트 또는 메뉴키, (3305)는 실행키이다.
펜입력과 키동작에 의해, 전화번호, 주소등의 데이타베이스의 검색 및 워드프로세서등의 기능을 실현할 수 있다.
본 발명의 액정드라이버에 의하면, 1수평기간에 1회의 표시액세스로 표시데이타에 대응한 액정 인가전압을 생성하고 출력하는 것에의해, 액정패널에 표시를 실행할 수 있다.
따라서, 액정 디스플레이를 포함하는 디스플레이 시스템 전체의 소비저력을 저감할 수 있다.
본 발명의 액정 드라이버에 의하면, 표시액세스의 제한을 받는 일 없이 항상 묘화액세스를 실행할 수 있다. 따라서, 고속묘화를 실현할 수 있다.
CPU어드레스를 메모리 어드레스로 변환하는 어드레스 변환수단을 채용하는 것에 의해, 여러개의 액정 드라이버를 사용하는 경우에도 CPU에서 본 표시메모리의 어드레스를 X방향과 Y방향 모두에서 잭선형상으로 할 수 있으므로, 묘화를 위한 어드레스의 연산이 용이해진다.
본 발명의 액정 드라이버에 의하면, 액정 드라이버가 범용 메모리 인터페이스를 갖고 있으므로, 시스템은 범용 메모리로서 액정 드라이버를 사용할 수 있다. 따라서, 사용상 편리함이 향상된다.
액정 드라이버는 CPU의 어드레스버스와 데이타버스에 접속되어 있으므로, CPU는 액정 드라이버에 내장된 표시메모리를 직접 액세할 수 있다. 따라서, 메모리 액세스의 제어회를 삭감할 수 있다. 본 발명의 액정 드라이버에 의하면, 액정 드라이버에 그레이스케일 기능이 내장되어 있으면, 보기쉬운 화면을 마련할 수 있다.
본 발명의 액정 드라이버에 의하면, 액정패널의 가로방향으로 액정 드라이버를 배치하는 구성으로 한 경우에도, 액정패널의 세로방향으로 액정 드라이버를 배치하는 구성으로 한 경우에도, CPU에서 본 비트맵은 동일 어드레스상의 데이타의 각 데이타 비트가 액정 패널의 가로방향으로 나열되어 있는 구성으로 된다. 따라서, 액정 드라이버의 가로방향 또는 세로방향의 배치구성에 대응해서 시스템의 어드레스/데이타 관리를 변경하지 않고 액정 드라이버를 사용할 수 있다. 이 때문에, 묘화액세스를 고속으로 실행할 수 있다. 또, 본 발명에 의하면, 여러개의 액정 드라이버를 사용할 수 있으므로, 소화면에서 대화면까지의 각종 화면의 각종 분해능을 갖는 액정 패널도 구동할 수 있다.

Claims (21)

  1. 서로 매트릭스 형상으로 배치된 여러개의 데이타선과 여러개의 주사선을 갖고 데이타선과 주사선의 교차점에 화소가 형성되어 있는 액정패널, 상기 여러개의 주사선에 순차 전압을 인가하는 주사회로 및 외부장치로 부터의 표시데이타를 받고 상기 표시데이타에 대응하는 전압을 상기 여러개의 데이타선으로 인가하는 액정 드라이버를 포함하고, 상기 주사회로는 상기 액정패널에서의 화상표시의 프레임주기를 나타내는 프레임표시 동기신호와 상기 액정 패널에서의 화상표시의 라인주기를 나타내는 라인표시 동기신호를 생성하는 동기신호 생성회로를 갖고, 상기 액정 드라이버는 데이타의 리드와 라이트를 위해 메모리 인터페이스를 거쳐서 액세스되고 상기 화소에 대응한 표시데이타를 저장하는 표시메모리, 상기 외부장치가 상기 표시메모리에 대해서 표시데이타의 리드/라이트를 위한 리드/라이트 동작을 실행할 때, 상기 외부장치에 의해 지정되는 표시화면상의 표시데이타의 어드레스를 상기 표시메모리의 대응하는 어드레스로 변환하는 어드레스 변환회로, 상기 라인표시 동기신호에 동기해서 상기 표시메모리의 순차의 1라인상의 표시데이타를 리드하는 리드수단, 상기 리드수단에 의해 리드된 상기 액정 드라이버의 출력데이타선분의 표시데이타를 동시에 유지하는 유지수단, 상기 유지수단에 유지된 표시데이타를 상기 액정패널의 액정에 인가될 전압으로 변환해서 출력하는 전압출력회로 및 상기 표시메모리에 저장된 표시데이타에 따라서 소정의 주기로 상기 데이타선에 상기 전압을 인가하는 표시동작과 상기 표시동작과 비동기로 상기 표시메모리에 대해서 상기 외부장치에 의해 실행되는 리드/라이트동작 사이를 조정하는 타이밍 제어회로를 갖는 액정 디스플레이.
  2. 제1항에 있어서, 상기 액정 드라이버는 어드레스버스, 데이타버스 및 제어신호버스에 접속되고, 상기 외부장치가 지정하는 표시화면상의 표시데이타의 어드레스는 상기 표시화면의 수평방향의 X좌표값을 나타내는 어드레스와 상기 표시화면의 수직방향의 Y좌표값을 나타내는 어드레스를 포함하며, 상기 X좌표값 어드레스와 Y좌표값 어드레스는 상기 어드레스버스를 거쳐서 상기 액정 드라이버로 멀티플렉스 전송되고, 상기 액정 드라이버는 상기X/Y좌표값 어드레스를 래치하는 수단을 갖고, 상기 표시메모리는 상기 X/Y좌표값 어드레스를 상기 어드레스 변환회로에 의해 변환해서 얻어진 어드레스에 따라서 액세스되너 리드/라이트 동작이 실행되는 액정 디스플레이.
  3. 제1항에 있어서, 상기 액정 드라이버는 어드레스버스, 데이타버스 및 제어신호버스에 접속되고, 상기 외부장치가 지정하는 표시화면상의 표시데이타의 어드레스는 상기 표시화면의 수평방향의 X좌표값을 나타내는 어드레스와 상기 표시화면의 수직방향의 Y좌표값을 나타내는 어드레스를 포함하며, 상기 X좌표값 어드레스와 Y좌표값 어드레스는 상기 어드레스버스를 거쳐서 상기 액정 드라이버로 동시에 전송되고, 상기 액정 드라이버는 상기 X/Y좌표값 어드레스를 래치하는 수단을 갖고, 상기 표시메모리는 상기 X/Y좌표값 어드레스를 상기 어드레스 변환회로에 의해 변환해서 얻어진 어드레스에 따라서 액세스되어 리드/라이트 동작이 실행되는 액정 디스플레이.
  4. 제1항에 있어서, 상기 유지수단은 상기 리드수단과 상기 전압 출력회로 사이에 직렬 접속된 2단의 유지회로를 갖고, 상기 타이밍 제어회로는 상기2단의 유지회로가 표시데이타를 다른 타이밍에서 유지하는 동작을 실행하도록 제어하는 액정 디스플레이.
  5. 제4항에 있어서, 상기 표시동작의 요구와 상기 리드/라이트 동작의 요구가 동시에 발생되는 경우, 상기 타이밍 제어회로는 상기 2단의 유지회로중 후단의 유지동작이 소정의 타이밍에 따라서 실행되도록 하고, 또 그의 전단의 유지동작이 상기 리드/라이트 동작이 완료할 때까지 지연되도록 상기 2단의 유지회로를 제어하는 액정 디스플레이.
  6. 제5하에 있어서, 상기 전단의 유지회로는 레벨 래치회로이고, 상기 후단의 유지회로는 에지 래치회로인 액정 디스플레이.
  7. 제1항에 있어서, 상기 액정 드라이버는 동일 구성의 여러개의 드라이버 회로소자를 갖고, 상기 여러개의 드라이버 회로소자는 상기 여러개의 데이타선에 전압을 공급하도록, 그의 각각은 상기 액정패널의 상기 여러개의 데이타선에 대응하는 부분으로 전압을 공급하도록 배치되고, 상기 드라이버 회로소자의 각각은 그의 배치위치를 나타내는 드라이버 식별정보를 외부에서 받고, 상기 드라이버 식별정보에 따라서 상기 외부장치에서 부여된 어드레스가 그 드라이버 회로소자 자신을 액세스하는 어드레스인지 아닌지를 판정해서 상기 드라이버 회로소자내의 표시메모리를 선택하는 선택신호를 생성하는 선택수단을 갖고, 상기 드라이버 회로소자의 각각의 어드레스 변환회로는 그 드라이버 회로소자를 나타내는 상기 드라이버 식별정보에 따라서 상기 외부장치에서 부여된 어드레스를 그 드라이버 회로소자의 표시메모리의 어드레스로 변환하고, 상기 드라이버 회로소자의 각각은 상기 선택신호가 유효인 경우, 변환된 어드레스에 따라서 그 자신의 표시메모리를 액세스하는 액정디스플레이.
  8. 제7항에 있어서, 상기 드라이버 회로소자의 각각은 상기 액정패널의 상기 여러개의 데이타선에 대한 상기 여러개의 드라이버 회로소자의 배치에 따라서 소정의 드라이버 식별정보를 생성하는 드라이버 식별정보 생성수단을 포함하는 액정 디스플레이.
  9. 제8항에 있어서, 상기 외부장치가 지정한 어드레스는 상기 드라이버 회로소자의 각각에 대해서 다르고, 상기 변환후의 어드레스는 상기 드라이버 회로소자의 각각에 대해서 동일한 액정 디스플레이.
  10. 제1항에 있어서, 상기 액정 드라이버의 상기 표시메모리는 1화소당 여러개의 비트로 나타내는 표시데이타를 저장하고, 상기 표시메모리에서 리드된 1화소당 여러개의 비트값의 특정의 조합에 대해서 여러 프레임마다 액정 인가전압에 대응하는 표시데이타를 출력하는 수단을 갖는 액정 디스플레이.
  11. 제1항에 있어서, 상기 표시메모리내에 1화소당 여러개의 비트로 표시되는 표시데이타를 저장하고, 상기 표시데이타의 그레이스케일 데이타에 대응하는 그레이스케일 패턴이 마련되는 그레이스케일 패턴 생성회로와 상기 액정 드라이버에서 상기 데이타선으로 표시데이타가 출력할 때, 상기 여러개의 비트의 그레이스케일 데이타를 표시메모리에서 리드하고, 상기 그레이스케일 패턴 생성회로에서 각 프레임과 각 라인에 대해서 다른 그레이스케일 패턴을 선택해서 출력하는 회로를 또 포함하는 액정 디스플레이.
  12. 제1항에 있어서, 상기 액정 드라이버의 상기 표시메모리는 1화소당 여러개의 비트로 나타내는 표시데이타를 저장하고, 상기 표시메모리에서 리드된 1화소당 여러개의 비트값의 특정의 조합에 대해서 액정 인가전압의 출력의 시간폭을 변화시키는 수단을 갖는 액정디스플레이.
  13. 제1항에 있어서, 상기 액정 드라이버의 상기 표시메모리는 1화소당 여러개의 비트로 나타내는 표시데이타를 저장하고, 상기 표시데이타의 그레이스케일 데이타에 대응하는 시간동안만 소정의 액정 인가전압을 출력하는 수단을 갖는 액정 디스플레이.
  14. 제1항에 있어서, 상기 표시메모리는 스태틱RAM을 포함하는 액정 디스플레이.
  15. 제2항에 있어서, 표시화면상에서 수평방향으로 연속하는 여러 화소분의 표시데이타는 상기 X좌표값 어드레스와 상기 Y좌표값 어드레스가 지정하는 상기표시메모리의 기억위치에 저장되는 액정 디스플레이.
  16. 제3항에 있어서, 표시화면상에서 수평바향으로 연속하는 여러 화소분의 표시데이타는 상기 X좌표값 어드레스와 상기 Y좌표값 어드레스가 지정하는 상기 표시메모리의 기억위치에 저정되는 액정 디스플레이.
  17. 제15항에 있어서, 상기 액정 드라이버가 상기 액정패널의 수평방향으로 배치되는 경우, 상기 리드수단은 상기 라인 표시 동기신호에 동기해서 상기 표시메모리의 순차의 수평 1라인상의 표시데이타를 리드하는 액정 디스플레이.
  18. 재16항에 있어서, 상기 액정 드라이버가 상기 액정패널의 수평방향으로 배치되는 경우, 상기 리드수단은 상기 라인 표시 동기신호에 동기해서 상기 표시메모리의 순차의 수평 1라인상의 표시데이타를 리드하는 액정 디스플레이.
  19. 제15항에 있어서, 상기 액정 드라이버가 상기 액정패널의 수직방향으로 배치되는 경우, 상기 리드수단은 상기 라인 표시 동기신호에 동기해서 상기 표시메모리의 순차의 수직1 라인상의 표시데이타를 리드하고, 또 동시에 리드된 각 기억위치의 연속하는 상기 여러개의 화소의 표시데이타에서 1화소의 데이타를 선택하는 선택수단을 포함하는 액정 디스플레이.
  20. 제16항에 있어서, 상기 액정 드라이버가 상기 액정패널의 수직방향으로 배치되는 경우, 상기 리드수단은 상기 라인 표시 동기신호에 동기해서 상기 표시메모리의 순차의 수직 1라인상의 표시데이타를 리드하고, 또 동시에 리드되는 각 기억위치의 연속하는 상기 여러개의 화소의 표시데이타에서 1화소의 데이타를 선택하는 선택수단을 포함하는 액정 디스플레이.
  21. 서로 매트릭스 형상으로 배치된 여러개의 데이타선과 여러개의 주사선을 갖고 데이타선과 주사선의 교차점에 화소가 형성되어 있는 액정패널을 구동하기 위한 액정 드라이버로서, 외부장치로 부터의 표시데이타를 받고 상기 표시데이타에 대응하는 전압을 상기 여러개의 데이타선으로 인가하는 액정 드라이버는 데이타의 리드와 라이트를 위해 메모리 인터페이스를 거쳐서 액세스되고, 상기 화소에 대응하는 표시데이타를 저장하는 표시메모리, 상기 외부장치가 상기 표시메모리에 대해서 표시데이타의 리드/라이트를 위한 리드/라이트 동작을 실행할 때, 상기 외부장치에 의해 지정되는 표시화면상의 표시데이타의 어드레스를 상기 표시메모리의 대응하는 어드레스로 변환하는 어드레스 변환회로, 상기 액정패널에서 인가되는 라인표시 동기신호에 동기해서, 표시메모리의 순차의 1라인상의 표시데이타를 리드하는 리드수단, 상기 리드수단에 의해 리드된 상기 액정 드라이버의 출력데이타선분의 표시데이타를 동시에 유지하는 유지수단, 상기 유지수단에 유지된 표시데이타를 상기 액정패널의 액정에 인가될 전압으로 변환해서 출력하는 전압출력회로 및 상기 표시메모리에 저장된 표시데이타에 따라서 소정의 주기로 상기 데이타선에 상기 전압을 인가하는 표시동작과 상기 표시동작과 비동기로 상기 표시메모리에 대해서 상기 외부장치에 의해 실행되는 리드/라이트동작 사이를 조정하는 타이밍 제어회로를 포함하는 액정드라이버.
KR1019940021373A 1993-08-30 1994-08-29 액정 디스플레이와 액정 드라이버 KR0130731B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21373393A JP3707806B2 (ja) 1993-08-30 1993-08-30 ドライバ回路
JP93-213733 1993-08-30
JP93-320074 1993-12-20
JP5320074A JPH07175445A (ja) 1993-12-20 1993-12-20 メモリ内蔵液晶ドライバと液晶ディスプレイ

Publications (2)

Publication Number Publication Date
KR950006503A KR950006503A (ko) 1995-03-21
KR0130731B1 true KR0130731B1 (ko) 1998-04-11

Family

ID=26519964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021373A KR0130731B1 (ko) 1993-08-30 1994-08-29 액정 디스플레이와 액정 드라이버

Country Status (3)

Country Link
US (3) US5815136A (ko)
KR (1) KR0130731B1 (ko)
TW (1) TW247359B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW247359B (en) 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
JPH08106272A (ja) * 1994-10-03 1996-04-23 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
WO1999046754A1 (en) * 1998-03-09 1999-09-16 Three-Five Systems, Inc. Active addressing system for display
JPH11338427A (ja) * 1998-05-22 1999-12-10 Fujitsu Ltd 表示装置
WO2000003381A1 (fr) * 1998-07-09 2000-01-20 Seiko Epson Corporation Circuit d'attaque et dispositif a cristal liquide
KR100576117B1 (ko) * 1998-12-04 2006-08-30 삼성전자주식회사 액정표시장치용 픽셀 구동 시스템
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법
EP1146501B1 (en) * 1999-10-18 2011-03-30 Seiko Epson Corporation Display device with memory integrated on the display substrate
JP3659139B2 (ja) * 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
US7015902B2 (en) * 2000-07-28 2006-03-21 Nichia Corporation Display and display drive circuit or display drive method
JP2002197866A (ja) * 2000-09-05 2002-07-12 Seiko Epson Corp 表示用ドライバｉｃ
US6774892B2 (en) * 2000-09-13 2004-08-10 Seiko Epson Corporation Display driver IC
KR100783695B1 (ko) * 2000-12-20 2007-12-07 삼성전자주식회사 저전력 액정 표시 장치
JP2003066938A (ja) * 2001-08-24 2003-03-05 Sharp Corp 表示コントローラ、表示制御方法、および画像表示システム
TW573288B (en) * 2001-09-28 2004-01-21 Sony Corp Display memory, drive circuit, display and portable information apparatus
US6795228B2 (en) * 2001-12-17 2004-09-21 Xerox Corporation Display material for electric paper and applications thereof
KR100878231B1 (ko) * 2002-02-08 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법과 프레임 메모리
JP3637898B2 (ja) * 2002-03-05 2005-04-13 セイコーエプソン株式会社 表示駆動回路及びこれを備えた表示パネル
EP1345197A1 (en) * 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
JP4175058B2 (ja) * 2002-08-27 2008-11-05 セイコーエプソン株式会社 表示駆動回路及び表示装置
JP2004287165A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 表示ドライバ、電気光学装置、電子機器及び表示駆動方法
JP4405174B2 (ja) * 2003-05-01 2010-01-27 パナソニック株式会社 画像表示制御方法および画像表示装置
WO2004104790A2 (en) 2003-05-20 2004-12-02 Kagutech Ltd. Digital backplane
JP2004348013A (ja) * 2003-05-26 2004-12-09 Seiko Epson Corp 半導体集積回路
US7236151B2 (en) * 2004-01-28 2007-06-26 Kent Displays Incorporated Liquid crystal display
WO2005081779A2 (en) * 2004-02-19 2005-09-09 Kent Displays Incorporated Staked display with shared electrode addressing
US7190337B2 (en) * 2003-07-02 2007-03-13 Kent Displays Incorporated Multi-configuration display driver
US7773064B2 (en) * 2003-07-02 2010-08-10 Kent Displays Incorporated Liquid crystal display films
US20100157180A1 (en) * 2004-01-28 2010-06-24 Kent Displays Incorporated Liquid crystal display
US8199086B2 (en) * 2004-01-28 2012-06-12 Kent Displays Incorporated Stacked color photodisplay
WO2005072455A2 (en) * 2004-01-28 2005-08-11 Kent Displays Incorporated Drapable liquid crystal transfer display films
GB0403233D0 (en) * 2004-02-13 2004-03-17 Imec Inter Uni Micro Electr A power optimized display system
US20060017737A1 (en) * 2004-07-22 2006-01-26 Juraj Bystricky System and method for efficiently performing automatic frame transfers of image data
KR100490944B1 (ko) * 2004-07-22 2005-05-19 엠시스랩 주식회사 디램셀을 가지는 디스플레이 드라이버 및 이에 대한타이밍 제어방법
US20060017738A1 (en) * 2004-07-23 2006-01-26 Juraj Bystricky System and method for detecting memory writes to initiate image data transfers
US20060176241A1 (en) * 2004-09-27 2006-08-10 Sampsell Jeffrey B System and method of transmitting video data
US7920135B2 (en) * 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
US7679627B2 (en) * 2004-09-27 2010-03-16 Qualcomm Mems Technologies, Inc. Controller and driver features for bi-stable display
US20060202925A1 (en) * 2004-12-07 2006-09-14 William Manning Remote cholesteric display
US8319714B2 (en) * 2004-12-22 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Display device, and method of operation thereof
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
US7471275B2 (en) * 2005-05-20 2008-12-30 Chunghwa Picture Tubes, Ltd. Liquid crystal display device and driving method of the same
JP4907908B2 (ja) * 2005-06-29 2012-04-04 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
KR100826695B1 (ko) 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7567479B2 (en) 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7564734B2 (en) 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR20070008289A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 디스플레이 장치 및 그것을 구비한 정보 처리 시스템,그리고 그것의 구동 방법
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
DE102006015762B4 (de) * 2006-04-04 2013-05-08 Austriamicrosystems Ag Analog/Digital-Wandleranordnung und Verfahren
DE102006025116B4 (de) * 2006-05-30 2020-06-04 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
CN102292774B (zh) * 2008-06-30 2014-07-02 富士通半导体股份有限公司 存储器装置以及控制该存储器装置的存储器控制器
JP2011085810A (ja) * 2009-10-16 2011-04-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2011137929A (ja) * 2009-12-28 2011-07-14 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置及び電子機器
US9165509B2 (en) * 2011-04-28 2015-10-20 Sharp Kabushiki Kaisha Display module, display device comprising same, and electronic device
TWI478631B (zh) * 2012-12-27 2015-03-21 Princeton Technology Corp 發光二極體驅動電路及方法
TWI478621B (zh) * 2012-12-27 2015-03-21 Princeton Technology Corp 驅動電路與驅動方法
CN103906305B (zh) * 2012-12-28 2016-06-15 普诚科技股份有限公司 驱动电路与驱动方法
KR102513173B1 (ko) * 2017-11-15 2023-03-24 삼성전자주식회사 픽셀 그룹별 독립적 제어가 가능한 디스플레이 장치 및 방법
KR102531409B1 (ko) * 2018-07-31 2023-05-15 삼성디스플레이 주식회사 표시 장치
KR102456176B1 (ko) 2020-05-21 2022-10-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508321A1 (de) 1985-03-06 1986-09-11 CREATEC Gesellschaft für Elektrotechnik mbH, 1000 Berlin Programmierbare schaltung zur steuerung einer fluessigkristallanzeige
JPH01130188A (ja) 1987-11-16 1989-05-23 Yokogawa Electric Corp 波形表示装置
JPH02210685A (ja) * 1989-02-10 1990-08-22 Tokyo Electric Co Ltd Ｄｒａｍコントローラ
JP2755689B2 (ja) 1989-06-12 1998-05-20 株式会社東芝 液晶表示用集積回路および液晶表示装置
DE68926885T2 (de) * 1989-09-08 1997-01-09 Canon Kk Datenverarbeitungssystem mit Anzeigetafel
KR940001117B1 (ko) * 1989-10-09 1994-02-14 가부시기가이샤 히다찌세이사구쇼 멀티레벨토운표시가 가능한 액정표시방법 및 시스템
JP3089265B2 (ja) 1990-07-16 2000-09-18 株式会社日立製作所 液晶駆動回路及び半導体集積回路
JP2554785B2 (ja) * 1991-03-30 1996-11-13 株式会社東芝 表示駆動制御用集積回路及び表示システム
JP3097065B2 (ja) * 1991-04-23 2000-10-10 セイコーエプソン株式会社 情報処理機器
JPH0540456A (ja) * 1991-08-07 1993-02-19 Mitsubishi Electric Corp 表示装置
JPH05134623A (ja) 1991-09-30 1993-05-28 Casio Comput Co Ltd 表示制御装置
JP3349527B2 (ja) * 1991-10-01 2002-11-25 株式会社日立製作所 液晶中間調表示装置
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置
JPH05114287A (ja) 1991-10-19 1993-05-07 Hitachi Ltd 半導体記憶装置
JPH05113767A (ja) 1991-10-23 1993-05-07 Hitachi Ltd 多階調表示装置
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
US5900856A (en) 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
JP2975796B2 (ja) * 1993-02-10 1999-11-10 三洋電機株式会社 文字表示装置
TW247359B (en) 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver

Also Published As

Publication number Publication date
TW247359B (en) 1995-05-11
US5815136A (en) 1998-09-29
US20010011988A1 (en) 2001-08-09
KR950006503A (ko) 1995-03-21
US6222518B1 (en) 2001-04-24
US6633273B2 (en) 2003-10-14

Similar Documents

Publication Publication Date Title
KR0130731B1 (ko) 액정 디스플레이와 액정 드라이버
US6801178B2 (en) Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus
KR100621507B1 (ko) 표시 장치 구동 디바이스
KR100699067B1 (ko) 표시메모리회로를 구비한 표시컨트롤러
JP3710728B2 (ja) 液晶駆動装置
US8350832B2 (en) Semiconductor integrated circuit device for display controller
JP2002023705A (ja) 液晶表示装置
JPH07175445A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
JP3919877B2 (ja) 表示制御回路及び画像表示装置並びにそれを備えた電子機器
KR100273747B1 (ko) 표시제어장치및표시장치
US7358952B2 (en) Display device for displaying a plurality of images on one screen
WO2001018779A1 (en) Led display device and control method therefor
JP3707806B2 (ja) ドライバ回路
JP2827990B2 (ja) 液晶表示装置
JP3468652B2 (ja) 表示制御装置および表示装置
JP2895889B2 (ja) 表示装置
JP2002236475A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
JP3468667B2 (ja) 表示制御装置および表示装置
JPH04275592A (ja) 液晶表示装置
JP2585509B2 (ja) デイスプレイ装置
JP2003108092A (ja) ドライバ回路及びディスプレイ
JP2007011130A (ja) Ｌｃｄ表示制御装置
JPH04291392A (ja) ガス放電パネルの駆動装置
KR100328897B1 (ko) 표시용마이크로컴퓨터
JP2000019482A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee