TWI478621B - 驅動電路與驅動方法 - Google Patents

Description

驅動電路與驅動方法

本發明係有關於一種發光系統，特別是有關於一種驅動電路。

第1A圖為一發光系統的示意圖。如第1A圖所示，發光系統100具有驅動電路110和發光模組120。驅動電路110具有n個通道來驅動發光單元ED1~EDn，每個發光單元ED1~EDn接連接到電源線Vp。

第1B圖為電源線上的電流與時間的關係圖。如第1B圖所示，波形Cv1代表第1通道的電流，波形Cv2代表第2通道的電流，波形Cv3代表第3通道的電流，波形Cvn代表第n通道的電流。波形Cvs代表波形Cv1至波形Cvn的總電流，亦為電源線Vp上的電流。

明顯地，由於n個通道在每個顯示週期DP的一開始時同時導通，電源線Vp上的電流由零瞬間激增至單一通道的電流值之n倍，此舉將造成雜訊過度集中於顯示週期DP的一開始。因此，亟需一種驅動電路與驅動方法，將電源線Vp上的導通電流平均分配至顯示週期DP上。

有鑑於此，本揭露提供一種驅動電路，包括：一第一PWM驅動模組，根據一資料流之一第一資料信號，產生一第一方波信號，用以驅動一第一發光單元，其中上述第一 方波信號代表上述第一發光單元於一顯示週期之發光時間，並且上述第一方波信號之上升緣位於上述顯示週期內之起始點；以及一第二PWM驅動模組，根據上述資料流之一第二資料信號，產生一第二方波信號，用以驅動一第二發光單元，其中上述第二方波信號代表上述第二發光單元於上述顯示週期之發光時間，上述第二方波信號之下降緣位於上述顯示週期內之結束點，並且上述第二方波信號之上升緣晚於上述第一方波信號之上升緣。

本揭露亦提供一種驅動方法，適用於驅動一第一發光單元以及一第二發光單元，上述驅動方法包括：根據一資料流之一第一資料信號，產生一第一方波信號，其中上述第一方波信號代表上述第一發光單元於一顯示週期之發光時間，並且上述第一方波信號之上升緣位於一顯示週期內之起始點；根據第一方波信號，驅動上述第一發光單元；根據上述資料流之一第二資料信號，產生一第二方波信號，其中上述第二方波信號代表上述第一發光單元於上述顯示週期之發光時間，上述第二方波信號之下降緣位於上述顯示週期內之結束點，並且上述第二方波信號之上升緣晚於上述第一方波信號之上升緣；以及根據第一方波信號，驅動上述第一發光單元。

為使本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

以下說明是執行本發明之最佳模式。習知技藝者應能知悉在不脫離本發明的精神和架構的前提下，當可作些許更動、替換和置換。本發明之範疇當視所附申請專利範圍而定。

第2圖係為本揭露之驅動電路之一示意圖。如第2圖所示，驅動電路210包括複數PWM驅動模組DM1~DMn，用以分別驅動發光模組220中之複數發光單元ED1~EDn，其中發光單元ED1~EDn並聯耦接，並且每個發光單元ED1~EDn具有第一端耦接至一電源線Vp，以及第二端耦接至所對應之PWM驅動模組DM1~DMn。根據本發明之另一實施例，發光模組220中之複數發光單元ED1~EDn可以上述第一端耦接至對應之PWM驅動模組DM1~DMn，而第二端耦接至接地端。

第3圖係為本揭露之驅動模組之一實施例。PWM驅動模組330根據資料信號Sdt決定發光模組320之發光單元ED1~EDn在一顯示週期中的發光時間。發光單元ED1~EDn並聯耦接發光單元ED1~EDn可以是發光二極體(light emitting diode，LED)。詳細而言，如第3圖所示，每個PWM驅動模組DM1~DMn至少包括脈衝寬度調變(Pulse-width modulation，PWM)產生單元330(以下簡稱PWM產生單元)和驅動單元340。PWM產生單元330用以根據資料信號Sdt輸出一方波信號Ssq。驅動單元340耦接至PWM產生單元330，用以根據方波信號Ssq驅動發光單元ED1。其中資料信號Sdt包含顯示週期的佔空比(發光時間與顯示週期的比例)。

PWM產生單元330至少包括計數器331和比較器332。計數器331用以計數一時脈信號CLK，以便輸出一計數信號Sct。在本揭露實施例中，一部分的PWM驅動模組的計數器331可以是上數式計數器(up type counter)，或是下數式計數器(down type counter)。舉例來說，當計數器331為上數式計數器並且收到時脈信號CLK的第1個脈衝時，計數信號Sct的值為1。類似地，當計數器331收到時脈信號CLK的第2個脈衝時，計數信號Sct的值為2。類似地，當計數器331收到時脈信號CLK的第255個脈衝時，計數信號Sct的值為255，當計數器331收到時脈信號CLK的第256個脈衝時，計數器331被重置並且計數信號Sct的值為0。

當計數器331為下數式計數器並且收到時脈信號CLK的第1個脈衝時，計數信號Sct的值為255。類似地，當計數器331收到時脈信號CLK的第2個脈衝時，計數信號Sct的值為254。類似地，當計數器331收到時脈信號CLK的第255個脈衝時，計數信號Sct的值為1，當計數器331收到時脈信號CLK的第256個脈衝時，計數器331被重置並且計數信號Sct的值為0。

比較器332用以根據計數信號Sct和資料信號Sdt產生方波信號Ssq。在本揭露實施例中，比較器332具有一正端耦接至計數器331，以及一負端耦接至該PWM暫存器，使得當計數信號Sct大於該資料信號時，該方波信號為高電壓準位。當計數信號Sct小於該資料信號時，該方波信號為低電壓準位。

以資料信號Sdt為04，並且顯示週期具有255個單位時間UT1~UT255為例。在單位時間UT1~UT4時，上數式計數器的計數信號Sct為001~004(不大於004)，因此方波信號Ssq為低電壓準位。在單位時間UT5~UT255時，上數式計數器的計數信號Sct為005~255(大於004)，因此方波信號Ssq為高電壓準位。相反地，在單位時間UT1~UT251時，下數式計數器的計數信號Sct為255~005(大於004)，因此方波信號Ssq為高電壓準位。在單位時間UT252~UT255時，下數式計數器的計數信號Sct為004~001(不大於004)，因此方波信號Ssq為低電壓準位。

因此，當計數器331為上數式計數器，並且在每個顯示週期的單位時間UT1時，幾乎所有的發光單元都會被導通，使得電源線Vp會產生最大電流。然而，當所有發光單元ED1~EDn皆於每個顯示週期的單位時間UT1時同時導通，電源線Vp必須提供最大電流，並且此時電流由零增加至最大電流將對電路造成不良的影響，甚至因而產生雜訊。因此，在本揭露實施例中，PWM驅動模組DM1~DMn被分成複數集合，該等集合至少具有第一集合和第二集合，且驅動第一集合之方波信號與驅動第一集合之方波信號互為反向，使得第一集合之發光單元與第二集合之發光單元之導通時間以及關閉時間恰巧相反，進而將原本電源線Vp所必須承受之最大電流平均分攤至顯示週期之各個單位時間。

根據本發明之一實施例，其中第一集合所包含之計數器為上數式計數器，以及第二集合所包含之計數器為下數 式計數器，使得部分發光單元ED1~EDn不會在單位時間UT1被開啟，減少發光單元ED1~EDn在同一單位時間導通而造成電源線Vp上的負擔。

舉例來說，發光模組220具有發光單元ED1~ED16(n=16)，則驅動電路100具有16通道(即驅動模組DM1~DM16)。驅動模組DM1~DM16可以分成2個集合，第1集合為驅動模組DM1~DM8，第2集合為驅動模組DM9~DM16。其中驅動模組DM1~DM8的計數器為上數式計數器，驅動模組DM9~DM16的計數器為下數式計數器。驅動模組的分組為說明之用，但不限於此。例如，亦可將DMi(i為奇數)當作第1集合，將DMj(j為偶數)當作第2集合。

第4圖為電源線上的電流與時間的關係圖。根據PWM之驅動方式，第4圖所示之電流波形將與PWM之方波信號相同或為反向。根據本發明第3圖之實施例，電流之波形與方波信號Ssq恰為反向。根據本發明之另一實施例，複數發光單元ED1~EDn可以第一端耦接至對應之PWM驅動模組DM1~DMn，而第二端耦接至接地端，其中之電流波形與方波信號Ssq相同。

如第4圖所示，第1集合於電源線Vp所產生的電流如波形Cv1所示，波形Cv2為第2集合在電源線Vp上所產生的電流，波形Cvs為第1集合以及第2集合在電源線Vp上所產生的電流，其中第1集合與第2集合的計數器皆為上數式計數器。波形Cv2’為第2集合在電源線Vp上所產生的電流，其中第2集合的計數器為下數式計數器，波形 Cvs’為波形Cv1與波形Cv2’的總合。明顯地可以看到，藉由將發光單元分為第1集合以及第2集合並於一導通週期DP內錯開第1集合以及第2集合之導通時間，電源線Vp上所負載之電流由集中於導通週期DP中之某部分時間，轉而分散至整個導通週期DP，使得電流分佈較為平均(波形Cvs’與波形Cvs相比)。在此實施例中，波形Cv1之上升緣位於顯示週期DP內之起始點，波形Cv2’之下降緣位於顯示週期DP內之結束點，並且波形Cv2’之上升緣與波形Cv1之下降緣同時。

第5圖係根據本發明另一實施例之電源線上的電流與時間的關係圖。根據PWM之驅動方式，第5圖所示之電流之波形將與PWM之方波信號相同或為反向。根據本發明第3圖之實施例，電流之波形與方波信號Ssq恰為反向。根據本發明之另一實施例，複數發光單元ED1~EDn可以第一端耦接至對應之PWM驅動模組DM1~DMn，而第二端耦接至接地端，其中之電流波形與方波信號Ssq相同。

如第5圖所示，第1集合於電源線Vp所產生的電流如波形Cv1所示，波形Cv2’為第2集合在電源線Vp上所產生的電流，波形Cvs’為第1集合以及第2集合在電源線Vp上所產生的電流，其中第1集合與第2集合的計數器皆為上數式計數器。在此實施例中，波形Cv1之上升緣位於顯示週期DP內之起始點，波形Cv2’之下降緣位於顯示週期DP內之結束點，並且波形Cv2’之上升緣晚於波形Cv1之上升緣，因而造成代表總電流之波形Cvs’的波形。除此之外，波形Cv1與Cv2’在不同的顯示週期中寬度(工作週期) 可以不同。

第6圖係根據本發明另一實施例之電源線上的電流與時間的關係圖。根據PWM之驅動方式，第6圖所示之電流之波形將與PWM之方波信號相同或為反向。根據本發明第3圖之實施例，電流之波形與方波信號Ssq恰為反向。根據本發明之另一實施例，複數發光單元ED1~EDn可以第一端耦接至對應之PWM驅動模組DM1~DMn，而第二端耦接至接地端，其中之電流波形與方波信號Ssq相同。

如第6圖所示，第1集合於電源線Vp所產生的電流如波形Cv1所示，波形Cv2’為第2集合在電源線Vp上所產生的電流，波形Cvs’為第1集合以及第2集合在電源線Vp上所產生的電流，其中波形Cv2’之上升緣晚於波形Cv1之下降緣。除此之外，波形Cv1與Cv2’在不同的顯示週期中寬度(工作週期)可以不同。

第7圖係為電流機率分佈圖。如第7圖所示，第1集合於電源線Vp所產生的電流機率分佈圖如波形Cp1所示，波形Cp2為第2集合在電源線Vp上所產生的電流機率分佈圖，其中第1集合與第2集合的計數器皆為上數式計數器。由於波形Cp1以及波形Cp2皆是由顯示週期DP之起始點開始驅動相對應之發光單元，使得電流都是於顯示週期DP之起始點開始產生，因此在顯示週期DP之起始點產生電流的機率最高。然而，在顯示週期DP之結束點通常不會有電流，使得在顯示週期DP之結束點產生電流的機率幾乎為零。波形Cps為第1集合以及第2集合在電源線Vp上所產生的總電流之機率分佈圖。相同相位的第1 集合以及第2集合共同在電源線Vp上所產生的電流機率分佈與波形Cp1以及波形Cp2相同，使得代表第1集合以及第2集合在電源線Vp上所產生的總電流之機率分佈圖波形Cps亦與波形Cp1以及波形Cp2之機率分佈相同。

波形Cp2’為第2集合在電源線Vp上所產生的電流機率分佈圖，其中第2集合的計數器為下數式計數器，波形Cps’為第1集合以及第2集合在電源線Vp上所產生的總電流之機率分佈圖。明顯地可以看到，藉由將發光單元分為第1集合以及第2集合並利用上數式計數器以及下數式計數器分別改變驅動單元所輸出的電流之起始點以及結束點，使得在顯示週期DP內之每一時間點產生電流之機率會較為平均，以降低在電源線Vp上所造成之瞬間負載。

第8圖係為本揭露之驅動電路之一示意圖。如第8圖所示，驅動電路810與驅動電路310相似，差別在於每個PWM驅動模組DM1~DMn包括暫存單元850，用以暫存資料線DL上的資料信號Sdt，並且將資料信號Sdt輸出至PWM產生單元830。每個PWM產生單元830內包括脈衝寬度調變暫存器833(以下簡稱PWM暫存器)，用以儲存來自於暫存單元850的資料信號Sdt，並且將資料信號Sdt輸入至比較器832。

在本揭露實施例中，比較器832具有一正端耦接至該計數器，以及一負端耦接至該PWM暫存器833，使得當計數信號Sct大於資料信號Sdt時，方波信號Ssq為高電壓準位。在某些實施例中，比較器832具有一正端耦接至PWM暫存器833，以及一負端耦接至計數器831，使得當資料信 號Sdt大於計數信號Sct時，方波信號Ssq為高電壓準位。

第9圖係本揭露之驅動方法之一流程圖，如第9圖所示，驅動方法包括下列步驟。

於步驟S91，將該等PWM驅動模組DM1~DMn至少分成第一集合和第二集合，其中第一集合中之PWM驅動模組所包含之計數器為上數式計數器，並且第二集合中之PWM驅動模組所包含之計數器為下數式計數器。於步驟S92，藉由每一PWM驅動模組中之計數器831從對應之起始值計數時脈信號CLK，以便輸出計數信號Sct。於步驟S93，每一PWM驅動模組中之比較器832根據計數信號Sct和對應之資料信號Sdt產生方波信號Ssq。於步驟S94，藉由每一PWM驅動模組中之驅動單元810根據方波信號Ssq分別驅動對應之發光單元ED1~EDn。

綜上所述，本揭露之第1集合的計數器331和第2集合的計數器331的計數模式不相同，因此減少發光單元ED1~EDn在顯示週期的起始單位時間(例如UT1)或最後單位時間(例如UT255)一起導通的機會，降低在電源線Vp上所造成之負載。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更 動、替代與潤飾。

100‧‧‧發光系統

Id‧‧‧電流

110、210、310、810‧‧‧驅動電路

120、220、320、820‧‧‧發光模組

DM1~DMn‧‧‧驅動模組

ED1~EDn‧‧‧發光單元

Vp‧‧‧電源線

330、830‧‧‧PWM產生單元

331、831‧‧‧計數器

332、832‧‧‧比較器

340、840‧‧‧驅動單元

DP‧‧‧顯示週期

833‧‧‧PWM暫存器

850‧‧‧暫存單元

Sct‧‧‧計數信號

Sdt‧‧‧資料信號

Ssq‧‧‧方波信號

CLK‧‧‧時脈信號

DL‧‧‧資料線

Cv1、Cv2、Cvs、Cv2’、Cvs’‧‧‧波形

Cp1、Cp2、Cps、Cp2’、Cps’‧‧‧波形

第1A圖為一發光系統的示意圖；第1B圖為電源線上的電流與時間的關係圖；第2圖係為本揭露之驅動電路之一示意圖；第3圖係為本揭露之驅動模組之一實施例；第4圖為電源線上的電流與時間的關係圖；第5圖係根據本發明另一實施例之電源線上的電流與時間的關係圖；第6圖係根據本發明另一實施例之電源線上的電流與時間的關係圖；第7圖係為電流機率分佈圖；第8圖係為本揭露之驅動電路之一示意圖；第9圖係本揭露之發光單元的驅動方法之一流程圖。

Cv1、Cv2、Cvs、Cv2’、Cvs’‧‧‧波形

DP‧‧‧顯示週期

Claims (16)

1. 一種驅動電路，包括：一第一PWM驅動模組，根據一資料流之一第一資料信號，產生一第一方波信號，用以驅動一第一發光單元，其中上述第一方波信號代表上述第一發光單元於一顯示週期之發光時間，並且上述第一方波信號之上升緣位於上述顯示週期內之起始點，其中一第一暫存單元用以接收上述第一資料信號，並輸出上述第一資料信號至上述第一PWM驅動模組；以及一第二PWM驅動模組，根據上述資料流之一第二資料信號，產生一第二方波信號，用以驅動一第二發光單元，其中上述第二方波信號代表上述第二發光單元於上述顯示週期之發光時間，上述第二方波信號之下降緣位於上述顯示週期內之結束點，並且上述第二方波信號之上升緣晚於上述第一方波信號之上升緣，其中一第二暫存單元用以接收上述第二資料信號，並輸出上述第二資料信號至上述第二PWM驅動模組。
2. 如申請專利範圍第1項所述之驅動電路，其中上述第二方波信號之上升緣晚於上述第一方波信號之下降緣。
3. 如申請專利範圍第1項所述之驅動電路，其中上述第一PWM驅動模組包括：一第一PWM產生單元，用以根據上述第一資料信號輸出上述第一方波信號，以及一第一驅動單元，耦接至上述第一PWM產生單元，根據上述第一方波信號驅動上述第一發光單元，並 且上述第二PWM驅動模組包括：一第二PWM產生單元，用以根據上述第二資料信號輸出一第二方波信號，以及一第二驅動單元，耦接至上述第二PWM產生單元，根據上述第二方波信號驅動上述第二發光單元。
4. 如申請專利範圍第3項所述之驅動電路，其中上述第一PWM產生單元包括：一第一計數器，用以計數一時脈信號，以便輸出一第一計數信號；以及一第一比較器，用以根據上述第一計數信號和上述第一資料信號產生上述第一方波信號，並且上述第二PWM產生單元包括：一第二計數器，用以計數上述時脈信號，以便輸出一第二計數信號；以及一第二比較器，用以根據上述第二計數信號和上述第二資料信號產生上述第二方波信號。
5. 如申請專利範圍第4項所述之驅動電路，其中上述第一計數器為上數式計數器，而上述第二計數器為下數式計數器。
6. 如申請專利範圍第4項所述之驅動電路，其中上述第一發光單元與上述第二發光單元並聯耦接，並且上述第一發光單元與上述第二發光單元之第一端耦接至一電源線，上述第一發光單元之第二端耦接至上述第一PWM驅動模組，上述第二發光單元之第二端耦接至上述第二PWM驅動模組。
7. 如申請專利範圍第1項所述之驅動電路，其中上述第一PWM產生單元更包括：一第一PWM暫存器，耦接至上述第一暫存單元與上述第一比較器之間，用以儲存上述第一資料信號，並且上述第二PWM產生單元更包括：一第二PWM暫存器，耦接至上述第二暫存單元與上述第二比較器之間，用以儲存上述第二資料信號。
8. 如申請專利範圍第7項所述之驅動電路，其中上述第一比較器具有一正端耦接至上述第一計數器，且一負端耦接至上述第一PWM暫存器，使得當上述第一計數信號大於上述第一資料信號時，上述第一方波信號為高電壓準位，並且上述第二比較器具有一正端耦接至上述第二計數器，且一負端耦接至上述第二PWM暫存器，使得當上述第二計數信號大於上述第二資料信號時，上述第二方波信號為高電壓準位。
9. 如申請專利範圍第7項所述之驅動電路，其中上述第一比較器具有一正端耦接至上述第一PWM暫存器，以及一負端耦接至上述第一計數器，使得當上述資料信號大於上述第一計數信號時，上述第一方波信號為高電壓準位，並且上述第二比較器具有一正端耦接至上述第二PWM暫存器，以及一負端耦接至上述第二計數器，使得當上述資料信號大於上述第二計數信號時，上述第二方波信號為高電壓準位。
10. 如申請專利範圍第1項所述之驅動電路，其中上述第一發光單元以及上述第二發光單元為發光二極體。
11. 一種驅動方法，適用於驅動一第一發光單元以及一第二發光單元，上述驅動方法包括：根據一資料流之一第一資料信號，產生一第一方波信號，其中一第一暫存單元用以緩衝上述第一資料信號，其中上述第一方波信號代表上述第一發光單元於一顯示週期之發光時間，並且上述第一方波信號之上升緣位於一顯示週期內之起始點；根據第一方波信號，驅動上述第一發光單元；根據上述資料流之一第二資料信號，產生一第二方波信號，其中一第二暫存單元用以緩衝上述第二資料信號，其中上述第二方波信號代表上述第一發光單元於上述顯示週期之發光時間，上述第二方波信號之下降緣位於上述顯示週期內之結束點，並且上述第二方波信號之上升緣晚於上述第一方波信號之上升緣；以及根據第一方波信號，驅動上述第一發光單元。
12. 如申請專利範圍第11項所述之驅動方法，其中上述第二方波信號之上升緣晚於上述第一方波信號之下降緣。
13. 如申請專利範圍第11項所述之驅動方法，其中產生上述第一方波信號與上述第二方波信號的步驟包括：藉由一上數式計數器計數一時脈信號，以便輸出一第一計數信號；藉由一下數式計數器計數上述時脈信號，以便輸出一第二計數信號；比較上述第一計數信號與上述第一資料信號，產生上 述第一方波信號；以及比較上述第二計數信號與上述第二資料信號，產生上述第二方波信號。
14. 如申請專利範圍第13項所述之驅動方法，其中當上述第一計數信號大於上述第一資料信號時，上述第一方波信號為高電壓準位，並且當上述第二計數信號大於上述第二資料信號時，上述第二方波信號為高電壓準位。
15. 如申請專利範圍第13項所述之驅動方法，其中當上述第一資料信號大於上述第一計數信號時，上述第一方波信號為高電壓準位，並且當上述第二資料信號大於上述第二計數信號時，上述第二方波信號為高電壓準位。
16. 如申請專利範圍第11項所述之驅動方法，其中上述第一發光單元以及上述第二發光單元為發光二極體。