KR0169344B1 - 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 - Google Patents
바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 Download PDFInfo
- Publication number
- KR0169344B1 KR0169344B1 KR1019940034662A KR19940034662A KR0169344B1 KR 0169344 B1 KR0169344 B1 KR 0169344B1 KR 1019940034662 A KR1019940034662 A KR 1019940034662A KR 19940034662 A KR19940034662 A KR 19940034662A KR 0169344 B1 KR0169344 B1 KR 0169344B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- silicon
- thin film
- film
- eye
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 115
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 115
- 239000010703 silicon Substances 0.000 claims abstract description 115
- 239000010408 film Substances 0.000 claims abstract description 88
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000003486 chemical etching Methods 0.000 claims abstract description 3
- 238000005498 polishing Methods 0.000 claims abstract description 3
- 239000004809 Teflon Substances 0.000 claims description 10
- 229920006362 Teflon® Polymers 0.000 claims description 10
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 74
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/12—Etching of semiconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Weting (AREA)
- Laminated Bodies (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 고집적회로 제작을 위한 에스-오-아이(SOI: Silicon-On-Insulator)웨이퍼에 관한 것으로, 특히 단결정 실리콘 박막의 두께가 매우 정확하고 얇게 조절되면서 평면적으로 균일하게 형성되도록 하는 에스-오-아이 웨이퍼의 제작방법 및 그 구조에 관한 것이다. 본 발명의 목적은 접합 웨이퍼 또는 기존의 에스-오-아이 웨이퍼에 앞으로 설명할 바이어스 방법을 적용하므로써 양질의 두꺼운 매몰 산화막이 형성되고 계면특성이 우수하면서도 매우 얇은 양질의 단결정 실리콘 박막이 균일하게 형성될 수 있는 에스-오-아이 웨이퍼의 제작방법 및 그 구조를 제공하는 것이다. 상기 목적을 달성하기 위한 실시예에 따른 본 발명의 에스-오-아이 웨이퍼 제작방법은, 아무런 처리가 되어 있지 않은 실리콘 웨이퍼와 산화막이 형성되어 있는 실리콘 웨이퍼를 접합하는 단계; 접합된 상기 웨이퍼의 산화막이 형성되어 있는 기판부를 기계적 연마 또는 화학적 식각에 의하여 수십 미크론 두께 이하의 실리콘 막만 남기고 제거하여 접합 웨이퍼를 제작하는 단계; 상기 웨이퍼 상의 실리콘막에만 염시성 실리콘 식각액이 접촉하도록 하고 식각액이 양극, 그리고 기판부가 음극이 되도록 바이어스를 가하여 상기 실리콘막을 매우 얇고 균일하게 처리하는 것으로 이루어진 바이어스 방법을 적용하는 단계; 그리고 상기 웨이퍼에 원하는 두께의 에피 실리콘을 성장시킴으로써 균일한 두께의 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제작하는 단계로 구성된다. 또, 다른 실시예에 따른 본 발명의 에스-오-아이 웨이퍼 제작방법은, 기존의 에스-오-아이 웨이퍼상의 실리콘 박막에만 염기성 실리콘 식각액이 접촉하도록 하고 식각액이 양극 그리고 기판부가 음극이 되도록 바이어스를 가하여 상기 실리콘 박막을 매우 얇고 균일하게 처리하는 것으로 이루어진 바이어스 방법을 적용하는 단계; 그리고 상기 웨이퍼에 원하는 두께의 에피 실리콘을 성장시킴으로써 균일한 두께의 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제작하는 단계로 구성된다.
Description
제1도는 접합 방식에 바이어스 방법을 적용하여 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조하는 공정의 단면도이다.
제2도는 바이어스 방법에 의해 얇고 균일한 단결정 실리콘 박막을 형성하기 위한 식각장치의 개략도이다.
제3도는 바이어스 방법에 의해 얇고 균일한 단결정 실리콘 박막이 형성되는 원리를 설명하기 위한 원리도이다.
제4도는 기존의 에스-오-아이 웨이퍼에 바이어스 방법을 적용하여 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조하는 공정의 단면도이다.
제5도는 바이어스 방법이 적용되어 제조된 최종 에스-오-아이 웨이퍼의 또다른 단면구조이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부 실리콘 웨이퍼 2 : 상부 실리콘 웨이퍼
3 : 산화막 4 : 접합된 웨이퍼의 상부기판부
10,13,30,33 : 실리콘막 11,31,51 : 에스-오-아이 웨이퍼의 기판부
12,22,42,52 : 매몰 산화막 14,19,34,39 : 링 형태로 노출된 매몰 산화막
15,35 : 매우 얇은 실리콘 박막 16,36,46,56 : 실리콘 박막
17,37 : 다결정 실리콘막 21 : 테프론 용기
22 : 오-링 23 : 염기성 실리콘 식각액
24 : 백금전극 26 : 전자
27 : 정공 28 : 정공이 충전된 실리콘 층
49 : 링 형태로 노출된 기판부 59 : 매몰 산화막 모서리의 실리콘
69 : 링 형태로 돌출된 단결정 실리콘 박막
본 발명은 고집적회로 제작을 위한 에스-오-아이(SOI: Silicon-On-Insulator)웨이퍼에 관한 것으로서, 더욱 상세하게 말하자면 단결정 실리콘 박막의 두께가 매우 정확하고 얇게 조절되면서 평면적으로 균일하게 형성되도록 하는 에스-오-아이 웨이퍼의 제조방법 및 그 구조에 관한 것이다.
에스-오-아이 웨이퍼에서 제작된 전자소자는 작은 활성체적에 의한 내방사성과 절연체에 의한 소자간의 격리로 인한 높은 집적도와 작은 기생용량, 그리고 래치-업현상의 부재 등의 잇점을 가지므로, 에스-오-아이 웨이퍼는 고집적 고성능 회로의 제작에 매우 유용하다. 예들면, 1기가 디렘급 이상의 메모리는 에스-오-아이 웨이퍼를 사용하여 제작될 가능성이 크고, 우주선 및 로켓트 등에 탑재되는 전자회로는 에스-오-아이 웨이퍼를 사용하여 제작된다.
지금까지의 연구에 의하면, 우수한 전기적 특성을 보장하기 위한 에스-오-아이 웨이퍼가 가져야 할 조건으로는 얇고 균일한 두께의 결정성이 양호한 단결정 실리콘 박막, 두꺼운 양질의 매몰 산화막, 그리고 실리콘 박막과 매몰 산화막 간의 양호한 계면특성 등이 있다. 현재, 에스-오-아이 웨이퍼는 제조하는 방법에 따라 SIMOX (Seperation of IMplanted OXygen)웨이퍼, ZMR(Zone Melting Recrystallization)웨이퍼, FIPOS(Full Isolation by Porous Oxidized Silicon)웨이퍼, 그리고 접합 웨이퍼 등이 있지만, 상기조건을 모두 만족하는 에스-오-아이 웨이퍼는 아직 없는 상태이다. 즉, SIMOX 웨이퍼는 비교적 실리콘 박막의 두께가 얇고 균일한 반면 매몰 산화막의 두께가 얇고 계면특성이 불량하며, ZMR 웨이퍼는 매몰 산화막이 두껍고 계면특성이 우수한 반면 두께가 매우 불균일하다는 단점이 있다. 또, FIPOS 웨이퍼는 계면특성은 양호하나 매몰 산화막의 특성이 불량하고 제조공정이 복잡하다는 단점이 있으며, 접합 웨이퍼는 실리콘 박막과 매몰 산화막 그리고 계면특성이 매우 우수한 반면 실리콘 박막이 두께가 불균일하여 얇게 할 수 없는 단점이 있다.
본 발명의 목적은, 접합 웨이퍼 또는 에스-오-아이 웨이퍼에 앞으로 설명할 바이어스 방법을 적용함으로써 양질의 두꺼운 매몰 산화막이 형성되고 계면특성이 우수하면서도 매우 얇은 양질의 단결정 실리콘 박막이 균일하게 형성될 수 있는 에스-오-아이 웨이퍼의 제조방법 및 그 구조를 제공하기 위한 것이다.
상기 목적을 달성하기 위한 실시예에 따른 본 발명의 에스-오-아이 웨이퍼 제조 방법은, 아무런 처리가 되어 있지 않은 실리콘 웨이퍼와 산화막이 형성되어 있는 실리콘 웨이퍼를 접합하는 단계; 접합된 상기 웨이퍼의 산화막이 형성되어 있는 기관부를 기계적 연마 또는 화학적 식각에 의하여 수십 미크론 두께 이하의 실리콘 막만 남기고 제거하여 접합 웨이퍼를 제조하는 단계; 상기 웨이퍼 상의 실리콘막에만 염기성 실리콘 식각액이 접촉하도록 하고 식각액이 양극, 그리고 기판부가 음극이 되도록 바이어스를 가하여 상기 실리콘막을 매우 얇고 균일하게 처리하는 것으로 이루어진 바이어스 방법을 적용하는 단계; 그리고 상기 웨이퍼에 원하는 두께의 에피 실리콘을 성장시킴으로써 균일한 두께의 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조하는 단계로 구성된다.
또, 다른 실시예에 따른 본 발명의 에스-오-아이 웨이퍼 제조방법은, 기존의 에스-오-아이 웨이퍼 상의 실리콘 박막에만 염기성 실리콘 식각액이 접촉하도록 하고 식각액이 양극 그리고 기판부가 음극이 되도록 바이어스를 가하여 상기 실리콘 박막을 매우 얇고 균일하게 처리하는 것으로 이루어진 바이어스 방법을 적용하는 단계; 그리고 상기 웨이퍼에 원하는 두께의 에피 실리콘을 성장시킴으로써 균일한 두께의 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조하는 단계로 구성된다. 이하, 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조로 하여 설명하기로 한다.
[실시예 1]
먼저 제1도의(a)와 같이 아무런 처리가 되어 있지 않은 하부 실리콘 웨이퍼(1)와 산화막(2)이 형성되어 있는 상부 실리콘 웨이퍼(2)를 준비한 다음, 제1도의(b)와 같이 상기한 두 웨이퍼를 집합시킨다. 본 발명에서는 4인치의(100)방향을 갖는 n형 하부 실리콘 웨이퍼와 0.5미크론 두께의 열산화막이 형성되어 있는 4인치의(100)방향을 갖는 p형 상부 실리콘 웨이퍼를 황산: 과산화수소의 혼합용액에서 끓인 후 수소결합을 이용하여 접합한 다음 1100℃의 산소 분위기에서 2시간동안 열처리 하였다. 그 다음 제1도의(c)와 같이 상부 실리콘 기판부(4)기계적으로 연마하여 수십 미크론 두께 이하의 실리콘막(100)만 남도록 제거하고 연이어 제1도의(d)와 같이 기판가장자리의 실리콘막을 링형태로 제거하여 링형태로 노출된 매몰 산화막(14)을 형성한다. 이 공정을 마친 웨이퍼는 기판부(11), 매몰 산화막(12), 그리고 실리콘막(13)으로 구성된 에스-오-아이 웨이퍼가 된다. 또한, 이 단계에서는 상기한 실리콘막(10)의 정확한 두께는 중요하지 않으므로 마이크로 미터 또는 현미경 등으로 측정하면서 실리콘막의 두께를 대략적으로 조절할 수 있다. 상기 기판부를 수십 미크론의 두께 이하로 남기는 다른 한 방법으로는 염기성 실리콘 식각액인 KOH 수용액 또는 에틸렌다이아민: 파이로카테콜: 물의 혼합용액을 사용할 수 있다. 이 경우에는 이들 용액에서의 실리콘 식각률을 알게 되면 식각시간을 조절하여 큰 오차없이 수십 미크론 두께 이하의 실리콘막을 형성할 수 있다. 본 발명에서는 분당 약 2 미크론의 실리콘 식각률을 나타내는 80℃의 45wt% KOH수용액으로 4시간 식각하여 약 20미크론 두께의 실리콘막을 형성하였으며 링형태로 노출된 매몰 산화막의 폭은 5밀리미터로 하였다.
그 다음 이와같이 처리된 웨이퍼에 다음과 같이 제2도에 관련되어 설명되는 바이어스 방법을 적용한다. 제2도와 같이 상기 웨이퍼를 실리콘막(13)이 형성된 면이 위로 향하도록 파이프 형태의 테프론 용기(21)의 밑면에 장착하고 오-링(22)으로 접촉면을 봉합한다. 그 다음 테프론 용기에 염기성 실리콘 식각액(23)을 채워넣고 백금전극(24)을 사용하여 염기성 실리콘 식각액(23)이 양극, 기판부(11)가 음극이 되도록 바이어스를 가한다. 본 발명에서는 염기성 실리콘 식각액(23)으로서 50℃의 에틸렌다이아민 : 파이로카테콜 : 물의 혼합용액을 사용하고, 50볼트의 바이어스를 가하였다.
이와같은 상태에서 웨이퍼 상의 실리콘막(13)을 식각하면 제1도의(e)와 같이 매우 얇은 실리콘 박막(15)만이 남게되는데 그 이유는 제3도와 관련되어 설명한다.
상기 웨이퍼에 제2도에 도시한 상태로 바이어스가 가하여지면 기판부(11)와 실리콘막(13)사이에는 부도체인 매몰 산화막(12)이 존재하므로 전류가 흐르지 않게 된다.
따라서, 제3도에 도시한 바와 같이 매몰 산화막(12)와 기판부(11)사이에는 전자(26)가, 그리고 매몰 산화막(12)과 실리콘막(13)의 사이에는 정공(27)의 사이에는 정공(27)이 충전되는데, 충정된 정공(27)의 농도는 대략적으로 다음과 같은 관계에 의하여 결정된다.
정공의 농도=단위면적단 산화막의 정전용량×바이어스 전압/실리콘막에서의 Debye 길리 ..........식(1)
그러므로, 바이어스가 충분히 크면 정공의 농도가 커지게 되어 매몰 산화막(12)과 실리콘막(13)사이의 정공(27)이 충전된 실리콘층(28)은 마치 붕소가 고농도로 도핑된 실리콘층과 같이 된다. 붕소가 고농도로 도핑된 실리콘층은 염기성 실리콘 식각액에서 식각되지 않으므로 결국 상기의 정공(27)이 충전된 실리콘층(28)은 식각되지 않게 되어 매우 얇은 실리콘 박막(15)이 형성되는 것이다. 또한, 정공(27)이 충전된 실리콘층(28)의 두께는 실리콘막(13)의 두께와는 무관하므로 초기 실리콘막(13)의 두께가 불균일하더라도 최종 실리콘 박막(15)의 두께는 매우 균일하게 보장된다.
만약 제1도의 (e)와 같이 형성된 에스-오-아이 웨이퍼의 실리콘 박막(15)이 너무 얇으면, 제1도의(f)와 같이 웨이퍼에 에피 실리콘을 성장시켜 원하는 두께의 실리콘 박막(16)을 형성하면 된다. 이 경우 실리콘 박막이 제거된 링형태의 웨이퍼 가장자리에는 산화막이 노출되어 있으므로 다결정 실리콘막(17)이 형성된다. 본 발명에서는 1 미크론 두께의 에피실리콘을 성장시켰다.
[실시예 2]
먼저 제4도의(a)와 같이 준비된 에스-오-아이 웨이퍼의 실리콘막(30)을 제4도의(b)와 같이 웨이퍼 가장자리에서 5밀리미터 폭의 링형태로 제거하여 링형태로 노출된 매몰 산화막(34)을 형성한 다음, 실시예 1에서 설명한 바이어스 방법을 적용한다. 즉, 제2도에서 도시된 바와 같이 상기 웨이퍼를 실리콘막(33)이 형성된 면이 위로 향하도록 파이프 형태의 테프론 용기(21)의 밑면에 장착하고 오-링(22)으로 접촉면을 봉합한다. 그 다음 상기 테프론 용기에 염기성 실리콘 식각액(23)을 채워 넣고 백금전극(24)을 사용하여 염기성 실리콘 식각액(23)이 양극, 기판부(31)가 음극이 되도록 바이어스를 가한다. 본 발명에서는 식각액(23)으로서 50℃의 에틸렌다이아민 : 파이로카테콜 : 물의 혼합용액을 사용하고, 50 볼트의 바이어스를 가하였다. 이와같은 상태에서 웨이퍼상의 실리콘막(33)을 식각하면 실시예 1에서 설명한 바에 의해 제4도의(c)와 같이 매우 얇은 실리콘박막(35)이 형성된 에스-오-아이 웨이퍼가 제조된다.
만약 제4도의(c)와 같이 형성된 에스-오-아이 웨이퍼의 실리콘 박막이 너무 얇으면, 제4도의(d)와 같이 웨이퍼에 에피 실리콘을 성장시켜 원하는 두께의 실리콘 박막(36)을 형성하면 된다. 이 경우에도 실리콘 박막이 제거된 링 형태의 웨이퍼 가장자리에는 산화막이 노출되어 있으므로 다결정 실리콘막(37)이 형성된다. 이상의 실시예 이외에도 제5도와 같이 본 발명에서는 여러 가지 에스-오-아이 웨이퍼의 단면구조를 형성할 수 있다. 제5도의(a)는 에스-오-아이 웨이퍼의 가장 자리에 링 형태로 노출된 기판부(49)가 형성된 구조이다. 이 구조는 제1도의(e) 또는 제4도의(c)의 에스-오-아이 웨이퍼의 링 형태로 노출된 매몰 산화막(19,39)를 제거함으로써 형성된다. 제5도의(b)는 매몰 산화막(52)이 에스-오-아이 웨이퍼의 가장자리에서 링형태로 제거되었을뿐만 아니라, 상기 매몰 산화막(52)이 실리콘 박막(56), 기판부(51), 그리고 매몰 산화막 모서리의 실리콘(59)에 의하여 밀봉된 구조이다. 이러한 구조의 에스-오-아이 웨이퍼는 제5도의(a)의 에스-오-아이 웨이퍼에 에피 실리콘을 성장시키면 형성된다. 마지막으로 제5도의(c)는 에스-오-아이 웨이퍼에 에피 실리콘을 성장시키면 형성된다. 마지막으로 제5도의(c)는 에스-오-아이 웨이퍼의 가장자리에서 링형태로 단결정 실리콘 박막이 돌출된 구조이다. 이러한 링형태로 돌출된 단결정 실리콘 박막(69)은 제1도의(c)의 에스-오-아이 웨이퍼 또는 제4도의(a)의 에스-오-아이 웨이퍼를 직접 제2도의 장치를 이용하여 바이어스 방법을 적용하면 자동으로 형성된다. 그 이유는, 테프론 용기(21)내부의 실리콘막은 식각되지만 오-링(22)과 접촉된 실리콘막 및 테프론 용기 외부의 실리콘막은 식각되지 않기 때문이다. 제5도의(c)구조는 에스-오-아이 웨이퍼에 에피 실리콘을 성장시키는 경우에도 계속 유지된다.
그러므로 이와같은 방법을 사용하게 되면 얇고 균일한 두께의 결정성이 양호한 단결정 실리콘 박막, 두꺼운 양질의 매몰 산화막, 그리고 실리콘 박막과 매몰 산화막간의 양호한 계면특성 등이 보장되는 양질의 에스-오-아이 웨이퍼를 제조할 수 있게 되어, 고집적회로 및 특성이 우수한 전자회로를 구현할 수 있게 되는 것이다.
Claims (20)
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조함에 있어서, 원통형 테프론 용기(21)에 에스-오-아이 웨이퍼의 단결정 실리콘 막이 테프론 용기의 내부로 향하도록 밀착시키는 단계; 테프론 용기에 염기성 실리콘 식각액(23)을 채워 넣은 단계; 및 상기 염기성 실리콘 식각액이 양극, 에스-오-아이 웨이퍼의 기판부가 음극이 되도록 바이어스를 가함으로써 에스-오-아이 웨이퍼의 실리콘막을 정공이 충전된 층만을 남기고 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 바이어스 방법.
- 제1항에 있어서,상기 염기성 실리콘 식각액은 KOH 수용액 또는 에틸렌다이아민 : 파이로카테콜 : 물의 혼합용액을 사용하는 것을 특징으로 하는 바이어스 방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 제1항의 방법에 의하여 형성된 에스-오-아이 웨이퍼의 실리콘 박막의 두께가 20나노미터 이하인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조함에 있어서, 제1항의 방법에 의해 제조된 에스-오-아이 웨이퍼에 에피 실리콘을 성장시킴으로써, 일정 두께의 실리콘 박막을 형성하는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조함에 있어서, 아무런 처리가 되어 있지 않은 하부 실리콘 웨이퍼(1)와 산화막(3)이 형성된 상부 실리콘 웨이퍼(2)를 접합하는 단계; 상기 접합된 웨이퍼의 상부 기판부(4)를 기계적 연마 또는 화학적 식각에 의하여 수십 미크론의 두께 이하의 실리콘막(10)만 남기고 제거하여 에스-오-아이 웨이퍼 구조를 형성하는 단계; 상기 웨이퍼의 가장자리 부분의 실리콘막을 링 형태로 제거하여 링 형태로 노출된 매몰 산화막(14)을 형성하는 단계; 및 제2도의 장치를 이용하여 상기 실리콘막(13)에만 염기성 실리콘 식각액이 접촉하도록 하고 염기성 실리콘 식각액이 양극 그리고 기판부(11)가 음극이 되도록 바이어스를 가하여 상기 실리콘막을 식각하여 매우 얇고 균일한 두께를 갖는 단결정 실리콘 박막(15)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 제5항에 있어서, 상기 링형태로 노출된 매몰 산화막의 폭은 500미크론에서 1 센티미터 사이로 형성하는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖춘 에스-오-아이 웨이퍼를 제조함에 있어서, 제5항의 방법에 의해 제조된 기판에 일정두께의 에피 실리콘층을 형성함으로써 균일한 두께를 갖는 단결정 실리콘박막(16)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조함에 있어서, 에스-오-아이 웨이퍼의 가장자리 부분의 실리콘막을 링 형태로 제거하여 링 형태로 노출된 매몰 산화막(34)을 형성하는 단계; 및 제2도의 장치를 이용하여 상기 실리콘막(330에만 염기성 실리콘 식각액이 접촉하도록 하고 염기성 실리콘 식각액이 양극 그리고 기판부(31)가 음극이 되도록 바이어스를 가하여 상기 실리콘막을 식각하여 매우 얇고 균일한 두께를 갖는 단결정 실리콘박(35)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 제8항에 있어서, 상기 링형태로 노출된 매몰 산화막의 폭은 500 미크론에서 1센티미터 사이로 형성되는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼를 제조함에 있어서, 제8의 방법에 의해 제조된 기판에 일정두께의 에피 실리콘층을 형성함으로써 균일한 두께를 갖는 단결정 실리콘박막(36)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에스-오-아이 웨이퍼의 제조방법.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 상기 에스-오-아이 웨이퍼의 가장자리의 실리콘박막이 링 형태로 제거되어 링 형태로 노출된 매몰 산화막(19,34)이 형성되어 있는 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 제11항에 있어서, 상기 링 형태로 노출된 매몰 산화막의 폭은 500 미크론에서 1 센티미터 사이인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 상기 에스-오-아이 웨이퍼의 가장자리에는 링형태의 다결정 실리콘막(17,37)이 형성되어 있고, 그 내부에는 단결정 실리콘박막(16,36)이 형성되어 있는 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 제13항에 있어서, 상기 링형태의 다결정 실리콘막(17,37)의 폭은 500 미크론에서 1 센티미터 사이인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 상기 에스-오-아이 웨이퍼의 가장자리의 실리콘박막과 매몰 산화막이 링 형태로 제거되어 상기 웨이퍼의 가장자리에 링 형태로 노출된 기판부(49)가 형성된 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 제15항에 있어서, 상기 링형태로 노출된 기판부의 폭은 500 미크론에서 1 센티미터 사이인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 상기 에스-오-아이 웨이퍼의 가장자리에서 매몰 산화막(52)이 링형태로 제거되어 있고, 상기 매몰 산화막(52)이 실리콘박막(56), 기판부(51), 그리고 매몰 산화막 모서리의 실리콘(59)에 의하여 밀봉된 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 제17항에 있어서, 상기 링형태로 노출된 매몰 산화막(52)의 폭은 500 미크론에서 1 센티미터 사이인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 바이어스 방법에 의해 형성된 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼에 있어서, 상기 에스-오-아이 웨이퍼의 가장자리에서 링형태로 돌출된 단결정 실리콘 박막(69)이 형성되어 있는 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
- 상기 링형태로 돌출된 실리콘 박막(69)의 폭은 500 미크론에서 1 센티미터 사이인 것을 특징으로 하는 에스-오-아이 웨이퍼의 구조.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034662A KR0169344B1 (ko) | 1994-12-16 | 1994-12-16 | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 |
| JP7324914A JP2680800B2 (ja) | 1994-12-16 | 1995-12-13 | Ｓｏｉウェーハおよびその製造方法 |
| US08/725,620 US5810994A (en) | 1994-12-16 | 1996-10-03 | Method for fabricating silicon-on-insulator device wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034662A KR0169344B1 (ko) | 1994-12-16 | 1994-12-16 | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026118A KR960026118A (ko) | 1996-07-22 |
| KR0169344B1 true KR0169344B1 (ko) | 1999-02-01 |
Family
ID=19401872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034662A KR0169344B1 (ko) | 1994-12-16 | 1994-12-16 | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5810994A (ko) |
| JP (1) | JP2680800B2 (ko) |
| KR (1) | KR0169344B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190059253A (ko) * | 2017-11-22 | 2019-05-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Soi 기판을 형성하기 위한 공정 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY119304A (en) * | 1997-12-11 | 2005-04-30 | Shinetsu Handotai Kk | Silicon wafer etching method and silicon wafer etchant |
| US6376285B1 (en) * | 1998-05-28 | 2002-04-23 | Texas Instruments Incorporated | Annealed porous silicon with epitaxial layer for SOI |
| JP2001284622A (ja) * | 2000-03-31 | 2001-10-12 | Canon Inc | 半導体部材の製造方法及び太陽電池の製造方法 |
| US6562666B1 (en) | 2000-10-31 | 2003-05-13 | International Business Machines Corporation | Integrated circuits with reduced substrate capacitance |
| US6709913B2 (en) * | 2001-09-04 | 2004-03-23 | Sharp Laboratories Of America, Inc. | Method for adjusting ultra-thin SOI MOS transistor threshold voltages |
| US8450127B2 (en) * | 2007-09-10 | 2013-05-28 | The Governors Of The University Of Alberta | Light emitting semiconductor diode |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2917654A1 (de) * | 1979-05-02 | 1980-11-13 | Ibm Deutschland | Anordnung und verfahren zum selektiven, elektrochemischen aetzen |
| US5066610A (en) * | 1987-11-20 | 1991-11-19 | Massachusetts Institute Of Technology | Capping technique for zone-melting recrystallization of insulated semiconductor films |
| JPH03153081A (ja) * | 1989-11-10 | 1991-07-01 | Nippon Soken Inc | 電界効果型トランジスタおよびその製造方法 |
| JPH04129267A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体基板およびその製造方法 |
| DE4126955C2 (de) * | 1991-08-14 | 1994-05-05 | Fraunhofer Ges Forschung | Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen |
| US5286671A (en) * | 1993-05-07 | 1994-02-15 | Kulite Semiconductor Products, Inc. | Fusion bonding technique for use in fabricating semiconductor devices |
| DE59503218D1 (de) * | 1994-02-07 | 1998-09-24 | Siemens Ag | Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung |
-
1994
- 1994-12-16 KR KR1019940034662A patent/KR0169344B1/ko not_active IP Right Cessation
-
1995
- 1995-12-13 JP JP7324914A patent/JP2680800B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-03 US US08/725,620 patent/US5810994A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190059253A (ko) * | 2017-11-22 | 2019-05-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Soi 기판을 형성하기 위한 공정 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5810994A (en) | 1998-09-22 |
| KR960026118A (ko) | 1996-07-22 |
| JPH0927605A (ja) | 1997-01-28 |
| JP2680800B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0553855B1 (en) | Semiconductor device substrate and process for producing the same | |
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| US5750000A (en) | Semiconductor member, and process for preparing same and semiconductor device formed by use of same | |
| US5695557A (en) | Process for producing a semiconductor substrate | |
| US5453394A (en) | Process for preparing semiconductor substrate by bringing first and second substrates in contact | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| US5277748A (en) | Semiconductor device substrate and process for preparing the same | |
| EP0553857B1 (en) | Process for preparing a semiconductor substrate | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| KR100356416B1 (ko) | 반도체기판및그제작방법 | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| US3902979A (en) | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication | |
| US4380865A (en) | Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation | |
| KR20000035823A (ko) | 반도체 물질의 웨이퍼를 큰 치수로 제조하는 방법 및 이 결과의웨이퍼를 절연체 상의 반도체 형태의 기판을 제조하는 데 사용하는 방법 | |
| KR0169344B1 (ko) | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| US5352341A (en) | Reducing leakage current in silicon-on-insulator substrates | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3302228B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| US6037198A (en) | Method of fabricating SOI wafer | |
| JPH07183372A (ja) | 半導体基板の作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |