[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2917654A1 - Anordnung und verfahren zum selektiven, elektrochemischen aetzen - Google Patents

Anordnung und verfahren zum selektiven, elektrochemischen aetzen

Info

Publication number
DE2917654A1
DE2917654A1 DE19792917654 DE2917654A DE2917654A1 DE 2917654 A1 DE2917654 A1 DE 2917654A1 DE 19792917654 DE19792917654 DE 19792917654 DE 2917654 A DE2917654 A DE 2917654A DE 2917654 A1 DE2917654 A1 DE 2917654A1
Authority
DE
Germany
Prior art keywords
etched
etching
arrangement according
workpiece
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792917654
Other languages
English (en)
Inventor
Joachim Buehne
Rolf Schaefer
Axel Dipl Phys Dr Stoffel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE19792917654 priority Critical patent/DE2917654A1/de
Priority to IT20724/80A priority patent/IT1150984B/it
Priority to CA000348728A priority patent/CA1148111A/en
Priority to JP4817280A priority patent/JPS55148428A/ja
Priority to DE8080102081T priority patent/DE3068851D1/de
Priority to EP80102081A priority patent/EP0018556B1/de
Priority to US06/143,661 priority patent/US4303482A/en
Publication of DE2917654A1 publication Critical patent/DE2917654A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • H01L21/30635Electrolytic etching of AIIIBV compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S204/00Chemistry: electrical and wave energy
    • Y10S204/09Wave forms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft eine im Oberbegriff des Anspruchs 1 definierte Anordnung und ein im Oberbegriff des Anspruchs 16 definiertes Verfahren.
Es sind verschiedene Methoden bekannt, um Materialen selektiv, elektrochemisch zu ätzen. Im allgemeinen wird bei diesen Verfahren der Körper, dessen Oberfläche geätzt werden soll, zur Anode der Ätzanordnung gemacht und mit dem Elektrolyten, in welche die Kathode eintaucht, benetzt. Eine selektive Ätzung einer Oberfläche läßt sich beispielsweise so erreichen, daß dafür gesorgt wird, daß der Elektrolyt nur die zu ätzenden Bereiche der Oberfläche kontaktiert. Dies wird entweder dadurch erreicht, daß die Bereiche der Oberfläche, welche nicht geätzt werden sollen, mit einem geeigneten Maskenmaterial bedeckt werden, oder daß dafür gesorgt wird, daß der Elektrolyt nur die zu ätzenden Oberflächenbereiche bedeckt. Ein Verfahren, welches auf dem zuletzt genannten Prinzip beruht, ist in der deutschen Offenlegungsschrift 2 707 372 und in dem IBM Technical Disclosure Bulletin, Band 20, Nr. 7, Dezember 1977, Seite 2912 beschrieben. Bei einer anderen Gruppe von Verfahren wird über eine Variation der Stromdichte entlang der zu ätzenden Oberfläche erreicht, daß lokal sehr unterschiedliche Ätzgeschwindigkeiten auftreten, wodurch es unter anderem möglich ist], Vertiefungen mit einem komplexen Profil in die Oberfläche eines [Körpers zu ätzen. Lokal unterschiedliche Stromdichten können beispielsweise erzeugt werden, indem die der Anode zugewandte
GE 978 026
- - 0 3 0 0 4 6/0162
ORIGINAL. INSPECTED
Seite der Kathode mit einem Profil versehen wird, welches dem Negativ des Oberflächenprofils entspricht, welches in der zu ätzenden Oberfläche erzeugt werden soll. Ein ausführlicher Artikel über dieses Verfahren ist in Scientific American, Dezember 1974, Seite 30 erschienen. Mit den Kathoden der genannten Art lassen sich auch Vertiefungen erzeugen, deren Boden !parallel und deren Wände im wesentlichen senkrecht zur ursprünglichen Oberfläche verlaufen, oder deren Boden eine zur !ursprünglichen Oberfläche geneigte ebene Fläche bildet. Solche j zur ursprünglichen Fläche geneigte Ebenen können auch mit eineitj Verfahren erzeugt werden, welches im IBM Technical Disclosure . !Bulletin, Band 13, Nr. 3, August 1970, Seite 726 beschrieben ist und bei dem die für die Bildung der geneigten Ebene not- ; wendige Änderung der Ätzgeschwindigkeit bzw. der Stromdichte !dadurch erreicht wird, daß die als Platte ausgebildete Kathode ; pit der zu ätzenden Fläche einen spitzen Winkel bildet. Ein , !weiteres Verfahren zum Ätzen von gegenüber der ursprünglichen i !Oberfläche geneigten Flächen ist aus dem IBM Technical Disclosure Bulletin, Band 18, Nr. 4, September 1975, Seite 1223 be- j kannt, bei dem die zu ätzende Fläche während des Ätzens mit ι definierter Geschwindigkeit aus dem Elektrolyt herausgezogen wird, so daß parallel zur Ziehrichtung die Dauer des Ätzvorgangs, dem das Material unterworfen war, und damit auch die Menge des abgetragenen Materials einen Gradienten aufweisen.
Die genannten Verfahren zum Ätzen von gegenüber den ursprünglichen Oberflächen geneigten Flächen haben den Nachteil, daß es mit ihnen sehr schwierig ist, einen Neigungswinkel genau und reproduzierbar zu erzeugen oder sehr kleine geneigte Flächen definiert und reproduzierbar herzustellen. Dafür besteht aber, beispielsweise in der Halbleitertechnik ein Bedürfnis. Geneigte Flächen mit einem genau definierten Neigungswinkel werden bei der Prozeßkontrolle nach Verfahrensschritten,, bei denen das Halbleitermaterial dotiert worden ist, benötigt. Mittels Diffusion oder Ionenimplantation dotierte P- und N-leitende
GE978026 Θ30046/0162
ORIGINAL jNSPiPTED
Gebiete in Halbleiterplättchen werden durch ihre Eindringtiefe sowie die Verteilung der Dotierungsatome (Dotierungsprofil) charakterisiert, unter der Eindringtiefe versteht man dabei den Abstand des P/M-Übergangs von der Halbleiteroberfläche und unter dem Dotierungsprofil versteht man die Dotierungstoffkonzentration aufgetragen über der Entfernung von der Halbleiteroberfläche. Da die Eindringtiefe und die interessierenden Entfernungen von der Halbleiteroberfläche im /um-Bereich liegen, ist es unmittelbar einleuchtend, daß es sehr schwierig sein dürfte, eine genaue Messung der Eindringtiefe oder gar der Änderung der Dotierungskonzentration mit der Entfernung von der Halbleiteroberfläche an einem Schnitt durch den Halbleiter senkrecht zur Halbleiteroberfläche vorzunehmen. Zur Durchführung dieser Messungen wird deshalb üblicherweise zunächst ein Schrägschliff durch das dotierte Material hergestellt. Dabei werden die Eindringtiefe und die Entfernungen zur Halbleiteroberfläche um den Faktor . gedehnt, wobei der Winkel α der spitze Winkel ist, welchen die abgeschliffene Fläche mit der Halbleiteroberfläche bildet. An der geschliffenen Fläche kann dann unter , Berücksichtigung des Winkels α durch eine Anfärbemethode die i Eindringtiefe und durch eine punktweise Messung des Aus- ;
i breitungswiderstandes entlang der Fallinie der angeschliffenen Fläche das Dotierungsprofil ermittelt werden. Es leuchtet ein, daß diese Messungen um so genauer gemacht werden werden können, je kleiner der Winkel α ist. Es leuchtet außerdem ein, daß, wenn die Eindringtiefe verringert wird, d. h. wenn, was für die zunehmende Miniatursisierung in der Halbleitertechnik typisch ist, zu flacheren dotieren Bereichen übergegangen wird, die gleiche Genauigkeit der Messung wie bei dickeren Diffusionsgebieten nur dann gewährleistet ist, x^enn der Winkel α entsprechend kleiner gemacht wird. Man ist heute in der Lage, Winkel α von 8' herzustellen. Das Problem bei diesen sehr flachen Winkeln ist jedoch, daß Rundungen an der Kante zwischer der Halbleiteroberfläche und der angeschliffenen Fläche auf-
GE 978 026
0 36046/0182
ORIGINAL fNSPECTED
2917854
j - 9 -
!treten, die die Messung der Eindringtiefe und des Dotierungsprofils verfälschen. Es ist nämlich für die Genauigkeit der
iMessung nicht nur ausreichend, daß man einen hinreichend klei- ! 'nen Winkel a erzeugen kann, vielmehr muß, da der Sinus des
tWinkels in die Messung eingeht der Winkel genau definiert und
!reproduzierbar erzeugt werden können» Beim Anschleifen ist es
Jaußerdem sehr schwierig, Oberflächen mit gleichbleibend guter
!Qualität herzustellen. Schwankungen in der Oberflächenqualität
!beeinträchtigen aber auch die Messung der Eindringtiefe und
.des Dotierungsprofils. Wegen der genannten Nachteilen der An- · schleiftechnik wäre es vorteilhaft, zum Herstellen der geneigten Flächen ein Ätzverfahren zu verwenden. Jedoch sind die obenj !genannten Verfahren - wie schon gesagt - dafür zu grob. ';
!In letzter Zeit finden gegenüber der Halbleiteroberfläche i geneigte Flächen in der Form von V-förmigen Kerben Eingang
in die Halbleitertechnik. In diesen V-förmigen Kerben lassen
sich beispielsweise Feldeffekttransistoren so unterbringen,
daß sie weniger Platz beanspruchen als wenn sie parallel zur I Halbleiteroberfläche, d. tu, zur Schaltungsebene angeordnet J sind. Bei dem zunehmenden Trend zu immer höherer Packungsdichte) bei den integrierten Schaltungen sind solche platzsparenden j Verfahren von großem Interesse. Allerdings ist es so, daß der
Winkel zwischen den beiden Schenkeln des V für eine bestimmte
Kristallorientierung festgelegt ist und daß, was mit diesem j festgelegten Winkel zusammenhängt, die maximale Tiefe der Ker- i be und die maximale Schenkellänge der Kerbe durch die Dimensionierung der Kerbe an der Halbleiteroberfläche festgelegt ist Wäre es möglich, den Winkel zwischen den Schenkeln zu variieren, würde die Flexibilität bei der Schaltkreisauslegung wesentlich erhöht werden. Mit den oben genannten elektrochemischen Ätzmethoden könnten zwar sehr unterschiedliche Winkel erzeugt werden, jedoch sind diese Verfahren, abgesehen von der
Schwierigkeit, genau definierte Winkel reproduzierbar herzustellen, deshalb für den genannten Zweck unbrauchbar, weil
GE 978 026
!00 4 6-
ORIGINAL INSPECTED
die genannten V-förmigen Kerben Abmessungen im yum-Bereich haben.
Es ist die Aufgabe der Erfindung, eine Vorrichtung und ein Verfahren anzugeben, um insbesondere Halbleiteroberflächen einfach und leicht steuerbar in der Weise zu ätzen, daß eine ebene Fläche entsteht, welche kleine Abmessungen haben kann, mit der ursprünglichen Oberfläche einen genau festgelegten und reproduzierbaren Neigungswinkel zwischen 0 und nahezu bildet und einen gute Oberflächenqualität aufweist.
Diese Aufgabe wird mit einer Vorrichtung der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 und mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 16 gelöst.
Die erfindungsgemäße Anordnung in Verbindung mit dem erfindungsgemäßen Verfahren ist vielfältig einsetzbar. Auch dann, wenn - wie es beispielsweise in der Halbleitertechnik ganz allgemein der Fall ist - die Abmessungen der zu ätzenden Flächen sehr klein sind, ist es möglich, reproduzierbar Vertiefungen zu ätzen, welche sehr genau festgelegte Formen und Abmessungen haben und bei denen die Oberflächen eine sehr gute Qualität haben. Das eigentliche Ätzen ist mit der erfindungsgemäßen Anordnung sehr einfach. Die vorbereitenden Arbeiten, wie beispielsweise das Aufbringen von Leiterzügen, bzw» Kontaktbereichen ist nicht ganz so einfach, jedoch ist die Komplexität des gesamten Verfahrens auf keinen Fall größer als bei bekannten Verfahren, mit denen vergleichbare
rgebnisse erzielt werden. Darüber hinaus hat, worauf weiter unten eingangen werden wird, die Erfindung gegenüber diesen bekannten Verfahren beachtliche Vorteile.
Es ist vorteilhaft, wenn eines der Potential am Werkstück [auf demselben Niveau wie das Kathodenpotential liegt. Man
GE978026
ORIGINAL INSPECTED
'erhält dann beim Ätzen geneigte Flächen,, welche ohne eine dazwischenliegende Stufe direkt an der Oberfläche, von der beinn Ätzen ausgegangen wurde, beginnt.
Es ist günstig, wenn der zu ätzende Bereich auf dem Werkstück von zwei einander gegenüberliegenden gut leitenden Bereichen begrenzt ist. Ebene geneigte Flächen mit einem über die ganze Fläche konstanten Neigungswinkel gegenüber der Fläche, von der ausgegangen wird, erhält man dabei dann, wenn die von den gut leitenden Bereichen gebildeten Begrenzungen zueinander parallel sind.
Es ist vorteilhaft, wenn die erfindungsgemäße Anordnung eine 'Lampe mit einem hohen Lichtanteil im nahen infraroten Bereich : zur Bestrahlung der zu ätzenden Fläche aufweist» Eine solche •Bestrahlung wirkt sich beispielsweise beim Ätzen von N-dotiertem - insbesondere von schwach N-dotiertem - Silicium aus. Ohne !diese Bestrahlung fehlt dem N-dotierten Silicium die Löcher-
I ι
!Leitfähigkeit, was zur Folge hat, daß beim Ätzen von N-dotier-! tem Silicium ein poröses Material entsteht.
Mit der erfindungsgemäßen Anordnung können u.a. auch dieselben Strukturen, beispielsweise in Halbleiterplättchen, erzeugt werden, wie mit der reaktiven lonenätzmethode. Jedoch ist die erfindungsgemäße Anordnung apparativ weit weniger aufwendig.
Das erfindungsgemäße Verfahren eröffnet in vorteilhafter Weise Alternativen zu bekannten Verfahren. Solche bekannten Verfahren sind beispielsweise das. Erzeugen von Schrägschliffen an mittels Diffusion oder Ionenimplantation dotierten Halbleiterplättchen, um anschließend die Eindringtiefe und das Dotierungsprofil zu messen, und das Herstellen von V-förmigen Kerben in Halbleiterplättchen,, welches dazu dient, um die Dichte von Halbleiterbauteilen in integrierten Schaltungen zu erhöhen .
GE 978 026
030048/01S2
ORIGINAL fWSPECTED
_ ΙΟΙ &,
Darüber hinaus hat das erfindungsgemäße Verfahren gegenüber den belcannten Verfahren beachtliche Vorteile; Die geätzten geneigten Flächen haben eine bessere Qualität, was die Konstanz des Neigungswinkels anbetrifft, als die angeschliffenen Flächen. Die geneigten, mittels des erfindungsgemäßen Verfahrens hergestellten, Flächen können aber vorallem viel kleinere Abmessungen haben, als die Flächen, welche durch Anschleifen erzeugt werden. Dadurch ist es möglich, beispielsweise die oben erwähnten Messungen der Eindringtiefe und des Dotierungsprofils direkt an Produktplättchen, d. h., an solchen Plättchen, in welchen integrierte Schaltungen erzeugt werden, vorzunehmen. Solche geätzten Flächen können z. B. in dem Gebiet der Halbleiterplättchen erzeugt werden, welche beim Sägen wegfallen, wenn die Halbleiterplättchen in Chips zerlegt werden. Die beschriebene Messung an den Produktplättchen hat nicht nur den Vorteil, daß auf die üblicherweise mit den Produktplättchen mitprozessierten Testplättchen verzichtet werden kann, vielmehr erhält man durch die Messung am Produktplättchen genauere Aufschlüsse über die Prozeßbedingungen, denen die entstehenden Halbleiterschaltungen ausgesetzt sind, als wenn man solche Messungen an Testplättchen vornimmt. Das erfindungsgemäße Verifahren ist auch flexibler als die bekannten Verfahren. Beispielsweise ist bei der bekannten V-Kerben-Technik der Winkel |
ι zwischen den Schenkeln des V durch die Kristallorientierung der Halbleiterplättchenoberfläche genau festgelegt. Bei dem erfindungsgemäßen Verfahren hingegen kann dieser Winkel in weiten Grenzen variiert werden.
Es ist vorteilhaft, wenn bei dem erfindungsgemäßen Verfahren eine (über die geätzte Fläche) durchschnittliche Stromdichte
von ^ 200 mA/cm eingestellt wird. Oberhalb dieser Stromdichte wird es schwierig, den Ätzvorgang zu kontrollieren.
Weitere vorteilhafte Ausführungen der erfindungsgemäßen Anordnungen und des erfindungsgemäßen Verfahrens sind den Unteransprüchen zu entnehmen.
GE" 978 Ο26 030Ö46/Gt62
ORIGINAL INSPECTED
2917854
Die Erfindung wird anhand von durch Zeichnungen erläuterten
t !
!Ausführungsbeispielen beschrieben« '
:Es zeigen:
|Fig. 1 in schematischer Darstellung eine im Querschnitt j gezeigte Ausführungsform der erfindungsgemäßen
: Anordnung,, i
Fig. 2A in Aufsicht eine weitere auf einem Silicium-
plättchen aufgebrachte Ausführungsform der er- j findungsgemäßen Anordnung, I
Fig. 2B einen Schnitt durch die in der Fig. 2A gezeig- !
! ι
te Anordnung und das Siliciumplättchen ent- , \
I lang der Linie A-A nach dem Abschluß des
; Ätzens,
iFig. 3A in schematischer Querschnittsdarstellung einen
zu ätzenden Körpers und ein auf dem Körper auf-j gebrachtes System von Leiterzügen und Verbindungen gemäß einer weiteren Ausführungsform der Erfindung, die dazu dient den Körper an mehrerer^ Stellen gleichzeitig zu ätzen.
Fig. 3B im Querschnitt den in der Fig. 3A gezeigten Körper nach Abschluß des Ätzens unter Anwendung des in der Fig. 3A gezeigten Systems von Leiterzügen und Verbindungen,
Fig. 3C im Querschnitt den in der Fig. 3A gezeigten Körper nach Anschluß des Ätzens unter Anwendung des in der Fig. 3A gezeigten Systems von Leiterzügen und Verbindungen, wobei während des Ätzens an den Leiterzügen bzw. Verbindungen die
GE 978 026
03-00 46/01
Potentiale alternierend vertauscht werden,
Fig. 4 in Aufsicht ein System von Leiterzügen und Ver- :
i bindungen auf einem Halbleiterplättchen/ mit ]
dem Zweck das Halbleiterplättchen an sehr vielen
Stellen gleichzeitig selektiv ätzen zu können,
Fig. 5A einen Querschnitt durch ein verschiedene dotier-. te Schichten aufweisendes Halbleiterplättchen, | welches gemäß dem erfindungsgemäßen Verfahren j geätzt worden ist,
Fig. 5B denselben Querschnitt wie in der Fig. 5A, nachdem an dem Halbleiterplättchen einige weitere Verfahrensschritte durchgeführt worden sind, 1 bei denen ein Inverter mit Feldeffekttransistoren und den notwendigen Leiterzügen erzeugt worden ist, und
Fig. 5C das Ersatzschaltbild des in der Fig. 5B gezeigten Inverters.
Die in der Fig. 1 gezeigte Anordnung bzw. Vorrichtung dient zum selektiven Ätzen der Oberfläche eines Körpers 1. In der ,folgenden Beschreibung besteht der zu ätzende Körper immer aus i
Ieinem Silicium- bzw. Halbleiterplättchen, jedoch sei klar gestellt, daß die Anwendung der Erfindung nicht auf das Ätzen von Silicium oder von Halbleitern beschränkt ist, sondern zum Ätzen von allen leitfähigen Stoffen, welche sich elektrochemisch ätzen lassen, benutzt werden kann. Zu der Vorrichtung gehört ein zur Aufnahme des Elektrolyten 3 bestimmter Behälter 2, welcher aus einem Material besteht, welches von dem Elektrolyten nicht angegriffen wird. Ein geeignetes Material, welches gegenüber sehr vielen Elektrolyten, beispielsweise auch gegenüber der zum Ätzen von Silicium benutzten Flußsäure, ätzbeständig ist, ist Teflon. Der Behälter 2 hat im Boden eine Öffnung 9,
GE 978 026 Λ Ä ,
030046/0162
ORIGINAL INSPECTED
welche mit dem zu ätzenden Siliciumplättchen 1 verschlossen wird. Die Dichtung zwischen dem Behälter 2 und dem Siliciumplättchen 1 wird mittels eines nicht gezeigten Rings aus Viton, einem linearen Copolymer aus Vinylydenfluorid und Hexafluorpropylen gewährleistet. In den Elektrolyten taucht eine Kathode 4 ein, welche aus einem leitfähigen Material besteht, •welches vom Elektrolyten nicht angegriffen wird. Ein Material, welches in den meisten Fällen dieser Anforderung gerecht wird, !ist Platin. Die Kathode muß nicht in irgendeiner besonderen 'Weise geformt sein. Beispielsweise kann die Kathode aus einem , dünnen Draht bestehen. Die Kathode ist mit einer Stromquelle ;7 verbunden, mit der auch das Siliciumplättchen 1 über die [Verbindungen 5 und 6 leitend verbunden ist. In der Fig. 1 ist !die Stromversorgung in einem Betriebszustand gezeigt, in dem das Kathodenpotential und das an der Verbindung 5 liegende : 'Potential dasselbe Niveau haben. Die Stromversorung 8 kann 'aber auch, indem der Schalter (s. Fig. 1) in der Stromversor- j igung umgelegt wird, betrieben werden, daß die an der Kathode 4 | ■und an den Verbindungen 5 und 6 liegenden Potentiale voneinander verschieden sind. In jedem Fall muß sichergestellt sein, daß an der Verbindung 6 das positivste Potential liegt. Die üblicherweise rechteckige Fläche auf dem Siliciumplättchen 1, welche geätzt wird, ist begrenzt entweder durch den Viton-Ring oder durch eine die nicht zu ätzenden Bereiche abdeckende Maskierung aus einem vorzugsweise isolierenden und gegenüber dem Elektrolyten resistenten Material oder - und das ist der üblichste Fall - auf zwei einander gegenüberliegenden Seiten durch sehr gut leitende und mit dem Siliciumplättchen 1 leitend verbundene Bereiche, an denen über Leitungen zu den Verbindungen 5 und 6 je eines der Anodenpotentiale liegt, und
welche auch maskierend wirken, um im übrigen durch Bereiche aus dem vorzugsweise isolierenden, ätzres-i stent en Maskenmaterial. Die sehr gut leitenden Bereiche und die- sehr gut leitenden Leitungen zwischen diesen Bereichen und den Stellen, an denen die Verbindungen 5 und 6 mit dem Halbleiterplättchen ver-
GE 978 026
• ORlOINAl INSPECTED
bunden sind, wurden bevorzugt hergestellt, indem ganzflächig ein ätzresistentes Metall, z. B. Gold, auf das Siliciumplättchen aufgedampft wird und anschließend mittels eines sehr unkritischen photolithographischen Verfahrens die Bereiche und die Leitungen erzeugt werden.
Unterscheiden sich die an der Kathode 4 und den Punkten 5 und i
6 liegenden Potentiale, so erfolgt beim Ätzen auf der gesamten,! dem Elektrolyt ausgesetzten Fläche eine Abtragung, wobei an der an dem positiveren Potential liegenden Seite der zu ätzenden Fläche die Abtragung am stärksten und dort, wo das andere Potential anliegt am geringten ist. Da zwischen den angelegten Potentialen innerhalb der zu ätzenden Fläche ein Spannungsabfall stattfindet, nimmt die Abtragungsgeschwindigkeit zwischen der Stelle mit der geringsten und der Stelle mit der stärksten Abtragungsgeschwindigkeit linear zu. Das Ergebnis der Ätzung ist deshalb eine bezüglich der ursprünglichen Siliciumoberflache linear abfallende Fläche.
Liegen das Kathodenpotential und eines der an dem Siliciumplättchen liegenden Potentiale auf dem gleichen Niveau, so sind die Verhältnisse nur insofern anders, daß dort, wo das Potential der Kathode an der zu ätzenden Fläche anliegt, nicht einmal eine geringe, sondern überhaupt keine Abtragung stattfindet. Auch hier erhält man also eine bezüglich der ursprünglichen Siliciumoberflache linear abfallende Fläche, wobei keine Stufe zwischen der ursprünglichen Siliciumoberflache und der linear abfallenden Fläche vorhanden ist, wie es der Fall ist, wenn die drei Potentiale unterschiedlich sind. Liegen das Kathodenpotential und eines der am Siliciumplättchen liegenden Potentiale auf demselben Niveau, so ist der Neigungswinkel der linear abfallenden Fläche allein durch die Menge des abgetragenen Materials bestimmt.
Beim Ätzen von Silicium wird als Elektrolyt Flußsäure verwen-
GE 978 026
030046/0162
ORIGINAL fNSPECTED
det, wobei mit einer ungefähr 5 gew.%igen Flußsäure besonders gute Ergebnisse erzielt werden. Es wird bei Zimmertemperatur geätzt. Bei Silicium wurden mit durchschnittlichen Stromdich-
2
ten von < 200 mA/cm gute Ergebnisse, d. h., Flächen mit eine einheitlichen Neigungswinkel und guter Oberflächenqualität er- j
2 '
halten. Bei einer Stromdichte oberhalb 200 mA/cm war die Ät- | zung nicht mehr gut kontrollierbar. Bei einer Stromdichte von
2 2
(200 mA/cm und einer zu ätzenden Fläche von 0,5 cm beträgt die Ätzgeschwindigkeit von Silicium in die Tiefe 0,064 /um pro see. Da die zu ätzenden Vertiefungen oft Tiefen in der Größenordnung von 1 /um haben, d. h., die Ätzdauern in der Größenordnung ivon 15 Sekunden liegen, leuchtet es ein, daß wegen der Abhängig keit der Ätztiefe von der Ätzdauer es schwierig ist, Vertiefungen mit festgelegter Tiefe reproduzierbar zu erzeugen, xvenn so vorgegangen wird, daß der Strom einmal ein und nach 10 bis 15 Sekunden wieder abgeschaltet wird. Aus diesem Grund wird gepulst geätzt. Die Pulsdauern können bei der verwendeten Stromversorgung zwischen 0,1 und 1,5 Sekunden liegen. Durch das gepulste Ätzen wird auch ein übermäßiges Erwärmen des Elektrolyten während des Ätzens vermieden.
Beim Ätzen von schwach N-dotiertem Silicium ist es erforderlich, die zu ätzende Fläche mit einer Lampe mit einem großen Lichtanteil im nahen Infrarot zu bestrahlen. Diese Bestrahlung ist notwendig, da im N-dotierten Silicium - anders als im P-dotierten - zu wenig Löcher vorhanden sind, um bei einer festgelegten Stromdichte einen homogenen Abtrag sicherzustellen. Dieser Mangel wird durch die Bestrahlung behoben. Damit die Lampe die gewünschte Wirkung hat, muß in ihrem Licht, dessen Wellenlänge einer Energie entspricht, welche etwas geringer als die Bandlücke ist, hoch sein. Die Bandlücke des Siliciums liegt bei ungefähr 1,1 eV, was einer Wellenlänge von ungefähr 1,,3/LHn entspricht.
Die in der Figo 1 gezeigte Vorrichtung läßt sich zum Herstel-
GE 978 026
030046/0162
len von "Schrägschliffen" an Testplättchen, d. h., an Siliciumplättchen, welche für Charakerisierungszwecke mit den integrierte Schaltungen tragenden Produktplättchen bei potxerungsoperationen mitprozessiert werden, und welche .dabei ganzflächig beispielsweise einer Diffusionsbehandlung unterworfen werden, verwenden. Die mittels der erfindungsgemäßen Vorrichtung und des erfindungsgemäßen Verfahrens hergestellte, geneigte Fläche, welche im Querschnitt in der Fig. gezeigt und mit der Nummer 8 bezeichnet ist, kann, wenn es sich bei dem in der Fig. 1 gezeigten Siliciumplättchen 1 um ein solches Testplättchen, welches eine Diffusionsbehandlung durchgemacht hat, handelt, dazu benutzt werden, um gemäß der bekannten Anfärbemethode zur Messung der Eindringtiefe und mittels der punktweisen Messung des Ausbreitungswiderst'.iides entlang der Fallinie der geneigten Fläche zur Messung des Dotierungsprofils benutzt werden.
Mit der in der Fig. 2A gezeigten Vorrichtung bzw. Anordnung ist es möglich, eine Ätzung innerhalb eines sehr kleinen Bereichs, beispielsweise in dem Gebiet eines Halbleiterplättchens, welches sich zwischen den Chips befindet und welches beim Zerschneiden des Halbleiterplättchens in Chips wegfällt, vorzunehmen. Die Fig. 2A zeigt in Aufsicht Ausschnitte aus zwei Leiterzügen 12 und 13 auf der Oberfläche 11 eines Siliciumplättchens. In dem Raum zwischen den beiden Leiterzügen 12 und 13 ist ein Tropfen wässriger Flußsäure so aufgebracht, daß er auch die beiden Leiterzüge 12 und 13 kontaktiert. In den Elektrolyttropfen taucht von oben ein Platindraht 15 ein. Werden nun die Leiterzüge 12 und 13 und der Platindraht 15 an ein Stromversorgungsgerät so angeschlossen, daß der Platindraht 15 zur Kathode wird, der Leiterzug 13 auf demselben Potential wie die Kathode und der Leiterzug auf einem positiveren Potential als die Kathode liegt, so wird das Silicium zwischen den Leiterzügen 12 und 13 derart geätzt, daß die Ätzgeschwindigkeit senkrecht zu den Leiter-
GE 978 026
030046/0162
zügen 12 und 13 linear zunimmt, wobei in unmittelbarer Nähe des Leiterzugs 13 die Ätzgeschwindigkeit Null ist. Dieses Ergebnis gibt die Fig. 2B wieder, welche einen Schnitt durch die in der Fig. 2A gezeigte Anordnung entlang der Linie A-A zeigt. Fig. 2B zeigt, daß man auch dann ein linear geneigtes Schnittprofil erhält, wenn das Siliciumplättchen aus einem P-dotiertem Substrat besteht, auf welchem, beispielsweise mittels des bekannten Epitaxieverfahrens der Reihe nach eine N-, eine P- und schließlich noch einmal eine N-dotierte Siliciumschicht aufgebracht worden ist.
Daß die Abtragung von Silcium beim elektrochemischen Ätzen in wässriger Flußsäure nur von der überführten Ladung, aber nicht vom Leitungstyp und von der Dotierungskonzentration abhängt, wurde durch Versuche bestätigt. In der folgenden Tabelle sind von 9 Proben der Leitungstyp, die Dotierungskonzentration, die Bedingungen unter denen sie geätzt wurden und die dabei erzielten Ergebnisse aufgelistet. Die Abtragung erfolgte bei allen Proben parallel zur ursprünglichen Halbleiteroberfläche.
GE 978 026
030046/0162
VO
OO O
σ»
O* O O
CD IO
Versuchsnummer
Leitungstyp
Dotierungsstoff konz.
Atom/cm
2 N 2
3 N
4 N
(Jl N
6 P
7 P
8 P
9 N
10
17
10 10 10 10 10 10 10
17 18 18 20 17 18 20
10
18
- 20 TABELLE
Überführte Ladung
in dabei er
A sec erreichte
Ätztiefe
in /im
6,51 '10
-3
7,8 '10
2,86'1O
4,03*10
8,24ΊΟ
6,08*10
10,85*10
1,97*10
-3 -3 -3 -3 -3 -3 -3
Abgetragenes Volumen/A see
(mm /A see)
Bedingungen Bemerkungen
2,82*10
-2
0,48 3,14* 10
0,19 3,38* 10
0,23 2,91* 10
0,54 3,34* 10
0,39 3,27* 10
0,70 3,29* 10
0,12 3.10* 10
-2 -2 -2 -2 -2
mit Beleuchtung, gepulste Ätzung
Ohne Beleuchtung
Abtrag homogen
Abtrag homogen
zernarbte Oberfläche, keine definierte Messung mögl.
Geätzt wurde jeweils eine Or5 mm große Fläche. Bei allen Ver-
2 suchen lagen die Stromdichten zwischen 50 und 150 mA/cm . Zur Beleuchtung wurde der Halogen-Infrarot-Reflektorstrahler Nr. 64 635 von der Firma Osram verwendet, welcher die oben genann- j ten Anforderungen an die Lampe erfüllt. Die sich aus der Tabellen ergebenden Schwankungen der Ätzgeschwindigkeit liegen innerhalb der + 0,3 um liegenden Messungenauigkeit des verwendeten Dicken-Messgeräts.
Anhand der Fign. 3A bis 3C soll nun erläutert werden, wie mittels der Fig. 3A gezeigten Anordnung, welche im Prinzip der in der Fig. 2A gezeigten Anordnung ähnlich ist, eine Vielzahl von Vertiefungen, welche entweder einen gegenüber der Oberfläche geneigten (Fig. 3B) oder einen zur Oberfläche parallelen Boden (Fig. 3C) aufweisen. Auf der Oberfläche 11 des Halbleiterplät- j tchens 10, welches in der Fig. 3A im Querschnitt gezeigt ist, sind Leiterzüge 12 und 13 aufgebracht, welche mindestens an den Stellen, an welchen später geätzt werden soll, parallel zueinander verlaufen. In der Fig. 3A sind auch schematisch Verbindungen 16 und 17 gezeigt, welche die Leiterzüge 12 bzw. 13 unter einander und mit dem nicht gezeigten Stromversorgungsgerät verbinden. In der Realität können die Verbindungen 16 und 17 in der gleichen Ebene wie die Leiterzüge 12 und 13 oder auch in einer darüber liegenden Ebene liegen, welche von der die Leiterzüge 12 und 13 bildenden Ebene - abgesehen von senkrecht verlaufenden Verbindungsstücken - durch eine isolierende Schicht getrennt ist. Die Leiterzüge bestehen aus einem Material, welches von der Flußsäure höchstens sehr wenig angegriffen wird, beispielsweise aus Gold, und/oder sie sind mittels einer passivierenden Schicht, welche aus einem Oxid, Siliciumnitrid oder Photolack besteht, vor dem Ätzangriff der Flußsäure geschützt. Zum Ätzen wird das Halbleiterplättchen 10 vorzugsweise in der folgenden Weise vorbereitet; Auf dem Halbleiterplättchen werden die Leiterzüge 12 und 13 und die Verbindungen 16 und 17, sofern diese auf derselben Ebene wie die
GE 978 026
...;■;,..A0BIGtNAL INSPECTED
Leiterzüge liegen sollen, mittels irgendwelcher bekannter Verfahren, beispielsweise mittels ganzflächigen Aufdampfens des ILeiterzugmaterials und anschließenden subtraktiven Ätzens oder mittels des Abhebeverfahrens (lift-off) erzeugt. Anschließend wird ganzflächig eine Schicht aus einem gegenüber Flußsäure resistenten, isolierenden Material aufgebracht. Nun wird auf photolithographischem Weg, dort wo das Halbleitermaterial geätzt werden soll, das resistente Material entfernt und in dieses Material entweder je ein Kontaktloch zu den Verbindungen 16 und 17 oder, sofern diese Verbindungen noch nicht erzeugt worden sind, zu jedem Leiterzug 12 und 13 je ein Durchführungsloch geätzt. Müssen die Verbindungen 16 und 17 noch erzeugt werden, so werden diese mittels des Abhebeverfahrens auf der Schicht aus dem resistenten Material unter Berücksichtigung der
' -chführungslöcher und der freiliegenden Halbleiterflächen aus einem gegen Flußsäure resistenten,leitfähigen Material hergestellt. Als resistentes.isolierendes Material kommen die zum Abdecken der Leiterzüge genannten Materialien in Frage.
Auf das so präparierte Halbleiterplättchen wird nun ein Gefäß gestülpt, wie es anhand der Fig. 1 besprochen worden ist. Das Gefäß hat in diesem Fall eine öffnung am Boden, welche so groß ist, daß der Teil des Halbleiterplättchens 10, in welchem die zu ätzenden Bereiche liegen, in der Gefäßöffnung freiliegt. Die Dichtung zwischen dem Gefäß und dem Halbleiterplättchen erfolgt wie oben angegeben mittels eines Vitonrings. Die Verbindungen 16 und 17 sind unter dem Vitonring hindurch nach außen geführt. Wird nun ungefähr 5 gewichtsprozentige Flußsäure in das Gefäß eingefüllt, ein Platindraht als Kathode in die Flußsäure eingetaucht und der Platindraht und die Verbindung 16 und damit auch die Leiterzüge 12 auf dasselbe und die Verbindung 17 und damit auch die Leiterzüge 13 auf ein gegenüber dem Kathodenpotential positiveres Potential gelegt, so erhält man nach einer festgelegten Anzahl von Ätzpulsen eine Struktur, welche die Fig. 3B im Querschnitt nach der Entfer-
GE 978 026
030046/0162
* ORiGfNAl. INSPECTED
nung der Leiterzüge 12 und 13 und der Verbindungen 16 und 17 j zeigt. Man erkennt die Vertiefungen 1& mit geneigtem Boden. ! Zur Herstellung der in der Fig. 3C im Querschnitt gezeigten · Struktur mit einen waagrechten Boden aufweisenden Vertiefungen ' 19 muß die Stromversorgung anders erfolgen als bei der Her- | stellung der in Fig. 3B gezeigten Struktur: Entweder liegen \ die Verbindungen 16 und 17 auf demselben, gegenüber der Katho- j de positiveren Potential oder liegt zwar die eine der Verbin- j düngen 16 bzw. 17 auf dem Kathodenpotential und die andere auf j einem demgegenüber positiveren Potential, jedoch wechselt die auf dem Kathodenpotential liegende und entsprechend die auf dem positiveren Potential liegende Verbindung bei jedem Ätzpuls.
Eine Möglichkeit der Bedeckung eines Halbleiterplättchens mit Leiterzügen 12 und 13 und mit Verbindungen 16 und 17, welche alle in einer Ebene liegen, zeigt die Fig. 4. Das Halbleiterplättchen ist dabei so maskiert, daß nur Bereiche zwischen jeweils benachbarten Leiterzügen 12 und 13 dem Ätzangriff ausgesetzt sind. Das Halbleiterplättchen ist über die Anschlüsse 40 und 41 mit der (nicht gezeigten) Stromversorgung verbunden.
Im folgenden wird anhand der Fign. 5A bis 5C eine beispielhafte Anwendung des erfindungsgemäßen Verfahrens bei der Herstellung dicht gepackter integrierter Schaltungsbausteine beschrieben. In der Fig. 5A ist ein Ausschnitt aus einem Siliciumplättchen 20 im Querschnitt gezeigt, welches ein P -dotiertes Substrat 21 aufweist, in welchem ein N -dotierter Bereich 22 beispielsweise mittels einer Diffusion erzeugt worden ist und auf welches eine P-dotierte Epitaxieschicht 23 und auf dieser eine P~-dotierte Epitaxieschicht 24 aufgewachsen worden ist, wobei ein Teil des Dotierungsstoff im Bereich 22 in die aufwachsende Epitaxieschicht 23 eingebaut worden ist. Die Epitaxieschicht 24 wurde mittels eines bekannten Dotierungsverfahrens, beispielsweise mittels Diffusion oder Ionenimplantation
GE 978 026
030046/0162
oberflächlich in eine N -dotierte Schicht 25 umgewandelt. Auf die Halbleiteroberfläche sind mittels bekannter Verfahren die Leiterzüge 28 und 29 aufgebracht worden. In diese Struktur wur den mittels des erfindungsgemäßen Verfahrens die Vertiefungen
ι 26 und 27 geätzt, indem - wie oben beschrieben die Siliciumoberjfläche einer ungefähr 5 gewichtsprozentigen Flußsäurelösung ausgesetzt wurde und an die Leiterzüge 28 dieselbe Spannung wie an die Kathode gelegt wurde und durch eine entsprechende Stromführung und Einstellung der Stromdichte erreicht wurde, daß an den Leiterzug 29 ein um etwa 30 V positiveres Potential als an der Kathode lag. Man sieht, daß in der Vertiefung 27 did geneigte Fläche in der Fallinie länger und eine geringere Neigung gegenüber der Halbleiteroberfläche aufweist als die geneigte Fläche in der Vertiefung 26. Dies wird einfach dadurch erreicht, daß die Leiterzüge 28 und 29 so aufgebracht werden, daß die die Vertiefung 27 begrenzenden Leiterzüge einen größeren Abstand von einander haben als die die Vertiefung 26 begrenzenden Leiterzüge. Dadurch daß der Leiterzug 29 sowohl die Vertiefung 27 als auch die Vertiefung 26 begrenzt, ist sichergestellt, daß an beiden zu ätzenden Flächen dasselbe positive Potential anliegt und deshalb beide Vertiefungen bis in dieselbe Tiefe reichen. Wie man sieht reicht die geneigte Fläche in den Vertiefungen 26 und 27 von der N+-dotierten Schicht 25 bis in den N -dotierten Bereich 22 hinein. Nach dem Entfernen der Leiterzüge 28 und 29 wurde thermisch oxidiert, wobei die dicke Oxidschicht 30 entstand. Anschließend wurden in die Oxidschicht 30 Fenster zu der N+-dotierten Schicht 25 und außerdem in den Vertiefungen je eine Öffnung derart geätzt, daß die geneigten Flächen im P-dotierten Bereich freigelegt wurden. Anschließend wurde in den Öffnungen in den Vertiefunger 26 und 27 dünne Oxidschichten 31 aufgewachsen und schließlich wurden die Kontakte bzw. Leitungen 32, 33 und 34 mittels beannter Verfahren hergestellt. Die dann vorliegende Struktur zeigt die Fig. 5B im Querschnitt. Das Ersatzschaltbild der erzeugten Schaltung ist in der Fig. 5C abgebildet. Es handelt sich dabei um einen Inverter. Für ein Inverter ist wesentlich,
GE 978 026
030046/0162
daß der eine Feldeffekttransistor einen größeren Kanalwiderstand als der andere hat. Mit dem erfindungsgemäßen Verfahren ist es ohne weiteres möglich dieser Forderung auch dann zu ge- I nügen, wenn die Kanäle entlang geneigter Flächen verlaufen, indem einfach geneigte Flächen mit unterschiedliche Neigungswinkel und dadurch unterschiedliche Kanallängen erzeugt werden. Mittels der bekannten V-Kerbentechnik, auf welche in der Einleitung eingegangen worden ist, ist es nicht so leicht möglich in den Kerben erzeugte Feldeffekttransistoren mit unterschiedlichen Kanalwiderständen zu erzeugen.
Andere Änwendungsmöglichkeiten der Erfindung insbesondere bei der Herstellung von miniaturisierten Bauteile sind beispielsweise das Ätzen von Tintenstrahldrucker-Düsen und die Erzeugung von Isolationswannen zur Isolation von Halbleiterbauteilen von einander, wobei das "Vogelschnabel"-Problem, welches beim Füllen der Wanne mit SiO2 mittels thermischer Oxidation auftritt, verkleinert wird.
Abschließend ein Ausführungsbeispiel:
unter Verwendung einer Anordnung, wie sie in der Fig. 1 darge-
2
stellt ist, wurde eine 0,5 cm große Fläche eines Siliciumplättchens mittels des erfindungsgemäßen Verfahrens geätzt.
Das Siliciumplättchen war homogen dotiert, hatte P-Leitfähig-
14 keit und die Konzentration des Dotierungsstoffs lag bei 7*10 Atomen/cm . Auf das runde Siliciumplättchen war in Form zweier Segmente eine dünne Goldschicht aufgebracht worden. Die beiden Goldsegmente hatten zwei zueinander parallele Sekanten, deren Abstand voneinander gleich der Länge der zu ätzenden Fläche war. Als Elektrolyt wurde 5 gewichtsprozentige Flußsäure verwendet. An die Goldsegmente wurden unterschiedliche Spannungen gelegt, von denen die eine gleich dem Kathodenpotential und die andere positiver als das Kathodenpotential war. Es wurde gepulst, geätzt« Während der Ätzpulse wurde eine durchschnitt-
2 liehe (über die zu ätzende Fläche) Stromdichte von 200 mA/cm
GE 978 026
030046/0182
ORIGINAL INSPECTED
konstant aufrechterhalten, wobei eine Stromversorgung verwendet wurde, welche eine Spannung von bis zu 100 V zwischen Kathode und Anode aufrechtzuerhalten erlaubt. Die Ätzpulse hatten eine Dauer von 1 see. Nach ungefähr 3300 Ätzpulsen wurde eine senkrecht zu den Sekanten der Goldsegmente linear gezeigte Fläche mit einem Neigungswinkel gegenüber der ursprünglichen Oberfläche von 6° erhalten. Die geneigte Fläche hatte eine sehr gute Oberflächenqualität.
ge 978 026 030046/0162
ORIGINAL INSPECTED
Leerseite

Claims (1)

  1. PATENTANSPRÜCHE
    Γ" j
    ι 1/ Anordnung zum selektiven, elektrochemischen Ätzen der
    , Oberfläche eines Werkstücks, welche eine Stromversorgung, . eine Kathode, Mittel um das Werkstück als Anode zu
    schalten und Vorkehrungen, um die zu ätzende Oberfläche
    mit dem Elektrolyten zu bedecken aufweist, dadurch ge- ; kennzeichnet,
    : daß die Stromversorgung (7) und die Mittel (5, 6; 12, 16, . 13, 17) so ausgebildet sind, daß an dem Werkstück (1, 10, ' 20) zwei Potentiale liegen, von denen das eine mindestens
    so positiv wie das Kathodenpotential und das andere posi- ; tiver als das Kathodenpotential ist.
    '2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, \
    ι ■ j
    daß die am Werkstück (1, 10, 20) liegenden Potentiale von; einander verschieden und postiver als das Kathodenpoten- ; tial sind.
    3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, ι daß eines der Potentiale am Werkstück (1) auf demselben ' Niveau wie das Kathodenpotential liegt. j
    4. Anordnung nach einem oder mehreren der Ansprüche 1 bis 3, j dadurch gekennzeichnet, | daß sich zwischen den Stellen auf dem Werkstück (1), an j
    denen die beiden Potentiale anliegen, die zu ätzende
    Fläche befindet.
    5. Anordnung nach einem oder mehreren der Ansprüche 1 bis
    4, dadurch gekennzeichnet,
    daß mit der Stromversorgung ein konstanter, festgelegter
    i
    Strom einstellbar ist.
    GE 978 026
    ORIGINAL INSPECTED
    _ 2 —
    6. Anordnung nach einem oder mehreren der Ansprüche 1 bis
    5, dadurch gekennzeichnet,
    daß die Stromversorgung eine Spannung von 100 V zwischen Kathode und Anode anzulegen erlaubt.
    7. Anordnung nach einem oder mehreren der Ansprüche 1 bis
    6, dadurch gekennzeichnet,
    daß sie einen Tiegel (2) für den Elektrolyten (3) enthält, welcher im Boden ein Loch (9) aufweist, welches Ί während des Ätzens vom Werkstück (1, 20) verschlossen ist.
    8. Anordnung nach einem oder mehreren der Ansprüche 1 bis ; 7, dadurch gekennzeichnet,
    daß der zu ätzende Bereich auf dem Werkstück (10) von zwei einander gegenüberliegenden gut leitenden Bereichen ! oder Leiterzügen (12, 13) begrenzt ist.
    |9. Anordnung nach Anspruch 8, dadurch gekennzeichnet,
    daß die von den Leiterzügen (12, 13) gebildeten Begrenzungen zueinander parallel sind.
    10. Anordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß das Werkstück (20) viele zu ätzende Bereiche, welche je von zwei einander gegenüberliegenden Leiterzügen (12, 13) begrenzt sind und zwei Anschlüsse (40, 41) zum Anlegen der beiden Potentiale aufweist und daß jeder der Leiterzüge (12, 13) über Verbindungen (16, 17) derart mit einem der Anschlüsse (40, 41) verbunden ist, daß benachbarte einander gegenüberliegende Leiterzüge (12, 13) in keinem Fall am gleichen Anschluß (40, 41) liegen.
    11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Leiterzüge (12, 13) und Verbindungen (16, 17) in einer Ebene liegen.
    GE 978 026
    030046/0102
    ORIGINAL INSPECTED
    12. Anordnung nach Anspruch 10, dadurch gekennzeichnet,
    daß die Leiterzüge (12, 13) in einer ersten, im leitenden Kontakt zum Werkstück (10, 20) stehenden und die Verbindungen (16, 17) in einer zweiten, über der ersten und von dieser - abgesehen von Zwischenverbindungen durch ein isolierendes Material getrennten Schicht angeordnet sind.
    13. Anordnung nach einem oder mehreren der Ansprüche 8 bis 12, dadurch gekennzeichnet,
    daß die Leiterzüge (12, 13) und auch die Verbindungen (16, 17) entweder aus einem Material bestehen, welches der Elektrolyt nicht angreift, oder gegenüber dem Ätzangriff des Elektrolyten durch eine Maskierung geschützt sind.
    14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß als Material für die Maskierung Photolack oder Siliciumnitrid dient.
    15. Anordnung nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet,
    daß sie eine Lampe mit einem hohen Lichtanteil im nahen Infrarotbereich zur Bestrahlung der zu ätzenden Fläche aufweist.
    ;16. Verfahren zum selektiven, elektrochemischen Ätzen von { Werkstückoberflächen, insbesondere unter Benutzung einer Anordnung nach einem oder mehreren der Ansprüche 1 bis 15, dadurch gekennzeichnet,
    daß ein festgelegter Strom eingestellt wird, während sich die Potentiale aufgrund des Stroms und der zu überwindenden Widerstände einstellen. ·
    GE 978 026
    030040/0182
    ORIGINAL INSPECTED
    17«, Verfahren nach Anspruch 16, dadurch gekennzeichnet,
    daß eine durchschnittliche (über die zu ätzende Fläche)
    2
    Stromdichte von 4 200 mA/cm eingestellt wird.
    18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet,
    daß bei Raumtemperatur geätzt wird.
    19. Verfahren nach einem oder mehreren der Ansprüche 16 bis 18, dadurch gekennzeichnet,
    daß gepulst geätzt wird.
    20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
    daß mit Pulsen, deren Dauer zwischen 0,1 und 1,5 Sekunden liegt, geätzt wird.
    21. Verfahren nach einem oder mehreren der Ansprüche 16 bis
    20, dadurch gekennzeichnet,
    daß die nicht zu ätzenden Bereiche der Werkstückoberfläche (11) maskiert werden.
    22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß als Maskenmaterial Photolack oder Siliciumnitrid verwendet wird.
    23. Verfahren nach einem oder mehreren der Ansprüche 16 bis
    21, dadurch gekennzeichnet,
    daß zur Herstellung von Vertiefungen (19) mit zur ursprünglichen Oberfläche (11) parallelem Boden jeweils nach festgelegten konstanten Bruchteilen der Ätzzeit die beiden an der Anode liegenden Potentiale vertauscht werden.
    ο Verfahren nach einem oder mehreren der Ansprüche 16 bis 21, dadurch gekennzeichnet,
    daß die zu überführende Ladungsmenge gemäß dem gewünschten Winkel festgelegt wird.
    GE 978 026
    030046/0182
    ORIGINAL INSPECTED
    i _ 5 _
    ;25«. Verfahren nach einem oder mehreren der Ansprüche 16 bis
    i 24, dadurch gekennzeichnet,
    daß die dem Ätzmedium ausgesetzte Fläche während des
    i Ätzens mit nahem Infrarotlicht bestrahlt wird.
    26. Verfahren nach einem oder mehreren der Ansprüche 16 bis ■ 25, dadurch gekennzeichnet,
    j daß ein Halbleitermaterial geätzt wird.
    27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß ein Material aus der Gruppe intrinsisches Silicium, P-dotiertes Silicium, N-dotiertes Silicium, Germanium und Galliumarsenid geätzt wird.
    ί28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, ! daß beim Ätzen von Silicium mit 2 bis 10 gew.%iger
    I . Flußsäure geätzt wird.
    29. Verfahren nach einem oder mehreren der Ansprüche 16 bis 28, gekennzeichnet durch seine Verwendung bei der Herstellung von gegenüber einer Halbleiteroberfläche, von der ausgegangen wurde, linear geneigten Flächen, welche bei der Charakterisierung von Prozeßschritten, welcher der Halbleiterkörper unterworden wurde, benötigt werden.
    30. Verfahren nach einem oder mehreren der Ansprüche 16 bis 28, gekennzeichnet durch seine Verwendung bei der Herstellung von Vertiefungen aufweisenden Halbleiterstrukturen, in welchen beispielsweise integrierte Schaltungen erzeugt werden.
    GE 978 026
    010046/0182
    ORlGtNAL INSPECTED
DE19792917654 1979-02-05 1979-05-02 Anordnung und verfahren zum selektiven, elektrochemischen aetzen Withdrawn DE2917654A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19792917654 DE2917654A1 (de) 1979-05-02 1979-05-02 Anordnung und verfahren zum selektiven, elektrochemischen aetzen
IT20724/80A IT1150984B (it) 1979-05-02 1980-03-18 Apparecchiatura e processo di attacco elettrochimico selettivo
CA000348728A CA1148111A (en) 1979-05-02 1980-03-28 Arrangement and method for selective electrochemical etching
JP4817280A JPS55148428A (en) 1979-05-02 1980-04-14 Method of selectively electrochemically etching article to be treated
DE8080102081T DE3068851D1 (en) 1979-05-02 1980-04-18 Apparatus and process for selective electrochemical etching
EP80102081A EP0018556B1 (de) 1979-05-02 1980-04-18 Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen
US06/143,661 US4303482A (en) 1979-02-05 1980-04-25 Apparatus and method for selective electrochemical etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792917654 DE2917654A1 (de) 1979-05-02 1979-05-02 Anordnung und verfahren zum selektiven, elektrochemischen aetzen

Publications (1)

Publication Number Publication Date
DE2917654A1 true DE2917654A1 (de) 1980-11-13

Family

ID=6069739

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792917654 Withdrawn DE2917654A1 (de) 1979-02-05 1979-05-02 Anordnung und verfahren zum selektiven, elektrochemischen aetzen

Country Status (5)

Country Link
US (1) US4303482A (de)
JP (1) JPS55148428A (de)
CA (1) CA1148111A (de)
DE (1) DE2917654A1 (de)
IT (1) IT1150984B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403752A (en) * 1993-05-19 1995-04-04 Siemens Aktiengesellschaft Method for manufacturing a pyrodetector apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369099A (en) * 1981-01-08 1983-01-18 Bell Telephone Laboratories, Incorporated Photoelectrochemical etching of semiconductors
US4689125A (en) * 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
GB8429701D0 (en) * 1984-11-23 1985-01-03 British Telecomm Integrated optoelectronic devices
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
US5217586A (en) * 1992-01-09 1993-06-08 International Business Machines Corporation Electrochemical tool for uniform metal removal during electropolishing
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US5374338A (en) * 1993-10-27 1994-12-20 International Business Machines Corporation Selective electroetch of copper and other metals
US5405518A (en) * 1994-04-26 1995-04-11 Industrial Technology Research Institute Workpiece holder apparatus
US5464509A (en) * 1994-05-20 1995-11-07 Massachusetts Institute Of Technology P-N junction etch-stop technique for electrochemical etching of semiconductors
KR0169344B1 (ko) * 1994-12-16 1999-02-01 심상철 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조
DE19653097A1 (de) * 1996-12-20 1998-07-02 Forschungszentrum Juelich Gmbh Schicht mit porösem Schichtbereich, eine solche Schicht enthaltendes Interferenzfilter sowie Verfahren zu ihrer Herstellung
US5935404A (en) * 1997-01-22 1999-08-10 International Business Machines Corporation Method of performing processes on features with electricity
US5965005A (en) * 1997-09-22 1999-10-12 National Science Council Mask for porous silicon formation
WO2005022135A1 (en) * 2003-08-27 2005-03-10 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
US7150820B2 (en) * 2003-09-22 2006-12-19 Semitool, Inc. Thiourea- and cyanide-free bath and process for electrolytic etching of gold
US7569490B2 (en) * 2005-03-15 2009-08-04 Wd Media, Inc. Electrochemical etching
US20060207890A1 (en) * 2005-03-15 2006-09-21 Norbert Staud Electrochemical etching
US8157978B2 (en) * 2009-01-29 2012-04-17 International Business Machines Corporation Etching system and method for forming multiple porous semiconductor regions with different optical and structural properties on a single semiconductor wafer
WO2017189582A1 (en) 2016-04-26 2017-11-02 Active Layer Parametrics, Inc. Methods and systems for material property profiling of thin films
US11289386B2 (en) 2016-04-26 2022-03-29 Active Layer Parametrics, Inc. Methods and apparatus for test pattern forming and film property measurement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2656496A (en) * 1951-07-31 1953-10-20 Bell Telephone Labor Inc Semiconductor translating device
NL122951C (de) * 1961-08-28
US3265599A (en) * 1963-06-25 1966-08-09 Litton Systems Inc Formation of grain boundary photoorienter by electrolytic etching
US3325384A (en) * 1963-11-13 1967-06-13 Buckbee Mears Co Shaped cathode for electrolytic etching
NL153947B (nl) * 1967-02-25 1977-07-15 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.
US4002511A (en) * 1975-04-16 1977-01-11 Ibm Corporation Method for forming masks comprising silicon nitride and novel mask structures produced thereby
US4069121A (en) * 1975-06-27 1978-01-17 Thomson-Csf Method for producing microscopic passages in a semiconductor body for electron-multiplication applications
US4180439A (en) * 1976-03-15 1979-12-25 International Business Machines Corporation Anodic etching method for the detection of electrically active defects in silicon
US4197142A (en) * 1979-03-07 1980-04-08 Canadian Patents & Development Ltd. Photochemical device for conversion of visible light to electricity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403752A (en) * 1993-05-19 1995-04-04 Siemens Aktiengesellschaft Method for manufacturing a pyrodetector apparatus

Also Published As

Publication number Publication date
US4303482A (en) 1981-12-01
CA1148111A (en) 1983-06-14
JPS55148428A (en) 1980-11-19
IT1150984B (it) 1986-12-17
IT8020724A0 (it) 1980-03-18
JPS631745B2 (de) 1988-01-13

Similar Documents

Publication Publication Date Title
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2160427C3 (de)
DE4126955C2 (de) Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3641507A1 (de) Verfahren und vorrichtung zur ausbildung einer kontakttrennung in siliziumverbindungsvorrichtungen
DE10223957B4 (de) Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2450907A1 (de) Verfahren zum herstellen von tiefen dioden
DE2628381C3 (de)
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
EP0018556B1 (de) Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen
DE3882882T2 (de) Verfahren zur Herstellung einer Siliziumstruktur auf einem Isolator.
DE2812728A1 (de) Doppelheterostruktur-injektionslaser und verfahren zu seiner herstellung
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
DE4204004A1 (de) Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
DE2625361A1 (de) Halbleiter-bauelement
DE69211771T2 (de) Verfahren zur Behandlung der gravierten Oberfläche eines Halbleiters oder Halbisolierers, durch ein solches Verfahren hergestellte integrierte Schaltkreise, sowie Apparat zur anodischen Oxidation zur Durchführung eines solchen Verfahrens
DE4126954C2 (de) Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee