[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2012032735A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2012032735A1
JPWO2012032735A1 JP2012531934A JP2012531934A JPWO2012032735A1 JP WO2012032735 A1 JPWO2012032735 A1 JP WO2012032735A1 JP 2012531934 A JP2012531934 A JP 2012531934A JP 2012531934 A JP2012531934 A JP 2012531934A JP WO2012032735 A1 JPWO2012032735 A1 JP WO2012032735A1
Authority
JP
Japan
Prior art keywords
region
contact
impurity
semiconductor device
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012531934A
Other languages
English (en)
Other versions
JP5102411B2 (ja
Inventor
千秋 工藤
千秋 工藤
庭山　雅彦
雅彦 庭山
亮 池上
亮 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012531934A priority Critical patent/JP5102411B2/ja
Application granted granted Critical
Publication of JP5102411B2 publication Critical patent/JP5102411B2/ja
Publication of JPWO2012032735A1 publication Critical patent/JPWO2012032735A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の半導体装置は、ボディ領域１０４に設けられた第２導電型のコンタクト領域２０１を備え、コンタクト領域２０１は、第１オーミック電極１２２に接する第１領域２０１ａと、第１領域２０１ａよりも深い位置に配置され、ボディ領域１０４に接する第２領域２０１ｂとを含み、第１領域２０１ａおよび第２領域２０１ｂは、それぞれ少なくとも１つの不純物濃度のピークを有し、第１領域２０１ａにおける不純物濃度のピークは、第２領域２０１ｂにおける不純物濃度のピークよりも高い値である。

Description

本発明は、半導体装置およびその製造方法に関し、特に炭化珪素パワー半導体デバイスに関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれる。また、最近では高速インバータにパワー半導体デバイスが用いられる。こうした用途では高速動作も求められる。
パワー半導体デバイスは従来シリコン（Ｓｉ）基板を用いて作製されていた。しかし、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている（例えば、特許文献１〜４など参照）。
炭化珪素の材料自体の絶縁破壊電圧は、シリコンに比べて一桁高い。このため、炭化珪素を用いてパワー半導体デバイスを作製した場合、ｐｎ接合部やショットキー接合部における空乏層を薄くしても逆耐圧を維持することができる。したがって、デバイスの厚さを小さくし、炭化珪素層のドーピング濃度を高めることによって、オン抵抗が低く、高耐圧かつ低損失のパワー半導体デバイスを実現することができる。また、炭化珪素の飽和電子速度はシリコンの約２倍であり、高速動作を実現することができる。
以下、従来の炭化珪素パワー半導体デバイスを説明する。
図１１に示す炭化珪素半導体装置１０００は、ｎ型、プレーナ型、縦型の金属−絶縁体−半導体電界効果トランジスタ（metal-insulator-semiconductor field effect transistor：以下、ＭＩＳＦＥＴと略称する）である。炭化珪素半導体装置１０００は、ｎ+型のＳｉＣから構成される半導体基板１０１を備えている。半導体基板１０１の主表面上には、炭化珪素によって構成されるｎ-型の第１エピタキシャル層１２０が設けられている。第１エピタキシャル層１２０の表層部の所定領域には、所定の深さを有するｐ型のボディ領域（ウエル領域）１０４が設けられている。第１エピタキシャル層１２０のボディ領域１０４以外の部分はドリフト領域１０２となる。ボディ領域１０４の表面近傍には、ｎ+型の不純物領域（ソース領域）１０３が設けられている。また、ボディ領域１０４内には、コンタクト領域２０１が設けられている。一般にコンタクト領域２０１における表面のコンタクト抵抗を下げるため、および、コンタクト領域２０１そのものの抵抗を下げるために、コンタクト領域２０１は、ボックスプロファイルと呼ばれる表面からほぼ一定の濃度の不純物プロファイルを有する。ボディ領域１０４の表層部分を覆うように、不純物領域１０３とドリフト領域１０２とを繋ぐ第２エピタキシャル層１０５が配置されている。第２エピタキシャル層１０５の表面には、ゲート絶縁膜１０７を介してゲート電極１０８が設けられている。
ゲート電極１０８を覆うように、第１エピタキシャル層１２０の表面に層間絶縁膜１０９が設けられている。層間絶縁膜１０９には不純物領域１０３およびコンタクト領域２０１を露出するコンタクトホールが設けられており、コンタクトホール内に第１オーミック電極（ソース電極）１２２が設けられ、さらに配線１１０が設けられている。また、ゲート電極１０８を露出するコンタクトホールが層間絶縁膜１０９に設けられており、コンタクトホール内に配線１１２が設けられている。配線１１２とゲート電極１０８との間には金属シリサイド層１２３が設けられている。半導体基板１０１の裏面には第２オーミック電極（ドレイン電極）１１１が設けられている。
図１１に示される半導体装置１０００では、第１オーミック電極１２２とゲート電極１０８との間に電圧を印加し、ゲート絶縁膜１０７に電界を与えることにより、第２エピタキシャル層１０５に蓄積型チャネル４１が誘起され、第１オーミック電極１２２と第２オーミック電極１１１との間にキャリアが流れる。
コンタクト領域２０１は、例えばアルミニウムイオンを第１エピタキシャル層１２０に注入することによって形成される。炭化珪素内では、ｐ型不純物であるアルミニウムイオンはほとんど熱拡散しない。そのため、図１１に示すコンタクト領域２０１を形成する際には、注入エネルギーの異なる条件で複数回のイオン注入を行うことにより、深さ方向の不純物濃度分布をほぼ一定（ボックスプロファイル）にする方法が採用されている。
一方、特許文献５には、コンタクト抵抗を下げるために、不純物を注入した後に水素エッチング等を行うことにより、不純物のピークを炭化珪素表面付近に配置させる方法が提案されている。
特開平１０−３０８５１０号公報 特許第３７７３４８９号公報 特許第３７８４３９３号公報 特許第３５２７４９６号公報 特開２００１−３３２５０８号公報
コンタクト領域２０１は、ボディ領域１０４と第１オーミック電極１２２を同電位にする役割を果たす。また、コンタクト領域２０１内の導電性は十分に確保されている必要があるため、コンタクト領域２０１の不純物濃度は高いほうが好ましい。そのため、コンタクト領域２０１は、深さ方向に均一な高い濃度の不純物を含み、コンタクト領域２０１の底面においてボディ領域１０４と接触するように設けられる。
一般に、炭化珪素層中においては不純物が拡散しにくい。そのため、注入エネルギーの異なる条件で多段のイオン注入を行うことにより、コンタクト領域２０１の深さ方向に均一な濃度の不純物プロファイルを形成している。しかしながら、コンタクト領域２０１を形成するために要する時間が長く、イオン注入機への負荷が大きいという課題がある。
また、通常、ｐ型炭化珪素へ良好なオーミックコンタクトを形成することは、ｎ型炭化珪素に比べて難しい。これは主なオーミック金属とｐ型炭化珪素との間に形成される障壁が、オーミック金属とｎ型炭化珪素との間に形成される障壁に比べて大きいからである。ｐ型炭化珪素へ良好なオーミックコンタクトを形成するためには、オーミック金属がｐ型炭化珪素へより高濃度で注入される必要がある。しかし、炭化珪素への不純物の固溶には限界がある。また、オーミック金属の拡散を高めるためにアニール温度を高くすると、ウエハの反りが生じる可能性が高くなる。さらに、本願発明者は、アニールによってＳｉＣが蒸発し、消失するなどの新たな課題が生じることを明らかにした。
半導体装置１０００において、上述した理由等により、第１オーミック電極１２２とボディ領域１０４とのコンタクト抵抗が低減できない場合、次のような不具合が生じる。以下、本願発明者が検討した結果について説明する。
図１１に示す半導体装置１０００において、第１オーミック電極１２２とゲート電極１０８との間に閾値（Ｖｔｈ）以下の電圧（例えば、０Ｖ）が印加される場合（オフ状態）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）領域６０では、ボディ領域１０４の両側から延びる空乏層が繋がっている。このオフ状態からオン状態へ高速で移行するためには、第１オーミック電極１２２とゲート電極１０８との間に電圧が印加されると瞬時に、ＪＦＥＴ領域６０の空乏層が縮小し、ＪＦＥＴ領域６０に電流パスが形成されることが必要である。
しかし、ボディ領域１０４へのコンタクト抵抗が大きいと、ボディ領域１０４の端まで電位が伝わるのが遅く、空乏層の縮小が遅くなる。そのため、半導体装置１０００が完全にオン状態になるまで時間がかかる。つまり、図１２Ａに示すように、ボディ領域１０４のうち不純物領域１０３とＪＦＥＴ領域６０とに挟まれた領域をゲートとする寄生トランジスタＴ１が存在するのと等価な構造となり、トランジスタＴ１のスイッチングに要する時間が半導体装置１０００のスイッチングの遅延を引き起こす。
一方、図１２Ｂに示すように、第１オーミック電極１２２とゲート電極１０８との間に閾値（Ｖｔｈ）より高い電圧（例えば２０Ｖ）が印加される場合（オン状態）、ゲート絶縁膜１０７を介して第２エピタキシャル層１０５に蓄積型チャネル４１が形成され、この蓄積型チャネル４１に電子が流れ込む。このとき、ボディ領域１０４とドリフト領域１０２との間に形成されている空乏層に蓄積されている電子も利用される。これにより、ボディ領域１０４の電位がソース電位に近づき、空乏層が縮小することによって、ＪＦＥＴ領域６０の電流経路が形成され、オン状態となる。
このとき、外部抵抗の電圧降下によってドレイン電圧が１Ｖないし２Ｖ程度となるように外部抵抗の値が選択される。ここで、トランジスタをオフした場合は、ソース電圧、ボディ（ウエル）電圧共に０Ｖとなり、ドレイン電圧はほぼ０から２Ｖとなる。
しかしながら、ボディ領域１０４へのコンタクト抵抗が大きいと、ボディ領域１０４の端まで電位が伝わるのが遅く、ボディ電位が約２．７Ｖ上昇し、ソース、ボディ領域（ウエル領域）、ドレインの間に形成される寄生バイポーラＴ２がオンするために電流がドレインからソースへ向って流れることになる。したがって、完全にオフ状態になるまで時間がかかる。
また、特許文献５に示される方法では、依然として、コンタクトメタルとの低抵抗のオーミックコンタクトを得ることが困難であった。本願発明者の検討により、その原因は、炭化珪素表面付近に不純物のピークを配置させるために水素エッチング等を行った後に、さらに炭化珪素の表面が後退することにあることがわかった。すなわち、水素エッチング等を行った後の不純物活性化のためのアニール時には炭化珪素が消失し、コンタクトメタルのシリサイド化工程には炭化珪素が消費されるが、特許文献５ではこれらの工程が考慮されていない。
本発明はこのような課題に鑑みてなされたものであり、その目的は、ボディ領域へのコンタクト抵抗値の低減を実現し、かつ、イオン注入の処理時間を短縮することができる、高速動作が可能な半導体装置を提供することにある。
本発明の半導体装置は、主面および裏面を有し、炭化珪素を含む第１導電型の半導体基板と、前記半導体基板の主面上に設けられた、炭化珪素を含む第１導電型の第１エピタキシャル層と、前記第１エピタキシャル層に設けられた第２導電型のボディ領域と、前記ボディ領域に接して設けられた第１導電型の不純物領域と、前記ボディ領域に設けられた第２導電型のコンタクト領域と、前記コンタクト領域に接する第１オーミック電極と、前記ボディ領域の少なくとも一部の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを備え、前記コンタクト領域は、前記第１オーミック電極に接する第１領域と、前記第１領域よりも深い位置に配置され、前記ボディ領域に接する第２領域とを含み、前記第１領域および前記第２領域は、深さ方向に、それぞれ少なくとも１つの不純物濃度のピークを有し、前記第１領域における前記少なくとも１つの不純物濃度のピークは、前記第２領域における前記少なくとも１つの不純物濃度のピークよりも高い値であり、前記第２領域の底面は、前記不純物濃度の底面より深く、前記ボディ領域の底面より浅い位置に設けられている。
ある実施形態において、前記第１領域における前記少なくとも１つのピークの値は６×１０20ｃｍ-3以上２×１０21ｃｍ-3以下である。
ある実施形態において、前記第２領域における前記少なくとも１つのピークの値は、５×１０19ｃｍ-3以上２×１０21ｃｍ-3以下である。
ある実施形態において、前記第２領域における前記少なくとも１つのピークの値は、前記第１領域におけるピークの値の１/５以下である。
ある実施形態において、前記コンタクト領域における第２導電型の不純物の濃度は、前記第１オーミック電極と接する界面において最も高くなっている。
ある実施形態において、前記第１エピタキシャル層において前記ボディ領域以外の領域はドリフト領域であり、前記ゲート絶縁膜は、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部の上方に設けられている。
ある実施形態において、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部と、前記ゲート絶縁膜との間には、炭化珪素を含む第２エピタキシャル層がさらに設けられている。
ある実施形態において、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部は、前記ゲート絶縁膜と接している。
ある実施形態において、前記第１オーミック電極は、ニッケルシリサイドまたはチタンシリサイドを含む。
ある実施形態において、前記不純物領域は、前記ボディ領域の任意の深さにおいて、前記コンタクト領域を囲んでいる。
本発明の半導体装置の製造方法は、主面および裏面を有し、炭化珪素を含む第１導電型の半導体基板を用い、前記半導体基板の主面上に、炭化珪素を含む第１導電型の第１エピタキシャル層を形成する工程（ａ）と、前記第１エピタキシャル層に第２導電型のボディ領域を形成する工程（ｂ）と、前記ボディ領域に接して第１導電型の不純物領域を形成する工程（ｃ）と、前記ボディ領域内に第２導電型のコンタクト領域を形成する工程（ｄ）と、前記不純物領域の主面上に接する第１オーミック電極を形成する工程（ｅ）と、前記ボディ領域のうちの少なくとも一部の上方に、ゲート絶縁膜を形成する工程（ｆ）と、前記ゲート絶縁膜上にゲート電極を形成する工程（ｇ）と、前記半導体基板の裏面に第２オーミック電極を形成する工程（ｈ）とを包含し、前記工程（ｄ）は、少なくとも１回のイオン注入を行うことにより、第１領域を形成する工程（ｄ１）と、前記工程（ｄ１）における前記イオン注入よりも大きなエネルギーで少なくとも１回のイオン注入を行うことにより、第２領域を形成する工程（ｄ２）とを含み、前記第１領域および前記第２領域は、それぞれ少なくとも１つの不純物濃度のピークを有し、前記第１領域における前記少なくとも１つの不純物濃度は、前記第２領域における前記少なくとも１つの不純物濃度のピークよりも高い値であり、前記第２領域は前記ボディ領域に接し、前記第２領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に配置され、前記工程（ｅ）において、前記第１オーミック電極は前記第１領域と接するように形成される。
ある実施形態において、前記工程（ｄ１）におけるイオン注入のうちの少なくとも１回の注入条件は７０ｋｅＶ以上１００ｋｅＶ以下、かつ３．６×１０15ｃｍ-2以上６×１０16ｃｍ-2以下である。
ある実施形態において、前記工程（ｄ１）におけるイオン注入のうちの少なくとも１回の注入条件は７．２×１０15ｃｍ-2以上である。
ある実施形態において、前記工程（ｄ２）におけるイオン注入のうちの少なくとも１回の注入条件は１５０ｋｅＶ以上２００ｋｅＶ以下、かつ２．８×１０15ｃｍ-2以上５×１０16ｃｍ-2以下である。
ある実施形態において、前記工程（ｄ１）における前記イオン注入は、前記工程（ｅ）において形成する前記第１オーミック電極の厚さと該同一の注入飛程で行う。
本発明によれば、コンタクト領域において第１オーミック電極と接する位置に配置された第１領域においてコンタクトメタルとの良好なオーミック接続を得ることができる。これにより、ボディ領域へのコンタクト抵抗を低減することができる。したがって、スイッチング動作の遅延を抑制し、高速で動作することが可能な半導体装置を実現することができる。
また、コンタクト領域において第１領域よりも深い位置に配置された第２領域の不純物ピークの値を第１領域の不純物ピークの値よりも小さくすることにより、イオン注入工程に要する時間を短縮することができる。これにより、イオン注入機への負荷を低減することができ、量産性を向上させることができる。
本発明による半導体装置の実施形態を模式的に示す断面図である。 図１Ａに示すボディ領域１０４を拡大して示す断面図である。 図１Ａに示すボディ領域１０４を拡大して示す平面図である。 コンタクト領域２０１における不純物プロファイルを模式的に示すグラフである。 コンタクト領域におけるピーク濃度とコンタクト抵抗との関係を示すグラフである。なお、図３に示す「１．Ｅ−０１」は「１×１０-1」を意味し、「１．Ｅ−０２」は「１×１０-2」を意味する。すなわち、「１．Ｅ＋Ｘ」は、「１×１０X」の意味である。 第１領域２０１ａ、第２領域２０１ｂおよびボディ領域１０４の不純物プロファイルを模式的に示すグラフである。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 図１Ａに示す半導体装置の製造工程を示す断面図である。 実施形態のトレンチ型ＭＩＳＦＥＴの構造を示す断面図である。 従来の半導体装置を模式的に示す断面図である。 従来の半導体装置をオン状態にする際に生じる等価回路を模式的に示す図である。 従来の半導体装置をオフ状態にする際に生じる等価回路を模式的に示す図である。
以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面において、従来の半導体装置の構成要素と実質的に同一の機能を有する構成要素には同一の参照符号を付している。本発明は以下の実施形態に限定されない。また、第１導電型はｎ型およびｐ型のいずれであってもよく、この場合、第２導電型はｐ型またはｎ型である。
図１Ａは、本発明による半導体装置の実施形態である半導体装置１００の断面構造を模式的に示している。半導体装置１００は、主面１０１ａおよび裏面１０１ｂを有し、炭化珪素を含む第１導電型の半導体基板１０１を含む。半導体基板１０１の主面１０１ａ上には、半導体基板１０１よりも低い不純物濃度を有し、炭化珪素から構成される第１導電型の第１エピタキシャル層１２０が設けられている。第１エピタキシャル層１２０には、第２導電型のボディ領域１０４が設けられており、ボディ領域１０４内にさらに第１導電型の不純物領域１０３が設けられている。第１導電型の不純物領域１０３の不純物濃度は、半導体基板１０１の不純物濃度よりも高い。第１エピタキシャル層１２０のうち、ボディ領域１０４以外の領域は、ドリフト領域１０２となる。したがって、ドリフト領域１０２の不純物濃度は半導体基板１０１の不純物濃度よりも低い。
より具体的には、第１エピタキシャル層１２０の上面１２０ａから所定の深さまでの領域にボディ領域１０４が設けられており、ボディ領域１０４内において、上面１２０ａから所定の深さまでの領域に不純物領域１０３が設けられている。不純物領域１０３の底部（底面）１０３ｂはボディ領域１０４の底部の位置よりも浅く、不純物領域１０３はボディ領域１０４から突き出してはいない。ボディ領域１０４および不純物領域１０３は第１エピタキシャル層１２０の上面１２０ａにおいて露出している。
図１Ｂはボディ領域１０４の拡大断面図である。図１Ｂに示すように、ボディ領域１０４には、第２導電型のコンタクト領域２０１が設けられている。コンタクト領域２０１は、第１オーミック電極１２２と接する第１領域２０１ａと、第１領域２０１ａよりも深い位置に配置され、ボディ領域１０４に接する第２領域２０１ｂに分けられている。第２領域２０１ｂの底面は、不純物領域１０３の底面１０３ｂより深く、ボディ領域１０４の底面よりも浅い位置に配置されている。すなわち、コンタクト領域２０１は、ボディ領域１０４を貫通しておらず、第２領域２０１ｂの底面はボディ領域１０４によって覆われている。
図１Ｃはボディ領域１０４の平面図である。図１Ｃに示すように、平面視して、ボディ領域１０４の内部には不純物領域１０３が設けられ、不純物領域１０３の内部にはコンタクト領域２０１が設けられている。
仮にコンタクト領域２０１がボディ領域１０４を貫通していれば、ボディ領域１０４よりも第２導電型不純物の濃度が高いコンタクト領域２０１とドリフト領域１０２との間にｐｎ接合が形成される。ｐｎ接合が形成される領域の第２導電型不純物の濃度が高いほど接合リーク電流が発生しやすい。本実施形態においては、コンタクト領域２０１（第２の領域２０１ｂ）がドリフト領域１０２と接しておらず、ボディ領域１０４とドリフト領域１０２との間にｐｎ接合が形成される。よって、本実施形態では、接合リーク電流の発生を抑制しつつ、ボディ領域１０４とコンタクト領域２０１との接触面積を大きくすることができる。よって、接合リーク電流を抑制しながら、ボディコンタクト抵抗（ボディ領域１０４とコンタクト領域２０１との間の抵抗値）を低減することができる。
なお、図１Ａから図１Ｃにおいては、不純物領域１０３とコンタクト領域２０１とが接するように設けられているが、不純物領域１０３とコンタクト領域２０１とが離間して設けられていてもよい。
第１領域２０１ａの少なくとも一部と接するように、第１オーミック電極１２２が設けられている。
図２は、コンタクト領域２０１における不純物プロファイルを模式的に示すグラフである。図２に示すグラフには、注入深さの小さい順に、３つの不純物プロファイル（ａ）〜（ｃ）が示されている。例えば、プロファイル（ａ）の不純物は、エネルギー３０ｋｅＶで注入され、プロファイル（ｂ）の不純物は、エネルギー７０ｋｅＶで注入され、プロファイル（ｃ）の不純物は、エネルギー１５０ｋｅＶで注入されている。
図２に示すグラフにおいて、プロファイル（ａ）、（ｂ）のピークの不純物濃度の値は互いにほぼ等しい。
実際の半導体装置の製造工程では、コンタクト領域２０１を形成するための不純物のイオン注入を行った後、アニール工程、シリサイド工程およびエッチング工程を経ることにより、コンタクト領域２０１の表面からある深さまでの領域が消失し、コンタクト領域２０１の表面は後退する場合がある。図２のグラフにおいて、横軸の値がゼロの位置は、コンタクト領域２０１の表面が後退する前のコンタクト領域２０１の表面の位置に対応している。コンタクト領域２０１の表面は、例えば、グラフにおける位置Ａまで後退する。コンタクト領域２０１の表面が位置Ａまで後退した場合、不純物プロファイル（ａ）のピークはコンタクト領域２０１内に存在しない。コンタクト領域２０１における第１領域２０１ａには不純物プロファイル（ｂ）のピークが存在し、コンタクト領域２０１における第２領域２０１ｂには不純物プロファイル（ｃ）のピークが存在する。
図２のグラフに示すように、本実施形態において、第１領域２０１ａに属する不純物プロファイル（プロファイル（ｂ））のピークは、第２領域２０１ｂに属する不純物プロファイル（プロファイル（ｃ））のピークよりも高い値である。
なお、本実施形態において、同一のエネルギーで複数回の注入を行った場合には、同じ深さにピークを有する複数のプロファイルが形成される。この場合、同じ深さにピークを有する複数のプロファイルの不純物濃度は互いに等しくなくてもよい。例えば、プロファイル（ｂ）およびプロファイル（ｃ）が、それぞれ複数存在する場合には、プロファイル（ｂ）のピークのそれぞれは、プロファイル（ｃ）のピークのそれぞれよりも高い値であることが好ましい。
なお、コンタクト領域２０１の後退は位置Ａまで起こる必要はなく、後退しなくてもよいし、位置Ａよりも浅い位置まで後退してもよいし、位置Ａよりも深い位置まで後退してもよい。ただし、コンタクト領域２０１の後退は、第１領域２０１ａにおいて最も浅い位置に存在する不純物プロファイル（ａ）のピーク位置よりも深く、最も深い位置に存在する不純物プロファイル（ｃ）のピークの位置よりも浅い位置までであることが好ましい。これにより、実際の製造工程において後退量のバラツキが発生したとしても、表面の濃度をほぼ一定に出来るため、コンタクト抵抗のバラツキを抑制することができる。
なお、第１領域２０１ａの第２導電型の不純物濃度は、第１オーミック電極１２２と接する界面において最も高くなっていることが好ましい。
図３に、コンタクト領域における第１領域２０１ａの界面のピーク濃度と、第１領域２０１ａと第１オーミック電極との間のコンタクト抵抗との関係を測定した結果を示す。コンタクト抵抗の測定は、ケルビンパターンによって行った。
測定の対象となるサンプルとして、コンタクト領域の不純物のピーク濃度がそれぞれ１．８×１０19ｃｍ-3、２×１０20ｃｍ-3、６×１０20ｃｍ-3および１．２×１０21ｃｍ-3である４種のサンプルＡ、Ｂ、ＣおよびＤを形成した。それぞれのサンプルＡ、Ｂ、ＣおよびＤに対して、３０ｋｅＶ、７０ｋｅＶ、１５０ｋｅＶの３段階の注入エネルギーでイオン注入を行った。
サンプルＡ（ピーク濃度が１．８×１０19ｃｍ-3）を形成する際には、注入エネルギー３０ｋｅＶのときの注入量は１．５×１０14ｃｍ-2、注入エネルギー７０ｋｅＶのときの注入量は３．５×１０14ｃｍ-2、注入エネルギー１５０ｋｅＶのときの注入量は８．４×１０14ｃｍ-2とした。
サンプルＢ（ピーク濃度が２×１０20ｃｍ-3）を形成する際には、注入エネルギー３０ｋｅＶのときの注入量は５．５×１０14ｃｍ-2、注入エネルギー７０ｋｅＶのときの注入量は１．２×１０15ｃｍ-2、注入エネルギー１５０ｋｅＶのときの注入量は５．５×１０14ｃｍ-2とした。
サンプルＣ（ピーク濃度が６×１０20ｃｍ-3）を形成する際には、注入エネルギー３０ｋｅＶのときの注入量が１．６５×１０14ｃｍ-2、注入エネルギー７０ｋｅＶのときの注入量が３．６×１０15ｃｍ-2、注入エネルギー１５０ｋｅＶのときの注入量は８．４×１０14ｃｍ-2とした。
サンプルＤ（ピーク濃度が１．２×１０21ｃｍ-3）を形成する際には、注入エネルギー３０ｋｅＶのときの注入量が３．３×１０15ｃｍ-2、注入エネルギー７０ｋｅＶのときの注入量は７．２×１０15ｃｍ-2、注入エネルギー１５０ｋｅＶのときの注入量は１．６８×１０16ｃｍ-2とした。それぞれのサンプルＡ〜Ｄに対して注入エネルギーの異なる条件で多段のイオン注入を行うことにより、それぞれのサンプルＡ〜Ｄにおいては、ピークの深さの異なる複数の不純物プロファイルが設けられている。上述の条件でイオン注入を行うことにより、サンプルＡ〜Ｄのそれぞれにおいては、複数の不純物プロファイルにおけるピークの不純物濃度が、ほぼ等しい値になっている。
図３に示すように、サンプルＢ（ピーク濃度が２×１０20ｃｍ-3）では、コンタクト抵抗が目標の１×１０-3Ωｃｍ2に若干足りていない。サンプルＣ（ピーク濃度が６×１０20ｃｍ-3）では、ウエハの測定点のうちの大半のコンタクト抵抗が目標値を下回っている。さらにサンプルＤ（ピーク濃度が１．２×１０21ｃｍ-3）では、ウエハ内の全点のコンタクト抵抗が目標値を下回ることが分かる。
本実施形態では、コンタクト領域２０１における第１領域２０１ａが第１オーミック電極１２２に接触する。第１領域２０１ａにおいて第１オーミック電極１２２と接触する部分の不純物濃度は６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下である。なお、コンタクト領域２０１における不純物濃度は、第１オーミック電極１２２と接する界面において最も高くなっていることが好ましい。ただし、必ずしもこの条件は満たされている必要はなく、コンタクト領域２０１において第１オーミック電極１２２と接する部分の不純物濃度が６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下であればよい。第１領域２０１ａにおける不純物プロファイルのピークも、６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下であることが好ましい。第１領域２０１ａに複数のピークが存在する場合、それぞれのピークの値の平均値は、６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下であることが好ましい。
なお、本実施形態の半導体装置１００の製造工程では、コンタクト領域２０１を形成した後にアニール工程、シリサイド化およびエッチング工程を行うため、コンタクト領域２０１の表面が除去される。この除去される領域の深さをあらかじめ算出し、不純物濃度のピークが、除去される領域の深さ（見積もり深さ）と同程度の位置に存在するように不純物をイオン注入する。これにより、本実施形態の半導体装置の完成品においては、コンタクト領域２０１のうち第１オーミック電極１２２と接する界面付近に、不純物濃度のピークを配置させることができる。
本実施形態では、コンタクト領域２０１において第１オーミック電極１２２と接する部分の不純物濃度が高いため、ボディ領域１０４へのコンタクト抵抗を低減することができる。
従来では、コンタクト領域を多段のイオン注入によって形成する場合には、コンタクト領域内に複数存在する不純物濃度のピーク値がほぼ等しくなるような条件でイオン注入を行っていた。
本願発明者の検討によって、コンタクト領域２０１のうち第１オーミック電極１２２と接する部分（第１領域２０１ａ）の不純物濃度が高ければ、コンタクト領域２０１内において第１領域２０１ａよりも深い領域（第２領域２０１ｂ）の不純物濃度を高くしなくても、ボディ領域１０４と第１オーミック電極１２２との間の抵抗は著しく高くならないことが明らかとなった。本実施形態によると、第２領域２０１ｂの不純物濃度を低くすることにより、イオン注入に要する時間を短くできるため、イオン注入機への負担を軽減できると共に、生産性を高めることができる。
さらに、本願発明者は、コンタクト領域２０１をイオン注入によって形成した後のアニーリング工程、シリサイド工程およびエッチング工程等によって、コンタクト領域２０１の表面が後退する場合があることを見出した。このような後退が生じた場合においてもコンタクト領域２０１が第１オーミック電極１２２と接する部分の不純物濃度を高くするために、本実施形態では、第１領域２０１ａを、コンタクト領域２０１の表面の後退が生じる深さよりも深く形成している。これにより、コンタクト領域２０１の表面の後退量にかかわらず、確実に、コンタクト領域２０１が第１オーミック電極１２２と接する部分の不純物濃度を高くすることができる。
たとえば第２領域２０１ｂにおいて最も高い不純物濃度（不純物濃度のピーク値）は、５×１０19ｃｍ-3以上６×１０20ｃｍ-3以下の濃度を持つことが好ましい。第２領域２０１ｂに複数のピークが存在する場合、それぞれのピークの値の平均値は、５×１０19ｃｍ-3以上６×１０20ｃｍ-3以下であることが好ましい。第２領域２０１ｂがこの濃度を有することにより、第２領域２０１ｂを形成する際のイオン注入にかかる時間を少なくすることができるため、イオン注入機への負荷を低減することができる。
なお、第２領域２０１ｂにおけるピークの値は、第１領域２０１ａにおけるピークの値の１/５以下であることがさらに好ましい。この場合には、第１領域２０１ａにおいてボディ領域１０４へのコンタクト抵抗を低く保つことができると共に、第２領域２０１ｂを短い時間で形成することができるため、コンタクト抵抗の低減とイオン注入機への負担の軽減とをより効果的に両立することができる。
ドリフト領域１０２のうち隣接するボディ領域１０４に挟まれた領域は、ＪＦＥＴ領域６０と呼ばれる。半導体装置１００においては、ボディ領域１０４に設けられた不純物領域１０３からＪＦＥＴ領域６０を経て半導体基板１０１の裏面１０１ｂへと至るパスにおける電流の制御が行われる。このために、半導体装置１００は、少なくとも不純物領域１０３と第１エピタキシャル層１２０の上面１２０ａに露出したドリフト領域１０２、つまり、不純物領域１０３とＪＦＥＴ領域６０との間に位置するボディ領域１０４の一部領域４０の上方に設けられたゲート絶縁膜１０７およびゲート絶縁膜１０７上に設けられたゲート電極１０８とを備え、第１オーミック電極１２２とゲート電極１０８との間に印加する電圧によって、上述の電流制御を行う。この際、上述したようにボディ領域１０４の一部領域４０の電位を第１オーミック電極１２２の電位と極めて速く一致させることができる。したがって、第１オーミック電極１２２とゲート電極１０８との間に印加する電圧によるスイッチングに対して、遅延を生じることなく半導体装置１００を動作させることが可能となる。
このような理由から、第１オーミック電極１２２とゲート電極１０８との間に印加する電圧による電流制御が可能である限り、半導体装置１００は蓄積型チャネルを備えていてもよいし、反転型チャネルを備えていてもよい。図１Ａに示す半導体装置１００は、不純物領域１０３およびＪＦＥＴ領域６０の間に位置するボディ領域１０４の一部領域４０とゲート絶縁膜１０７との間に設けられた、炭化珪素を含む第２エピタキシャル層１０５をさらに備えている。第２エピタキシャル層１０５は、蓄積型チャネルとして機能する。一般に、注入した不純物を活性化するためには１０００℃以上、好ましくは１６００℃以上の高温でアニールすることが必要である。しかしながらこの活性化アニールの際に炭化珪素の表面にステップバンチング等が発生し、キャリアの移動度低下を招く。第２エピタキシャル層１０５を形成することによりステップバンチングの無い平滑な炭化珪素表面を得ることができる。
本実施形態の半導体装置が反転型チャネルを有している場合には、第２エピタキシャル層１０５は設けられていない。この場合、ゲート絶縁膜１０７は、不純物領域１０３およびＪＦＥＴ領域６０の間に位置するボディ領域１０４の一部領域４０と直接接触している。
図１Ａに示すように、第２エピタキシャル層１０５は、不純物領域１０３およびボディ領域１０４の一部領域４０とそれぞれ電気的に接続されている。
第１エピタキシャル層１２０の上面１２０ａを覆うように層間絶縁膜１０９が設けられており、層間絶縁膜１０９にはゲート電極１０８を露出するコンタクトホール１０９ａおよび第１オーミック電極１２２を露出するコンタクトホール１０９ｂが設けられている。
コンタクトホール１０９ａ内には配線１１２が設けられており、配線１１２はゲート電極１０８と接触し、電気的に接続している。本実施形態では、配線１１２とゲート電極１０８との間に金属シリサイド層１２３が設けられている。また、コンタクトホール１０９ｂ内には配線１１０が設けられており、配線１１０は第１オーミック電極１２２と接触し、電気的に接続している。半導体基板１０１の裏面１０１ｂには第２オーミック電極１１１が設けられている。
本実施形態の半導体装置１００によれば、コンタクト領域に不純物濃度の高い第１領域２０１ａと比較的濃度の低い第２領域２０１ｂを設けることによって、第１オーミック電極１２２のボディ領域へのコンタクト抵抗値を小さくしつつ、イオン注入機への負荷を低減し、量産性に優れた半導体装置を提供することができる。また、コンタクト抵抗を小さくできるため、ボディ領域１０４の電位を第１オーミック電極１２２の電位と極めて速い速度で一致させることができ、ボディ電位変動の遅延を抑制し、半導体装置１００のスイッチングスピードの遅延を抑制することが可能となる。
また、本実施形態によると、不純物濃度が相対的に高い第１領域２０１ａを設けることにより、不純物の活性化率が低くても十分なキャリア濃度を得ることができる。したがって、不純物を活性化するためのアニール温度を低くすることができる。これにより、ウエハの反りが生じる可能性を低減することができる。
本実施形態の半導体装置１００は、例えば、ＳｉＣ半導体から構成されるパワー半導体デバイスであり、高耐圧、大電流、高速動作用に好適に使用される。以下、図１Ａに示す構成の具体的な一例を示す。本実施形態の一例において、第１導電型はｎ型であり、第２導電型はｐ型である。この場合、第１オーミック電極１２２はソース電極であり、第２オーミック電極１１１はドレイン電極である。また、不純物領域１０３はソース領域である。以下の例において、不純物の濃度は＋＋＞＋＞−の関係を満たす。
半導体基板１０１は、六方晶系炭化珪素から構成される。半導体基板１０１の厚さは、例えば、２５０μｍ以上３５０μｍ以下であり、半導体基板１０１の不純物濃度は、例えば、８×１０18ｃｍ-3（ｎ+）である。不純物濃度を低く設定する場合には、立方晶系炭化珪素から構成される基板を半導体基板１０１に用いることもできる。
第１エピタキシャル層１２０は、半導体基板１０１の主面１０１ａ上にエピタキシャル成長によって形成されたＳｉＣ層である。第１エピタキシャル層１２０の厚さは、例えば、４μｍ〜１５μｍであり、不純物濃度は、例えば、５×１０15ｃｍ-3（ｎ-）である。半導体基板１０１と第１エピタキシャル層１２０との間に、別のエピタキシャル層（例えば、６×１０16ｃｍ-3の濃度を有するＳｉＣ層）を設けてもよい。
ボディ領域１０４の厚さ（即ち、上面１２０ａからの深さ）は、例えば、０．５μｍ以上１．０μｍ以下であり、ボディ領域１０４の不純物濃度は、例えば、１．５×１０18ｃｍ-3（ｐ-）である。また、不純物領域１０３の厚さ（即ち、上面１２０ａからの深さ）は、例えば、０．２５μｍであり、不純物領域１０３の不純物濃度は、例えば、５×１０19ｃｍ-3（ｎ++）である。
本実施形態において、ボディ領域１０４の第１オーミック電極１２２との界面の不純物濃度は、例えば、２×１０20ｃｍ-3（ｐ-）である。ＪＦＥＴ領域６０の長さ（幅）は、例えば、３μｍである。
第２エピタキシャル層１０５は、第１エピタキシャル層１２０上にエピタキシャル成長によって形成されたＳｉＣ層であり、第２エピタキシャル層１０５の厚さは、例えば、３０ｎｍ以上１５０ｎｍ以下である。ボディ領域１０４の一部領域４０の長さ（幅）は、例えば、０．５μｍである。
ゲート絶縁膜１０７は、例えば、ＳｉＯ2（酸化シリコン）から構成されている。厚さは、例えば、７０ｎｍである。ゲート電極１０８は、例えば、ｐｏｌｙ−Ｓｉ（ポリシリコン）からなり、その厚さは、例えば、５００ｎｍである。第１オーミック電極１２２は、例えば、Ｎｉ（ニッケル）とＳｉ（シリコン）との合金からなり、その厚さは、例えば、７０ｎｍである。第１オーミック電極１２２は、Ｔｉ（チタン）およびＳｉ（シリコン）の合金によって構成されていてもよい。また、第２オーミック電極１１１も、例えば、Ｔｉ（チタン）およびＳｉ（シリコン）の合金もしくはＮｉ（ニッケル）およびＳi（シリコン）の合金によって構成され、その厚さは、例えば、１００ｎｍである。第２オーミック電極１１１には、半導体装置１００をプラスチックパッケージに実装する際のはんだ付けを容易にするために、ＮｉとＡｇやＮｉとＡｕとを堆積してもよい。
図４は、第１領域２０１ａ、第２領域２０１ｂおよびボディ領域１０４の不純物プロファイルを模式的に示すグラフである。図４においては、第１領域２０１ａ、第２領域２０１ｂおよびボディ領域１０４は、多段のイオン注入によって形成されている。したがって、それぞれの領域２０１ａにおける不純物濃度（破線）は、ほぼ一様な値となる。第１領域２０１ａと第２領域２０１ｂとの境界（第１領域２０１ａの底面）および第２領域２０１ｂとボディ領域１０４との境界（第２領域２０１ｂの底面）においては、他の深さよりも、深さ方向の不純物濃度が急峻に変化している。
次に、図５Ａから図９Ｂを参照しながら、本実施形態の半導体装置１００の製造方法を説明する。図５Ａから図９Ｂは、本実施形態の製造方法を説明するための工程断面の模式図である。
まず、図５Ａに示す構造を得るために、以下の工程を行う。半導体基板１０１として、ｎ型４Ｈ−ＳｉＣ（０００１）基板を用意する。この基板は、例えば、＜１１−２０＞方向に８°または４°オフカットされており、ｎ型不純物濃度は１×１０18ｃｍ-3以上５×１０19ｃｍ-3以下である。
次いで、半導体基板１０１の主面１０１ａ上に、エピタキシャル成長によって第１エピタキシャル層１２０を形成する。例えば原料ガスとして、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を用い、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素（Ｎ2）ガスを用い、熱ＣＶＤ法によって第１エピタキシャル層１２０をエピタキシャル成長させる。第１エピタキシャル層１２０の厚さは１０μｍ以上であり、不純物濃度は、１×１０15ｃｍ-3〜１×１０16ｃｍ-3である。
次に、第１エピタキシャル層１２０の上面１２０ａ上に、注入マスク材料を堆積し（図示しない）、その注入マスク材料の上にフォトレジスト（図示しない）を形成する。注入マスク材料は、例えば、ＳｉＯ2（酸化シリコン）である。酸化シリコンの注入マスク材料は、例えば、シラン（ＳｉＨ4）およびＮ2Ｏガスを用い、２００ＷのパワーでプラズマＣＶＤ法によって堆積する。注入マスク材料の厚さは、例えば、０．５μｍ以上１．０μｍ以下である。フォトレジスト（図示しない）は、ボディ領域１０４およびＪＦＥＴ領域６０を規定する位置および寸法を有している。フォトレジストは、例えば、感光性有機膜であり、典型的なフォトリソグラフィー法を用いて形成される。フォトレジストの厚さは、例えば、１．５μｍ以上２．０μｍ以下である。フォトレジストをマスクとして、注入マスク材料に対して異方性エッチングを行うことにより、注入マスクパターン７２を形成し、その後、フォトレジストを除去する。注入マスク材料のエッチングは、例えば、ＣＦ4ガスとＣＨＦ3ガスを用いた異方性ドライエッチング法によって行う。フォトレジストは、例えば、酸素プラズマによるアッシングによって除去する。以下、特に説明しない限り、イオン注入のための注入マスクは同様の方法によって形成される。
次いで、注入マスクパターン７２をマスクとして、Ａｌ+イオン８０を第１エピタキシャル層１２０に注入することによって、第１エピタキシャル層１２０の上面１２０ａ近傍に、所定の深さを有するボディ領域１０４を形成する。イオン注入は、例えば、基板の温度を５００℃に保ち、３０ｋｅＶから３５０ｋｅＶの範囲の異なるエネルギーで複数回に分けて行う。ボディ領域１０４の深さは、例えば、０．５μｍ以上１．０μｍ以下である。ボディ領域１０４に挟まれて規定される、第１エピタキシャル層１２０の上面１２０ａ近傍領域がＪＦＥＴ領域６０となる。本実施形態のＪＦＥＴ領域６０の幅は、例えば、３μｍである。また、第１エピタキシャル層１２０のうち、ボディ領域１０４が形成されなかった残りの領域がドリフト領域１０２となる。以上の工程により、図５Ａに示す構造が得られる。
次に、図５Ｂに示すように、注入マスクパターン７２を覆うように、第１エピタキシャル層１２０の上面１２０ａに注入マスク材料を堆積する。注入マスク材料は、例えば、ｐｏｌｙ−Ｓｉ（ポリシリコン）であり、ＳｉＨ4を原料ガスとして熱ＣＶＤ法を行うことによって形成される。注入マスク材料の上に所定のパターンを有するフォトレジスト（図示せず）を形成した後、注入マスク材料を異方性エッチングすることによって、注入マスクパターン７１ａおよび７１ｂを形成する。図示した注入マスクパターン７１ｂは、フォトレジストの下方にあるパターンであり、コンタクト領域２０１を形成する領域に不純物を導入しないために設けられる。注入マスクパターン７１ａは、注入マスクパターン７２のサイドウォールであり、チャネルの幅（長さ）を規定する。異方性エッチングに用いるガスは、例えば、Ｃｌ2、Ｏ2、ＨＢｒなどの混合ガスである。
次に、注入マスクパターン７２、７１ａ及び７１ｂをマスクとして、第１エピタキシャル層１２０の上面１２０ａに向かってＮ+イオン（窒素イオン）またはＰ+イオン（リンイオン）８２を注入することによって、不純物領域１０３を形成する。イオン注入は、例えば、基板１０１の温度を５００℃に保ち、３０ｋｅＶから９０ｋｅＶの範囲の異なるエネルギーで複数回に分けて行う。不純物領域１０３の深さは、例えば、０．２５μｍである。
次に、図５Ｃに示すように、注入マスクパターン７１ａ、７１ｂおよび７２を除去する。注入マスクパターン７１ａおよび７１ｂは、例えば、酸化膜であるためＨＦ水溶液で除去し、注入マスクパターン７２はポリシリコンであるため、ＨＦとＨＮＯ3およびＨ2Ｏ混合液で除去する。その後、注入マスクパターン７３を形成する。
次に、図６Ａに示すように、注入マスクパターン７３をマスクとして、ボディ領域１０４に、Ａｌ+イオン（アルミニウムイオン）またはＢ+イオン（ボロンイオン）８４を注入することによって、コンタクト領域２０１を形成する。このとき、例えば、基板１０１の温度を５００℃に保ち、３０ｋｅＶ、７０ｋｅＶ、１５０ｋｅＶのそれぞれのエネルギーで注入を行う。
このとき、例えば、エネルギー３０ｋｅＶ、７０ｋｅＶの注入によって第１領域２０１ａが形成され、エネルギー１５０ｋｅＶの注入によって第２領域２０１ｂが形成される。
例えば、エネルギー３０ｋｅＶのイオン注入は３．３×１０15ｃｍ-2で、エネルギー７０ｋｅＶのイオン注入は７．２×１０15ｃｍ-2で行う。この場合、第１領域２０１ａは、例えば、表面から約７０ｎｍの深さで形成される。第１領域２０１ａ内には、エネルギー３０ｋｅＶおよび７０ｋｅＶのイオン注入の合計の回数の分だけ、不純物のピークが存在している。この不純物のピークは、６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下の濃度である。なお、第１領域２０１ａの厚さは、例えば７０ｎｍ以上１００ｎｍ以下である。
第１領域２０１ａを形成するためのイオン注入の条件は上述の条件に限られない。ただし、本実施形態において、第１領域２０１ａを形成するためのイオン注入のうちの少なくとも１回は、エネルギー７０ｋｅＶ以上１００ｋｅＶ以下、かつドーズ量３．６×１０15ｃｍ-2以上６×１０16ｃｍ-2以下の条件で注入を行うことが好ましい。このイオン注入は、７．２×１０15ｃｍ-2以上のドーズ量で行うことがさらに好ましい。この条件を満たすイオン注入を行えば、たとえ製造工程においてコンタクト領域２０１の表面が後退しても、半導体装置の完成品において、コンタクト領域２０１の表面の不純物濃度を６×１０20ｃｍ-3以上６×１０21ｃｍ-3以下の範囲内にすることができる。
一方、エネルギー１５０ｋｅＶのイオン注入によって、コンタクト領域２０１のうちの第２領域２０１ｂが形成される。例えば、エネルギー１５０ｋｅＶのイオン注入は８×１０16ｃｍ-2で行われる。この不純物のピークの濃度は、第１領域２０１ａにおける不純物のピークの濃度よりも低いことが好ましい。具体的には、第２領域２０１ｂにおける不純物のピークの平均値は、５×１０19ｃｍ-3以上１×１０20ｃｍ-3以下である。
第２領域２０１ｂを形成するためのイオン注入の条件は上述の条件に限られない。ただし、本実施形態において、第２領域２０１ｂを形成するためのイオン注入のうちの少なくとも１回は、エネルギー１５０ｋｅＶ以上２００ｋｅＶ以下、かつドーズ量２．８×１０15ｃｍ-2以上１×１０16ｃｍ-2以下の条件で行うことが好ましい。この条件を満たすイオン注入を行えば、従来と比較して、イオン注入に必要な時間を短縮することができる。また、コンタクト領域２０１に必要な深さを確保することができる。なお、図５Ａに示される工程においては、ボディ領域１０４を形成するための複数のイオン注入を、３０ｋｅＶから３５０ｋｅＶの範囲の異なる注入エネルギーで行っている。第２の領域２０１ｂを形成するためのイオン注入は、典型的には、ボディ領域１０４を形成するためのイオン注入における最大の注入エネルギーの値よりも小さい値で行う。これにより、第２の領域２０１ｂにおける不純物濃度のピークが、ボディ領域１０４において最も深い位置に配置される不純物濃度のピークよりも浅い位置に配置される。
コンタクト領域２０１における第１領域２０１ａの深さは、後に形成する第１オーミック電極１２２と接する界面において、不純物濃度が最も高くなるように決定することが好ましい。第１オーミック電極１２２は、金属と炭化珪素が合金化することによって形成され、この際、金属の厚さと同程度の厚さの炭化珪素が合金化される（図９Ａ）。なお、この合金化によって、コンタクト領域２０１の表面は、第１オーミック電極１２２を形成するための金属の厚さと同程度の厚さだけ後退するおそれがある。例えば、第１オーミック電極１２２を形成するための金属の厚さが３５ｎｍであれば、合金化によってコンタクト領域２０１の表面は３５ｎｍ程度後退するおそれがある。この場合、厚さ７０ｎｍ程度の第１オーミック電極１２２が形成される。
また、この合金化（シリサイド化）だけではなく、後工程の高温のアニールによっても、コンタクト領域２０１の表面のＳｉの消失が生じる場合がある。さらに、後工程のエッチング（図６Ｃおよび図８Ａ）によって、コンタクト領域２０１の表面が後退するおそれがある。コンタクト領域２０１の表面の後退が生じる場合、その後退は、例えば、最大で５０ｎｍの深さまで起こりうる。コンタクト領域２０１における第１領域２０１ａの深さは、この除去されるおそれのある深さの最大値より大きくしておくことが好ましい。
次に、注入マスクパターン７３を除去した後に半導体基板１０１（より正確には、各層（第１エピタキシャル層１２０の各領域））を１０００℃以上、ここでは１８００℃の温度で活性化アニールする（工程の図示は省略する。）。
次に、図６Ｂに示すように、第２エピタキシャル層１０５を形成する。本実施形態における第２エピタキシャル層１０５はＳｉＣから構成される。例えば、原料ガスとしてシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）を、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素（Ｎ2）ガスを用いて熱ＣＶＤ法を行うことにより、第２エピタキシャル層１０５を形成する。第２エピタキシャル層１０５の不純物濃度は、例えば、１×１０15ｃｍ-3以上５×１０15ｃｍ-3以下であり、厚さは３０ｎｍ以上１５０ｎｍ以下である。なお、第２エピタキシャル層１０５の成長の途中で窒素（Ｎ2）ガスを導入して、第２エピタキシャル層１０５の一部を高濃度にしてもよい。
次に、図６Ｃに示すように、第２エピタキシャル層１０５上に、フォトレジスト７５を形成した後、フォトレジスト７５をマスクとして、第２エピタキシャル層１０５に対してエッチングを行う。第２エピタキシャル層１０５のエッチングは、例えば、ＣＦ4およびＯ2の混合ガスを用いたドライエッチングである。
次に、図７Ａに示すように、フォトレジスト７５を除去した後、第２エピタキシャル層１０５の上にゲート絶縁膜（ＳｉＯ2）１０７を形成し、次いで、ゲート絶縁膜１０７の上にゲート電極（ｐｏｌｙ−Ｓｉ）１０８を形成する。その後、そのゲート電極１０８の上に、フォトレジスト（図示せず）を形成し、ゲート電極１０８をエッチングして、フォトレジストを除去する。
次に、図７Ｂに示すように、ゲート電極１０８および第２エピタキシャル層１０５を覆うように第１エピタキシャル層１２０の上に層間絶縁膜１０９を形成する。層間絶縁膜１０９は、例えば酸化シリコン（ＳｉＯ2）からなり、その厚さは例えば１０００ｎｍである。
次に、図８Ａに示すように、フォトレジスト７６をマスクとして、層間絶縁膜１０９に対してエッチングを行う。層間絶縁膜１０９のエッチングは、例えば、ＣＨＦ3とＯ2の混合ガスを用いたドライエッチングである。
次に、図８Ｂに示すように、フォトレジスト７６を除去した後に、コンタクトホール１０９ａおよびコンタクトホール１０９ｂ内にコンタクト金属（チタン（Ｔｉ）またはニッケル（Ｎｉ））１２３ａを堆積する。
次に、図９Ａに示すように、コンタクト金属１２３ａに熱処理を行ってシリサイド化を実行する。次いで、未反応コンタクト金属を除去することによって、コンタクトホール１０９ｂ内に第１オーミック電極１２２を形成し、コンタクトホール１０９ａ内のゲート電極１０８上に金属シリサイド層１２３を形成する。第１オーミック電極１２２は不純物領域１０３およびボディ領域１０４と接触している。この際、ボディ領域１０４に設けられていたコンタクト領域２０１はコンタクト金属と合金化し、第１オーミック電極１２２となる。コンタクト領域２０１のすべてがコンタクト金属と合金化してもよいし、一部が残っていてもよい。コンタクト金属が例えばＴｉである場合、Ｔｉを堆積した後に９５０℃の熱処理が実行される。
また、半導体基板１０１の裏面１０１ｂに金属を堆積し、熱処理を行うことによって第２オーミック電極１１１が形成される。例えば、Ｔｉを堆積した後に９５０℃で熱処理を行うことによって形成される。
最後に図９Ｂに示すように、第１オーミック電極１２２および金属シリサイド層１２３と接触するようにコンタクトホール１０９ａおよび１０９ｂ内に配線１１２、１１０をそれぞれ形成することによって半導体装置１００が完成する。
本発明は、トレンチ型ＭＩＳＦＥＴにも適用することができる。図１０は、本実施形態のトレンチ型ＭＩＳＦＥＴの構造を示す断面図である。図１０に示すように、本実施形態のトレンチ型ＭＩＳＦＥＴは、第１導電型の炭化珪素基板３０３と、炭化珪素基板３０３の主面上に設けられたドリフト層３０５とを備える。炭化珪素基板３０３とドリフト層３０５との間には、これら２つの層の間の不純物濃度を有する炭化珪素バッファ層が設けられていてもよい。
ドリフト層３０５の表層には、第２導電型のボディ領域３０６が設けられている。ボディ領域３０６と接して、第１導電型の不純物領域３０７と、第２導電型のコンタクト領域３０８とが配置されている。コンタクト領域３０８は、第１領域３０８ａおよび第２領域３０８ｂを有し、図２に示される不純物プロファイルと同様の不純物プロファイルを有する。
トレンチ型ＭＩＳＦＥＴを形成する工程においても、コンタクト領域３０８の表面は後退し得る。具体的には、コンタクトエッチング工程、アニール工程、シリサイド工程等によってコンタクト領域３０８の表面は後退し得る。この後退する深さは、合計で例えば７０ｎｍである。コンタクト領域３０８を形成する工程において、第１領域３０８ａの深さは、５０ｎｍ以上に設定することが好ましい。
ボディ領域３０６および不純物領域３０７は、トレンチ３３１によって区切られている。トレンチ３３１は、ボディ領域３０６および不純物領域３０７を貫通して設けられ、トレンチ３３１の底面は、ドリフト層３０５内に配置されている。
コンタクト領域３０８と、その周囲に位置する不純物領域３０７との上には、第１オーミック電極３１３が設けられている。第１オーミック電極３１３は、例えば、ニッケル、シリコンおよび炭素から構成される合金層またはチタン、シリコンおよび炭素から構成される合金層である。
第１オーミック電極３１３の周囲における不純物領域３０７の上、およびトレンチ３３１の表面には、炭化珪素により構成されるチャネルエピタキシャル層３０９が設けられている。チャネルエピタキシャル層３０９のうち、ボディ領域３０６と接する部分は、ＭＩＳＦＥＴのチャネルとして機能する。チャネルエピタキシャル層３０９の上には、例えばシリコン酸化膜のゲート絶縁膜３１０が設けられている。ゲート絶縁膜３１０の上には、例えばポリシリコンのゲート電極３１１が設けられている。ゲート電極３１１およびゲート絶縁膜３１０の上には、例えばシリコン酸化物の層間絶縁膜３１２が設けられている。
第１オーミック電極３１３および層間絶縁膜３１２の上には、例えばアルミニウムまたはその合金層のパッド用電極３１５が設けられている。パッド用電極３１５の上には、シリコン窒化物を含む絶縁体の保護絶縁膜３１６が設けられている。
炭化珪素基板３０３の裏面には、裏面電極３１７が設けられている。裏面電極３１７は、炭化珪素基板３０３側から順に、チタン／ニッケル／銀の積層構造を有しており、また、裏面電極３１７と炭化珪素基板３０３の裏面の間には、ドレイン電極３１４が設けられている。ドレイン電極３１４も、第１オーミック電極３１３と同様に、例えば、ニッケル、シリコンおよび炭素から構成される合金層またはチタン、シリコンおよび炭素から構成される合金層である。なお、トレンチ型ＭＩＳＦＥＴにおいても、チャネルエピタキシャル層３０９は必ずしも設けられていなくてもよい。
以上、本発明を好適な実施形態により説明してきたが、本発明は上記実施形態に限定されず種々の改変が可能である。特に、上記実施形態では半導体装置は、ＭＩＳＦＥＴ構造を備えているが、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）構造を備えていてもよい。この場合、不純物領域はエミッタまたはコレクターであり、第１オーミック電極はエミッタ電極またはコレクター電極であり、第２オーミック電極はコレクター電極またはエミッタ電極である。
本発明は、炭化珪素を用いた種々の半導体装置に適用可能であり、特に、高速動作が可能なパワー半導体デバイスに好適に用いることができる。
４０ 一部領域
４１ 蓄積型チャネル
６０ ＪＦＥＴ領域
７１ａ、７１ｂ、７２、７３ 注入マスクパターン
７５、７６ フォトレジスト
８０ Ａｌ+イオン
８２ Ｎ+イオンまたはＰ+イオン
８４ Ａｌ+イオンまたはＢ+イオン
１００、１０００ 半導体装置
１０１ 半導体基板
１０１ａ 主面
１０１ｂ 裏面
１０２ ドリフト領域
１０３ 不純物領域
１０４ ボディ領域
１０５ 第２エピタキシャル層
１０７ ゲート絶縁膜（ゲート酸化膜）
１０８ ゲート電極
１０９ 層間絶縁膜
１０９ａ、１０９ｂ コンタクトホール
１１０ 配線
１１１ 第２オーミック電極
１１２ 配線
１２０ 第１エピタキシャル層
１２０ａ 上面
１２１ トレンチ
１２２ 第１オーミック電極
１２３ 金属シリサイド層
１２３ａ コンタクト金属
２０１ コンタクト領域
２０１ａ 第１領域
２０１ｂ 第２領域
３０３ 炭化珪素基板
３０４ バッファ層
３０５ ドリフト層
３０６ ボディ領域
３０７ 不純物領域
３０８ コンタクト領域
３０８ａ 第１領域
３０８ｂ 第２領域
３０９ チャネルエピタキシャル層
３１０ ゲート絶縁膜
３１１ ゲート電極
３１２ 層間絶縁膜
３１３ 第１オーミック電極
３１４ ドレイン電極
３１５ パッド用電極
３１６ 保護絶縁膜
３１７ 裏面電極
３３１ トレンチ

Claims (15)

  1. 主面および裏面を有し、炭化珪素を含む第１導電型の半導体基板と、
    前記半導体基板の主面上に設けられた、炭化珪素を含む第１導電型の第１エピタキシャル層と、
    前記第１エピタキシャル層に設けられた第２導電型のボディ領域と、
    前記ボディ領域に接して設けられた第１導電型の不純物領域と、
    前記ボディ領域に設けられた第２導電型のコンタクト領域と、
    前記コンタクト領域に接する第１オーミック電極と、
    前記ボディ領域の少なくとも一部の上方に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極とを備え、
    前記コンタクト領域は、前記第１オーミック電極に接する第１領域と、前記第１領域よりも深い位置に配置され、前記ボディ領域に接する第２領域とを含み、
    前記第１領域および前記第２領域は、深さ方向に、それぞれ少なくとも１つの不純物濃度のピークを有し、
    前記第１領域における前記少なくとも１つの不純物濃度のピークは、前記第２領域における前記少なくとも１つの不純物濃度のピークよりも高い値であり、
    前記第２領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に設けられている、半導体装置。
  2. 前記第１領域における前記少なくとも１つのピークの値は６×１０20ｃｍ-3以上２×１０21ｃｍ-3以下である、請求項１に記載の半導体装置。
  3. 前記第２領域における前記少なくとも１つのピークの値は、５×１０19ｃｍ-3以上２×１０21ｃｍ-3以下である、請求項１または２に記載の半導体装置。
  4. 前記第２領域における前記少なくとも１つのピークの値は、前記第１領域におけるピークの値の１/５以下である、請求項１から３のいずれかに記載の半導体装置。
  5. 前記コンタクト領域における第２導電型の不純物の濃度は、前記第１オーミック電極と接する界面において最も高くなっている、請求項１から４のいずれかに記載の半導体装置。
  6. 前記第１エピタキシャル層において前記ボディ領域以外の領域はドリフト領域であり、
    前記ゲート絶縁膜は、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部の上方に設けられている、請求項１から５のいずれかに記載の半導体装置。
  7. 前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部と、前記ゲート絶縁膜との間には、炭化珪素を含む第２エピタキシャル層がさらに設けられている、請求項６に記載の半導体装置。
  8. 前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部は、前記ゲート絶縁膜と接している、請求項６に記載の半導体装置。
  9. 前記第１オーミック電極は、ニッケルシリサイドまたはチタンシリサイドを含む、請求項１から８のいずれかに記載の半導体装置。
  10. 前記不純物領域は、前記ボディ領域の任意の深さにおいて、前記コンタクト領域を囲んでいる、請求項１から９のいずれかに記載の半導体装置。
  11. 主面および裏面を有し、炭化珪素を含む第１導電型の半導体基板を用い、前記半導体基板の主面上に、炭化珪素を含む第１導電型の第１エピタキシャル層を形成する工程（ａ）と、
    前記第１エピタキシャル層に第２導電型のボディ領域を形成する工程（ｂ）と、
    前記ボディ領域に接して第１導電型の不純物領域を形成する工程（ｃ）と、
    前記ボディ領域内に第２導電型のコンタクト領域を形成する工程（ｄ）と、
    前記不純物領域の主面上に接する第１オーミック電極を形成する工程（ｅ）と、
    前記ボディ領域のうちの少なくとも一部の上方に、ゲート絶縁膜を形成する工程（ｆ）と、
    前記ゲート絶縁膜上にゲート電極を形成する工程（ｇ）と、
    前記半導体基板の裏面に第２オーミック電極を形成する工程（ｈ）と
    を包含し、
    前記工程（ｄ）は、少なくとも１回のイオン注入を行うことにより、第１領域を形成する工程（ｄ１）と、前記工程（ｄ１）における前記イオン注入よりも大きなエネルギーで少なくとも１回のイオン注入を行うことにより、第２領域を形成する工程（ｄ２）とを含み、
    前記第１領域および前記第２領域は、それぞれ少なくとも１つの不純物濃度のピークを有し、
    前記第１領域における前記少なくとも１つの不純物濃度は、前記第２領域における前記少なくとも１つの不純物濃度のピークよりも高い値であり、
    前記第２領域は前記ボディ領域に接し、前記第２領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に配置され、
    前記工程（ｅ）において、前記第１オーミック電極は前記第１領域と接するように形成される、半導体装置の製造方法。
  12. 前記工程（ｄ１）におけるイオン注入のうちの少なくとも１回の注入条件は７０ｋｅＶ以上１００ｋｅＶ以下、かつ３．６×１０15ｃｍ-2以上６×１０16ｃｍ-2以下である、請求項１１に記載の半導体装置の製造方法。
  13. 前記工程（ｄ１）におけるイオン注入のうちの少なくとも１回の注入条件は７．２×１０15ｃｍ-2以上である、請求項１２に記載の半導体装置の製造方法。
  14. 前記工程（ｄ２）におけるイオン注入のうちの少なくとも１回の注入条件は１５０ｋｅＶ以上２００ｋｅＶ以下、かつ２．８×１０15ｃｍ-2以上５×１０16ｃｍ-2以下である、請求項１１から１３のいずれかに記載の半導体装置の製造方法。
  15. 前記工程（ｄ１）における前記イオン注入は、前記工程（ｅ）において形成する前記第１オーミック電極の厚さと該同一の注入飛程で行う、請求項１１から１４のいずれかに記載の半導体装置の製造方法。
JP2012531934A 2010-09-06 2011-08-29 半導体装置およびその製造方法 Active JP5102411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012531934A JP5102411B2 (ja) 2010-09-06 2011-08-29 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010198820 2010-09-06
JP2010198820 2010-09-06
PCT/JP2011/004793 WO2012032735A1 (ja) 2010-09-06 2011-08-29 半導体装置およびその製造方法
JP2012531934A JP5102411B2 (ja) 2010-09-06 2011-08-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5102411B2 JP5102411B2 (ja) 2012-12-19
JPWO2012032735A1 true JPWO2012032735A1 (ja) 2014-01-20

Family

ID=45810346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531934A Active JP5102411B2 (ja) 2010-09-06 2011-08-29 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8653535B2 (ja)
JP (1) JP5102411B2 (ja)
CN (1) CN103477439B (ja)
WO (1) WO2012032735A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160584A (ja) * 2011-02-01 2012-08-23 Sumitomo Electric Ind Ltd 半導体装置
US9362370B2 (en) 2012-10-30 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region
US9196751B2 (en) 2013-03-14 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
JP2014236120A (ja) * 2013-06-03 2014-12-15 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6222771B2 (ja) 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN104752423B (zh) * 2013-12-31 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6208106B2 (ja) 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
US9917171B2 (en) * 2016-07-21 2018-03-13 International Business Machines Corporation Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP
US10269951B2 (en) * 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
JP6441412B2 (ja) * 2017-05-30 2018-12-19 株式会社東芝 半導体装置
JP6964461B2 (ja) * 2017-08-04 2021-11-10 エイブリック株式会社 半導体装置
JP7287405B2 (ja) * 2019-02-04 2023-06-06 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684824A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体装置の製造方法
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
JP3893734B2 (ja) 1998-04-23 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100655022B1 (ko) 2000-03-03 2006-12-07 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치
JP2001332508A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
KR100454199B1 (ko) 2000-11-21 2004-10-26 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
JP2005303010A (ja) 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
DE102005024911A1 (de) 2005-05-31 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
WO2008137480A2 (en) * 2007-05-01 2008-11-13 Dsm Solutions, Inc. Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making
JP4690485B2 (ja) * 2007-10-24 2011-06-01 パナソニック株式会社 半導体素子の製造方法
JP2009266871A (ja) * 2008-04-22 2009-11-12 Panasonic Corp 炭化珪素半導体装置およびその製造方法
JP5213520B2 (ja) 2008-05-14 2013-06-19 三菱電機株式会社 半導体装置の製造方法
JP5646139B2 (ja) 2008-09-26 2014-12-24 株式会社東芝 半導体装置
JP5408248B2 (ja) * 2009-05-20 2014-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2011027525A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP5102411B2 (ja) 2012-12-19
WO2012032735A1 (ja) 2012-03-15
CN103477439B (zh) 2014-12-10
US20130082285A1 (en) 2013-04-04
US8653535B2 (en) 2014-02-18
CN103477439A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
JP5102411B2 (ja) 半導体装置およびその製造方法
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8754422B2 (en) Semiconductor device and process for production thereof
JP6144674B2 (ja) 半導体装置及びその製造方法
US8658503B2 (en) Semiconductor device and method of fabricating the same
JP4903439B2 (ja) 電界効果トランジスタ
US9825126B2 (en) Semiconductor device
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP5577478B1 (ja) 半導体装置
JP5628462B1 (ja) 半導体装置およびその製造方法
JP2016040844A (ja) トレンチゲート型半導体装置の製造方法
JP6312933B2 (ja) 電力用半導体装置
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4761942B2 (ja) 半導体装置
JP2011129547A (ja) 半導体装置およびその製造方法
JP2016063112A (ja) 半導体装置及びその製造方法
JP6207627B2 (ja) 半導体装置
JPWO2008123491A1 (ja) 電離衝突によるキャリア増倍を用いた半導体素子及びその作製方法
JP6441412B2 (ja) 半導体装置
WO2014027519A1 (ja) 炭化珪素半導体装置の製造方法
JP2008034449A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150