[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2018168391A1 - マイクロ波デバイス及び空中線 - Google Patents

マイクロ波デバイス及び空中線 Download PDF

Info

Publication number
JPWO2018168391A1
JPWO2018168391A1 JP2019505820A JP2019505820A JPWO2018168391A1 JP WO2018168391 A1 JPWO2018168391 A1 JP WO2018168391A1 JP 2019505820 A JP2019505820 A JP 2019505820A JP 2019505820 A JP2019505820 A JP 2019505820A JP WO2018168391 A1 JPWO2018168391 A1 JP WO2018168391A1
Authority
JP
Japan
Prior art keywords
multilayer resin
resin substrate
microwave device
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019505820A
Other languages
English (en)
Other versions
JP6821008B2 (ja
Inventor
幸宣 垂井
実人 木村
勝巳 宮脇
清 石田
宏明 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018168391A1 publication Critical patent/JPWO2018168391A1/ja
Application granted granted Critical
Publication of JP6821008B2 publication Critical patent/JP6821008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

マイクロ波デバイス（１００）は、第１の多層樹脂基板である多層樹脂基板（１）と、多層樹脂基板（１）上に設けられ、多層樹脂基板（１）と電気的に接続される高周波回路であるＩＣ（６）と、ＩＣ（６）の多層樹脂基板（１）側とは反対側に設けられ、ＩＣ（６）に接するヒートスプレッダ（７）と、ＩＣ（６）及びヒートスプレッダ（７）の周囲を覆うモールド樹脂（５０）と、モールド樹脂（５０）及びヒートスプレッダを覆う導電膜（２）とを備え、導電膜（２）の内側は、ヒートスプレッダ（７）に接し、導電膜（２）は、多層樹脂基板（１）のグランドビアホール（１１）と電気的に接続される。

Description

本発明は、ヒートスプレッダを有するマイクロ波デバイス及び空中線に関する。
特許文献１に開示されるマイクロ波デバイスである半導体パッケージは、表面電極及び裏面電極を有する半導体チップと、表面側貫通電極を有し半導体チップの表面側に位置する表面側キャップ部と、裏面側貫通電極を有し半導体チップの裏面側に位置する裏面側キャップ部と、表面電極と表面側貫通電極とを電気的に接続する表面側接続部と、裏面電極と裏面側貫通電極とを電気的に接続する裏面側接続部とを備える。
表面側キャップ部に裏面側キャップ部が接続されることにより、半導体チップは、表面側キャップ部と裏面側キャップ部との間に形成される空間に封止される。封止された半導体チップの裏面電極は、裏面側接続部の一端に接続され、裏面側接続部の他端は、表面側キャップ部の表面側貫通電極に接続される。また封止された半導体チップの裏面電極と裏面側キャップ部との間には隙間が形成される。この隙間は、半導体チップの裏面電極と裏面側キャップ部との間に形成された空間の内、裏面電極、裏面側接続部及び表面側貫通電極が接続される部分以外の領域である。
特許文献１に開示される半導体パッケージでは、裏面側キャップ部の材料には抵抗率が１００［Ω・ｃｍ］以上の高抵抗材料が用いられ、高抵抗率の裏面側キャップ部に設けられた裏面側貫通電極と半導体チップに設けられた裏面電極とが、電気的及び熱的に接続されることにより、半導体チップのグランド電位が確保され、また半導体チップの放熱性が向上する。
特開２０１３−２０７１３２号公報
しかしながら特許文献１に開示されるような半導体パッケージでは、裏面側キャップ部に設けられた裏面側貫通電極の断面積が、半導体プロセスでの形成の制約上、半導体チップに設けられた裏面電極の表面積に比べて小さくなる。このため、半導体チップと裏面側キャップ部との間の熱抵抗が大きくなり、半導体チップで発生した熱が裏面側キャップ部に伝わり難くなり、半導体チップの放熱性能のより一層の向上を図ることができないという課題がある。
本発明は、上記に鑑みてなされたものであって、放熱性能を向上できるマイクロ波デバイスを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明のマイクロ波デバイスは、第１の多層樹脂基板と、第１の多層樹脂基板に設けられ、第１の多層樹脂基板と電気的に接続される高周波回路と、高周波回路の第１の多層樹脂基板側とは反対側に設けられ、高周波回路に接するヒートスプレッダと、高周波回路及びヒートスプレッダの周囲を覆う樹脂と、樹脂及びヒートスプレッダを覆う導電膜とを備え、導電膜の内側は、ヒートスプレッダに接し、導電膜は、第１の多層樹脂基板のグランドビアホールと電気的に接続されることを特徴とする。
本発明によれば、放熱性能を向上できるという効果を奏する。
本発明の実施の形態に係るマイクロ波デバイスの断面図 図１に示すマイクロ波デバイスを備えた空中線の断面図 図１に示すマイクロ波デバイスの機能ブロックを示す図 図１に示すマイクロ波デバイスの変形例を示す図 図２に示す空中線の変形例を示す図
以下に、本発明の実施の形態に係るマイクロ波デバイス及び空中線を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態．
図１は本発明の実施の形態に係るマイクロ波デバイスの断面図である。図２は図１に示すマイクロ波デバイスを備えた空中線の断面図である。図３は図１に示すマイクロ波デバイスの機能ブロックを示す図である。
図１に示すようにマイクロ波デバイス１００は、デバイス用の第１の多層樹脂基板である多層樹脂基板１と、高発熱性のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスであるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）４と、ＩＣ４に熱的に接続される導電性のヒートスプレッダ５とを備える。
またマイクロ波デバイス１００は、高発熱性のＲＦデバイスであるＩＣ６と、ＩＣ６に熱的に接続される導電性のヒートスプレッダ７と、多層樹脂基板１に表面実装されるチップ部品８とを備える。
ＩＣ４及びＩＣ６は高周波回路の一例であり、本実施の形態ではＩＣ４は、ドライバ増幅器（Ｄｒｉｖｅｒ Ａｍｐｒｉｆｉｅｒ：ＤＡ）である。ＩＣ６は、高出力増幅器（Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ：ＨＰＡ）である。チップ部品８は、ＲＦ重畳波を抑圧するバイパスキャパシタである。
多層樹脂基板１は、多層樹脂基板１のＹ軸方向の一端側の端面である第１の板面１ａと、多層樹脂基板１のＹ軸方向の他端側の端面である第２の板面１ｂとを有する。図１では、右手系のＸＹＺ座標において、ＩＣ４及びＩＣ６の配列方向がＸ軸方向とされ、多層樹脂基板１の第１の板面１ａ及び第２の板面１ｂの配列方向がＹ軸方向とされ、Ｘ軸方向及びＹ軸方向の双方に直交する方向がＺ軸方向とされる。
多層樹脂基板１には、多層樹脂基板１の外周寄りに形成された複数のグランドビアホール１１と、信号ビアホール１２と、信号ビアホール１３とが形成される。多層樹脂基板１の第１の板面１ａ側には、複数のグランドビアホール１１のそれぞれのＹ軸方向における一端と電気的に接続されるグランドパターン１４と、チップ部品８と電気的に接続される信号線路１５と、信号ビアホール１２のＹ軸方向の一端と電気的に接続されるパッド１６と、信号ビアホール１３のＹ軸方向の一端と電気的に接続されるパッド１７と、複数のパッド１８とが設けられている。
多層樹脂基板１の第２の板面１ｂ側には、グランドビアホール１１のＹ軸方向の他端と電気的に接続されるグランドパターン１９と、信号ビアホール１２のＹ軸方向の他端と電気的に接続される信号入出力端子２０と、信号ビアホール１３のＹ軸方向の他端と電気的に接続される信号入出力端子２１とが設けられている。
複数のグランドビアホール１１は、多層樹脂基板１の外周面寄りに、信号線路１５と、パッド１６，１７，１８と、信号入出力端子２０，２１等の信号パッドと、信号ビアホール１２，１３とを取り囲むように形成される。
信号線路１５の種類としては、入力ＲＦ線路、ゲートバイアス供給線路、出力ＲＦ線路及びドレインバイアス供給線路である。
ＩＣ４のＹ軸方向の一端面４ａ側には２つの入出力端子４１，４２が設けられている。入出力端子４１は、微細接合材３０を介してパッド１６と電気的に接続される。入出力端子４２は、微細接合材３０を介してパッド１８と電気的に接続される。微細接合材３０としては、導電性の銅ピラー又はソルダーボールを例示できる。ＩＣ４のＹ軸方向の他端面４ｂ側にはヒートスプレッダ５が設けられている。ＩＣ４はヒートスプレッダ５のＹ軸方向の一端面５ａと熱的に接続される。
ＩＣ６のＹ軸方向の一端面６ａ側には２つの入出力端子６１，６２が設けられている。入出力端子６１は、微細接合材３０を介してパッド１８と電気的に接続される。入出力端子６２は、微細接合材３０を介してパッド１７と電気的に接続される。ＩＣ６のＹ軸方向の他端面６ｂ側にはヒートスプレッダ７が設けられている。ＩＣ６はヒートスプレッダ７のＹ軸方向の一端面７ａと熱的に接続される。
ヒートスプレッダ５，７と接触するように設けられたＩＣ４，６は、多層樹脂基板１に接合され、ＩＣ４，６が接合された多層樹脂基板１上にはモールド樹脂５０が成形されている。モールド樹脂５０は、ＩＣ４，６と、ヒートスプレッダ５，７と、チップ部品８と、信号線路１５と、パッド１６，１７，１８とを内部に含むように成形されている。
ＩＣ４の外周面は、ＩＣ４のＹ軸方向の他端面４ｂを除き、モールド樹脂５０で覆われている。ＩＣ６の外周面は、ＩＣ６のＹ軸方向の他端面６ｂを除き、モールド樹脂５０で覆われている。ヒートスプレッダ５の外周面は、ヒートスプレッダ５のＹ軸方向の一端面５ａとヒートスプレッダ５のＹ軸方向の他端面５ｂとを除き、モールド樹脂５０で覆われている。
ヒートスプレッダ７の外周面は、ヒートスプレッダ７のＹ軸方向の一端面７ａとヒートスプレッダ７のＹ軸方向の他端面７ｂとを除き、モールド樹脂５０で覆われている。ヒートスプレッダ５のＹ軸方向の他端面５ｂは、モールド樹脂５０で覆われることなく露出している。ヒートスプレッダ７のＹ軸方向の他端面７ｂは、モールド樹脂５０で覆われることなく露出している。
モールド樹脂５０の成形方法としては、導電膜２のＹ軸方向の内側面２ａ側の端面に段差が生じないように、ＩＣ４，６及びヒートスプレッダ５，７の周囲に樹脂材をモールド成形する方法でもよい。また、ＩＣ４，６及びヒートスプレッダ５，７の周囲に樹脂材をモールド成形した後に内側面２ａ側のモールド樹脂５０の端面とヒートスプレッダ５，７の上端面とが概ね同一平面になるように研磨され、又は内側面２ａ側のモールド樹脂５０の端面とヒートスプレッダ５，７の上端面とが平坦になるように研磨されることで、ヒートスプレッダ５，７の他端面５ｂ，７ｂを露出させてもよい。
モールド樹脂５０及びヒートスプレッダ５，７の表面には、導電膜２が形成されている。導電膜２は、無電解メッキ又は導電性接着剤等の導電性を有する被膜であり、メッキ被膜の材料としては、Ｎｉ（ニッケル）又は銀等を例示でき、導電性接着剤としては、銀粒子を含むエポキシ材料等を例示できる。なお、導電膜２として無電解メッキを用いる場合は、モールド樹脂５０の内側面２ａ側の端面とヒートスプレッダ５，７の上端面とが隣接する境界領域の上面に、導電性接着剤又は薄膜導電金属シートを接触させて、モールド樹脂５０の内側面２ａ側の端面とヒートスプレッダ５，７の上端面との境界領域の電気的接続及び電磁遮蔽（シールド）機能を強化しても良い。符号３で示される領域は、多層樹脂基板１と導電膜２との間に形成され、モールド樹脂５０が充填された空間である。
多層樹脂基板１に設けられた導電膜２の内側面２ａは、ヒートスプレッダ５のＹ軸方向の他端面５ｂと熱的に接続され、ヒートスプレッダ７のＹ軸方向の他端面７ｂと熱的に接続される。また多層樹脂基板１に設けられた導電膜２のＹ軸方向の端部は、グランドパターン１４と電気的に接続される。
このように構成されたマイクロ波デバイス１００では、信号入出力端子２０にＲＦ信号が入力される。信号入出力端子２０に入力された送信信号であるＲＦ信号は、信号ビアホール１２、パッド１６、微細接合材３０及び入出力端子４１を介してＩＣ４に入力される。ＩＣ４に入力されたＲＦ信号は、入出力端子４２、微細接合材３０及びパッド１８を介して、ＩＣ６側に伝送される。入出力端子６１を介してＩＣ６に入力されたＲＦ信号は、入出力端子６２、微細接合材３０、パッド１７及び信号ビアホール１３を介して、信号入出力端子２１に伝送される。
パッド１６、信号ビアホール１２及び信号入出力端子２０は、同軸構造の信号端子部８４を構成する。パッド１７、信号ビアホール１３及び信号入出力端子２１は、同軸構造の信号端子部８５を構成する。
図２に示すように空中線５００は、マイクロ波モジュール２００と、弾性を有する放熱シート１５０と、放熱板１４０と、制御基板１６０とを備える。放熱シート１５０の弾性率は、マイクロ波デバイス１００の導電膜２の弾性率よりも小さい。マイクロ波モジュール２００、放熱シート１５０、放熱板１４０及び制御基板１６０は、Ｙ軸方向にマイクロ波モジュール２００、放熱シート１５０、放熱板１４０、制御基板１６０の順で配列されている。
マイクロ波モジュール２００は、第２の多層樹脂基板であるモジュール用の多層樹脂基板１１０と、複数のマイクロ波デバイス１００と、制御用ＩＣ１２０と、チップ部品１３０と、複数のアンテナ素子２１０とを備える。
複数のマイクロ波デバイス１００と制御用ＩＣ１２０とチップ部品１３０とは、多層樹脂基板１１０のＹ軸方向の一端面１１０ａに設けられている。制御用ＩＣ１２０及びチップ部品１３０は、多層樹脂基板１１０に表面実装されている。チップ部品１３０としては、抵抗又はコンデンサを例示できる。複数のアンテナ素子２１０は、多層樹脂基板１１０のＹ軸方向の他端面１１０ｂに設けられている。
放熱シート１５０は、Ｙ軸方向の一端面が放熱板１４０に接しており、Ｙ軸方向の他端面が複数のマイクロ波デバイス１００の導電膜２に接している。放熱シート１５０は、高い弾力性を有すると共に高い熱伝導性を有するシートである。放熱シート１５０の材料としては、カーボン、銀等の高熱伝導材が埋め込まれたシリコンゴム等を例示できる。
多層樹脂基板１１０及び制御基板１６０は、放熱シート１５０及び放熱板１４０を介して、第１のコネクタである電力／制御コネクタ１７０と、第２のコネクタであるＲＦコネクタ１８０とにより相互に接続されている。
多層樹脂基板１１０は、Ｙ軸方向に圧力が加えられながら放熱板１４０にねじ等で固定されているため、マイクロ波デバイス１００の導電膜２が弾性を有する放熱シート１５０に押し当てられた状態となる。これにより、マイクロ波デバイス１００の導電膜２と放熱シート１５０と放熱板１４０とが熱的に接続される。
多層樹脂基板１１０には、同軸構造の信号端子部１１５，１２１と、内層信号線路であるＲＦ伝送線路１１６と、内層信号線路であるＲＦ伝送線路１１７とが設けられている。ＲＦコネクタ１８０とマイクロ波デバイス１００は、ＲＦ伝送線路１１６及び信号端子部１１５を介して相互に接続される。アンテナ素子２１０とマイクロ波デバイス１００は、ＲＦ伝送線路１１７及び信号入出力端子２１を介して相互に接続される。
制御基板１６０では、マイクロ波モジュール２００に供給される電力と制御信号とが生成され、電力及び制御信号は、電力／制御コネクタ１７０を介して多層樹脂基板１１０上のマイクロ波デバイス１００に入力される。
マイクロ波モジュール２００のＲＦ信号である送信入力信号及び受信出力信号は、ＲＦコネクタ１８０を介して、アンテナ素子２１０と送受信機６００との間で伝送され、又はアンテナ素子２１０と分配合成回路７００との間で伝送される。送受信機６００と分配合成回路７００の接続順は任意である。
送受信機６００から出力されたＲＦ送信信号は、ＲＦコネクタ１８０と、ＲＦ伝送線路１１６と信号端子部１１５とを介して、図１に示す信号入出力端子２０に伝送される。図１に示す信号入出力端子２１から出力されたＲＦ送信信号は、ＲＦ伝送線路１１７を介してアンテナ素子２１０へ伝送され、アンテナ素子２１０から出力される。
アンテナ素子２１０で受信されたＲＦ受信信号は、ＲＦ伝送線路１１７を介して、図２に示す信号入出力端子２１へ伝送され、さらに図１に示す信号入出力端子２０とＲＦコネクタ１８０とを介して、送受信機６００に伝送される。
図３に示すようにマイクロ波モジュール２００には複数のマイクロ波デバイス１００が設けられている。マイクロ波デバイス１００は、前述したＨＰＡ及びＤＡ以外にも、低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）、サーキュレータ（ＣＩｒｃｕｌａｔｏＲ：ＣＩＲ）及び移相器（Ｐｈａｓｅ Ｓｈｉｆｔｅｒ：ＰＳ）等を備える。送受信機６００から出力されたＲＦ送信信号は、ＰＳ、ＤＡ、ＨＰＡ及びＣＩＲを介して、アンテナ素子２１０に伝送される。アンテナ素子２１０で受信されたＲＦ受信信号は、ＣＩＲ、ＬＮＡ及びＰＳを介して、送受信機６００に伝送される。ここでアンテナ側の送受切替回路にはＣＩＲの代わりにスイッチを用いてもよい。図３ではスイッチを「ＳＷ」（Ｓｗｉｔｃｈ）と表記されている。
図４は図１に示すマイクロ波デバイスの変形例を示す図である。図５は図２に示す空中線の変形例を示す図である。
図４に示すマイクロ波デバイス１００−１と図１に示すマイクロ波デバイス１００との相違点は、マイクロ波デバイス１００−１は、ＩＣ６及びヒートスプレッダ７の代わりに、ヒートスプレッダ７Ａと、トランジスタを含まない第１の半導体基板である低コスト半導体基板３１０と、トランジスタを含む第２の半導体基板である高コスト半導体基板３２０とを備えることである。高コスト半導体基板３２０には、例えば窒化ガリウムを材料とするトランジスタが設けられ、低コスト半導体基板３１０には、例えばガリウム砒素を材料とする整合回路が設けられる。高コスト半導体基板３２０に設けられるトランジスタは、高耐電力及び高電圧の電界効果トランジスタ又はバイポーラトランジスタであり、高出力マイクロ波信号を増幅出力するため、発熱量が高い。低コスト半導体基板３１０には、トランジスタを実装しても良いが、高コスト半導体基板３２０よりも低電圧のトランジスタが使われるので、高コスト半導体基板３２０に比べて発熱量が低い。
図４に示すように、低コスト半導体基板３１０の信号パッド３１０ａと、高コスト半導体基板３２０の信号パッド３２０ａとが互いに対向するように配置され、信号パッド３１０ａ及び信号パッド３２０ａは、微細接合材３３０によりフリップチップ接合される。これにより、低コスト半導体基板３１０の表面パターン３１３及び表面パターン３１４は、信号パッド３１０ａ及び微細接合材３３０を介して、信号パッド３２０ａと電気的に接続される。
高コスト半導体基板３２０は、ヒートスプレッダ７Ａと熱的に接続されている。ヒートスプレッダ７Ａは、図１に示すヒートスプレッダ７と同様に、導電膜２と熱的に接続されている。
低コスト半導体基板３１０に設けられた入出力端子３１１は、低コスト半導体基板３１０に形成されたスルーホール３１５を介して、表面パターン３１３と電気的に接続される。また入出力端子３１１は、微細接合材３０を介して、多層樹脂基板１上のパッド１８と電気的に接続される。
低コスト半導体基板３１０に設けられた入出力端子３１２は、低コスト半導体基板３１０に形成されたスルーホール３１６を介して表面パターン３１４と電気的に接続される。また入出力端子３１２は、微細接合材３０を介して、多層樹脂基板１上のパッド１７と電気的に接続される。
図５に示される空中線５００−１と図２に示される空中線５００との相違点は、空中線５００−１は、マイクロ波モジュール２００の代わりにマイクロ波モジュール２００−１を備えることである。
マイクロ波モジュール２００−１は、アンテナ基板４５０と、導電性シャーシ４２０と、多層樹脂基板１１０とを備える。導電性シャーシ４２０は部品実装部となる溝部４２１が形成される。溝部４２１は、導電性シャーシ４２０を削出し、又は拡散接合、又は金属粉の焼結による３次元造形等によって形成される。アンテナ基板４５０、導電性シャーシ４２０及び多層樹脂基板１１０は、Ｙ軸方向にアンテナ基板４５０、導電性シャーシ４２０、多層樹脂基板１１０の順で配列されている。
多層樹脂基板１１０のＹ軸方向の一端面１１０ａには、複数のマイクロ波デバイス１００−１と制御用ＩＣ１２０とチップ部品１３０とが設けられている。多層樹脂基板１１０のＹ軸方向の他端面１１０ｂには、複数のサーキュレータ４００と、制御ＩＣ４１０とが表面実装されている。サーキュレータ４００は、導電性シャーシ４２０の溝部４２１に格納され、多層樹脂基板１１０の他端面１１０ｂ上のグランド面と導電性シャーシ４２０とを電気的に接続することによりシールド構造を形成する。
導電性シャーシ４２０にはＲＦコネクタ４７０が設けられ、アンテナ基板４５０に設けられたアンテナ素子２１０はＲＦコネクタ４７０と電気的に接続される。
多層樹脂基板１１０には、内層信号線路であるＲＦ伝送線路１１８と、内層信号線路であるＲＦ伝送線路１１９とが設けられている。サーキュレータ４００は、ＲＦ伝送線路１１８を介してＲＦコネクタ４７０に接続される。またサーキュレータ４００は、ＲＦ伝送線路１１９を介してマイクロ波デバイス１００−１に接続される。
以上に説明したように図２及び図５に示される空中線５００，５００−１では、放熱板１４０、マイクロ波モジュール２００，２００−１及びアンテナ素子２１０が層状に配列されているため、空中線５００，５００−１のＹ軸方向の厚みを低減でき、小型かつ軽量な空中線を実現できる。
また実施の形態に係るマイクロ波デバイス１００では、ＩＣ４，６とヒートスプレッダ５，７と導電膜２と放熱板１４０とが熱的に接続され、ヒートスプレッダ５のＸ軸方向の断面積がＩＣ４のＸ軸方向の断面積以上であり、ヒートスプレッダ７のＸ軸方向の断面積が、ＩＣ６のＸ軸方向の断面積以上である。特許文献１に開示される半導体パッケージでは、裏面側キャップ部に設けられた裏面側貫通電極の断面積が、半導体チップに設けられた裏面電極の表面積未満であるため、半導体チップで発生した熱を効果的に半導体パッケージの外部へ放射できない。これに対して実施の形態に係るマイクロ波デバイス１００では、広い断面積のヒートスプレッダ５，７が用いられているため、ＩＣ４，６と放熱板１４０との間の熱抵抗が低減され、多層樹脂基板１とＩＣ４，６と間で伝送されるＲＦ信号、電力及び制御信号が互いに干渉することなく、ＩＣ４，６で発生した熱を効果的に放熱板１４０へ伝えることができる。
またマイクロ波デバイス１００では、マイクロ波デバイス１００の高さばらつき、多層樹脂基板１１０の反り、マイクロ波デバイス１００と多層樹脂基板１１０との接合層の高さばらつき等により、複数のマイクロ波デバイス１００のそれぞれの導電膜２のＹ軸方向の高さが異なる場合でも、弾性を有する放熱シート１５０により、導電膜２と放熱シート１５０との熱的な接続を確保することができる。
またモールド樹脂５０の成形方法は従来から採用されている工法であるため、マイクロ波デバイス１００は安価に製造できる。また実施の形態では、ＩＣ４，６及びヒートスプレッダ５，７の周囲が樹脂材で固められているため、マイクロ波デバイス１００が放熱シート１５０に押し付けられるようにして固定された場合でも、導電膜２を介してＩＣ４，６に加えられる圧力がモールド樹脂５０にも分散されるため、ＩＣ４，６に設けられた端子に加わる機械的なストレスが軽減される。従って、ＩＣ４，６と放熱シート１５０との間の熱抵抗を低下させるためにマイクロ波デバイス１００が放熱シート１５０に押し付けられるようにして固定された場合でも、多層樹脂基板１とＩＣ４，６との機械的な接続強度の低下が抑制され、マイクロ波デバイス１００の寿命の低下が抑制される。
また実施の形態に係るマイクロ波デバイス１００では、モールド樹脂５０及びヒートスプレッダ５，７の周囲が導電膜２で覆われ、多層樹脂基板１のグランドビアホール１１と導電膜２とが電気的に接続され、さらに同軸構造の信号端子部８４，８５が、多層樹脂基板１１０に形成された同軸構造の信号端子部１１５，１２１とそれぞれ接続されている。そのため、ＩＣ４，６から放射された電磁波がマイクロ波デバイス１００の内部に閉じ込められる。従って、マイクロ波モジュール２００の全体をシールドで覆う必要がなく、構造を簡素化できる。
また実施の形態のように、複数のＩＣ４，６がマイクロ波デバイス１００に格納される場合、マイクロ波デバイス１００のサイズは１０［ｍｍ］角程度になる。ここで、導電性材料で覆われるパッケージ内にヒートスプレッダ５，７が設けられていない場合、共振周波数はＸ帯（１０ＧＨｚ帯）近くまで低下する。具体例で示すと、モールド寸法を１０［ｍｍ］×１０［ｍｍ］×１［ｍｍ］とし、モールド樹脂の外周の全体を導体で覆い、モールド材の誘電率が３．５であるとき、最低次の共振周波数は１１．３３［ＧＨｚ］である。実施の形態では、グランド電位の導電性のヒートスプレッダ５，７によりパッケージ内が短絡されるため、共振周波数を動作周波数よりも十分に高く設定することが可能となり、マイクロ波デバイス１００内部でのＲＦ信号結合による発振を抑制できる。
またマイクロ波デバイス１００とアンテナ素子２１０との間の損失は最小化する必要があるが、マイクロ波デバイス１００と送受信機６００との間では一定の損失が許容される。このため、空中線５００の製造時においては、ＲＦ線路を多層樹脂基板１１０内に引き回して配線し、放熱性能への影響の小さい位置で複数のＲＦコネクタ１８０をまとめた後に、放熱板１４０に貫通させることができる。これによりヒートスプレッダ５，７の放熱性能を重視した放熱板１４０の設計が可能となる。また空中線５００の仕様によっては、多層樹脂基板１１０内でＲＦ信号の伝送経路を分配及び合成することにより、放熱板１４０に貫通するＲＦコネクタ数を低減させることができる。
また実施の形態では、アンテナ側の送受切替回路にＣＩＲ又はスイッチが用いられるが、これらのＣＩＲ又はスイッチが設けられている多層樹脂基板１１０の裏面にアンテナ素子２１０が設けられているため、アンテナ一体型のマイクロ波モジュール２００を実現でき、部品点数が削減される。
また図４に示されるマイクロ波デバイス１００−１では、高コスト半導体基板３２０にトランジスタのみ実装されているため、チップ面積が最小化される。また低コスト半導体基板３１０に整合回路が構成されているため、高コスト半導体基板３２０にトランジスタ整合回路がモノリシックに製造される図１のＩＣ６と比較して、マイクロ波デバイス１００−１のコストを低減できる。
また図５に示される空中線５００−１では、マイクロ波デバイスの外部にサーキュレータ４００が用いられている。サーキュレータ４００は、多層樹脂基板１１０のＹ軸方向の他端面、すなわち多層樹脂基板１１０のアンテナ素子２１０側の面に設けられている。これによりアンテナ面での負荷インピーダンスの変動によるＩＣ４の特性変化を低減できる。
また図５に示される空中線５００−１において、サーキュレータ４００は、導電性シャーシ４２０の溝部４２１に格納されているが、マイクロ波デバイス１００,１００−１と同様のシールド構造をサーキュレータ４００に施すことにより、導電性シャーシ４２０への溝部４２１のシールド構造を簡易化できる。またマイクロ波デバイスと同一面に実装することにより空中線５００のように省略できる。
また図５に示された空中線５００−１では、多層樹脂基板１１０のアンテナ素子２１０側とは反対側に放熱板１４０が配置されるため、多層樹脂基板１１０とアンテナ基板４５０との間に放熱板１４０が配置される場合に比べて、ＲＦ配線及びＲＦコネクタ１８０を配置する際の制約が軽減され、冷却性能が向上する。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１，１１０ 多層樹脂基板、１ａ 第１の板面、１ｂ 第２の板面、２ 導電膜、２ａ 内側面、３ 空間、４，６ ＩＣ、４ａ，５ａ，６ａ，７ａ，１１０ａ 一端面、４ｂ，５ｂ，６ｂ，７ｂ，１１０ｂ 他端面、５，７，７Ａ ヒートスプレッダ、８，１３０ チップ部品、１１ グランドビアホール、１２，１３ 信号ビアホール、１４，１９ グランドパターン、１５ 信号線路、１６，１７，１８ パッド、２０，２１ 信号入出力端子、３０，３３０ 微細接合材、４１，４２，６１，６２，３１１，３１２ 入出力端子、５０ モールド樹脂、８４，８５，１１５，１２１ 信号端子部、１００，１００−１ マイクロ波デバイス、１１６，１１７，１１８，１１９ ＲＦ伝送線路、１２０ 制御用ＩＣ、１４０ 放熱板、１５０ 放熱シート、１６０ 制御基板、１７０ 電力／制御コネクタ、１８０，４７０ ＲＦコネクタ、２００，２００−１ マイクロ波モジュール、２１０ アンテナ素子、３１０ 低コスト半導体基板、３１０ａ，３２０ａ 信号パッド、３１３，３１４ 表面パターン、３１５，３１６ スルーホール、３２０ 高コスト半導体基板、４００ サーキュレータ、４１０ 制御ＩＣ、４２０ 導電性シャーシ、４２１ 溝部、４５０ アンテナ基板、５００，５００−１ 空中線、６００ 送受信機、７００ 分配合成回路。

Claims (9)

  1. 第１の多層樹脂基板と、
    前記第１の多層樹脂基板に設けられ、前記第１の多層樹脂基板と電気的に接続される高周波回路と、
    前記高周波回路の前記第１の多層樹脂基板側とは反対側に設けられ、前記高周波回路に接するヒートスプレッダと、
    前記高周波回路及び前記ヒートスプレッダの周囲を覆う樹脂と、
    前記樹脂及びヒートスプレッダを覆う導電膜と
    を備え、
    前記導電膜の内側は、前記ヒートスプレッダに接し、
    前記導電膜は、前記第１の多層樹脂基板のグランドビアホールと電気的に接続されることを特徴とするマイクロ波デバイス。
  2. 第１の多層樹脂基板と、
    前記第１の多層樹脂基板に設けられ、前記第１の多層樹脂基板と電気的に接続される第１の半導体基板と、
    前記第１の半導体基板の前記第１の多層樹脂基板側とは反対側に設けられ、前記第１の半導体基板と電気的に接続される第２の半導体基板と、
    前記第２の半導体基板の前記第１の半導体基板側とは反対側に設けられ、前記第２の半導体基板に接するヒートスプレッダと、
    前記第１の半導体基板、前記第２の半導体基板及び前記ヒートスプレッダの周囲を覆う樹脂と、
    前記樹脂及びヒートスプレッダを覆う導電膜と
    を備え、
    前記導電膜の内側は、前記ヒートスプレッダに接し、
    前記導電膜は、前記第１の多層樹脂基板のグランドビアホールと電気的に接続されることを特徴とするマイクロ波デバイス。
  3. 前記第２の半導体基板には、窒化ガリウムから形成されるトランジスタが設けられることを特徴とする請求項２に記載のマイクロ波デバイス。
  4. 前記第１の半導体基板には、ガリウム砒素から形成される回路が設けられることを特徴とする請求項２に記載のマイクロ波デバイス。
  5. 第２の多層樹脂基板と、
    前記第２の多層樹脂基板に設けられ、前記第２の多層樹脂基板と電気的に接続される請求項１から請求項４の何れか一項に記載のマイクロ波デバイスと、
    前記第２の多層樹脂基板と対向して設けられ、前記マイクロ波デバイスの前記ヒートスプレッダに接する放熱シートと、
    を備えたことを特徴とする空中線。
  6. 前記放熱シートの弾性率は、前記マイクロ波デバイスの弾性率よりも小さいことを特徴とする請求項５に記載の空中線。
  7. 前記放熱シートの前記マイクロ波デバイス側とは反対側に設けられ、前記放熱シートに接する放熱板と、
    前記放熱板の前記放熱シート側とは反対側に設けられ、前記マイクロ波デバイスと電気的に接続される制御基板と
    を備え、
    前記マイクロ波デバイスは、第１のコネクタを介して前記制御基板と相互に接続され、
    前記マイクロ波デバイスは、第２のコネクタを介して制御基板と一体化又は別個に設けられた送受信機と相互に接続されることを特徴とする請求項５又は請求項６に記載の空中線。
  8. 前記第２の多層樹脂基板の前記マイクロ波デバイス側とは反対側に設けられる導電性シャーシと、
    前記導電性シャーシの前記第２の多層樹脂基板側とは反対側に設けられ、複数のアンテナ素子を有するアンテナ基板と
    を備え、
    複数の前記アンテナ素子は、前記マイクロ波デバイスを介して、前記送受信機と相互に接続されることを特徴とする請求項７に記載の空中線。
  9. 前記導電性シャーシの前記第２の多層樹脂基板側の面には、第２の多層樹脂基板に実装された部品を格納する溝部が形成され、
    前記導電性シャーシの前記溝部が形成される側の面は、前記第２の多層樹脂基板のグランド面に接し、
    複数の前記アンテナ素子は、前記導電性シャーシに設けられた高周波コネクタと前記マイクロ波デバイスとを介して、前記送受信機と相互に接続されることを特徴とする請求項８に記載の空中線。
JP2019505820A 2017-03-13 2018-02-22 マイクロ波デバイス及び空中線 Active JP6821008B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017047452 2017-03-13
JP2017047452 2017-03-13
PCT/JP2018/006578 WO2018168391A1 (ja) 2017-03-13 2018-02-22 マイクロ波デバイス及び空中線

Publications (2)

Publication Number Publication Date
JPWO2018168391A1 true JPWO2018168391A1 (ja) 2019-11-07
JP6821008B2 JP6821008B2 (ja) 2021-01-27

Family

ID=63522024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019505820A Active JP6821008B2 (ja) 2017-03-13 2018-02-22 マイクロ波デバイス及び空中線

Country Status (4)

Country Link
US (1) US11205623B2 (ja)
JP (1) JP6821008B2 (ja)
GB (1) GB2574160B (ja)
WO (1) WO2018168391A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
JP7140969B2 (ja) * 2018-10-22 2022-09-22 富士通株式会社 アンテナ一体型増幅器及び通信機
EP3834227B1 (en) * 2018-10-30 2024-09-04 Yangtze Memory Technologies Co., Ltd. Ic package
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
JP2022513730A (ja) 2018-12-07 2022-02-09 長江存儲科技有限責任公司 新規の３ｄ ｎａｎｄメモリデバイスおよびそれを形成する方法
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11756947B2 (en) * 2020-02-06 2023-09-12 Lumileds Llc Light-emitting diode lighting system with wirebonded hybridized device
US11990384B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11575074B2 (en) 2020-07-21 2023-02-07 Lumileds Llc Light-emitting device with metal inlay and top contacts
WO2022045000A1 (ja) * 2020-08-26 2022-03-03 京セラ株式会社 アンテナ装置およびアレイアンテナ
DE102020216456B4 (de) * 2020-12-22 2022-10-13 Infineon Technologies Ag Schaltungsanordnung mit thermischer Schnittstelle
JP7518209B2 (ja) 2020-12-28 2024-07-17 京セラ株式会社 アンテナ装置
CN116568983A (zh) 2020-12-28 2023-08-08 京瓷株式会社 天线装置
WO2022178650A1 (zh) * 2021-02-25 2022-09-01 苏政纬 可屏蔽电磁干扰的电路板制造方法
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
EP4350756A4 (en) 2021-05-26 2024-09-11 Mitsubishi Electric Corp MICROWAVE MODULE AND ANTENNA DEVICE
JPWO2023127091A1 (ja) * 2021-12-28 2023-07-06
WO2024089880A1 (ja) * 2022-10-28 2024-05-02 三菱電機株式会社 半導体装置の製造方法
KR102686915B1 (ko) * 2022-11-18 2024-07-19 주식회사 텔레칩스 멀티 패스 파워 플립 칩 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002138205A (ja) * 2000-11-02 2002-05-14 Polymatech Co Ltd 熱伝導性成形体
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2011216806A (ja) * 2010-04-02 2011-10-27 Denso Corp 電子回路装置
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP5813552B2 (ja) 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法
US10515935B2 (en) * 2012-12-22 2019-12-24 Monolithic 3D Inc. 3D semiconductor device and structure
US10950599B1 (en) * 2014-01-28 2021-03-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10085352B2 (en) * 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9496207B1 (en) * 2015-06-19 2016-11-15 Semiconductor Components Industries, Llc Cascode semiconductor package and related methods
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
JP2018098677A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 送受信モジュール
KR102025906B1 (ko) * 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
US20200059204A1 (en) * 2018-08-14 2020-02-20 Nxp Usa, Inc. Amplifiers with broadband impedance matching and methods of manufacture thereof
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
US11784108B2 (en) * 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002138205A (ja) * 2000-11-02 2002-05-14 Polymatech Co Ltd 熱伝導性成形体
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2011216806A (ja) * 2010-04-02 2011-10-27 Denso Corp 電子回路装置
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
US11205623B2 (en) 2021-12-21
GB2574160A8 (en) 2020-01-29
GB2574160B (en) 2022-04-27
US20210134733A1 (en) 2021-05-06
GB201912749D0 (en) 2019-10-23
WO2018168391A1 (ja) 2018-09-20
JP6821008B2 (ja) 2021-01-27
GB2574160A (en) 2019-11-27

Similar Documents

Publication Publication Date Title
JP6821008B2 (ja) マイクロ波デバイス及び空中線
JP7031004B2 (ja) マイクロ波デバイス及び空中線
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US10512153B2 (en) High frequency circuit
US11328987B2 (en) Waver-level packaging based module and method for producing the same
US9245859B2 (en) Wireless module
WO2020153068A1 (ja) アンテナモジュール及び通信装置
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP5909707B2 (ja) 無線モジュール
JP6139585B2 (ja) 高周波モジュール及びマイクロ波送受信装置
JP2005026263A (ja) 混成集積回路
JP2018129596A (ja) 無線装置
JP6910313B2 (ja) 高周波デバイスおよび空中線
JP6949239B2 (ja) 空中線
JP2000299427A (ja) 高周波集積回路装置
JP6952913B2 (ja) 半導体装置及びアンテナ装置
JP2000133765A (ja) 高周波集積回路装置
JP3760877B2 (ja) 高周波複合部品
JP5720261B2 (ja) 電子回路及び送受信システム
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
JP2004319905A (ja) 高周波集積回路パッケージ及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210105

R150 Certificate of patent or registration of utility model

Ref document number: 6821008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250