[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2018016543A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018016543A1
JPWO2018016543A1 JP2018528841A JP2018528841A JPWO2018016543A1 JP WO2018016543 A1 JPWO2018016543 A1 JP WO2018016543A1 JP 2018528841 A JP2018528841 A JP 2018528841A JP 2018528841 A JP2018528841 A JP 2018528841A JP WO2018016543 A1 JPWO2018016543 A1 JP WO2018016543A1
Authority
JP
Japan
Prior art keywords
region
doping concentration
accumulation
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018528841A
Other languages
English (en)
Other versions
JP6737336B2 (ja
Inventor
洋輔 桜井
洋輔 桜井
勇一 小野澤
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018016543A1 publication Critical patent/JPWO2018016543A1/ja
Application granted granted Critical
Publication of JP6737336B2 publication Critical patent/JP6737336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板と、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の上方に形成され、ドリフト領域よりも高濃度の第１導電型の蓄積領域と、蓄積領域の上方に形成された第２導電型のベース領域と、ベース領域および蓄積領域を貫通して、半導体基板の上面からドリフト領域まで延伸して形成されたゲートトレンチ部とを備え、蓄積領域におけるドーピング濃度の最大値は、ベース領域におけるドーピング濃度の最大値よりも大きい半導体装置を提供する。

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、トレンチゲート構造を有する装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１０−１１４１３６号公報
特許文献２ 特開２００８−２０５０１５号公報
 解決しようとする課題
トレンチゲート構造を有するＩＧＢＴでは、伝導度変調によりコレクタから注入された正孔の密度は、エミッタに近づくにつれて低下する。この結果、キャリア密度がエミッタ側で低くなり、オン抵抗を十分に小さくすることができない。Ｐ型のベース領域の下にＮ型の蓄積領域を設けることで、エミッタ側におけるキャリア密度を向上させることができる。しかし、従来の蓄積領域では正孔の蓄積が十分ではなかった。
一般的開示
本発明の一つの態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体装置は、半導体基板に形成された第１導電型のドリフト領域を備えてよい。半導体装置は、ドリフト領域の上方に形成され、ドリフト領域よりも高濃度の第１導電型の蓄積領域を備えてよい。半導体装置は、蓄積領域の上方に形成された第２導電型のベース領域を備えてよい。半導体装置は、ベース領域および蓄積領域を貫通して、半導体基板の上面からドリフト領域まで延伸して形成されたゲートトレンチ部を備えてよい。蓄積領域におけるドーピング濃度の最大値は、ベース領域におけるドーピング濃度の最大値よりも大きくてよい。
蓄積領域におけるドーピング濃度の最大値は、ベース領域におけるドーピング濃度の最大値の５倍以下であってよい。蓄積領域におけるドーピング濃度の最大値は、ベース領域におけるドーピング濃度の最大値の１．５倍以上であってよい。
蓄積領域のドーピング濃度を半導体基板の深さ方向に積分した積分濃度は、ベース領域のドーピング濃度を半導体基板の深さ方向に積分した積分濃度の４倍以下であってよい。蓄積領域のドーピング濃度を半導体基板の深さ方向に積分した積分濃度は、ベース領域のドーピング濃度を半導体基板の深さ方向に積分した積分濃度より小さくてよい。
蓄積領域の深さ方向におけるドーピング濃度分布は複数のピークを有し、複数のピークのうち、最もベース領域側のピークのドーピング濃度は、最もドリフト領域側のピークのドーピング濃度よりも低くてよい。ベース領域の深さ方向におけるドーピング濃度分布は複数のピークを有してよい。ベース領域のドーピング濃度分布の複数のピークのうち、最も半導体基板の上面側のピークのドーピング濃度は、最も蓄積領域側のピークのドーピング濃度よりも高くてよい。ベース領域の深さ方向における中央よりも上側においてベース領域のドーピング濃度を積分した上側積分濃度が、ベース領域の深さ方向における中央よりも下側においてベース領域のドーピング濃度を積分した下側積分濃度よりも高くてよい。蓄積領域においてドーピング濃度が最大値となる深さ位置は、蓄積領域の深さ方向における中央よりもドリフト領域側であってよい。
半導体装置は、ベース領域および蓄積領域を貫通して、半導体基板の上面からドリフト領域まで延伸して形成されたダミートレンチ部を更に備えてよい。蓄積領域においてダミートレンチ部に隣接する部分のドーピング濃度が、ゲートトレンチ部に隣接する部分のドーピング濃度よりも高くてよい。
蓄積領域の深さ方向における長さは、ベース領域の深さ方向における長さ以下であってよい。蓄積領域の深さ方向における長さは、ゲートトレンチ部が、蓄積領域の下端よりも下側に突出する長さ以下であってよい。
蓄積領域は、横方向に並んだ２つのゲートトレンチ部に挟まれた領域に形成されてよい。蓄積領域の深さ方向における長さは、２つのゲートトレンチ部の横方向の中央部の間隔よりも小さくてよい。蓄積領域の深さ方向のドーピング濃度分布におけるピーク濃度に対応する深さ位置で、横方向に蓄積領域のドーピング濃度を積分した積分値が、蓄積領域の臨界積分濃度の半値より大きくてよい。
ゲートトレンチ部は、ベース領域および蓄積領域を貫通して、半導体基板の上面からドリフト領域まで延伸して形成されたトレンチと、トレンチの内壁に形成された絶縁膜と、トレンチ内において、ベース領域と対向して形成されたゲート導電部と、ゲート導電部の下方に形成され、ゲート導電部と絶縁されたダミー導電部とを有してよい。蓄積領域の少なくとも一部の領域は、ダミー導電部と対向して形成されてよい。蓄積領域は、ドリフト領域と接していてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の断面を示す図である。 半導体基板１０の深さ方向における、ドーピング濃度分布の一例を示す図である。 一つの実施例における、エミッタ領域１２、ベース領域１４、蓄積領域１６およびドリフト領域１８のドーピング濃度および深さ位置を示す図である。 蓄積領域１６におけるドーピング濃度を変化させた各実施例および比較例のドーピング濃度分布の一例を示す図である。 各実施例および比較例の、オン時におけるコレクタエミッタ間電圧Ｖｃｅと、コレクタ電流Ｉｃとの関係を示す図である。 各実施例および比較例の、ゲート電圧がしきい値以下、例えば０Ｖ印加時におけるコレクタエミッタ間電圧Ｖｃｅと、コレクタ電流Ｉｃとの関係を示す図である。 蓄積領域１６における不純物の総ドーズ量を変化させた各実施例および比較例の耐圧の一例を示す図である。 ゲート電圧がしきい値以下、例えば０Ｖ時の、各実施例および比較例の深さ方向における電界強度分布を示している。 半導体装置１００のＦＢＳＯＡ耐量低下現象を示す図である。 蓄積領域１６の深さ方向におけるドーピング濃度分布の他の例を示す図である。 蓄積領域１６の深さ方向におけるドーピング濃度分布の他の例を示す図である。 ベース領域１４の深さ方向におけるドーピング濃度分布の他の例を示す図である。 ベース領域１４の深さ方向におけるドーピング濃度分布の他の例を示す図である。 ゲートトレンチ部４０の近傍を拡大した断面図である。 本発明の他の実施形態に係る半導体装置２００の断面を示す図である。 各トレンチ部に挟まれた蓄積領域１６の、横方向におけるドーピング濃度分布を示す図である。 ゲートトレンチ部４０の他の構造例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。また、基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。各実施形態においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、基板、層、領域等の導電型は、それぞれ逆の極性であってもよい。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書においてドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１は、本発明の一つの実施形態に係る半導体装置１００の断面を示す図である。図１に示す各部材は、図面の紙面と垂直な方向に延伸して形成されている。半導体装置１００は、伝導度変調によりオン抵抗（オン電圧）を低減する装置である。図１には半導体装置１００の一例として、ＩＧＢＴが形成された半導体チップを示している。本例の半導体装置１００は、当該断面において半導体基板１０、層間絶縁膜２６、エミッタ電極２８およびコレクタ電極２４を有する。
半導体基板１０の上面には、層間絶縁膜２６が形成される。層間絶縁膜２６は、例えばリンが添加されたシリケートガラス膜（ＰＳＧ膜）、または、リンおよびボロンが添加されたシリケートガラス膜（ＢＰＳＧ膜）である。
半導体基板１０の上面の上方には、エミッタ電極２８が形成される。本例のエミッタ電極２８は、層間絶縁膜２６の上面に形成される。エミッタ電極２８は、半導体基板１０の上面の一部の領域と接触してよい。本例の層間絶縁膜２６は、半導体基板１０の上面近傍に形成されたエミッタ領域１２を露出させる開口を有する。エミッタ電極２８は、当該開口内にも形成され、エミッタ領域１２と接触する。層間絶縁膜２６は、エミッタ電極２８と、ゲート導電部４４とを絶縁する。
半導体基板１０の下面には、コレクタ電極２４が形成される。エミッタ電極２８およびコレクタ電極２４は、金属等の導電材料で形成される。例えばエミッタ電極２８およびコレクタ電極２４は、アルミニウムを含む導電材料で形成されてよい。また、エミッタ電極２８およびコレクタ電極２４において、絶縁膜の開口内等の微細な領域に形成される部分は、タングステンを含む導電材料で形成されてもよい。本明細書において、基板、層、領域等の各部材のエミッタ電極２８側の面を上面、コレクタ電極２４側の面を下面と称する。また、エミッタ電極２８とコレクタ電極２４とを結ぶ方向を、半導体基板１０の深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等の化合物半導体基板であってもよい。半導体基板１０の内部には、半導体基板１０の上面側から順番に、Ｎ＋型のエミッタ領域１２、Ｐ型のベース領域１４、Ｎ型の蓄積領域１６、Ｎ−型のドリフト領域１８およびＰ＋型のコレクタ領域２２が形成される。また、ドリフト領域１８およびコレクタ領域２２の間には、Ｎ型のバッファ領域２０が形成されてもよい。
本例のドリフト領域１８は、Ｎ−型である。一例として、Ｎ−型の半導体基板１０において、エミッタ領域１２、ベース領域１４、蓄積領域１６、バッファ領域２０およびコレクタ領域２２等が形成されずに残存した領域がドリフト領域１８として機能する。
エミッタ領域１２、蓄積領域１６およびバッファ領域２０は、ドリフト領域１８と同一の導電型を有しており、ドリフト領域１８よりもドーピング濃度が高い。ベース領域１４およびコレクタ領域２２は、ドリフト領域１８とは逆の導電型を有する。ベース領域１４とドリフト領域１８の間に、高濃度の蓄積領域１６を設けることで、コレクタ側からドリフト領域１８に注入された正孔が、半導体基板１０の上面側に抜けることを抑制して、ドリフト領域１８の上面側におけるキャリア密度を高くできる。キャリア密度を高くすることで、半導体装置１００を伝導度変調して、半導体装置１００のオン抵抗を低減できる。
本例の蓄積領域１６は、ドリフト領域１８と接して設けられている。例えば、蓄積領域１６とドリフト領域１８との間には、Ｐ型の領域が形成されていない。
また、コレクタ領域２２とドリフト領域１８との間に、高濃度のバッファ領域２０を設けることで、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２に到達することを抑制できる。つまり本例のバッファ領域２０は、フィールドストップ層として機能する。
また、半導体基板１０の内部には、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、半導体基板１０の上面からドリフト領域１８まで延伸する１以上のゲートトレンチ部４０が形成されている。それぞれのゲートトレンチ部４０は、半導体基板１０の上面からドリフト領域１８まで形成されたトレンチと、当該トレンチの内壁に形成されたゲート絶縁膜４２と、トレンチ内においてゲート絶縁膜４２に囲まれて形成されたゲート導電部４４とを有する。複数のゲートトレンチ部４０は、半導体基板１０の上面においてストライプ状に形成されてよい。図１に示す断面において、２つのゲートトレンチ部４０に挟まれた半導体基板１０の領域には、エミッタ領域１２、ベース領域１４および蓄積領域１６が形成されている。半導体基板１０の上面において、２つのゲートトレンチ部４０に挟まれた領域には、Ｎ＋型のエミッタ領域１２と、Ｐ＋型のコンタクト領域とが設けられてよい。エミッタ領域１２とコンタクト領域とは、図１の紙面と垂直な方向において交互に配置されてよい。エミッタ領域１２は、隣り合う２つのゲートトレンチ部４０にそれぞれ接してよい。図１の紙面と垂直な方向でエミッタ領域１２に接するコンタクト領域も、隣り合う２つのゲートトレンチ部４０にそれぞれ接してよい。
一例としてゲート絶縁膜４２は、トレンチの内壁を熱酸化して形成した酸化膜、または、トレンチの内壁を窒化して形成した窒化膜である。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。一例としてゲート導電部４４は、不純物が添加されたポリシリコンで形成される。ゲート導電部４４の上面は、層間絶縁膜２６で覆われている。ただし、図１に示す断面とは異なる位置において、層間絶縁膜２６にはゲート導電部４４を露出させる開口が形成される。当該開口には、半導体基板１０の上方に形成される金属材料のゲート電極の一部が形成される。これにより、ゲート導電部４４がゲート電極と電気的に接続する。
ゲート導電部４４は、少なくとも隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。本例のゲート導電部４４は、蓄積領域１６の下面よりも、半導体基板１０の下面側に突出する部分を有する。
図２Ａは、半導体基板１０の深さ方向における、ドーピング濃度分布の一例を示す図である。図２Ａにおいて横軸は、半導体基板１０の上面からの深さを示しており、縦軸は、単位体積当たりのドーピング濃度を対数で示している。
また、図２Ａにおいては、図１におけるＡ−Ａ断面のように、エミッタ領域１２、ベース領域１４、蓄積領域１６およびドリフト領域１８におけるドーピング濃度分布を示している。図２Ａにおいては、エミッタ領域１２とベース領域１４との境界の深さをＤ１、ベース領域１４と蓄積領域１６との境界の深さをＤ２、蓄積領域１６とドリフト領域１８との境界の深さをＤ３としている。深さＤ１、Ｄ２、Ｄ３は、半導体基板１０の上面からの深さを指す。
本例では、蓄積領域１６におけるドーピング濃度の最大値Ｐ２は、ベース領域１４におけるドーピング濃度の最大値Ｐ１よりも大きい。これにより、蓄積領域１６におけるキャリア蓄積効果が向上して、オン抵抗を低減できる。
図２Ｂは、一つの実施例における、エミッタ領域１２、ベース領域１４、蓄積領域１６およびドリフト領域１８のドーピング濃度および深さ位置を示す図である。本例のエミッタ領域１２は、半導体基板１０の上面近傍（すなわち、深さ０μｍ近傍）で最大のドーピング濃度を示す。本例におけるエミッタ領域１２のドーピング濃度の最大値は、１．０×１０２０／ｃｍ３以上である。
本実施例において、エミッタ領域１２およびベース領域１４の境界位置は、半導体基板１０の上面から０．５μｍ以上、１μｍ以下の範囲内に配置されている。本実施例において、ベース領域１4のドーピング濃度の最大値は、５．０×１０１６／ｃｍ３以上、５．０×１０１７／ｃｍ３以下である。本実施例において、ベース領域１４のドーピング濃度が最大となる深さ位置は、半導体基板１０の上面から０．８μｍ以上、１．８μｍ以下の範囲内に配置されている。
本実施例において、ベース領域１４および蓄積領域１６の境界位置は、半導体基板１０の上面から１．５μｍ以上、２．５μｍ以下の範囲内に配置されている。本実施例において、蓄積領域１６のドーピング濃度の最大値は、５．０×１０１７／ｃｍ３以上、５．０×１０１８／ｃｍ３以下である。本実施例において、蓄積領域１６のドーピング濃度が最大となる深さ位置は、半導体基板１０の上面から２μｍ以上、３μｍ以下の範囲内に配置されている。
本実施例において、蓄積領域１６およびドリフト領域１８の境界位置は、半導体基板１０の上面から３μｍ以上、４μｍ以下の範囲内に配置されている。本実施例においてドリフト領域１８は概ね一定のドーピング濃度を有する。本実施例においてドリフト領域１８のドーピング濃度は、５．０×１０１３／ｃｍ３以上、５．０×１０１４／ｃｍ３以下である。
図３は、蓄積領域１６におけるドーピング濃度を変化させた各実施例および比較例のドーピング濃度分布の一例を示す図である。図３において横軸は、半導体基板１０の上面からの深さを示しており、縦軸は、単位体積当たりのドーピング濃度を対数で示している。各実施例において、ベース領域１４のドーピング濃度の最大値Ｐ１は同一である。一例としてベース領域１４のドーピング濃度の最大値Ｐ１は、１．０×１０１７／ｃｍ３以上、５．０×１０１７／ｃｍ３以下程度である。
第１実施例における蓄積領域１６−１のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の１．７倍程度である。第２実施例における蓄積領域１６−２のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の３倍程度である。第３実施例における蓄積領域１６−３のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の５倍程度である。第４実施例における蓄積領域１６−４のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の７倍程度である。第５実施例における蓄積領域１６−５のドーピング濃度の最大値は、ベース領域のドーピング濃度の最大値の１０倍程度である。比較例における蓄積領域１１６のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の０．２倍程度である。
図４は、各実施例および比較例の、オン時におけるコレクタエミッタ間電圧Ｖｃｅと、コレクタ電流Ｉｃとの関係を示す図である。図４に示すように、各実施例におけるオン電圧（Ｖｃｅ）が、同一のコレクタ電流Ｉｃを流した場合の比較例（１１６）のオン電圧よりも小さくなっていることがわかる。蓄積領域１６のドーピング濃度の最大値が大きくなるほど、オン電圧は低下する。蓄積領域１６におけるドーピング濃度の最大値は、ベース領域１４におけるドーピング濃度の最大値の１．５倍以上であってよく、２倍以上であってもよい。
図５は、各実施例および比較例の、ゲート電圧がしきい値以下、例えば０Ｖにおけるコレクタエミッタ間電圧Ｖｃｅと、コレクタ電流Ｉｃとの関係を示す図である。図５においてコレクタ電流Ｉｃが急峻に立ち上がる電圧が、半導体装置１００の耐圧を示す。図５における縦軸および横軸は、図４における縦軸および横軸とはオーダーが異なる。例えば、図４における横軸の最大値は数Ｖ程度であるのに対し、図５における横軸の最大値は数百Ｖから数千Ｖ程度である。
図５に示すように、蓄積領域１６のドーピング濃度の最大値が大きくなりすぎると、耐圧が急激に低下する。図５の例では、第５実施例（１６−５）程度にドーピング濃度の最大値を大きくすると、半導体装置１００の耐圧が非常に小さくなる。このため、蓄積領域１６のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の７倍以下であってよい。
第４実施例（１６−４）においても、比較的に耐圧が小さくなっている。このため、蓄積領域１６のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の５倍以下であってもよい。また、第１実施例（１６−１）および第２実施例（１６−２）では、耐圧の低下がほとんど見られない。このため、蓄積領域１６のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値の３倍以下であってもよい。
図６は、蓄積領域１６における不純物の総ドーズ量を変化させた各実施例および比較例の耐圧の一例を示す図である。図６における耐圧は、図５に示したグラフにおいて、コレクタ電流Ｉｃが急峻に立ち上がるコレクタエミッタ間電圧Ｖｃｅを指す。図６における横軸は、総ドーズ量を対数で示している。例えば１．０Ｅ（Ａ）は、１．０×１０Ａを示している。
各実施例において、ベース領域１４の不純物の総ドーズ量は一定である。一例としてベース領域１４の不純物の総ドーズ量は、５．０×１０１２／ｃｍ２以上、５．０×１０１３／ｃｍ２以下である。一例として、図６の横軸において、Ａ＝１２であってよい。なお、ベース領域１４における総ドーズ量は、ベース領域１４におけるドーピング濃度を半導体基板１０の深さ方向に積分した積分濃度に対応する。例えば、積分濃度は、総ドーズ量に所定の活性化率を乗じた値に対応する。活性化率は、半導体基板１０に添加された不純物イオンがドナーまたはアクセプタ化する割合を示す。同様に、蓄積領域１６における総ドーズ量は、蓄積領域１６におけるドーピング濃度を、ベース領域１４との境界からドリフト領域１８との境界まで、半導体基板１０の深さ方向に積分した積分濃度に対応する。
実施例ａの蓄積領域１６−ａにおける総ドーズ量は、ベース領域１４における総ドーズ量の半分程度である。実施例ｂの蓄積領域１６−ｂにおける総ドーズ量は、ベース領域１４における総ドーズ量の１．２倍程度である。実施例ｃの蓄積領域１６−ｃにおける総ドーズ量は、ベース領域１４における総ドーズ量の２倍程度である。実施例ｄの蓄積領域１６−ｄにおける総ドーズ量は、ベース領域１４における総ドーズ量の２．５倍程度である。実施例ｅの蓄積領域１６−ｅにおける総ドーズ量は、ベース領域１４における総ドーズ量の４倍程度である。実施例ｆの蓄積領域１６−ｆにおける総ドーズ量は、ベース領域１４における総ドーズ量の５倍程度である。実施例ｇの蓄積領域１６−ｇにおける総ドーズ量は、ベース領域１４における総ドーズ量の７倍程度である。比較例の蓄積領域１１６における総ドーズ量は、ベース領域１４における総ドーズ量の１／４程度である。
実施例ｆ（１６−ｆ）における耐圧は、実施例ｅ（１６−ｅ）の耐圧に比べて大きく減少している。このため、蓄積領域１６における総ドーズ量は、ベース領域１４における総ドーズ量の４倍以下であることが好ましい。同様に、蓄積領域１６のドーピング濃度を深さ方向に積分した積分濃度は、ベース領域１４における積分濃度の４倍以下であることが好ましい。
なお、蓄積領域１６における総ドーズ量は、ベース領域１４における総ドーズ量の０．５倍以上であってよく、１倍以上であってよく、２倍以上であってもよい。ただし、蓄積領域１６におけるドーピング濃度の最大値は、ベース領域１４におけるドーピング濃度の最大値よりも高い。これにより、蓄積領域１６におけるドーピング濃度を高めてオン抵抗を低減しつつ、耐圧低下を抑制できる。
また、実施例ａからｄ（１６−ａから１６−ｄ）においては、耐圧の低下がより小さい。このため、蓄積領域１６における総ドーズ量は、ベース領域１４における総ドーズ量の２．５倍以下であってよい。同様に、蓄積領域１６のドーピング濃度を深さ方向に積分した積分濃度は、ベース領域１４における積分濃度の２．５倍以下であってよい。これにより、耐圧低下を更に抑制して、オン抵抗を低減できる。
また、実施例ａ（１６−ａ）の耐圧は、比較例（１１６）の耐圧とほとんど同一である。一方、実施例ｂ（１６−ｂ）の耐圧は、わずかではあるが、比較例（１１６）の耐圧と比べて下がっている。このため、蓄積領域１６における総ドーズ量は、ベース領域１４における総ドーズ量より少なくてもよい。同様に、蓄積領域１６のドーピング濃度を深さ方向に積分した積分濃度は、ベース領域１４における積分濃度より小さくてよい。これにより、耐圧を低下させずに、オン抵抗を低減できる。
図７は、ゲート電圧がしきい値以下、例えば０Ｖ時の、各実施例および比較例の深さ方向における電界強度分布を示している。図７では、実施例ｄ〜ｇの電界強度分布６０−ｄ〜６０−ｇを示しているが、実施例ａ〜ｃの電界強度分布６０−ａ〜６０−ｃは、比較例の電界強度分布６２と、実施例ｄの電界強度分布６０−ｄとの間の分布になる。
蓄積領域１６における総ドーズ量が、ベース領域１４における総ドーズ量より十分大きくなると、蓄積領域１６が空乏化されづらくなる。このため図７に示すように、蓄積領域１６とベース領域１４との界面（深さＤ２）に電界が集中して、耐圧が低下する。上述したように、蓄積領域１６における総ドーズ量は、耐圧が確保できる範囲で設定することが好ましい。一例として、蓄積領域１６とベース領域１４との界面における電界が、ゲートトレンチ部４０の下端における電界よりも小さくなるように、蓄積領域１６における総ドーズ量を設定してよい。
図８は、半導体装置１００のＦＢＳＯＡ（Ｆｏｒｗａｒｄ Ｂｉａｓ Ｓａｆｅ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ）耐量低下現象を示す図である。図８は、オン動作時におけるＶｃｅ−Ｉｃ特性を示す。図８の特性６４は、通常の半導体装置１００の特性であって、動耐圧が低下していない場合を示し、特性６６は、動耐圧が低下した場合の半導体装置の特性を示す。動耐圧とは、ゲート・エミッタ間に、ゲート閾値（Ｖｔｈ）以上の電圧（Ｖｇｅ）を印加させた状態でコレクタ・エミッタ間に電圧を印加するときに、コレクタ・エミッタ間に所定の電流が流れたときの、コレクタ・エミッタ間電圧Ｖｃｅと定義する。ゲート閾値以上の電圧をゲートに印加させた状態でコレクタ・エミッタ間に電圧を印加するときに、アバランシェが発生すると、アバランシェ電流がＩｃに重畳され、半導体装置の動耐圧が低下する。蓄積領域１６における総ドーズ量を増大させると、ベース領域１４と蓄積領域１６との界面Ｄ２におけるアバランシェが発生しやすくなる。その結果、低いＶｃｅでコレクタ・エミッタ間電流Ｉｃが増加し、特性６６のように動耐圧が低下する。すなわち、ＦＢＳＯＡ耐量が低下する。
図９は、蓄積領域１６の深さ方向におけるドーピング濃度分布の他の例を示す図である。図９は、Ｎ型不純物の濃度分布を示している。本例の蓄積領域１６におけるドーピング濃度分布は、複数のピーク５０を有する。図９では、２つのピーク５０−１および５０−２を示している。ピーク５０は、深さ方向におけるドーピング濃度分布において、ドーピング濃度が極大値となる位置を示す。
複数のピーク５０のうち、最もベース領域１４側のピーク５０−１のドーピング濃度Ｐ２１は、最もドリフト領域１８側のピーク５０−２のドーピング濃度Ｐ２２よりも低い。ドーピング濃度Ｐ２２は、ドーピング濃度Ｐ２１の半分以下であってよい。本例において、ベース領域１４と蓄積領域１６との境界位置Ｄ２におけるＮ型不純物の濃度Ｂ１は、ドリフト領域１８におけるＮ型不純物の濃度Ｂ２よりも高い。
ピーク５０−１は、蓄積領域１６の深さ方向における中央（すなわち、境界位置Ｄ２および境界位置Ｄ３の間の中央）よりもベース領域１４側に配置されてよい。ピーク５０−２は、蓄積領域１６の深さ方向における中央よりもドリフト領域１８側に配置されてよい。
本例のように、ピーク５０−１のドーピング濃度Ｐ２１を、ピーク５０−２のドーピング濃度Ｐ２２よりも低くすることで、ベース領域１４と蓄積領域１６との境界近傍における電界集中を緩和することができる。これにより、蓄積領域１６のドーピング濃度を高くしてオン電圧を下げつつ、半導体装置１００の耐圧低下を抑制できる。さらに、動耐圧の低下も抑制できる。
図１０は、蓄積領域１６の深さ方向におけるドーピング濃度分布の他の例を示す図である。本例の蓄積領域１６は、深さ方向における中央よりも上側においてドーピング濃度を積分した上側積分濃度が、深さ方向における中央よりも下側においてドーピング濃度を積分した下側積分濃度よりも低い。
つまり、蓄積領域１６は、ベース領域１４側のドーピング濃度が、ドリフト領域１８側のドーピング濃度よりも低い。このようなドーピング濃度分布によっても、ベース領域１４と蓄積領域１６との境界近傍における電界集中を緩和することができる。
一例として、蓄積領域１６の深さ方向におけるドーピング濃度分布は、単一のピーク５０を有する。ピーク５０の深さ位置Ｄ５は、蓄積領域１６の深さ方向における中央よりも、ドリフト領域１８側に配置されてよい。本例において、ベース領域１４と蓄積領域１６との境界位置Ｄ２におけるＮ型不純物の濃度は、ドリフト領域１８におけるＮ型不純物の濃度よりも高い。これにより、蓄積領域１６のドーピング濃度を高くしてオン電圧を下げつつ、半導体装置１００の耐圧低下を抑制できる。さらに、動耐圧の低下も抑制できる。
図１１は、ベース領域１４の深さ方向におけるドーピング濃度分布の他の例を示す図である。図１１は、Ｐ型不純物の濃度分布を示している。本例のベース領域１４におけるドーピング濃度分布は、複数のピーク５２を有する。図１１では、２つのピーク５２−１および５２−２を示している。
複数のピーク５２のうち、最も半導体基板１０の上面側のピーク５２−１のドーピング濃度Ｐ１１は、最も蓄積領域１６側のピーク５２−２のドーピング濃度Ｐ１２よりも高い。ドーピング濃度Ｐ１２は、ドーピング濃度Ｐ１１の半分以下であってよい。
ピーク５２−１は、ベース領域１４の深さ方向における中央（すなわち、境界位置Ｄ１および境界位置Ｄ２の間の中央）よりも半導体基板１０の上面側に配置されてよい。ピーク５２−２は、ベース領域１４の深さ方向における中央よりも蓄積領域１６側に配置されてよい。
本例のように、ピーク５２−２のドーピング濃度Ｐ１２を、ピーク５２−１のドーピング濃度Ｐ１１よりも低くすることで、ベース領域１４と蓄積領域１６との境界近傍における電界集中を緩和することができる。これにより、蓄積領域１６のドーピング濃度を高くしてオン電圧を下げつつ、半導体装置１００の耐圧低下を抑制できる。さらに、動耐圧の低下も抑制できる。
図１２は、ベース領域１４の深さ方向におけるドーピング濃度分布の他の例を示す図である。本例のベース領域１４は、深さ方向における中央よりも上側においてドーピング濃度を積分した上側積分濃度が、深さ方向における中央よりも下側においてドーピング濃度を積分した下側積分濃度よりも高い。
つまり、ベース領域１４は、蓄積領域１６側のドーピング濃度が、半導体基板１０の上面側のドーピング濃度よりも低い。このようなドーピング濃度分布によっても、ベース領域１４と蓄積領域１６との境界近傍における電界集中を緩和することができる。
一例として、ベース領域１４の深さ方向におけるドーピング濃度分布は、単一のピーク５２を有する。ピーク５２の深さ位置Ｄ６は、ベース領域１４の深さ方向における中央よりも、半導体基板１０の上面側に配置されてよい。なお、図１１および図１２に示したベース領域１４のそれぞれのドーピング濃度分布は、図１から図１０に示した蓄積領域１６のそれぞれのドーピング濃度分布と組み合わせることができる。
図１３は、ゲートトレンチ部４０の近傍を拡大した断面図である。本例では、２つのゲートトレンチ部４０における中央部の間隔をＷ１、２つのゲートトレンチ部４０に挟まれたメサ領域の幅をＷ２、半導体基板１０の上面から深さ方向におけるエミッタ領域１２とベース領域１４との境界Ｄ１までの長さをＬ１、境界Ｄ１からベース領域１４と蓄積領域１６との境界までの長さをＬ２、境界Ｄ２から蓄積領域１６とドリフト領域１８との境界Ｄ３までの長さをＬ３、蓄積領域１６の下面よりも下側に突出するゲートトレンチ部４０の長さをＬ４とする。
上述したように、蓄積領域１６におけるドーピング濃度の最大値を高くすることで、半導体装置１００のオン抵抗およびオン電圧を小さくすることができる。一方で、蓄積領域１６における総ドーズ量を多くしすぎると、半導体装置１００の耐圧、動耐圧が低下する。このため、蓄積領域１６の長さＬ３が小さい方が、半導体装置１００の耐圧低下および動耐圧低下の抑制と、オン抵抗等の低減を両立しやすい。
一例として蓄積領域１６の長さＬ３は、エミッタ領域１２およびベース領域１４の長さの和Ｌ１＋Ｌ２以下である。蓄積領域１６の長さＬ３は、ベース領域１４の長さＬ２以下であってもよい。また、蓄積領域１６の長さＬ３は、ゲートトレンチ部４０の突出部の長さＬ４以下であってよく、Ｌ４の半分以下であってもよい。ただし、蓄積領域１６は、キャリア蓄積効果が生じる程度の長さを有する。一例として蓄積領域１６の長さＬ３は、ベース領域１４の長さＬ２の半分以上である。
蓄積領域１６の長さＬ３は、横方向に並んだ２つのゲートトレンチ部４０の横方向の中央部の間隔Ｗ１よりも小さくてよい。蓄積領域１６の長さＬ３は、ゲートトレンチ部４０の幅（Ｗ１−Ｗ２）よりも小さくてよい。また、メサ幅Ｗ２は、ゲートトレンチ部４０の幅（Ｗ１−Ｗ２）より小さくてよい。また、蓄積領域１６の長さＬ３は、メサ幅Ｗ２よりも小さくてよい。
また、蓄積領域１６について、２つのゲートトレンチ部４０に挟まれた区間で、蓄積領域１６の深さ方向のドーピング濃度分布におけるピーク濃度に対応する深さ位置で、横方向に蓄積領域１６のドーピング濃度を積分した積分値Ａが、蓄積領域１６の臨界積分濃度ｎｃの半値より大きくてよい。さらに積分値Ａが、臨界積分濃度ｎｃより大きくてよい。さらにまた、積分値Ａが、臨界積分濃度ｎｃの１０倍より大きくてよい。さらにまた、積分値Ａが、臨界積分濃度ｎｃの３０倍より大きくてよい。
ここで臨界積分濃度とは、以下の通りである。アバランシェ降伏が発生する電界強度の値は、臨界電界強度（Ｃｒｉｔｉｃａｌ Ｅｌｅｃｔｒｉｃ Ｆｉｅｌｄ Ｓｔｒｅｎｇｔｈ）と呼ばれる。アバランシェ降伏は、半導体の構成元素と、半導体にドーピングされた不純物と、不純物の濃度とに依存する。ドナー濃度をＮＤ、臨界電界強度をＥＣとすると、シリコン（Ｓｉ）におけるインパクトイオン化係数を用いてイオン化積分をすると、臨界電界強度ＥＣは数式１で表される。
Figure 2018016543
数式１からわかるように、ドナー濃度ＮＤが決まれば、臨界電界強度ＥＣは定まる。また、ポアソンの式は、１次元方向（ｘ方向とする）のみを考慮した場合、数式２で表される。
Figure 2018016543
 ここで、ｑは電荷素量（１．０６２×１０１５［Ｃ］）、ε０は真空の誘電率（８．８５４×１０−１４［Ｆ／ｃｍ］）、εｒは物質の比誘電率である。シリコンの場合は、εｒ＝１１．９である。ｐは正孔濃度、ｎは電子濃度、ＮＡはアクセプタ濃度である。
片側階段接合でｎ型層のみを考慮するのでアクセプタが存在しない（ＮＡ＝０）とする。さらに、正孔および電子が存在しない完全空乏化された（ｎ＝ｐ＝０）空乏層を仮定すると、数式２を深さｘで積分すれば、数式３が得られる。
Figure 2018016543
 ｐｎ接合の位置を原点０、ｎ型層においてｐｎ接合とは反対側の位置における空乏層の端部の位置をｘ０とする。そして、空乏層全体を０からｘ０で積分すると、数式３のＥは、電界強度分布の最大値となる。これをＥｍとすると、Ｅｍは数式４で表される。
Figure 2018016543
電界強度分布の最大値Ｅｍが、臨界電界強度Ｅｃに達したとすると、数式４は数式５で表される。
Figure 2018016543
 数式５は、両辺とも定数である。数式５の右辺は、ｎ型層において完全空乏化した範囲であるので、本明細書において記載した定義より、臨界積分濃度ｎｃと表す。これにより次の数式６を得る。数式６は、臨界積分濃度ｎｃと臨界電界強度Ｅｃとの対応を示す。このように、臨界積分濃度ｎｃは、臨界電界強度Ｅｃに対応する定数となる。
Figure 2018016543
なお、上記計算においては、ドナー濃度ＮＤはｎ型層のｘ方向の濃度分布が一様であると仮定している。臨界電界強度Ｅｃはｎ型層のドナー濃度ＮＤに依存するので（数式５）、臨界積分濃度ｎｃもｎ型層のドナー濃度にＮＤに依存する。ドナー濃度ＮＤが１×１０１３（／ｃｍ３）から１×１０１５（／ｃｍ３）の範囲では、臨界積分濃度ｎｃは１．１×１０１２（／ｃｍ３）から２．０×１０１２（／ｃｍ２）となる。ドナー濃度が数桁に亘る濃度範囲であることを踏まえると、臨界積分濃度ｎｃはほぼ定数であると見なすことができる。
例えば、実施形態の半導体装置１００の定格電圧が１２００Ｖの例では、ベース領域１４のドナー濃度ＮＤを６．１×１０１３（／ｃｍ３）とすると、数式６から臨界積分濃度ｎｃは約１．４×１０１２（／ｃｍ２）と評価できる。また、定格電圧が６００Ｖの例では、ベース領域１４のドナー濃度ＮＤを１．４×１０１４（／ｃｍ３）とすると、数式６から臨界積分濃度ｎｃは約１．５５×１０１２（／ｃｍ２）と評価できる。また、上述の臨界総不純物量の議論は、シリコンに限らず、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイアモンド、酸化ガリウム（Ｇａ２Ｏ３）等のワイドバンドギャップ半導体にも適用可能である。すなわち、数式１を導出するためにはインパクトイオン化係数に、数式２においては比誘電率に、各物質の値を用いればよい。
Ｌ４がＬ３より十分長い場合、コレクタ・エミッタ間電圧がゼロのときに、２つのゲートトレンチ部４０で挟まれかつ深さがＬ４で示されるドリフト領域１８に広がる空乏層の横方向の幅Ｂは、フラットバンド電圧で決まる値となる。そこで、当該空乏層の幅Ｂよりも、Ｗ２の半値が小さければ、Ｌ４で示されるドリフト領域１８は、コレクタ・エミッタ間電圧がゼロでも十分空乏化できる。これによって、ベース領域１４と蓄積領域１６とのｐｎ接合の電界強度も十分低くできる。
図１４は、本発明の他の実施形態に係る半導体装置２００の断面を示す図である。半導体装置２００は、半導体装置１００の構成における一部のゲートトレンチ部４０に代えて、ダミートレンチ部３０を備える。他の構成は、半導体装置１００と同一である。
ダミートレンチ部３０は、ゲートトレンチ部４０と同様の構造を有する。ダミートレンチ部３０は、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、半導体基板１０の上面からドリフト領域１８まで延伸して形成されている。ダミートレンチ部３０は、トレンチ内壁に形成されたダミー絶縁膜３２およびダミー導電部３４を有する。ただし、ダミー導電部３４は、エミッタ電極２８と電気的に接続される。
一部のゲートトレンチ部４０に代えてダミートレンチ部３０を設けることで、電子注入促進効果（ＩＥ効果）が生じて、オン抵抗が低下する。ダミートレンチ部３０とゲートトレンチ部４０は交互に配置されてよい。２つのゲートトレンチ部４０の間には、２以上のダミートレンチ部３０が配置されてもよい。図１４においては、ダミートレンチ部３０およびゲートトレンチ部４０が配列されている方向を横方向とする。横方向は、深さ方向と垂直であり、且つ、半導体基板１０の上面においてストライプ状に形成された各トレンチ部が延伸する方向と垂直である。
図１５は、各トレンチ部に挟まれた蓄積領域１６の、横方向におけるドーピング濃度分布の一例を示す図である。本例の蓄積領域１６において、ダミートレンチ部３０に隣接する部分のドーピング濃度が、ゲートトレンチ部４０に隣接する部分のドーピング濃度よりも高い。蓄積領域１６において、ダミートレンチ部３０に隣接する部分のドーピング濃度は、ゲートトレンチ部４０に隣接する部分のドーピング濃度の２倍以上であってよい。
一例として、２つのダミートレンチ部３０に挟まれる蓄積領域１６における横方向のドーピング濃度分布の傾きは、ダミートレンチ部３０とゲートトレンチ部４０に挟まれる蓄積領域１６における横方向のドーピング濃度分布の傾きよりも小さい。ダミートレンチ部３０とゲートトレンチ部４０に挟まれる蓄積領域１６における横方向のドーピング濃度は、連続的に変化することが好ましい。
ゲートトレンチ部４０に隣接する蓄積領域１６の部分のドーピング濃度を低くすることで、蓄積領域１６とベース領域１４との界面のうち、ゲートトレンチ部４０に隣接する部分における電界集中を緩和できる。これにより、半導体装置１００の耐圧を向上させることができる。
図１６は、ゲートトレンチ部４０の他の構造例を示す図である。ゲートトレンチ部４０以外の構成は、図１から図１５において説明したいずれかの態様の半導体装置１００と同様である。図１６においては、半導体装置２００におけるゲートトレンチ部４０を示しているが、半導体装置１００におけるゲートトレンチ部４０も同様の構造を有してよい。
本例のゲートトレンチ部４０は、ゲート導電部４４の下方に形成されたダミー導電部３４を更に備える。ダミー導電部３４は、例えば不純物が添加されたポリシリコンで形成される。ダミー導電部３４は、エミッタ電極２８と電気的に接続されることが好ましい。このような構成により、ゲートトレンチ部４０の下端部における電界集中を緩和することができる。
蓄積領域１６の少なくとも一部の領域は、ダミー導電部３４と対向して形成される。本例において、蓄積領域１６の大部分は、ダミー導電部３４と対向して形成される。蓄積領域１６の深さ方向における半分以上の領域がダミー導電部３４と対向して形成されてよく、３／４以上の領域がダミー導電部３４と対向して形成されてもよい。
ダミー導電部３４は、蓄積領域１６の下面よりも下側に突出する部分を有する。ダミー導電部３４の深さ方向における半分以上の部分が、蓄積領域１６よりも下側に突出してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２４・・・コレクタ電極、２６・・・層間絶縁膜、２８・・・エミッタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ピーク、５２・・・ピーク、６０・・・電界強度分布、６２・・・電界強度分布、６４・・・特性、６６・・・特性、１００・・・半導体装置、１１６・・・蓄積領域、２００・・・半導体装置

Claims (16)

  1. 半導体基板と、
    前記半導体基板に形成された第１導電型のドリフト領域と、
    前記ドリフト領域の上方に形成され、前記ドリフト領域よりも高濃度の第１導電型の蓄積領域と、
    前記蓄積領域の上方に形成された第２導電型のベース領域と、
    前記ベース領域および前記蓄積領域を貫通して、前記半導体基板の上面から前記ドリフト領域まで延伸して形成されたゲートトレンチ部と
    を備え、
    前記蓄積領域におけるドーピング濃度の最大値は、前記ベース領域におけるドーピング濃度の最大値よりも大きい半導体装置。
  2. 前記蓄積領域におけるドーピング濃度の最大値は、前記ベース領域におけるドーピング濃度の最大値の５倍以下である
    請求項１に記載の半導体装置。
  3. 前記蓄積領域におけるドーピング濃度の最大値は、前記ベース領域におけるドーピング濃度の最大値の１．５倍以上である
    請求項１または２に記載の半導体装置。
  4. 前記蓄積領域のドーピング濃度を前記半導体基板の深さ方向に積分した積分濃度は、前記ベース領域のドーピング濃度を前記半導体基板の深さ方向に積分した積分濃度の４倍以下である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記蓄積領域のドーピング濃度を前記半導体基板の深さ方向に積分した積分濃度は、前記ベース領域のドーピング濃度を前記半導体基板の深さ方向に積分した積分濃度より小さい
    請求項４に記載の半導体装置。
  6. 前記蓄積領域の深さ方向におけるドーピング濃度分布は複数のピークを有し、
    前記複数のピークのうち、最も前記ベース領域側のピークのドーピング濃度は、最も前記ドリフト領域側のピークのドーピング濃度よりも低い
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記ベース領域の深さ方向におけるドーピング濃度分布は複数のピークを有し、
    前記ベース領域のドーピング濃度分布の複数のピークのうち、最も前記半導体基板の上面側のピークのドーピング濃度は、最も前記蓄積領域側のピークのドーピング濃度よりも高い
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記ベース領域の深さ方向における中央よりも上側において前記ベース領域のドーピング濃度を積分した上側積分濃度が、前記ベース領域の深さ方向における中央よりも下側において前記ベース領域のドーピング濃度を積分した下側積分濃度よりも高い
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記蓄積領域においてドーピング濃度が最大値となる深さ位置は、前記蓄積領域の深さ方向における中央よりも前記ドリフト領域側である
    請求項１から５のいずれか一項に記載の半導体装置。
  10. 前記ベース領域および前記蓄積領域を貫通して、前記半導体基板の上面から前記ドリフト領域まで延伸して形成されたダミートレンチ部を更に備え、
    前記蓄積領域において前記ダミートレンチ部に隣接する部分のドーピング濃度が、前記ゲートトレンチ部に隣接する部分のドーピング濃度よりも高い
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記蓄積領域の深さ方向における長さは、前記ベース領域の深さ方向における長さ以下である
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記蓄積領域の深さ方向における長さは、前記ゲートトレンチ部が、前記蓄積領域の下端よりも下側に突出する長さ以下である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記蓄積領域は、横方向に並んだ２つの前記ゲートトレンチ部に挟まれた領域に形成され、
    前記蓄積領域の深さ方向における長さは、２つの前記ゲートトレンチ部の横方向の中央部の間隔よりも小さい
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記蓄積領域は、横方向に並んだ２つの前記ゲートトレンチ部に挟まれた領域に形成され、
    前記蓄積領域の深さ方向のドーピング濃度分布におけるピーク濃度に対応する深さ位置で、横方向に前記蓄積領域のドーピング濃度を積分した積分値が、前記蓄積領域の臨界積分濃度の半値より大きい
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記ゲートトレンチ部は、
    前記ベース領域および前記蓄積領域を貫通して、前記半導体基板の上面から前記ドリフト領域まで延伸して形成されたトレンチと、
    前記トレンチの内壁に形成された絶縁膜と、
    前記トレンチ内において、前記ベース領域と対向して形成されたゲート導電部と、
    前記ゲート導電部の下方に形成され、前記ゲート導電部と絶縁されたダミー導電部と
    を有し、
    前記蓄積領域の少なくとも一部の領域は、前記ダミー導電部と対向して形成される
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記蓄積領域は、前記ドリフト領域と接している
    請求項１から１５のいずれか一項に記載の半導体装置。
JP2018528841A 2016-07-19 2017-07-19 半導体装置 Active JP6737336B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016141284 2016-07-19
JP2016141284 2016-07-19
PCT/JP2017/026160 WO2018016543A1 (ja) 2016-07-19 2017-07-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018016543A1 true JPWO2018016543A1 (ja) 2018-10-11
JP6737336B2 JP6737336B2 (ja) 2020-08-05

Family

ID=60992574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018528841A Active JP6737336B2 (ja) 2016-07-19 2017-07-19 半導体装置

Country Status (3)

Country Link
US (1) US10651302B2 (ja)
JP (1) JP6737336B2 (ja)
WO (1) WO2018016543A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP7264263B2 (ja) 2019-09-13 2023-04-25 富士電機株式会社 半導体装置
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP2023044189A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127286A (ja) * 1999-10-27 2001-05-11 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2002533936A (ja) * 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5261137B2 (ja) 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
JP2014022708A (ja) 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
KR101388706B1 (ko) 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533936A (ja) * 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2001127286A (ja) * 1999-10-27 2001-05-11 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US10651302B2 (en) 2020-05-12
US20180301550A1 (en) 2018-10-18
WO2018016543A1 (ja) 2018-01-25
JP6737336B2 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP6780777B2 (ja) 半導体装置
US9159722B2 (en) Semiconductor device
JP6708269B2 (ja) 半導体装置
US10083957B2 (en) Semiconductor device
JP2016167519A (ja) 半導体装置
JP6737336B2 (ja) 半導体装置
JP6733739B2 (ja) 半導体装置
JP6805655B2 (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP7222180B2 (ja) 半導体装置
CN114846622A (zh) 半导体装置
US10910486B2 (en) Semiconductor device
JP6283709B2 (ja) 半導体装置
US10707300B2 (en) Semiconductor device
JP2022120620A (ja) 半導体装置およびその製造方法
US11942535B2 (en) Semiconductor device
JP2020123607A (ja) 半導体装置
JP7156425B2 (ja) 半導体装置
JP2019165065A (ja) 半導体装置
JP6754310B2 (ja) 半導体装置
CN113921587A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250