[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6381984A - 多結晶半導体ダイオ−ド - Google Patents

多結晶半導体ダイオ−ド

Info

Publication number
JPS6381984A
JPS6381984A JP22615386A JP22615386A JPS6381984A JP S6381984 A JPS6381984 A JP S6381984A JP 22615386 A JP22615386 A JP 22615386A JP 22615386 A JP22615386 A JP 22615386A JP S6381984 A JPS6381984 A JP S6381984A
Authority
JP
Japan
Prior art keywords
region
type
polycrystalline silicon
diode
polycrystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22615386A
Other languages
English (en)
Other versions
JP2667392B2 (ja
Inventor
Koji Muto
浩司 武藤
Yukio Tsuzuki
幸夫 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP61226153A priority Critical patent/JP2667392B2/ja
Publication of JPS6381984A publication Critical patent/JPS6381984A/ja
Application granted granted Critical
Publication of JP2667392B2 publication Critical patent/JP2667392B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えばツェナーダイオードや温度センサと
して使用される、半導体基板上に形成された酸化膜上に
形成される多結晶半導体ダイオードに関する。
[従来の技術] 多結晶半導体を用いたダイオードが、半導体基板上に形
成した絶縁膜上に簡単に構成することができることが知
られている。すなわち、半導体基板の表面上に酸化膜を
形成し、この酸化膜上にN型およびP型の不純物をドー
プした多結晶シリコン層を形成し、PN接合を構成させ
るようにするものである。
このようにして、ダイオードが比較的容易に製造できる
ようになるものであり、様々な利用方法が考えられるも
のであるが、例えばツェナーダイオードや温度センサと
して使用することが考えられる。しかし、このような構
成でツエナーダイオ−ドを構成した場合、最も重要な問
題点として耐圧や温度特性が一定とならないことである
すなわち、多結晶半導体を用いて構成したダイオードに
おいては、この半導体の結晶粒界における障壁ポテンシ
ャルが存在するものであるため、上記多結晶シリコンの
堆積条件や、その後に熱処理等によって、耐圧が一定と
ならないものである。
[発明が解決しようとする問題点] この発明は」−2のような点に鑑みなされたもので、多
結晶シリコンによってPN接合を構成して、例えばツェ
ナーダイオードや温度センサを構成しようとした場合で
も、その耐圧特性および温度特性を常に安定した状態に
設定することができ、特性安定性さらに信頼性が充分に
向上されるようにする多結晶半導体ダイオードを提供し
ようとするものである。
[問題点を解決するための手段] すなわち、この発明に係る多結晶半導体ダイオードにあ
っては、半導体基板上に熱酸化膜を形成すると共に、こ
の酸化膜上にシリコン島を形成し、このシリコン島に領
域を分割してP型およびN型の不純物をドープさせてP
N接合が形成されるようにする。そして、このPN接合
を構成する部分の低濃度側の不純物濃度がI X 10
19c m’″以上に設定されるようにしているもので
ある。
[作用] 上記のような多結晶ダイオードにあっては、例えばシリ
コン島のN型となるべき領域にN型不純物としてリンが
ドープされるものであり、またP型となるべき領域にP
型の不純物としてボロンがドープされる。この場合、ボ
ロンの濃度がダイオードの耐圧特性さらに耐圧の安定性
に大きく作用するものであり、その濃度を“1×101
90m゛3とすることによって、耐圧特性および温度特
性が著しく安定され、信頼性の高いダイオードとされる
ものである。
[発明の実施例] 以下、図面を参照してこの発明の一実施例を説明する。
第1図は多結晶半導体ダイオードを、製造過程にしたが
って示したもので、まず(A)図に示すようにシリコン
基板11を、例えば1000℃ウェット02中で熱酸化
することによって、その表面に5000λ程度の酸化膜
12を成長させる。
この酸化膜12の表面上には、通常の減圧CVD法によ
って、2000〜5000人程度の多結晶シリコン膜を
堆積する。この堆積条件としては、例えば10096シ
ランを用い、温度600’C1圧力0,1〜1.0To
rrでシリコンを堆積させるものであり、この実施例に
あっては、ノンドープの多結晶シリコンを堆積させる。
このようにして多結晶シリコンが堆積されたならば、こ
の堆積シリコン層の上にフォトレジストによるパターン
を形成し、通常のプラズマエツチングによって所定の領
域以外の多結晶シリコンを除去して、(B)図で示すよ
うに多結晶シリコン島13を形成する。この島13部分
でダイオードを構成するPN接合部を形成するものであ
り、この島領域に選択的に不純物をドープするものであ
る。
すなわち、通常のフォト工程によって所定の領域を開口
したフォトレジスト膜を形成し、例えばリンによるN型
不純物をイオン注入によって注入して、(C)図で示す
ようにN型多結晶シリコン領域131を形成する。この
場合のイオン注入量は、抵抗を下げるためにN型多結晶
シリコン領域131の濃度が“I X 1020c m
’”以上とすることが望ましいものである。
次に上記N型多結晶シリコン領域131に隣接する部分
に開口が形成されるようにしたフォトレジスト膜を形成
し、イオン注入法によって例えばボロンでなるP型不純
物を多結晶シリコン島13に注入し、P型多結晶シリコ
ン領域132を形成する。
この場合にイオン注入量は、シリコン領域132の不純
物濃度が“I X 1019c m−3”以上とされる
ようにしているものである。
そして、その後不純物を活性化するために、例えばN2
雰囲気中で1000℃の温度で30分の熱処理を行なう
このようにしてN型およびP型の多結晶シリコン領域1
31および132が形成されたならば、(D)図で示す
ようにその上にCVD法等によって、PSGあるいは3
102等の層間絶縁膜14を、例えば5000人程度堆
積する。この層間絶縁J1114には、通常のフォトエ
ツチングによって、上記N型およびP型の多結晶シリコ
ン領域131および132それぞれに対応してコンタク
ト孔が開口形成される。そして、アルミニウムを蒸着す
ることによって、1〜2μm程度堆積し、フォトエツチ
ングによって配線部分以外のアルミニウム層を除去して
、電極配線15を形成するものである。
このように電極配線15が形成されたならば、多結晶シ
リコン131および132とのコンタクトをとるため、
例えば“H2+N2°の雰囲気中で、400℃で20分
の熱処理を行なうようにする。
上記のようなダイオードを構成するための多結晶シリコ
ンは、数多くの結晶粒が組合わされて構成されている。
ここで、結晶粒と結晶粒との境界は、結晶粒界と呼ばれ
ているもので、この結晶粒界にはトラ“ツブ準位が存在
している。したがって、この結晶粒界ではキャリアが捕
獲され、電荷の蓄積が起こるようになるものであり、バ
リアポテンシャルが形成されるようになる。
このバリアポテンシャルは、多結晶シリコンの膜質に大
きく影響されるものであり、結果としてこの多結晶シリ
コンダイオードの特性に大きく作用するようになり、特
性にバラツキを生じさせる。
このようにダイオード特性に影響を与える多結晶シリコ
ンのバリアポテンシャルの大きさは、多結晶シリコン中
に含まれる不純物の量に影響され、この不純物の量が大
きくなると小さくなるものである。したがって、多結晶
シリコンダイオードの特性を安定化するためには、この
ダイオードを構成するシリコン領域の低濃度側の不純物
濃度を高くすればよいものである。
第2図は上記実施例で示した多結晶シリコンダイオード
の、P型子結晶シリコン領域132に含まれるボロンの
濃度と耐圧との関係を示したものであり、また第3図は
上記ボロン濃度と耐圧のバラツキ(正規分布近似での3
σ)の発生状態と関係を示したものである。さらに第4
図は順方向電圧の温度係数とボロン濃度との関係を示し
、第5図はその温度係数のバラツキ(正規分布近似での
3σ)の状態を示している。
すなわち、上記のような特性より明らかとなるように、
P型子結晶シリコン領域132に含まれる不純物である
ボロン濃度が“I X 1019c m’”以上とした
ダイオードでは、耐圧および順方向電圧の温度係数のバ
ッキの発生状態が小さくなるものであり、安定した特性
のダイオードが得られるようになる。
尚、上記実施例ではP型子結晶シリコン領域132のボ
ロン濃度を制御することによって、安定したダイオード
特性が得られるようにしているものであるが、この濃度
制御される不純物は、N型多結晶シリコン領域131を
形成するN型不純物であるリンまたはヒ素等であっても
よい。この場合、その濃度は上記同様に“I X 10
19c m−3”以上とするものである。
ここで、第2図および第4図から明らかとなることであ
るが、ボロンの濃度が増加するに伴って、耐圧さらに順
方向電圧の温度係数の値そのものが小さくなり、ツェナ
ーダイオードとして、さらに温度センサとしての性能が
限定されるようになる場合がある。
第6図(A)はこのような点を考慮して構成された多結
晶シリコンダイオードの例を示しているもので、1つの
シリコン基板11の表面に形成された酸化膜12上に、
複数の多結晶シリコン島231.232、・・・を形成
するもので、その各島231.232、・・・それぞれ
にN型多結晶シリコン領域131およびP型子結晶シリ
コン領域132を形成する。そして、この各島231 
、232 、・・・で構成されるゐN接合によるダイオ
ードを配線25によって直列に接続することによって、
第6図(B)で示すようなダイオード直列回路を構成し
、耐圧さらに順方向電圧の温度係数の値を大きくするよ
うにしているものである。
[発明の効果] 以上のようにこの発明に係る多結晶半導体ダイオードに
あっては、PN接合を構成する多結晶半導体領域の低濃
度側の不純物濃度が“1×10cm””以−Lに設定さ
れているものであり、これによってこのダイオードの耐
圧、さらに順方向電圧の温度係数のそれぞれバラツキが
充分に小さな状態とすることができるものであり、この
種のダイオードの特性が安定化され、信頼性が効果的に
向上されるものである。
【図面の簡単な説明】
第1図の(A)乃至(D)はこの発明の一実施例に係る
多結晶半導体ダイオードをその製造過程にしたがって説
明する図、第2図および第3図は」−記のようなダイオ
ードの耐圧特性さらに耐圧のバラツキの状態をドープさ
れるボロン濃度との関係で示す図、第4図および第5図
は同じく順方向電圧温度係数とそのバラツキの状態をボ
ロン濃度との関係で示す図、第6図はこの発明の他の実
施例を示すもので、(A)は断面構成図、(B)回路図
である。 11・・・シリコン基板、12・・・酸化膜、13・・
・多結晶リコンの島、131・・・N型多結晶シリコン
領域、2・・・P型子結晶シリコン領域。 出願人代理人 弁理士 鈴 江 武 彦(A) (B) (C) (D) 第1図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に形成された酸化膜と、この酸化膜
    上に形成された多結晶シリコンによる島と、 この多結晶シリコン島を領域分割して、その各領域の多
    結晶シリコンにそれぞれドープされたN型およびP型の
    不純物とを具備し、 上記それぞれ異なる不純物がドープされた多結晶シリコ
    ンでPN接合を構成し、このPN接合構成部分で低濃度
    側の不純物濃度が“1×10^1^9cm^−^3”以
    上とするようにしたことを特徴とする多結晶半導体ダイ
    オード。
  2. (2)上記低濃度側の不純物はボロンによって構成され
    るようにした特許請求の範囲第1項記載の多結晶半導体
    ダイオード。
JP61226153A 1986-09-26 1986-09-26 多結晶半導体ダイオードの製造方法 Expired - Lifetime JP2667392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226153A JP2667392B2 (ja) 1986-09-26 1986-09-26 多結晶半導体ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226153A JP2667392B2 (ja) 1986-09-26 1986-09-26 多結晶半導体ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JPS6381984A true JPS6381984A (ja) 1988-04-12
JP2667392B2 JP2667392B2 (ja) 1997-10-27

Family

ID=16840690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226153A Expired - Lifetime JP2667392B2 (ja) 1986-09-26 1986-09-26 多結晶半導体ダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP2667392B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225370A (ja) * 1988-03-04 1989-09-08 Nec Yamagata Ltd 半導体装置の製造方法
US4963970A (en) * 1987-11-06 1990-10-16 Nissan Motor Company, Limited Vertical MOSFET device having protector
EP0455339A2 (en) * 1990-04-30 1991-11-06 STMicroelectronics, Inc. Polycrystalline silicon contact structure
US5578859A (en) * 1992-01-18 1996-11-26 Daimler-Benz Ag Semiconductor structure having one or more lateral, high-blocking semiconductor components
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2013033970A (ja) * 2005-12-28 2013-02-14 Vishay-Siliconix トレンチポリシリコンダイオード
US9111754B2 (en) 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
CN106711235A (zh) * 2016-08-31 2017-05-24 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法
JP2018019037A (ja) * 2016-07-29 2018-02-01 トヨタ自動車株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160462A (en) * 1979-05-31 1980-12-13 Fujitsu Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160462A (en) * 1979-05-31 1980-12-13 Fujitsu Ltd Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963970A (en) * 1987-11-06 1990-10-16 Nissan Motor Company, Limited Vertical MOSFET device having protector
JPH01225370A (ja) * 1988-03-04 1989-09-08 Nec Yamagata Ltd 半導体装置の製造方法
EP0455339A2 (en) * 1990-04-30 1991-11-06 STMicroelectronics, Inc. Polycrystalline silicon contact structure
US5279887A (en) * 1990-04-30 1994-01-18 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5578859A (en) * 1992-01-18 1996-11-26 Daimler-Benz Ag Semiconductor structure having one or more lateral, high-blocking semiconductor components
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
US9111754B2 (en) 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
JP2013033970A (ja) * 2005-12-28 2013-02-14 Vishay-Siliconix トレンチポリシリコンダイオード
US9431550B2 (en) 2005-12-28 2016-08-30 Vishay-Siliconix Trench polysilicon diode
JP2018019037A (ja) * 2016-07-29 2018-02-01 トヨタ自動車株式会社 半導体装置およびその製造方法
US10243131B2 (en) 2016-07-29 2019-03-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and semiconductor device manufacturing method
US11245063B2 (en) 2016-07-29 2022-02-08 Denso Corporation Semiconductor device and semiconductor device manufacturing method
CN106711235A (zh) * 2016-08-31 2017-05-24 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法

Also Published As

Publication number Publication date
JP2667392B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
US4459325A (en) Semiconductor device and method for manufacturing the same
EP0034910B1 (en) A method of manufacturing a semiconductor device, and a device so manufactured
US4299024A (en) Fabrication of complementary bipolar transistors and CMOS devices with poly gates
US6524924B1 (en) Semiconductor device and process of producing the same
US4961103A (en) Semiconductor device having polycrystalline silicon resistor
US5670820A (en) Semiconductor element incorporating a resistive device
JPS60226163A (ja) シヨツトキ−バイポ−ラトランジスタを有するcmos構造を製造する方法
US5187559A (en) Semiconductor device and process for producing same
US4057824A (en) P+ Silicon integrated circuit interconnection lines
JPS6381984A (ja) 多結晶半導体ダイオ−ド
US4965219A (en) Method for the manufacturing of insulated gate field effect transistors (IGFETS) having a high response speed in high density integrated circuits
EP0078220B1 (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
US5079183A (en) C-mos device and a process for manufacturing the same
JPH065706B2 (ja) BiCMOS素子の製造方法
US5116770A (en) Method for fabricating bipolar semiconductor devices
JP3396571B2 (ja) 集積回路中の分離領域形成プロセス及び形成された構造体
EP0417737B1 (en) Method of manufacturing a semiconductor device using ion implantation
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
US5236851A (en) Method for fabricating semiconductor devices
US4673531A (en) Polycrystalline silicon resistor having limited lateral diffusion
JPS5840851A (ja) 相補型mos半導体装置及びその製造方法
JPH05175536A (ja) 半導体素子作製方法
EP0281032B1 (en) Semiconductor device comprising a field effect transistor
KR930010675B1 (ko) Mbe를 이용한 반도체 소자 제조방법
JP2668528B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term